CN110867826A - 一种低温漂欠压锁定电路 - Google Patents

一种低温漂欠压锁定电路 Download PDF

Info

Publication number
CN110867826A
CN110867826A CN201911019145.5A CN201911019145A CN110867826A CN 110867826 A CN110867826 A CN 110867826A CN 201911019145 A CN201911019145 A CN 201911019145A CN 110867826 A CN110867826 A CN 110867826A
Authority
CN
China
Prior art keywords
transistor
circuit
field effect
resistor
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911019145.5A
Other languages
English (en)
Inventor
张小琴
曾传滨
蔡小五
赵海涛
刘海南
罗家俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911019145.5A priority Critical patent/CN110867826A/zh
Publication of CN110867826A publication Critical patent/CN110867826A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

本发明属于模拟集成电路技术领域，公开了一种低温漂欠压锁定电路，包括：采样电路，对电源电压进行采样后输出采样电压信号；带隙基准电路，产生带隙基准电压并接收所述采样电压信号；电流镜电路，镜像所述带隙基准电路的两条支路的电流并比较所述采样电压信号和带隙基准电压输出比较信号；输出缓冲电路，接收并放大整形所述比较信号。本发明提供的低温漂欠压锁定电路结构简单，占用面积小，功耗低还具有温度漂移小的优点。

Description

一种低温漂欠压锁定电路
技术领域
本发明涉及模拟集成电路技术领域，特别涉及一种低温漂欠压锁定电路。
背景技术
欠压保护电路对电源管理芯片和驱动芯片至关重要。当供电电源电压下降到***正常工作所需最小电压值以下时，会导致一些电路的功能受到损坏，某些模拟电路模块将不能正常工作，数字逻辑电路可能会输出不可预知的状态。通常采用欠压锁定电路对电源电压进行监控，当电源电压低于***正常工作所需最小电压时，欠压锁定电压输出控制信号，将***关断，同时，为了避免电源电压的微小波动造成的电路反复开启和关闭，需要设置一定的迟滞量，当电源电压超过最小阈值电压一定范围后，重新启动电路。传统的欠压锁定电路如图1所示，由采样电路、基准电压电路和比较电路组成。这种电路需要一个基准电压源来提供参考电压，当电源电压过低时，内部基准电压产生电路可能无法正常工作，难以提供所需要的参考电压。而且这种基于电压比较器结构的欠压保护电路会产生较大的面积和功耗，温度漂移较大。
发明内容
本发明提供一种低温漂欠压锁定电路，解决现有技术中欠压锁定电路工作性能不稳定，所需面积大，功耗高，温度漂移较大的技术问题。
为解决上述技术问题，本发明提供了一种低温漂欠压锁定电路，包括：
采样电路，用于对电源电压进行采样，输出采样电压信号；
带隙基准电路，用于产生带隙基准电压信号并接收所述采样电压信号；
电流镜电路，用于对所述带隙基准电路的两条支路的电流进行镜像处理并，以比较所述采样电压信号和所述带隙基准电压信号，并根据比较结果输出比较信号输出缓冲电路，用于对所述比较信号进行放大整形处理。
进一步地，所述采样电路包括：第一电阻R1、第二电阻R2、第三电阻R3以及第三晶体三极管Q3；
电源电压输入端VDD通过依次串联的所述第一电阻R1、所述第二电阻R2以及所述第三电阻R3接地，且所述第二电阻R2与所述第三电阻R3之间设置有电源电压采样点A，所述电源电压采样点用于产生所述采样电压信号；
所述第三晶体三极管Q3的集电极与所述电源电压采样点A相连，所述第三晶体三极管Q3的基极与所述集电极相连，所述第三晶体三极管Q3的发射极接地。
进一步地，所述带隙基准电路包括：第一晶体三极管Q1、第二晶体三极管Q2、第四电阻R4以及第五电阻R5；
所述第一晶体三极管Q1的基极与所述第三晶体三极管Q3的基极相连，所述第一晶体三极管Q1的发射极接地，所述第一晶体三极管Q1的基极通过所述第四电阻R4与所述第二晶体三极管Q2的基极相连，所述第二晶体三极管Q2的发射极通过所述第五电阻R5接地，所述第一晶体三极管Q1的集电极和所述第二晶体三极管Q2的集电极分别与所述电流镜电路相连。
进一步地，所述电流镜电路包括：第一场效应管M1和第二场效应管M2；
所述第一场效应管M1的源极和所述第二场效应管M2的源极分别与电源电压输入端VDD相连，所述第一场效应管M1的栅极与所述第二场效应管M2的栅极相连，所述第一场效应管M1的栅极与所述第一场效应管M1的漏极相连，且所述第一场效应管M1的栅极与所述第一晶体三极管Q1的集电极相连，所述第二场效应管M2的漏极与所述第二晶体三极管Q2的集电极相连。
进一步地，所述输出缓冲电路包括：放大器Av和反相器INV；
所述放大器Av的输入端与所述第二场效应管M2的漏极相连，所述放大器Av的输出端与所述反相器INV的输入端相连，所述反相器INV的输出端为欠压锁定电路的输出端UVLO。
进一步地，所述低温漂欠压锁定电路还包括：反馈电路；
所述放大器Av的输出端设置反馈端C；
所述反馈电路包括：第三场效应管M3；
所述第三场效应管M3的栅极与所述反馈端C相连，接收反馈信号，所述第三场效应管M3的源极与电源电压输入端VDD相连，所述第三场效应管M3的漏极连接在第一电阻R1和第二电阻R2之间。
进一步地，所述第一晶体三极管Q1、所述第二晶体三极管Q2以及所述第三晶体三极管Q3为NPN管。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例中提供的低温漂欠压锁定电路，采用带隙基准电路提供参考电压，并实现比较功能，相对于现有的基于比较电路和基准电路的欠压锁定电路具备更简化的结构和更小的占用面积，有效的降低了电路功耗，同时也具备更小的温漂特性。
附图说明
图1为现有的欠压锁定电路结构示意图；
图2为本发明实施例提供的低温漂欠压锁定电路的结构示意图；
图3为本发明实施例提供的低温漂欠压锁定电路功能仿真图；
图4为本发明实施例提供的低温漂欠压锁定电路的仿真结果图。
具体实施方式
本申请实施例通过提供一种低温漂欠压锁定电路，解决现有技术中欠压锁定电路工作性能不稳定，所需面积大，功耗高，温度漂移较大的技术问题。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
参见图2，一种低温漂欠压锁定电路，包括：
采样电路，对电源电压进行采样后输出采样电压信号；
带隙基准电路，产生带隙基准电压信号并接收所述采样电压信号；
电流镜电路，用于对所述带隙基准电路的两条支路的电流进行镜像处理并，以比较所述采样电压信号和所述带隙基准电压信号，并根据比较结果输出比较信号；
输出缓冲电路，用于对所述比较信号进行放大整形处理。
下面将针对具体的电路结构进行详细说明。
所述采样电路包括：第一电阻R1、第二电阻R2、第三电阻R3以及第三晶体三极管Q3；
电源电压输入端VDD通过依次串联的所述第一电阻R1、所述第二电阻R2以及所述第三电阻R3接地，且所述第二电阻R2与所述第三电阻R3之间设置有电源电压采样点A，所述电源电压采样点用于产生所述采样电压信号；
所述第三晶体三极管Q3的集电极与所述电源电压采样点A相连，所述第三晶体三极管Q3的基极与所述集电极相连，所述第三晶体三极管Q3的发射极接地。
所述带隙基准电路包括：第一晶体三极管Q1、第二晶体三极管Q2、第四电阻R4以及第五电阻R5；
所述第一晶体三极管Q1的基极与所述第三晶体三极管Q3的基极相连，所述第一晶体三极管Q1的发射极接地，所述第一晶体三极管Q1的基极通过所述第四电阻R4与所述第二晶体三极管Q2的基极相连，所述第二晶体三极管Q2的发射极通过所述第五电阻R5接地。
所述电流镜电路包括：第一场效应管M1和第二场效应管M2；
所述第一场效应管M1的源极和所述第二场效应管M2的源极分别与电源电压输入端VDD相连，所述第一场效应管M1的栅极与所述第二场效应管M2的栅极相连，所述第一场效应管M1的栅极与所述第一场效应管M1的漏极相连，且所述第一场效应管M1的栅极与所述第一晶体三极管Q1的集电极相连，所述第二场效应管M2的漏极与所述第二晶体三极管Q2的集电极相连。
所述输出缓冲电路包括：放大器Av和反相器INV；
所述放大器Av的输入端与所述第二场效应管M2的漏极相连，所述放大器Av的输出端与所述反相器INV的输入端相连，所述反相器INV的输出端为欠压锁定电路的输出端UVLO。
所述低温漂欠压锁定电路还包括：反馈电路；
所述放大器Av的输出端设置反馈端C；
所述反馈电路包括：第三场效应管M3；
所述第三场效应管M3的栅极与所述反馈端C相连，接收反馈信号，所述第三场效应管M3的源极与电源电压输入端VDD相连，所述第三场效应管M3的漏极连接在第一电阻R1和第二电阻R2之间。
本实施例中，将所述第一晶体三极管Q1、所述第二晶体三极管Q2以及所述第三晶体三极管Q3设置为NPN管，并以此描述工作原理。
下面结合图2和图3，来说明本实施例的工作原理：
M1和M2构成电流镜，具有相同的宽长比，电路工作时，电流镜使得电流I1和I2相等。
Q2、Q3的面积大于Q1，Q1、Q2、Q3面积比为1：n：m。
R1、R2、R3和Q3组成分压电路，当Q3的发射结电压VBE3等于Q1的发射结电压VBE1时，电路处于平衡态，I1＝I2。A点电压：
VA＝VBE1＝IB·R4+VBE2+(IB+IC)R5 (1)
得
ΔVBE＝VBE1-VBE2＝VTlnn＝IB·R4+(IB+IC)R5 (2)
流过电阻R2的电流：
Figure BDA0002246628580000061
平衡时，对应的电源电压：
VDDTH1＝IR2(R1+R2)+VBE (4)
将式(3)带入式(4)，得
Figure BDA0002246628580000062
若
Figure BDA0002246628580000063
则
Figure BDA0002246628580000064
将式(6)带入式(5)，得
Figure BDA0002246628580000065
VTlnn具有正的温度系数，VBE具有负的温度系数，因此选取适当的参数，可以使VDDTH1具有很小的温度漂移。
当电源电压大于VDDTH1时，流过三极管Q1的电流随VDD的变化大于三极管Q2，将B点电位上拉，经过放大器Av和反相器INV后输出高电平。C点为低电平，M3导通，将R2短路。当电源电压从高电压下降到平衡态使I1＝I2时，输出UVLO从高电平翻转为低电平，对应的电源电压阈值为：
Figure BDA0002246628580000071
M3的正反馈作用，使得本欠压锁定电路的翻转阈值具有一定的迟滞范围，避免了电源电压的微小波动造成的电路反复开启和关闭。
本发明提出的欠压锁定电路相比于传统欠压锁定电路，无需比较器和基准电压源结构，具有结构简单、面积小的优点，同时引入了滞回回路，使得电路更加稳定，避免了在锁定阈值点附近的误翻转，利用带隙基准良好的温度特性，实现了一种低温漂的欠压锁定电路。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例中提供的低温漂欠压锁定电路，采用带隙基准电路提供参考电压，并实现比较功能，相对于现有的基于比较电路和基准电路的欠压锁定电路具备更简化的结构和更小的占用面积，有效的降低了电路功耗，同时也具备更小的温漂特性。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (7)

1.一种低温漂欠压锁定电路，其特征在于，包括：
采样电路，用于对电源电压进行采样，输出采样电压信号；
带隙基准电路，用于产生带隙基准电压信号并接收所述采样电压信号；
电流镜电路，用于对所述带隙基准电路的两条支路的电流进行镜像处理并，以比较所述采样电压信号和所述带隙基准电压信号，并根据比较结果输出比较信号；
输出缓冲电路，用于对所述比较信号进行放大整形处理。
2.如权利要求1所述的低温漂欠压锁定电路，其特征在于，所述采样电路包括：第一电阻R1、第二电阻R2、第三电阻R3以及第三晶体三极管Q3；
电源电压输入端VDD通过依次串联的所述第一电阻R1、所述第二电阻R2以及所述第三电阻R3接地，且所述第二电阻R2与所述第三电阻R3之间设置有电源电压采样点A，所述电源电压采样点用于产生所述采样电压信号；
所述第三晶体三极管Q3的集电极与所述电源电压采样点A相连，所述第三晶体三极管Q3的基极与所述集电极相连，所述第三晶体三极管Q3的发射极接地。
3.如权利要求2所述的低温漂欠压锁定电路，其特征在于，所述带隙基准电路包括：第一晶体三极管Q1、第二晶体三极管Q2、第四电阻R4以及第五电阻R5；
所述第一晶体三极管Q1的基极与所述第三晶体三极管Q3的基极相连，所述第一晶体三极管Q1的发射极接地，所述第一晶体三极管Q1的基极通过所述第四电阻R4与所述第二晶体三极管Q2的基极相连，所述第二晶体三极管Q2的发射极通过所述第五电阻R5接地，所述第一晶体三极管Q1的集电极以及所述第二晶体三极管Q2的集电极分别与所述电流镜电路相连。
4.如权利要求3所述的低温漂欠压锁定电路，其特征在于，所述电流镜电路包括：第一场效应管M1和第二场效应管M2；
所述第一场效应管M1的源极和所述第二场效应管M2的源极与电源电压输入端VDD相连，所述第一场效应管M1的栅极与所述第二场效应管M2的栅极相连，所述第一场效应管M1的栅极与所述第一场效应管M1的漏极相连，且所述第一场效应管M1的栅极与所述第一晶体三极管Q1的集电极相连，所述第二场效应管M2的漏极与所述第二晶体三极管Q2的集电极相连。
5.如权利要求4所述的低温漂欠压锁定电路，其特征在于，所述输出缓冲电路包括：放大器Av和反相器INV；
所述放大器Av的输入端与所述第二场效应管M2的漏极相连，所述放大器Av的输出端与所述反相器INV的输入端相连，所述反相器INV的输出端为欠压锁定电路的输出端UVLO。
6.如权利要求5所述的低温漂欠压锁定电路，其特征在于，所述低温漂欠压锁定电路还包括：反馈电路；
所述放大器Av的输出端设置反馈端C；
所述反馈电路包括：第三场效应管M3；
所述第三场效应管M3的栅极与所述反馈端C相连，接收反馈信号，所述第三场效应管M3的源极与电源电压输入端VDD相连，所述第三场效应管M3的漏极连接在第一电阻R1和第二电阻R2之间。
7.如权利要求6所述的低温漂欠压锁定电路，其特征在于，所述第一晶体三极管Q1、所述第二晶体三极管Q2以及所述第三晶体三极管Q3为NPN管。
CN201911019145.5A 2019-10-24 2019-10-24 一种低温漂欠压锁定电路 Pending CN110867826A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911019145.5A CN110867826A (zh) 2019-10-24 2019-10-24 一种低温漂欠压锁定电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911019145.5A CN110867826A (zh) 2019-10-24 2019-10-24 一种低温漂欠压锁定电路

Publications (1)

Publication Number Publication Date
CN110867826A true CN110867826A (zh) 2020-03-06

Family

ID=69653107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911019145.5A Pending CN110867826A (zh) 2019-10-24 2019-10-24 一种低温漂欠压锁定电路

Country Status (1)

Country Link
CN (1) CN110867826A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111506149A (zh) * 2020-04-24 2020-08-07 江苏芯力特电子科技有限公司 一种高精度高可靠性欠压保护电路
CN111509694A (zh) * 2020-04-02 2020-08-07 无锡艾为集成电路技术有限公司 芯片、欠压锁存电路及其工作方法
CN111682503A (zh) * 2020-06-17 2020-09-18 苏州纳芯微电子股份有限公司 欠压保护电路
CN115220509A (zh) * 2021-04-19 2022-10-21 圣邦微电子（北京）股份有限公司 一种结合校准单元的高阈值精度欠压锁定电路
CN115328265A (zh) * 2021-05-11 2022-11-11 圣邦微电子（北京）股份有限公司 一种使用子带隙电压的低压uvlo电路及方法
CN116559522A (zh) * 2023-07-11 2023-08-08 苏州锴威特半导体股份有限公司 一种低温漂的低压检测电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060227477A1 (en) * 2005-03-30 2006-10-12 Wenjun Sheng Undervoltage detection circuit
CN101093956A (zh) * 2007-07-20 2007-12-26 开源集成电路(苏州)有限公司 带温度补偿的欠压锁定电路
CN108469867A (zh) * 2018-05-17 2018-08-31 西安微电子技术研究所 一种带隙基准电压源结构的欠压锁定电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060227477A1 (en) * 2005-03-30 2006-10-12 Wenjun Sheng Undervoltage detection circuit
CN101093956A (zh) * 2007-07-20 2007-12-26 开源集成电路(苏州)有限公司 带温度补偿的欠压锁定电路
CN108469867A (zh) * 2018-05-17 2018-08-31 西安微电子技术研究所 一种带隙基准电压源结构的欠压锁定电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111509694A (zh) * 2020-04-02 2020-08-07 无锡艾为集成电路技术有限公司 芯片、欠压锁存电路及其工作方法
CN111506149A (zh) * 2020-04-24 2020-08-07 江苏芯力特电子科技有限公司 一种高精度高可靠性欠压保护电路
CN111506149B (zh) * 2020-04-24 2021-12-07 江苏芯力特电子科技有限公司 一种高精度高可靠性欠压保护电路
CN111682503A (zh) * 2020-06-17 2020-09-18 苏州纳芯微电子股份有限公司 欠压保护电路
CN115220509A (zh) * 2021-04-19 2022-10-21 圣邦微电子（北京）股份有限公司 一种结合校准单元的高阈值精度欠压锁定电路
CN115220509B (zh) * 2021-04-19 2024-01-30 圣邦微电子（北京）股份有限公司 一种结合校准单元的高阈值精度欠压锁定电路
CN115328265A (zh) * 2021-05-11 2022-11-11 圣邦微电子（北京）股份有限公司 一种使用子带隙电压的低压uvlo电路及方法
CN115328265B (zh) * 2021-05-11 2024-04-12 圣邦微电子（北京）股份有限公司 一种使用子带隙电压的低压uvlo电路及方法
CN116559522A (zh) * 2023-07-11 2023-08-08 苏州锴威特半导体股份有限公司 一种低温漂的低压检测电路
CN116559522B (zh) * 2023-07-11 2023-09-15 苏州锴威特半导体股份有限公司 一种低温漂的低压检测电路

Similar Documents

Publication Publication Date Title
CN110867826A (zh) 一种低温漂欠压锁定电路
CN102291110A (zh) 一种具有零静态电流消耗和稳定起拉电压的上电复位电路
CN102622038A (zh) 带隙基准电压源电路和带隙基准电压源
CN203311292U (zh) 一种多输出基准电压源
CN109976438A (zh) 带隙基准电压的启动电路
CN105912066A (zh) 一种低功耗高psrr的带隙基准电路
CN110347203A (zh) 宽带低功耗的带隙基准电路
CN104198783A (zh) 具有温度补偿特性的电源检测电路及受电设备
CN109308091A (zh) 一种电压基准源电路
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN102789255A (zh) 翻转阈值可调欠压锁存和基准电压电路
US7821331B2 (en) Reduction of temperature dependence of a reference voltage
CN202103637U (zh) 一种具有零静态电流消耗和稳定起拉电压的上电复位电路
CN109491432A (zh) 一种超低压超低功耗的电压基准电路
CN206270791U (zh) 一种带隙基准电路
CN107992144B (zh) 带隙基准源的启动电路
CN111953330A (zh) 一种与温度无关的低功耗上电复位电路
CN114115433B (zh) 一种带隙基准电路
CN101320279A (zh) 电流产生器
CN114977094A (zh) 欠压保护电路及电子设备
CN113110680B (zh) 一种基准电路的启动电路和基准电路
CN103558893A (zh) 一种超低功耗高性能的ldo电路
CN112667014A (zh) 一种应用于超低压电压场景的带隙基准电路
CN207051376U (zh) 电压检测电路
JPH02191012A (ja) 電圧発生回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200306