CN110783349A - 一种基于soi衬底的tvs器件及其制造方法 - Google Patents

一种基于soi衬底的tvs器件及其制造方法 Download PDF

Info

Publication number
CN110783349A
CN110783349A CN201911234851.1A CN201911234851A CN110783349A CN 110783349 A CN110783349 A CN 110783349A CN 201911234851 A CN201911234851 A CN 201911234851A CN 110783349 A CN110783349 A CN 110783349A
Authority
CN
China
Prior art keywords
region
silicon dioxide
soi substrate
tvs device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911234851.1A
Other languages
English (en)
Inventor
蒋骞苑
苏海伟
赵德益
赵志方
吕海凤
张啸
王允
张彩霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wei'an Semiconductor Co Ltd
Original Assignee
Shanghai Wei'an Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wei'an Semiconductor Co Ltd filed Critical Shanghai Wei'an Semiconductor Co Ltd
Priority to CN201911234851.1A priority Critical patent/CN110783349A/zh
Publication of CN110783349A publication Critical patent/CN110783349A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种基于SOI衬底的TVS器件及其制造方法，所述的TVS器件基本单元由二氧化硅埋层和二氧化硅深、浅槽构成隔离层，所述的二氧化硅埋层表面有依序第一二氧化硅深槽、第一N‑区、N+区、第二二氧化硅深槽、第二N‑区、NW区和第三二氧化硅深槽，包含二个结构相同且由P+/P‑/N‑区构成的降电容二极管一、二，且第一、二P+区二侧均有二氧化硅槽隔离；一个由NW/P+区构成TVS管。本发明还提供了上述TVS器件的制造方法。本发明TVS器件产品大大减小了TVS器件在工作时的漏电损耗，超低电容，更低钳位电压和降低了体内寄生电阻，因此钳位电压也相应很低。比常规产品低20%左右。

Description

一种基于SOI衬底的TVS器件及其制造方法
技术领域
本发明涉及一种半导体器件工艺制造的技术领域，尤其是一种基于SOI衬底的TVS器件及其制造方法。
背景技术
TVS（瞬态电压抑制器）器件是一种钳位过压保护器件，它能够在很短的时间内将浪涌电压固定在一个比较低的电压水平，使后端集成电路免受过浪涌电压的冲击，避免其损坏坏。TVS器件主要应用在各类接口电路当中，如手机、平板、电视机、电脑主机中均有大量TVS保护器件。目前随着集成电路IC不断向小型化、低电压、低功耗的方向发展，对相应的TVS保护器件也提出了相应的性能要求，即要求TVS的钳位电压尽可能的低，同时漏电流和电容也不能有明显的增大。
如本申请人专利号：201510886621.9涉及一种基于SOI基底的低漏电低电容TVS阵列及其制备方法，基于SOI基底的低漏电低电容TVS阵列包括：n型的SOI基底、p+区、n+区、p区、氮化硅隔离、电极，所述的n型SOI基底由Si衬底、SiO2层和n型Si三层结构构成，在P型和/或N型Si衬底上通过扩散或离子注入形成高掺杂PN结，形成PN结区域和中央的TVS区域。本发明所述基于SOI基底的低漏电低电容TVS阵列和现有技术中的TVS器件相比有效的降低了器件的寄生电容和漏电流，降低了器件的功耗，进一步提高了器件的性能。
申请号：201910053040.5本发明公开了TVS器件技术领域的一种TVS器件芯片，包括封装外壳、TVS芯片层、过流芯片层、第一引脚与第二引脚，所述封装外壳的内腔设置TVS芯片层与过流芯片层，所述TVS芯片层的底部通过接线连接第一引脚的一端，所述过流芯片层的顶部通过接线连接第二引脚的一端，通过新型的TVS内部两路芯片设计，一路芯片可以满足瞬态电压钳位保护作用，一路芯片在持续过流时，自身断开，且通过复位过流填充物中的高分子聚合物，当断电和故障排除后，其集温降低，态密度增大，相变复原，纳米晶体还原成链状导电通路，使TVS器件恢复为正常状态，从而保证不会引起电路的短路，不会导致电路的火灾。
采用现有技术制造的TVS器件往往不能很好的平衡TVS的各个参数，当钳位电压较低时，漏电流和电容往往较大，漏电流增大导致整个电路的功耗上升，电容较大时导致高频信号在传输过程容易发生丢失。
发明内容
本发明为解决上述问题，发明目的在于：提出一种基于SOI衬底的TVS器件，不但具有超小漏电、超低电容，同时，钳位电压较低。
本发明的再一目的在于：提供一种基于SOI衬底的TVS器件的制备方法。
本发明可以通过以下技术方案实现：一种基于SOI衬底的TVS器件，采用SOI衬底，其特征在于，基本单元由二氧化硅埋层和二氧化硅槽构成隔离层，所述的二氧化硅埋层表面有依序第一二氧化硅深槽、第一N-区、N+区、第二二氧化硅深槽、第二N-区、NW区和第三二氧化硅深槽，其中，
所述的二氧化硅埋层厚度不小于6000Å；在第一、第二N-区表面并列设有掺杂第一P-区、第一二氧化硅浅槽、第二P-区、第二二氧化硅浅槽，且分别在第一、二P-区表面掺杂形成有第一、二P+区，构成二个结构相同且由P+/P-/N-区构成的降电容二极管一、二，且第一、二P+区二侧均有二氧化硅槽隔离；
在NW区表面形成有掺杂第三P+区，由NW/第三P+区构成TVS管，第三P+区截面大于第一、二P+区的截面，且第三P+区二侧由第二二氧化硅深槽、第三二氧化硅浅槽隔离；
在第一和三P+区上表面有金属接地端，在N+和第二P+上表面有金属IO端，上表面其他部分由钝化层覆盖隔离。
本发明采用SOI衬底，由于二氧化硅埋层、二氧化硅深槽和浅槽的隔离层的存在，可以彻底消除衬底漏电流，大大减小了TVS器件在工作时的漏电损耗；两个降容二极管一、二的结构相同，均由P+/P-/N-组成PN结构成，在P+区两侧均有二氧化硅槽隔离，使其横向的侧面结消除，只有纵向有结界面，故具有很小的结面积，因此电容也较小；TVS管的P+区面积较大，相应的与NW区形成的结面积也较大，因此本发明具有很强的防浪涌电压电流的能力。另一方面，TVS管的NW区下方因为有埋氧化层隔离，减少了电流散射的路径，降低了体内寄生电阻，因此，钳位电压也相应很低。
在上述方案基础上，所述的N-区优选的电阻率50~100Ω*cm，N-层厚度为2~8μm。
在上述方案基础上，所述的二氧化硅深槽的深度为2~8μm，宽度为1~2μm。
在上述方案基础上，所述的二氧化硅浅槽深度在0.5~1μm，宽度为1~3μm。
在上述方案基础上，所述的NW区注入元素为磷，注入剂量为1E12~1E13cm-2，注入能量为80~120Ke。.
在上述方案基础上，所述的N+区注入元素为磷或者砷，注入剂量为1E15~1E16cm-2，注入能量为80~120KeV。
在上述方案基础上，所述的P-区注入元素为硼，注入剂量为5E12~5E13cm -2，注入能量为80~100KeV，且P-结深小于或等于二氧化硅浅槽的深度。
在上述方案基础上，所述的P+区注入元素为硼或二氟化硼，注入剂量为1E15~1E16cm -2，注入能量为40~50KeV，P+结深小于二氧化硅浅槽的深度。
同时由于P-和N-区掺杂较淡，故具有较宽的空间电荷区，这进一步降低的电容，最终使整个器件具有超低电容的特性。
本发明还提供一种基于SOI衬底的TVS器件的制备方法，包括下述步骤：
步骤一，使用SOI衬底硅片，优选N-型电阻率50~100ohm*CM，二氧化硅埋层厚度为6000Å以上，表面N-层厚度为2~8μm；
步骤二，在硅片正面涂胶、光刻、定义出深槽区窗口，然后，刻蚀出深槽至与二氧化硅埋层相连，并使二氧化硅深槽的宽度为1~2μm，在深槽内进行二氧化硅淀积，再将表面多余的二氧化硅去除；
步骤三，在步骤二制得的硅片正面刻蚀出浅槽，并在浅槽内填充二氧化硅，然后再将表面多余的二氧化硅去除，二氧化硅浅槽深度在0.5~1μm、宽度为1~3μm；
步骤四，对步骤三制得的硅片正面进行NW区注入元素为磷，注入剂量为1E12~1E13CM-2，注入能量为80~120KeV；
步骤五，对步骤四制得的硅片正面进行N+区注入元素为磷或者砷，注入剂量为1E15~1E16CM-2，注入能量为80~120KeV；
步骤六，将步骤五制得的硅片送入炉管，进行热过程推进，在1100~1150℃，推进时间为30~60分钟，使得NW区和N+区域与二氧化硅埋层相接通；
步骤七，将步骤六制得的硅片正面P-注入元素为硼，注入剂量为5E12~5E13CM-2，注入能量为80~100KeV，使P-结深小于或等于二氧化硅浅槽的深度；
步骤八，将步骤七制得的硅片在P-表面通过光刻、注入、去胶工艺制备P+区，然后进行快速热退火，激活注入杂质离子，P+注入元素为硼或二氟化硼，注入剂量为1E15~1E16CM-2，注入能量为40~50KeV，P+区深小于二氧化硅浅槽的深度；
步骤九，将步骤八制得的硅片淀积金属层，然后，再刻蚀在N+和第二P+区表面形成金属IO端，在第一、三P+表面形成金属接地端；
步骤十，将步骤八制得的硅片表面进行钝化层淀积，刻蚀后在二氧化硅深槽、浅槽表面形成钝化保护层，得到基于SOI衬底的TVS器件。
所述步骤八中，快速热退火温度为920~1020℃，时间20~30秒。
所述步骤九中，金属为铝，厚度为4μm。
所述步骤十中，钝化层为二氧化硅和氮化硅双层结构。
本发明优越性在于
（1）本发明采用SOI衬底材料，由于埋氧层和隔离氧化层的存在，可以彻底消除衬底漏电流，大大减小了TVS器件在工作时的漏电损耗。
（2）两个降容二极管结构相同，均由P+/P-/N-组成，在P+两侧均有二氧化硅槽隔离，使其侧面结消除，只有底面有结界面，故具有很小的结面积，因此电容也较小。同时由于P-和N-区掺杂较淡，故具有较宽的空间电荷区，这进一步降低的电容，最终使整个器件具有超低电容的特性。
（3）本发明器件结构中有与二氧化硅埋层相接触的NW区和N+区，因此具有较大的横截面积，同时它们的掺杂浓度远高于N-区，因此可以大大降低横向导通电阻，当浪涌电压冲击时，本发明器件具有更低钳位电压，更加有利于保护后级电路。
（4）TVS管的P+区面积较大，相应的与N-区形成的结面积也较大，因此本发明仍然具有很强的防浪涌电压电流的能力。另一方面，TVS管的N-区下方因为有埋氧化层隔离，减少了电流散射的路径，降低了体内寄生电阻，因此钳位电压也相应很低。比常规产品低20%左右。
附图说明
图1本发明最小基本单元；
图2本发明产品的等效电路；
图3步骤一的结构示意图；
图4步骤二在硅片正面即在表面N-层进行涂胶、光刻、定义出深槽区并在深槽内进行二氧化硅淀积的结构示意图；
图5，在硅片正面的深槽之间的刻蚀浅槽并在浅槽内填充二氧化硅的结构示意图；
图6步骤四对硅片正面通过光刻、注入、去胶形成一个NW区结构示意图；
图7步骤五对硅片正面另一二氧化硅深槽区内，在二氧化硅浅槽和深槽之间通过光刻、注入、去胶等工艺形成一个N+区；
图8步骤六通过高温培烧使得NW区和N+区域与二氧化硅埋层相接通结构示意图；
图9步骤七在二氧化硅深、浅槽之间通过光刻、注入、去胶等工艺形成P-区结构示意图；
图10步骤八在P-区和NW区表面通过光刻、注入、去胶等工艺形成P+区结构示意图；
图11步骤九在N-区和NW区表面的P+区淀积金属形成接地端，以及在N+、氧化硅深槽和P+区表面淀积金属形成IO端结构示意图。
具体实施方式
一种基于SOI衬底的TVS器件，如图1所示，采用SOI衬底1，其基本单元由二氧化硅埋层2和深槽二氧化硅构成隔离层，所述的二氧化硅埋层表面依序有第一二氧化硅深槽3、第一N-区4、N+区5、第二二氧化硅深槽6、第二N-区7、NW区8和第三二氧化硅深槽9，其中，
所述的二氧化硅埋层厚度不小于6000Å；
在第一N-区4表面依序有掺杂第一P-区41、第一二氧化硅浅槽42，在第二N-区7表面依序有掺杂第二P-区71、第二二氧化硅浅槽72，且分别在掺杂第一、二P-区41、71表面掺杂形成有第一、二P+区43、73，构成二个由P+/P-/N-区组成的PN结所构成的降电容二极管一、二D1、D2，且降电容二极管一D1中第一P+区43二侧由第一二氧化硅深槽3和第一二氧化硅槽浅槽42隔离；降电容二极管二D2中第二P+区二73的二侧由第二二氧化硅槽深槽72和第二二氧化硅浅槽72隔离；
在NW区8表面形成有掺杂第三P+区81，由NW/P+区构成TVS管，第三P+区81截面大于第一、二P+区41、71的截面，且第三P+区81二侧由第二二氧化硅浅槽72和第三二氧化硅深槽9隔离，第三P+区81深度小于第二二氧化硅浅槽72的深度；
在第一和三P+区上表面有金属接地端一、二44、83，在N+和第二P+上表面有金属IO端；在第一、二、三二氧化硅深槽3、6、9和第一、二二氧化硅浅槽42、72的上表面形成有钝化层。产品和等效电路见图2所示：在降电容二极管一、二D1、D2之间引出IO端10，降电容二极管一D1正极接地，负极连接降电容二极管二D2的正极；TVS管正极接地，负极与降电容二极管二D2的负极连接。
本实施例的产品按如下方法制备：
步骤1，如图3所示：使用SOI衬底1，其表面硅电阻率较高，优选为N-型电阻率50~100ohm*CM，二氧化硅埋层2厚度为6000Å以上，以获得较佳的隔离效果，表面N-层厚度为2~8μm；
步骤2，如图4所示：在硅片正面进行涂胶、光刻、定义出深槽区窗口，然后通过干法刻蚀，做出深槽，并在深槽内进行二氧化硅淀积，然后再将表面多余的二氧化硅去除，制得深度与二氧化硅埋层2相连且槽宽度为1~2μm的第一、二、三二氧化硅深槽3、6、9；
步骤3，如图5所示：在硅片正面进行涂胶、光刻、定义出浅槽区窗口，然后通过干法刻蚀，做出浅槽，并在浅槽内填充二氧化硅，然后再将表面多余的二氧化硅去除，制得深度0.5~1μm、宽度1~3μm的第一、二二氧化硅浅槽42、72；
步骤4，如图6所示：对硅片正面进行NW区选择性注入，通过光刻、注入、去胶等工艺方法实现，NW区注入元素为磷，注入剂量为1E12~1E13CM-2，注入能量为80~120KeV；
步骤5，如图7所示：对硅片正面进行N+区选择性注入，通过光刻、注入、去胶等工艺方法实现，N+区注入元素为磷或者砷，注入剂量为1E15~1E16CM-2，注入能量为80~120KeV；
步骤6，如图8所示：将硅片送入炉管，进行热过程推进，使得NW区和N+区域与二氧化硅埋层相接通。优选的工艺条件为1100~1150℃，推进时间为30~60分钟。
步骤7，如图9所示：进行表面P-选择性注入，通过光刻、注入、去胶等工艺方法，P-注入元素为硼，注入剂量为5E12~5E13CM-2，注入能量为80~100KeV，制得的第一、第二P-区41、71的深度小于或等于第一、二二氧化硅浅槽42、72的深度。
步骤8，如图10所示：进行表面P+选择性注入，通过光刻、注入、去胶等工艺方法，然后进行快速热退火，激活注入杂质离子，P+注入元素为硼或二氟化硼，注入剂量为1E15~1E16CM-2，注入能量为40~50KeV，P+区的结深小于第一、二二氧化硅浅槽42、72的深度，快速热退火温度为920~1020℃，时间20~30秒，制得第一、二、三P+区43、73、81；
步骤9，如图11所示：对表面进行清洗，然后淀积金属，然后再通过光刻、金属刻蚀，形成金属IO端10和金属接地端一、二44、82，厚度为4μm且主要成分为铝；
步骤10：进行钝化层淀积，光刻，刻蚀，制成覆盖在第一、二、三二氧化硅深槽3、6、9和第一、二二氧化硅浅槽42、72的钝化保护层，本实施例的钝化层11由二氧化硅和氮化硅双层结构构成。
通过上述步骤制成如图1所示的基于SOI衬底的TVS器件，包含了两个降电容二极管一、二D1、D2和一个TVS管，降电容二极管由P+/P-/N-组成，TVS管由NW/P+形成。
本发明的具有如下特点：
（1）本发明采用SOI衬底材料，由于二氧化硅埋层和二氧化硅深、浅槽作为隔离氧化层的存在，可以彻底消除衬底漏电流，大大减小了TVS器件在工作时的漏电损耗。
（2）降容二极管一、二D1、D2结构相同，均由P+/P-/N-组成，在P+两侧均有深、浅二氧化硅槽隔离，使其侧面结消除，只有纵向有结界面，故具有很小的结面积，因此电容也较小。同时由于P-和N-区掺杂浓度低，即掺杂较淡，故具有较宽的空间电荷区，这进一步降低的电容。最终，使整个器件具有超低电容的特性。
（3）本实施例器件结构中有与二氧化硅埋层2相接触的NW区和N+区，因此具有较大的接触横截面积，同时它们的掺杂浓度远高于N-区，因此可以大大降低横向导通电阻，当浪涌电压冲击时，本发明器件具有更低钳位电压，更加有利于保护后级电路。
（4）TVS管的P+区面积大于降容二极管一、二D1、D2的第一、二P+区面积，相应的与NW区形成的结面积也较大，因此本发明仍然具有很强的防浪涌电压电流的能力。另一方面，TVS管的NW区下方有二氧化硅埋层隔离，减少了电流散射的路径，降低了体内寄生电阻，因此，钳位电压也相应很低，比常规产品低20%左右。
上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，在本发明权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效，仍将落入本发明的保护范围内。

Claims (11)

1.一种基于SOI衬底的TVS器件，采用SOI衬底，其特征在于，基本单元由二氧化硅埋层和二氧化硅槽构成隔离层，所述的二氧化硅埋层表面依序有第一二氧化硅深槽、第一N-区、N+区、第二二氧化硅深槽、第二N-区、NW区和第三二氧化硅深槽，其中，
所述的二氧化硅埋层厚度不小于6000Å；在第一、第二N-区表面并列设有掺杂第一P-区、第一二氧化硅浅槽、第二P-区、第二二氧化硅浅槽，且分别在第一、二P-区表面掺杂形成有第一、二P+区，构成二个结构相同且由P+/P-/N-区构成的降电容二极管一、二，且第一、二P+区二侧均有二氧化硅槽隔离；
在NW区表面形成有掺杂第三P+区，由NW/第三P+区构成TVS管，第三P+区截面大于第一、二P+区的截面，且第三P+区二侧由第二二氧化硅深槽、第三二氧化硅浅槽隔离；
在第一和三P+区上表面有金属接地端，在N+和第二P+上表面有金属IO端，上表面其他部分由钝化层覆盖隔离。
2.根据权利要求1所述的基于SOI衬底的TVS器件，其特征在于，所述的N-区优选的电阻率50~100Ω*cm，N-层厚度为2~8μm。
3.根据权利要求1所述的基于SOI衬底的TVS器件，其特征在于，所述的二氧化硅深槽的深度为2~8μm，宽度为1~2μm。
4.根据权利要求1所述的基于SOI衬底的TVS器件，其特征在于，所述的二氧化硅浅槽深度在0.5~1μm，宽度为1~3μm。
5.根据权利要求1所述的基于SOI衬底的TVS器件，其特征在于，所述的NW区注入元素为磷，注入剂量为1E12~1E13cm-2，注入能量为80~120Ke。
6.根据权利要求1所述的基于SOI衬底的TVS器件，其特征在于，所述的N+区注入元素为磷或者砷，注入剂量为1E15~1E16cm-2，注入能量为80~120KeV。
7.根据权利要求1所述的基于SOI衬底的TVS器件，其特征在于，所述的P-区注入元素为硼，注入剂量为5E12~5E13cm -2，注入能量为80~100KeV，且P-结深小于或等于二氧化硅浅槽的深度。
8.根据权利要求1所述的基于SOI衬底的TVS器件，其特征在于，所述的P+区注入元素为硼或二氟化硼，注入剂量为1E15~1E16 cm -2，注入能量为40~50KeV，P+结深小于二氧化硅浅槽的深度。
9.一种根据权利要求1至7任一项所述的基于SOI衬底的TVS器件的制备方法，其特征在于，包括下述步骤：
步骤一，使用SOI衬底硅片，优选N-型电阻率50~100ohm*CM，二氧化硅埋层厚度为6000Å以上，表面N-层厚度为2~8μm；
步骤二，在硅片正面涂胶、光刻、定义出深槽区窗口，然后，刻蚀出深槽至与二氧化硅埋层相连，并使二氧化硅深槽的宽度为1~2μm，在深槽内进行二氧化硅淀积，再将表面多余的二氧化硅去除；
步骤三，在步骤二制得的硅片正面刻蚀出浅槽，并在浅槽内填充二氧化硅，然后再将表面多余的二氧化硅去除，二氧化硅浅槽深度在0.5~1μm、宽度为1~3μm；
步骤四，对步骤三制得的硅片正面进行NW区注入元素为磷，注入剂量为1E12~1E13CM-2，注入能量为80~120KeV；
步骤五，对步骤四制得的硅片正面进行N+区注入元素为磷或者砷，注入剂量为1E15~1E16CM-2，注入能量为80~120KeV；
步骤六，将步骤五制得的硅片送入炉管，进行热过程推进，在1100~1150℃，推进时间为30~60分钟，使得NW区和N+区域与二氧化硅埋层相接通；
步骤七，将步骤六制得的硅片正面P-注入元素为硼，注入剂量为5E12~5E13CM-2，注入能量为80~100KeV，使P-结深小于或等于二氧化硅浅槽的深度；
步骤八，将步骤七制得的硅片在P-表面通过光刻、注入、去胶工艺制备P+区，然后进行快速热退火，激活注入杂质离子，P+注入元素为硼或二氟化硼，注入剂量为1E15~1E16CM-2，注入能量为40~50KeV，P+区深小于二氧化硅浅槽的深度；
步骤九，将步骤八制得的硅片淀积金属层，然后，再刻蚀在N+和第二P+区表面形成金属IO端，在第一、三P+表面形成金属接地端一、二；
步骤十，将步骤九制得的硅片表面进行钝化层淀积，刻蚀后在二氧化硅深槽、浅槽表面形成钝化保护层并露出金属IO端和金属接地端一、二，得到基于SOI衬底的TVS器件。
10.根据权利要求8所述的基于SOI衬底的TVS器件的制备方法，其特征在于，所述步骤八中，快速热退火温度为920~1020℃，时间20~30秒。
所述步骤九中，金属为铝，厚度为4μm。
11.根据权利要求8所述的基于SOI衬底的TVS器件的制备方法，其特征在于，所述步骤十中，钝化层为二氧化硅和氮化硅双层结构。
CN201911234851.1A 2019-12-05 2019-12-05 一种基于soi衬底的tvs器件及其制造方法 Pending CN110783349A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911234851.1A CN110783349A (zh) 2019-12-05 2019-12-05 一种基于soi衬底的tvs器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911234851.1A CN110783349A (zh) 2019-12-05 2019-12-05 一种基于soi衬底的tvs器件及其制造方法

Publications (1)

Publication Number Publication Date
CN110783349A true CN110783349A (zh) 2020-02-11

Family

ID=69393926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911234851.1A Pending CN110783349A (zh) 2019-12-05 2019-12-05 一种基于soi衬底的tvs器件及其制造方法

Country Status (1)

Country Link
CN (1) CN110783349A (zh)

Similar Documents

Publication Publication Date Title
JP5281620B2 (ja) ｐｉｎダイオードを備えた集積回路構造の製造方法
CN103972303A (zh) 二极管、esd保护电路及其制造方法
CN109037206B (zh) 一种功率器件保护芯片及其制作方法
CN111223919A (zh) 一种利用深槽刻蚀并填充高浓度多晶硅的tvs及其制造方法
CN110854181A (zh) 硅控整流器及其制造方法
US12015025B2 (en) Transient voltage suppression device and manufacturing method therefor
US11233045B2 (en) Transient voltage suppression device and manufacturing method therefor
CN111446239A (zh) 一种低电容低钳位电压瞬态电压抑制器及其制造方法
CN108428699B (zh) 一种具有双向大骤回scr特性超低电容的tvs器件及其制造方法
CN210640253U (zh) 一种基于soi衬底的tvs器件
CN110783349A (zh) 一种基于soi衬底的tvs器件及其制造方法
KR101006768B1 (ko) 티브이에스 다이오드 어레이와 그 제조방법
CN212434623U (zh) 一种低电容瞬态电压抑制器
CN111029399A (zh) 一种基于p-型soi衬底的tvs保护器件及其制造方法
CN211629114U (zh) 一种低电容大功率瞬态电压抑制器
CN113257806A (zh) 一种骤回瞬态电压抑制器
CN211017088U (zh) 一种集成esd的vdmos器件
CN113937098A (zh) 用于快速充电管理***的静电防护芯片及其制备方法
CN212434629U (zh) 一种基于p-型soi衬底的tvs保护器件
CN111446241B (zh) 一种低电容大功率瞬态电压抑制器及其制造方法
CN107393915B (zh) 瞬态电压抑制器及其制造方法
CN111180421B (zh) 用于静电防护的晶体管结构及其制造方法
CN211654821U (zh) 低电容低钳位电压瞬态电压抑制器
CN211578761U (zh) 一种利用深槽刻蚀并填充高浓度多晶硅的tvs
CN108922925B (zh) 一种功率器件保护芯片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination