CN110728267A - 显示基板及其制作方法、显示面板和显示装置 - Google Patents

显示基板及其制作方法、显示面板和显示装置 Download PDF

Info

Publication number
CN110728267A
CN110728267A CN201911117696.5A CN201911117696A CN110728267A CN 110728267 A CN110728267 A CN 110728267A CN 201911117696 A CN201911117696 A CN 201911117696A CN 110728267 A CN110728267 A CN 110728267A
Authority
CN
China
Prior art keywords
layer
substrate
orthographic projection
pattern
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911117696.5A
Other languages
English (en)
Inventor
许晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911117696.5A priority Critical patent/CN110728267A/zh
Publication of CN110728267A publication Critical patent/CN110728267A/zh
Priority to PCT/CN2020/121787 priority patent/WO2021093519A1/zh
Priority to US17/298,697 priority patent/US20220052139A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示基板及其制作方法、显示面板和显示装置。显示基板包括位于衬底基板上的阵列层以及位于所述阵列层远离所述衬底基板一侧的遮光层，所述遮光层上形成有多个成像小孔，所述成像小孔在所述衬底基板上的第一正投影与所述阵列层中的开关晶体管的有源层图形在所述衬底基板上的第二正投影不重叠；所述开关晶体管为与所述阵列层中的驱动晶体管的栅极连接的晶体管。本发明能够避免显示灰阶不准确的问题。

Description

显示基板及其制作方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示面板和显示装置。
背景技术
现有技术已经提出将指纹识别集成在显示面板内部的方案，主要原理是利用OLED(有机发光二极管)自发光的特点作为指纹识别的光源，当光照射到手指时，被手指反射回的光线通过设置在背板中的成像小孔后被指纹识别模组接收，对每个成像小孔成的像进行合成分析后可得到指纹的图案信息。
指纹识别内置于OLED显示面板的方式提高了屏占比，但是集成指纹识别的显示面板显示均匀性和显示灰阶准确性有所降低，经过分析发现，由于成像小孔处进行了透光设计，因此，经指纹反射的光线对背板中的电路结构尤其是TFT(薄膜晶体管)器件结构造成影响，导致TFT器件结构的劣化，进而造成显示均匀性和灰阶准确性降低。
发明内容
本发明的主要目的在于提供一种显示基板及其制作方法、显示面板和显示装置，解决在现有的集成指纹识别的显示面板中，经指纹反射的光线对背板中的电路结构尤其是TFT(薄膜晶体管)器件结构造成影响，导致TFT器件结构的劣化，进而造成显示均匀性和灰阶准确性降低的问题。
为了达到上述目的，本发明提供了一种显示基板，包括位于衬底基板上的阵列层以及位于所述阵列层远离所述衬底基板一侧的遮光层，所述遮光层上形成有多个成像小孔，所述成像小孔在所述衬底基板上的第一正投影与所述阵列层中的开关晶体管的有源层图形在所述衬底基板上的第二正投影不重叠；
所述开关晶体管为与所述阵列层中的驱动晶体管的栅极连接的晶体管。
实施时，所述阵列层中的控制晶体管的有源层图形中的沟道区在所述衬底基板上的正投影为第三正投影，所述驱动晶体管的有源层图形中的沟道区在所述衬底基板上的正投影为第四正投影；
所述开关晶体管的有源层图形中的沟道区在所述衬底基板上的正投影为第五正投影；
所述第一正投影的边缘与所述第五正投影之间的最短距离大于所述第一正投影的边缘与所述第三正投影之间的距离；
所述第一正投影的边缘与所述第五正投影之间的最短距离大于所述第一正投影的边缘与所述第四正投影之间的距离；
所述控制晶体管为所述阵列层中的除了所述开关晶体管和所述驱动晶体管之外的晶体管。
实施时，所述显示基板包括设置有成像小孔的第一像素区域和未设置有成像小孔的第二像素区域；
第一像素区域的面积大于第二像素区域的面积。
实施时，所述第一像素区域内的开关晶体管的宽长比小于所述第二像素区域内的开关晶体管的宽长比。
实施时，所述第一正投影与所述阵列层包括的金属图形在所述衬底基板上的正投影不重叠。
实施时，所述成像小孔的直径大于或等于2um而小于或等于20um。
实施时，所述成像小孔的直径大于或等于4um而小于或等于7um。
实施时，所述阵列层包括依次设置于所述衬底基板与所述遮光层之间的所述有源层、栅绝缘层、第一栅金属层、第一绝缘层、第二栅金属层、层间介质层、第一源漏金属层和第二绝缘层；所述显示基板还包括依次设置于所述遮光层远离所述第二绝缘层的一侧的平坦层和阳极层；
所述遮光层包括遮光图形以及连接图形；所述遮光图形具有所述成像小孔；所述遮光图形和所述连接图形之间存在漏光缝隙；
所述第一源漏金属层通过贯穿所述第二绝缘层的第一过孔、所述连接图形以及贯穿所述平坦层的第二过孔与所述阳极层电连接；
所述漏光缝隙在所述衬底基板上的正投影被所述阵列层包括的金属电极在所述衬底基板上的正投影覆盖。
本发明还提供了一种显示基板的制作方法，包括：
在所述衬底基板上形成阵列层；
在所述阵列层远离所述衬底基板的一侧形成遮光层；在所述遮光层上形成多个成像小孔；
所述成像小孔在所述衬底基板上的第一正投影与所述阵列层中的开关晶体管的有源层图形在所述衬底基板上的第二正投影不重叠；所述开关晶体管为与所述阵列层中的驱动晶体管的栅极连接的晶体管。
实施时，所述在所述衬底基板上设置阵列层步骤包括：在所述衬底基板上依次设置有源层、栅绝缘层、第一栅金属层、第一绝缘层、第二栅金属层、层间介质层、第一源漏金属层和第二绝缘层；形成贯穿所述第二绝缘层的第一过孔；
所述显示基板的制作方法还包括：
在所述遮光层上形成遮光图形以及连接图形；所述遮光图形具有所述成像小孔；所述遮光图形和所述连接图形之间存在漏光缝隙；
在所述遮光层远离所述第二绝缘层的一侧依次设置平坦层和阳极层；形成贯穿所述平坦层的第二过孔；
所述第一源漏金属层通过所述第一过孔、所述连接图形以及所述第二过孔与所述阳极层电连接；
所述漏光缝隙在所述衬底基板上的正投影被所述阵列层包括的金属电极在所述衬底基板上的正投影覆盖。
本发明还提供了一种显示面板，包括上述的显示基板。
本发明还提供了一种显示装置，包括上述的显示面板。
与现有技术相比，本发明所述的显示基板及其制作方法、显示面板和显示装置通过将在遮光层上形成的成像小孔设置为不对应于阵列层中的开关晶体管的有源层图形，以使得穿过成像小孔的光线不会对所述开关晶体管的有源层图形造成影响，从而不会由于光线的照射造成该开关晶体管在截止状态下也有光生漏电流存在，进而不会影响驱动晶体管的栅极的电位，避免显示灰阶不准确的问题。
附图说明
图1是像素中的像素驱动电路的一实施例的电路图；
图2是图1所示的像素驱动电路的实施例的工作时序图；
图3是本发明实施例所述的显示基板中的晶体管和存储电容的布局实施方式示意图；
图4是是图3中的有源层的示意图；
图5是图3中的第一栅金属层的示意图；
图6是图3中的第二栅金属层的示意图；
图7是图3中的第一源漏金属层的示意图；
图8是在图3的基础上增加第二源漏金属层的布局实施方式示意图；
图9是图8中的第二源漏金属层的示意图；
图10是在图8的基础上增加阳极层的布局实施方式示意图；
图11是在图8的基础上增加数据线、像素区域和阳极层包括的阳极的布局实施方式示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例所述的显示基板，包括位于衬底基板上的阵列层以及位于所述阵列层远离所述衬底基板一侧的遮光层，所述遮光层上形成有多个成像小孔，所述成像小孔在所述衬底基板上的第一正投影与所述阵列层中的开关晶体管的有源层图形在所述衬底基板上的第二正投影不重叠；
所述开关晶体管为与所述阵列层中的驱动晶体管的栅极连接的晶体管。
本发明实施例所述的显示面板通过将在遮光层上形成的成像小孔设置为不对应于阵列层中的开关晶体管的有源层图形，以使得穿过成像小孔的光线不会对所述开关晶体管的有源层图形造成影响，从而不会由于光线的照射造成该开关晶体管在截止状态下也有光生漏电流存在，进而不会影响驱动晶体管的栅极的电位，避免显示灰阶不准确的问题。
在本发明实施例中，第一正投影与所述第二正投影不重叠指的是：所述第一正投影和所述第二正投影之间不存在交叠的部分，但不以此为限。
根据一种具体实施方式，所述阵列层可以为薄膜晶体管阵列层，但不以此为限。
根据另一种具体实施方式，薄膜晶体管阵列层可以包括阵列层和第二源漏金属层，该第二源漏金属层复用为所述遮光层，但不以此为限。
具体的，所述阵列层中的控制晶体管的有源层图形中的沟道区在所述衬底基板上的正投影为第三正投影，所述驱动晶体管的有源层图形中的沟道区在所述衬底基板上的正投影为第四正投影；
所述开关晶体管的有源层图形中的沟道区在所述衬底基板上的正投影为第五正投影；
所述第一正投影的边缘与所述第五正投影之间的最短距离大于所述第一正投影的边缘与所述第三正投影之间的距离；
所述第一正投影的边缘与所述第五正投影之间的最短距离大于所述第一正投影的边缘与所述第四正投影之间的距离；
所述控制晶体管为所述阵列层中的除了所述开关晶体管和所述驱动晶体管之外的晶体管。
在具体实施时，所述第一正投影的边缘与所述第五正投影之间的最短距离大于所述第一正投影的边缘与所述第三正投影之间的距离，所述第一正投影的边缘与所述第五正投影之间的最短距离大于所述第一正投影的边缘与所述第四正投影之间的距离，所述成像小孔距离所述开关晶体管的有源层图形的沟道区较远，防止所述开关晶体管的有源层图形的沟道区被穿过成像小孔的光线照射。
具体的，所述显示基板可以包括设置有成像小孔的第一像素区域和未设置有成像小孔的第二像素区域；
第一像素区域的面积大于第二像素区域的面积。
在优选情况下，所述第一像素区域内的开关晶体管的宽长比可以小于所述第二像素区域内的开关晶体管的宽长比，以降低光生漏电流的电流值，进而提升显示灰阶准确性，但不以此为限。
在具体实施时，所述第一正投影与所述阵列层包括的金属图形在所述衬底基板上的正投影不重叠。
进一步的，成像小孔需要不被金属图形遮挡，以提升小孔成像指纹识别精度。
在本发明实施例中，所述成像小孔的直径可以大于或等于2um而小于或等于20um，但不以此为限。
在优选情况下，所述成像小孔的直径可以大于或等于4um而小于或等于7um，但不以此为限。
在具体实施时，在本发明实施例所述的显示基板中，成像小孔的密度可以根据实际情况灵活调节，可以在N个像素区域内设置一个成像小孔，N为正整数。
在优选情况下，N可以大于或等于3而小于或等于10，但不以此为限。
具体的，所述阵列层可以包括依次设置于所述衬底基板与所述遮光层之间的所述有源层、栅绝缘层、第一栅金属层、第一绝缘层、第二栅金属层、层间介质层、第一源漏金属层和第二绝缘层；所述显示基板还包括依次设置于所述遮光层远离所述第二绝缘层的一侧的平坦层和阳极层；
所述遮光层包括遮光图形以及连接图形；所述遮光图形具有所述成像小孔；
所述第一源漏金属层通过贯穿所述第二绝缘层的第一过孔、所述连接图形以及贯穿所述平坦层的第二过孔与所述阳极层电连接；所述连接图形和所述遮光图形之间存在漏光缝隙；
所述漏光缝隙在所述衬底基板上的正投影被所述薄膜晶体管阵列层包括的金属电极在所述衬底基板上的正投影覆盖。
在具体实施时，所述遮光图形与所述连接图形相互分立，所述遮光图形与所述连接图形相互绝缘。
在具体实施时，本发明实施例所述的显示基板可以由下至上依次设置的衬底基板、阵列层、遮光层、平坦层和阳极层；
所述阵列层可以包括由下至上设置的有源层、栅绝缘层、第一栅金属层、第一绝缘层、第二栅金属层、层间介质层、第一源漏金属层和第二绝缘层；
在实际操作时，所述阳极层需要与第一源漏金属层电连接，因此通过在所述遮光层中设置与遮光图形分立的连接图形，以使得所述第一源漏金属层通过贯穿所述第二绝缘层的第一过孔、所述连接图形以及贯穿所述平坦层的第二过孔与所述阳极层电连接；
并且，由于所述遮光图形和所述连接图形之间绝缘，因此所述遮光图形和所述连接图形之间存在漏光缝隙，所述漏光缝隙可能会漏光，因此将所述漏光缝隙在衬底基板上的正投影设置为被阵列层包括的金属电极在衬底基板上的正投影覆盖，以防止通过所述漏光缝隙露出的光对小孔成像指纹识别造成影响。
所述金属电极例如可以为存储电容的上极板，但不以此为限。
图1是像素中的像素驱动电路的一实施例的电路图。
如图1所示，所述像素驱动电路的一实施例可以包括驱动晶体管T1、第一开关晶体管T3、第二开关晶体管T6、第一控制晶体管T2、第二控制晶体管T4、第三控制晶体管T5、第四控制晶体管T7和存储电容Cst；
第一开关晶体管T3的源极T3s与所述驱动晶体管T1的栅极T1g电连接，第一开关晶体管T3的漏极T3d与所述驱动晶体管T1的漏极T1d电连接；
所述第一开关晶体管T3的栅极T3g与第n行栅线G(n)电连接；
第二开关晶体管T6的栅极T6g与第n行复位线Reset(n)电连接，所述第二开关晶体管T6的漏极T6d与所述驱动晶体管T1的栅极T1g电连接，所述第二开关晶体管T6的源极T6s与初始电压线Vint电连接；
所述第一控制晶体管T2的栅极T2g与所述第n行栅线G(n)电连接，所述第一控制晶体管T2的源极T2s与第m列数据线D(m)电连接，所述第一控制晶体管T2的漏极T2d与所述驱动晶体管T1的源极T1s电连接；
所述第二控制晶体管T4的栅极T4g与第n行发光控制线EM(n)电连接，所述第二控制晶体管T4的源极T4s与电源电压线ELVDD电连接，所述第二控制晶体管T4的漏极T4d与所述驱动晶体管T1的源极T1s电连接；
所述第三控制晶体管T5的栅极T5g与第n行发光控制线EM(n)电连接，所述第三控制晶体管T5的源极T5s与所述驱动晶体管T1的漏极T1d电连接，所述第三控制晶体管T5的漏极T5s与有机发光二极管OLED的阳极电连接；所述有机发光二极管OLED的阴极与低电压线ELVSS电连接；
所述第四控制晶体管T7的栅极T7g与第n+1行复位线Reset(n+1)电连接，所述第四控制晶体管T7的漏极T7d与所述有机发光二极管OLED的阳极电连接，所述第四控制晶体管T7的源极T7s与初始电压线Vint电连接；
所述存储电容Cst的第一极板Csa与所述电源电压线ELVDD电连接，所述驱动晶体管T1的栅极T1g可以复用为所述存储电容Cst的第二极板Csb。
其中，n为正整数，m为正整数。
图1所示的像素驱动电路的实施例可以为第n行第m列像素区域中的像素驱动电路，但不以此为限。
在图1所示的像素驱动电路的实施例中，所有晶体管都为p型薄膜晶体管，但不以此为限。
在图1中，第一节点N1为与T1的栅极电连接的节点。
图1所示的像素驱动电路仅是像素中的像素驱动电路的一实施例，并不对所述像素驱动电路的结构进行限定。
在本发明实施例中，T6可以为双栅晶体管，以能够减小其漏电流，能够很好的保持T1的栅极的电位，但不以此为限。
图2是图1所示的像素驱动电路的实施例的工作时序图，其中t1是第一阶段，t2为第二阶段，t3为第三阶段，标号为Vdata的为数据线D(n)提供的数据电压。
如图2所示，图1所示的像素驱动电路的实施例在工作时，
在第一阶段t1(也即复位阶段)，Reset(n)输入低电平，G(n)输入高电平，EM(n)输入高电平，T6打开，T1的栅极的电位被复位为初始电压；
在第二阶段t2(也即数据写入和阈值电压补偿阶段)，Reset(n)输入高电平，G(n)输入低电平，Data(m)输入数据电压Vdata，EM(n)输入高电平，T6截止，T4和T5截止，T2、T3、T1和T7开启，Vdata通过T2、T1、T3为Cst充电，以提升T1的栅极的电位，直至T1的栅极的电位变为Vdata+Vth(Vth为T1的阈值电压)时，T3关闭，N1的电位被Cst存储，同时T7打开，以将OLED的阳极的电位复位为初始电压；
在第三阶段t3(也即发光阶段)，Reset(n)输入高电平，G(n)输入高电平，EM(n)输入低电平，T1、T2、T3、T6和T7截止，T4和T5导通，OLED发光，T1驱动OLED发光的驱动电流I等于(1/2)K(Vdata-Vdd)2；其中，K为电流系数，Vdd为ELVDD输入的电源电压的电源值。
在图1所示的像素驱动电路的实施例中，T3的源极T3s与T1的栅极T1g电连接，T6的漏极T6d与T1的栅极T1g电连接，如果有光线照射到T3和T6，可能会造成T3和T6在截止状态下也会有光生漏电流存在，进而影响驱动晶体管T1的栅极T1g的电位，造成显示灰阶不准确。基于此，本发明实施例提供了一种集成小孔成像功能的显示基板，对成像小孔的设置位置和方式进行了优化，在保证小孔成像指纹识别的精度的同时，降低了成像小孔对显示品质及显示精度的影响。
在具体实施时，显示基板可以单独设置特定的指纹识别区域，也可以全屏均为指纹识别区域。
在本发明实施例中，显示基板可以包括从下至上设置的衬底基板、缓冲层、阵列层、第二源漏金属层、平坦层、阳极层、像素界定层、发光层和阴极层。所述阵列层包括从下至上依次设置的有源层、栅绝缘层、第一栅金属层、第一绝缘层、第二栅金属层、层间介质层、第一源漏金属层和第二绝缘层；其中，
第一栅金属层用来形成栅线、发光控制线和像素驱动电路中的各晶体管的栅极等结构；
第二栅金属层用来形成存储电容的极板和初始电压线；
第一源漏金属层用来形成数据线、电源电压线、像素驱动电路中的各晶体管的源极和像素驱动电路中的各晶体管的漏极等结构；
所述第二源漏金属层复用为遮光层，所述遮光层上形成有成像小孔。
在具体实施时，由于阳极层需要与第一源漏金属层电连接，以完成电路结构，因此需要通过将第二源漏金属层(也即遮光层)设置为还包括连接图形，所述第一源漏金属层通过贯穿所述第二绝缘层的第一过孔、所述连接图形以及贯穿所述平坦层的第二过孔与所述阳极层电连接。
在本发明实施例中，有源层图形例如可以包括沟道区、源极区和漏极区。所述沟道区可以不掺杂有杂质，因此具有半导体特性。源极区设置于沟道区的第一侧，漏极区设置于沟道区的第二侧上，所述第一侧和所述第二侧为相对的两侧，并且掺杂有杂质，并因此具有导电性。杂质可以根据晶体管是n型晶体管还是p型晶体管而变化。
其中，掺杂源极区可以对应于晶体管的源电极，掺杂漏极区可以对应于晶体管的漏电极。
图3是本发明实施例所述的显示基板中的晶体管和存储电容的布局实施方式示意图，图3是由从下至上的有源层、第一栅金属层、第二栅金属层和第一源漏金属层组成。
图4是图3中的有源层的示意图，图5是图3中的第一栅金属层的示意图，图6是图3中的第二栅金属层的示意图，图7是图3中的第一源漏金属层的示意图。
在图3-图7中，标号为Data(m)的是第m列数据线，标号为Data(m+1)的为第m+1列数据线，标号为ELVDD的为电源电压线，标号为Vint的为初始电压线，标号为Reset(n)的为第n行复位线，标号为Reset(n+1)的为第n+1行复位线，标号为EM(n)的为第n行发光控制线，标号为EM(n+1)的为第n+1行发光控制线，标号为G(n)的为第n行栅线，标号为G(n+1)的为第n+1行栅线。
在图3-图7中，标号为16g的为T6的有源层图形的沟道区，标号为16s的为T6的有源层图形的源极区，标号为16d的为T6的有源层图形的漏极区，标号为13g的为T3的有源层图形的沟道区，标号为11g的为T1的有源层图形的沟道区，标号为11d的为T1的有源层图形的漏极区，标号为11s的为T1的有源层图形的源极区；标号为12g的为T2的有源层图形的沟道区，标号为12s的为T2的有源层图形的源极区，标号为14g的为T4的有源层图形的沟道区，标号为14s的为T4的有源层图形的源极区，标号为15g的为T5的有源层图形的沟道区，标号为15d的为T5的有源层图形的漏极区，标号为17g的为T7的有源层图形的沟道区，标号为17s的为T7的有源层图形的源极区，标号为Csa的为存储电容Cst的第一极板，标号为16g’的为第n+1行第m列像素区域中的第二开关晶体管的有源层图形的沟道区，标号为16d’的为第n+1行第m列像素区域中的第二开关晶体管的有源层图形的漏极区。
在图3中，标号为H0的为成像小孔，H0在衬底基板上的正投影不与T3的有源层图形在衬底基板上的正投影重叠，H0在衬底基板上的正投影不与T6的有源层图形在衬底基板上的正投影重叠，H0在衬底基板上的正投影不与第n+1行第m列像素区域中的第二开关晶体管的有源层图形重叠，以使得T3的有源层图形、T6的有源层图形和第n+1行第m列像素区域中的第二开关晶体管的有源层图形不被透过成像小孔H0的光线照射到，避免由于光线的照射造成各开关晶体管在截止状态下也有光生漏电流存在，进而不会影响T1的栅极的电位，避免显示灰阶不准确的问题。
在图3中，H0在衬底基板上的正投影的边缘与16g’之间的距离d1大于H0在衬底基板上的正投影的边缘与15g之间的距离d2。
在图3所示的实施例中，H0在衬底基板上的正投影的边缘距离T3的有源层的最短距离大于H0在衬底基板上的正投影的边缘距离除了T3和T6之外的任一晶体管的有源层之间的距离，H0在衬底基板上的正投影的边缘距离T6的有源层的最短距离大于H0在衬底基板上的正投影的边缘距离除了T3和T6之外的任一晶体管的有源层之间的距离。
并在图3所示的本发明实施例所述的显示基板中的晶体管和存储电容的布局实施方式中，11d与T5的有源层图形中的源极区连通，15d与T7的有源层图形中的漏极区连通，16d与T3的有源层图形的源极区连通，11s与T4的有源层图形的漏极区连通，11d与T5的有源层图形的漏极区连通，11s与T2的有源层图形的漏极区连通。
在图5中，标号为T6g’的为第n+1行第m列像素区域中的第二开关晶体管的栅极。
在图5中，标号为T1g的为T1的栅极，标号为T2g的为T2的栅极，标号为T3g的为T3的栅极，标号为T4g的为T4的栅极，标号为T5g的为T5的栅极，标号为T6g的为T6的栅极，标号为T7g的为T7的栅极。
在图3和图7中，方框框起来的叉号标示的是过孔。
在图7中，除了数据线和电源电压线之外的纵向的竖线为连接线。
本发明实施例所述的显示基板对成像小孔设计位置进行了优化，在保持小孔成像识别精度的同时，降低了小孔成像***对显示品质，尤其是显示精度的影响，提升了显示品质。
如图8所示，在图3所示的布局实施方式示意图上增加了第二源漏金属层；在图8中，标号为F1的为漏光缝隙，标号为L1的为第一源漏金属层包括的连接图形；图9示出了图8中的第二源漏金属层，在图9中，标号为L0的为第二源漏金属层包括的连接图形；标号为SE的为第二源漏金属层包括的遮光图形，标号为H0的为成像小孔，标号为F1的为漏光缝隙；
所述第一源漏金属层包括的连接图形L1用于T5的漏极与第二源漏金属层包括的连接图形L0之间的电连接；
所述第二源漏金属层包括的连接图形L0用于第二源漏金属层包括的连接图形L1与阳极层之间的电连接。
如图10所示，在图8所示的布局实施方式示意图上增加了阳极层；在图10中，标号为An1的为所述阳极层包括的第一阳极，标号为An2的为所述阳极层包括的第二阳极，标号为An3的为所述阳极层包括的第三阳极，标号为An4的为所述阳极层包括的第四阳极；
所述阳极层包括的第一阳极An1通过第二源漏金属层包括的连接图形L0和第一源漏金属层包括的连接图形L1与T5的漏极电连接。
在图11中，在图10所示的布局实施方式示意图的基础上，增加了第m+2列数据线Data(m+2)、第m+3列数据线Data(m+3)和两列电源电压线，还增加了阳极层包括的第五阳极An5、阳极层包括的第六阳极An6和阳极层包括的第七阳极An7。
在图11中，An1可以为蓝色有机发光二极管的阳极，An5可以为红色有机发光二极管的阳极，An7可以为绿色有机发光二极管的阳极，但不以此为限。
在图11中，由Reset(n)、Reset(n+1)、D(m)和D(m+1)围成的像素区域内设置有成像小孔H0，但不以此为限。
如图8和图9所示，成像小孔H0与连接图形L0之间需要间隔一定距离，并且连接图形L0与遮光图形SE之间的漏光缝隙F1在衬底基板上的正投影需要被阵列层包括的金属电极(例如存储电容的极板)在衬底基板上的正投影覆盖，然而，由于制作精度的限制，所述漏光缝隙F1的宽度无法做到无限窄，成像小孔H0的半径、所述连接图形L0的尺寸和所述成像小孔H0与连接图形L0之间的距离也受到制作精度的限制也不能做到无限小，因此可以将设置有成像小孔的像素区域的各图形的面积相比于未设置有成像小孔的像素区域的各图形的面积适当的放大，以确保连接图形L0与遮光图形SE之间的漏光缝隙F1在衬底基板上的正投影需要被阵列层包括的金属电极(例如存储电容的极板)在衬底基板上的正投影覆盖。
本发明实施例所述的显示基板的制作方法可以包括：
在所述衬底基板上形成阵列层；
在所述阵列层远离所述衬底基板的一侧形成遮光层；在所述遮光层上形成多个成像小孔；
所述成像小孔在所述衬底基板上的第一正投影与所述阵列层中的开关晶体管的有源层图形在所述衬底基板上的第二正投影不重叠；所述开关晶体管为与所述阵列层中的驱动晶体管的栅极连接的晶体管。
本发明实施例所述的显示面板的制作方法通过将在遮光层上形成的成像小孔设置为不对应于阵列层中的开关晶体管的有源层图形，以使得穿过成像小孔的光线不会对所述开关晶体管的有源层图形造成影响，从而不会由于光线的照射造成该开关晶体管在截止状态下也有光生漏电流存在，进而不会影响驱动晶体管的栅极的电位，避免显示灰阶不准确的问题。
在具体实施时，所述在所述衬底基板上设置阵列层步骤可以包括：在所述衬底基板上依次设置有源层、栅绝缘层、第一栅金属层、第一绝缘层、第二栅金属层、层间介质层、第一源漏金属层和第二绝缘层；形成贯穿所述第二绝缘层的第一过孔；
所述显示基板的制作方法还包括：
在所述遮光层上形成遮光图形以及连接图形；所述遮光图形具有所述成像小孔；所述遮光图形和所述连接图形之间存在漏光缝隙；
在所述遮光层远离所述第二绝缘层的一侧依次设置平坦层和阳极层；形成贯穿所述平坦层的第二过孔；
所述第一源漏金属层通过所述第一过孔、所述连接图形以及所述第二过孔与所述阳极层电连接；
所述漏光缝隙在所述衬底基板上的正投影被所述阵列层包括的金属电极在所述衬底基板上的正投影覆盖，以提升小孔成像指纹识别精度。
本发明实施例所述的显示面板包括上述的显示基板。
本发明实施例所述的显示装置包括上述的显示面板。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种显示基板，其特征在于，包括位于衬底基板上的阵列层以及位于所述阵列层远离所述衬底基板一侧的遮光层，所述遮光层上形成有多个成像小孔，所述成像小孔在所述衬底基板上的第一正投影与所述阵列层中的开关晶体管的有源层图形在所述衬底基板上的第二正投影不重叠；
所述开关晶体管为与所述阵列层中的驱动晶体管的栅极连接的晶体管。
2.如权利要求1所述的显示基板，其特征在于，所述阵列层中的控制晶体管的有源层图形中的沟道区在所述衬底基板上的正投影为第三正投影，所述驱动晶体管的有源层图形中的沟道区在所述衬底基板上的正投影为第四正投影；
所述开关晶体管的有源层图形中的沟道区在所述衬底基板上的正投影为第五正投影；
所述第一正投影的边缘与所述第五正投影之间的最短距离大于所述第一正投影的边缘与所述第三正投影之间的距离；
所述第一正投影的边缘与所述第五正投影之间的最短距离大于所述第一正投影的边缘与所述第四正投影之间的距离；
所述控制晶体管为所述阵列层中的除了所述开关晶体管和所述驱动晶体管之外的晶体管。
3.如权利要求1所述的显示基板，其特征在于，所述显示基板包括设置有成像小孔的第一像素区域和未设置有成像小孔的第二像素区域；
第一像素区域的面积大于第二像素区域的面积。
4.如权利要求3所述的显示基板，其特征在于，所述第一像素区域内的开关晶体管的宽长比小于所述第二像素区域内的开关晶体管的宽长比。
5.如权利要求1所述的显示基板，其特征在于，所述第一正投影与所述阵列层包括的金属图形在所述衬底基板上的正投影不重叠。
6.如权利要求1所述的显示基板，其特征在于，所述成像小孔的直径大于或等于2um而小于或等于20um。
7.如权利要求6所述的显示基板，其特征在于，所述成像小孔的直径大于或等于4um而小于或等于7um。
8.如权利要求1所述的显示基板，其特征在于，所述阵列层包括依次设置于所述衬底基板与所述遮光层之间的所述有源层、栅绝缘层、第一栅金属层、第一绝缘层、第二栅金属层、层间介质层、第一源漏金属层和第二绝缘层；所述显示基板还包括依次设置于所述遮光层远离所述第二绝缘层的一侧的平坦层和阳极层；
所述遮光层包括遮光图形以及连接图形；所述遮光图形具有所述成像小孔；所述遮光图形和所述连接图形之间存在漏光缝隙；
所述第一源漏金属层通过贯穿所述第二绝缘层的第一过孔、所述连接图形以及贯穿所述平坦层的第二过孔与所述阳极层电连接；
所述漏光缝隙在所述衬底基板上的正投影被所述阵列层包括的金属电极在所述衬底基板上的正投影覆盖。
9.一种显示基板的制作方法，其特征在于，包括：
在衬底基板上形成阵列层；
在所述阵列层远离所述衬底基板的一侧形成遮光层；在所述遮光层上形成多个成像小孔；
所述成像小孔在所述衬底基板上的第一正投影与所述阵列层中的开关晶体管的有源层图形在所述衬底基板上的第二正投影不重叠；所述开关晶体管为与所述阵列层中的驱动晶体管的栅极连接的晶体管。
10.如权利要求9所述的显示基板的制作方法，其特征在于，所述在所述衬底基板上设置阵列层步骤包括：在所述衬底基板上依次设置有源层、栅绝缘层、第一栅金属层、第一绝缘层、第二栅金属层、层间介质层、第一源漏金属层和第二绝缘层；形成贯穿所述第二绝缘层的第一过孔；
所述显示基板的制作方法还包括：
在所述遮光层上形成遮光图形以及连接图形；所述遮光图形具有所述成像小孔；所述遮光图形与所述连接图形之间存在漏光缝隙；
在所述遮光层远离所述第二绝缘层的一侧依次设置平坦层和阳极层；形成贯穿所述平坦层的第二过孔；
所述第一源漏金属层通过所述第一过孔、所述连接图形以及所述第二过孔与所述阳极层电连接；
所述漏光缝隙在所述衬底基板上的正投影被所述阵列层包括的金属电极在所述衬底基板上的正投影覆盖。
11.一种显示面板，其特征在于，包括如权利要求1至8中任一权利要求所述的显示基板。
12.一种显示装置，其特征在于，包括如权利要求11所述的显示面板。
CN201911117696.5A 2019-11-15 2019-11-15 显示基板及其制作方法、显示面板和显示装置 Pending CN110728267A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911117696.5A CN110728267A (zh) 2019-11-15 2019-11-15 显示基板及其制作方法、显示面板和显示装置
PCT/CN2020/121787 WO2021093519A1 (zh) 2019-11-15 2020-10-19 显示基板及其制作方法、显示面板和显示装置
US17/298,697 US20220052139A1 (en) 2019-11-15 2020-10-19 Display substrate and method for manufacturing the same, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911117696.5A CN110728267A (zh) 2019-11-15 2019-11-15 显示基板及其制作方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN110728267A true CN110728267A (zh) 2020-01-24

Family

ID=69224321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911117696.5A Pending CN110728267A (zh) 2019-11-15 2019-11-15 显示基板及其制作方法、显示面板和显示装置

Country Status (3)

Country Link
US (1) US20220052139A1 (zh)
CN (1) CN110728267A (zh)
WO (1) WO2021093519A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111354307A (zh) * 2020-04-09 2020-06-30 上海天马有机发光显示技术有限公司 一种像素驱动电路及驱动方法、有机发光显示面板
CN111445849A (zh) * 2020-04-30 2020-07-24 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置
WO2021093519A1 (zh) * 2019-11-15 2021-05-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
CN113644106A (zh) * 2021-08-12 2021-11-12 京东方科技集团股份有限公司 一种显示基板和显示装置
WO2022099549A1 (zh) * 2020-11-12 2022-05-19 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
WO2022160839A1 (zh) * 2021-01-26 2022-08-04 京东方科技集团股份有限公司 显示基板以及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115220274B (zh) * 2022-07-27 2023-10-03 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3643139A (en) * 1968-11-02 1972-02-15 Philips Corp Integrated circuit having four mosfet devices arranged in a circle surrounding a guard diffusion
US20150098643A1 (en) * 2013-10-08 2015-04-09 Samsung Display Co., Ltd. Device for measuring critical dimension of pattern and method thereof
CN105321986A (zh) * 2014-08-01 2016-02-10 乐金显示有限公司 有机发光显示装置
CN107977632A (zh) * 2017-12-05 2018-05-01 京东方科技集团股份有限公司 一种阵列基板、显示装置及其纹路识别方法
CN109148540A (zh) * 2018-08-30 2019-01-04 京东方科技集团股份有限公司 Oled显示面板及显示装置
CN110211975A (zh) * 2019-06-27 2019-09-06 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
CN210348517U (zh) * 2019-11-15 2020-04-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11231300A (ja) * 1995-05-16 1999-08-27 Citizen Watch Co Ltd 液晶表示装置およびその製造方法
KR102278326B1 (ko) * 2014-10-31 2021-07-19 삼성디스플레이 주식회사 직류-직류 컨버터 및 이를 포함하는 표시 장치
KR102483321B1 (ko) * 2015-11-16 2022-12-30 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20180017280A (ko) * 2016-08-08 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180070334A (ko) * 2016-12-16 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
CN110391269A (zh) * 2018-04-23 2019-10-29 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法
KR102537758B1 (ko) * 2018-06-27 2023-05-31 엘지디스플레이 주식회사 광학식 이미지 센서 내장형 표시장치
CN110728267A (zh) * 2019-11-15 2020-01-24 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3643139A (en) * 1968-11-02 1972-02-15 Philips Corp Integrated circuit having four mosfet devices arranged in a circle surrounding a guard diffusion
US20150098643A1 (en) * 2013-10-08 2015-04-09 Samsung Display Co., Ltd. Device for measuring critical dimension of pattern and method thereof
CN105321986A (zh) * 2014-08-01 2016-02-10 乐金显示有限公司 有机发光显示装置
CN107977632A (zh) * 2017-12-05 2018-05-01 京东方科技集团股份有限公司 一种阵列基板、显示装置及其纹路识别方法
CN109148540A (zh) * 2018-08-30 2019-01-04 京东方科技集团股份有限公司 Oled显示面板及显示装置
CN110211975A (zh) * 2019-06-27 2019-09-06 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
CN210348517U (zh) * 2019-11-15 2020-04-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C.-J. LU等: "Defect inspection of patterned thin film transistor-liquid crystal display panels using a fast sub-image-based singular value decomposition", 《INTERNATIONAL JOURNAL OF PRODUCTION RESEARCH》, vol. 42, no. 20, 21 February 2007 (2007-02-21), pages 4331 - 4351 *
JOO-YOUNG KIM等: "Uniform Insulating Properties of Low-Temperature Curable Gate Dielectric for Organic Thin-Film Transistor Arrays on Plastic Substrate", 《IEEE ELECTRON DEVICE LETTERS》, vol. 40, no. 1, 9 November 2018 (2018-11-09), pages 99 - 102, XP011704432, DOI: 10.1109/LED.2018.2880320 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021093519A1 (zh) * 2019-11-15 2021-05-20 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
CN111354307A (zh) * 2020-04-09 2020-06-30 上海天马有机发光显示技术有限公司 一种像素驱动电路及驱动方法、有机发光显示面板
CN111445849A (zh) * 2020-04-30 2020-07-24 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置
WO2022099549A1 (zh) * 2020-11-12 2022-05-19 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
US11638385B2 (en) 2020-11-12 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method for driving the same, and display device
WO2022160839A1 (zh) * 2021-01-26 2022-08-04 京东方科技集团股份有限公司 显示基板以及显示装置
US11869268B2 (en) 2021-01-26 2024-01-09 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
CN113644106A (zh) * 2021-08-12 2021-11-12 京东方科技集团股份有限公司 一种显示基板和显示装置
CN113644106B (zh) * 2021-08-12 2024-05-10 京东方科技集团股份有限公司 一种显示基板和显示装置

Also Published As

Publication number Publication date
WO2021093519A1 (zh) 2021-05-20
US20220052139A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
CN110728267A (zh) 显示基板及其制作方法、显示面板和显示装置
US11678546B2 (en) Array substrate with sub-pixels including power-supplying wire portions having openings therebetween and manufacturing method thereof, and display panel
US11024230B2 (en) Display screen, display device, display circuit and brightness compensation method therefor
CN112117320B (zh) 一种显示面板和显示装置
US11514856B2 (en) Pixel circuit and driving method therefor, display substrate, and display panel
CN111739916B (zh) 一种显示面板和显示装置
US20170047383A1 (en) Array substrate, method for manufacturing array substrate, and display device
CN106920825B (zh) 显示装置及显示装置的制造方法
EP4053904A1 (en) Display substrate and manufacturing method therefor, and display device
US20190229169A1 (en) Display panel and manufacturing method therefor, and display apparatus
US20210028259A1 (en) Array substrate and oled display device
US20200294449A1 (en) Pixel array substrate and driving method thereof, display panel, and display device
US20210365145A1 (en) Pixel Circuit, Array Substrate, Display Panel and Method of Driving the Same, and Display Device
US20190363155A1 (en) Wiring structure and manufacture method thereof, oled array substrate and display device
CN210348517U (zh) 显示基板、显示面板和显示装置
CN107492567B (zh) 一种显示基板及显示装置
US11329259B2 (en) Display panel comprising capacitor structure between first plate and second plate, and method of fabricating thereof
US11069290B2 (en) Display substrate, fabrication method of the display substrate and display apparatus
US8410482B2 (en) Semiconductor device, light emitting apparatus and electronic device
US11257888B2 (en) Display panel and method of fabricating thin film transistor
US11545540B2 (en) Array substrate, display apparatus, method of reducing current-resistance drop and data loss in display apparatus, and method of fabricating array substrate
CN210956677U (zh) 透明显示基板、显示面板及显示装置
CN218827141U (zh) Oled显示面板
US20240130179A1 (en) Display substrate, method of manufacturing the same and display device
US20240155893A1 (en) Display substrate, display panel, and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination