CN110650580A - 电子装置模块、制造该电子装置模块的方法和电子设备 - Google Patents

电子装置模块、制造该电子装置模块的方法和电子设备 Download PDF

Info

Publication number
CN110650580A
CN110650580A CN201910101933.2A CN201910101933A CN110650580A CN 110650580 A CN110650580 A CN 110650580A CN 201910101933 A CN201910101933 A CN 201910101933A CN 110650580 A CN110650580 A CN 110650580A
Authority
CN
China
Prior art keywords
substrate
bobbin
electronic device
component
device module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910101933.2A
Other languages
English (en)
Inventor
全硕泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110650580A publication Critical patent/CN110650580A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种电子装置模块、制造该电子装置模块的方法和电子设备，所述电子装置模块包括：基板；第一组件，设置在所述基板的第一表面上；第二组件，设置在所述基板的所述第一表面上；第一密封部，密封所述第一组件；第二密封部，密封所述第二组件；屏蔽壁，设置在所述第一组件和所述第二组件之间。所述屏蔽壁包括设置在所述第一密封部和所述第二密封部之间的线轴以及密封所述线轴的导电部。利用导电材料形成的屏蔽层沿着由所述第一密封部、所述第二密封部和所述屏蔽壁形成的表面设置。

Description

电子装置模块、制造该电子装置模块的方法和电子设备
本申请要求于2018年6月26日在韩国知识产权局提交的第10-2018-0073643号韩国专利申请的优先权和权益，所述韩国专利申请的全部公开内容出于所有目的通过引用包含于此。
技术领域
以下描述涉及一种电子装置模块及制造该电子装置模块的方法。例如，以下描述涉及一种可保护模块中包括的诸如半导体芯片等的无源组件免受外部环境的影响同时能够阻截电磁波的电子装置模块以及制造这种电子装置模块的方法。
背景技术
在电子产品市场中，对便携式电子产品的消费迅速增加，因此，已存在对便携式电子产品***中设置小型、轻量的电子组件的需求。
为了满足这种需求，已有必要使用用于减小单个组件的尺寸的技术，以及将单个组件集成到单个芯片中的片上***(SOC)技术或将单个组件集成到单个封装件中的***级封装(SIP)技术。
具体地，针对诸如通信模块或网络模块的使用高频信号的高频电子装置模块，随着小型化，已有必要提供具有各种形式的电磁波屏蔽结构以成功地实现关于电磁波干扰的屏蔽性能。
发明内容
提供本发明内容以按照简化的形式对选择的构思进行介绍，下面在具体实施方式中进一步描述所述构思。本发明内容既不意在确定所要求保护的主题的主要特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
在一个总的方面，一种电子装置模块包括：基板；第一组件，设置在所述基板的第一表面上；第二组件，设置在所述基板的所述第一表面上；第一密封部，密封所述第一组件；第二密封部，密封所述第二组件；屏蔽壁，设置在所述第一组件和所述第二组件之间。所述屏蔽壁包括设置在所述第一密封部和所述第二密封部之间的线轴以及围绕所述线轴的导电部。利用导电材料形成的屏蔽层沿着由所述第一密封部、所述第二密封部和所述屏蔽壁形成的表面设置。
所述电子装置模块还可包括接地层，所述接地层设置在所述基板的内部，所述接地层可暴露于所述基板的侧表面，其中，所述屏蔽层可延伸至所述基板的所述侧表面，以连接至所述接地层。
所述电子装置模块还可包括连接电极，所述连接电极位于所述基板的所述第一表面上，其中，所述屏蔽壁可安装在所述连接电极上。
所述基板可包括接地过孔，所述接地过孔将所述连接电极连接到所述接地层。
所述基板可包括沿着屏蔽壁平行地设置的接地过孔，所述接地过孔中的每个可将所述连接电极连接到所述接地层。
所述线轴可利用与制成所述第一密封部和所述第二密封部的材料不同的材料制成。
所述线轴可在所述线轴内部具有空的空间，所述空的空间可以是凹槽，并且所述屏蔽层可设置在界定所述空的空间的内壁上。
所述导电部可沿着所述线轴的面向所述基板的下表面设置，并且可沿着所述线轴的从所述下表面延伸的两个侧表面设置。
所述导电部可包括导体线，并且所述导体线可平行地设置。
所述导体线的上端表面可电连接到所述屏蔽层。
所述屏蔽层可包括与所述导电部的材料不同的材料。
所述线轴可包括：绕线部，所述导电部缠绕在所述绕线部上；以及凸缘，设置在所述绕线部的两端上。
所述导电部可包括缠绕在所述线轴上的第一线和缠绕在所述第一线上的第二线。
在另一总的方面，一种制造电子装置模块的方法包括：在基板的第一表面上设置第一组件和第二组件；在所述第一组件和所述第二组件之间设置屏蔽壁，所述屏蔽壁包括线轴和缠绕在所述线轴上的导体线；以及形成密封部，所述密封部将位于所述基板的所述第一表面上的所述第一组件、所述第二组件和所述屏蔽壁密封。
所述方法还可包括：通过部分地去除所述密封部和所述屏蔽壁暴露所述导体线；以及沿着由所述密封部和所述屏蔽壁界定的表面形成屏蔽层。
所述方法还可包括去除所述屏蔽壁直到所述线轴暴露于所述密封部的外部。
在另一总的方面，一种电子设备包括：基板；第一组件，设置在所述基板的第一表面上；第二组件，设置在所述基板的所述第一表面上；线轴，连接到所述基板的所述第一表面并设置在所述第一组件和所述第二组件之间；以及导体线，缠绕在所述线轴上。
所述线轴的沿平行于所述基板的所述第一表面的方向的宽度可小于所述线轴的沿垂直于所述基板的所述第一表面的方向的高度。
所述导体线可包括第一线，所述第一线缠绕在所述线轴的面向所述基板的所述第一表面的底表面和所述线轴的与所述底表面相对的顶表面上。
所述导体线可包括第二线，所述第二线沿与所述第一线的缠绕方向不同的缠绕方向缠绕在所述第一线上。
通过以下具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
图1是根据示例的电子装置模块的截面图。
图2是图1中所示的电子装置模块的屏蔽壁的透视图。
图3和图4是示出制造如图1中所示的电子装置模块的示例方法中的工艺的示图。
图5是如图3中所示的屏蔽壁的透视图。
图6是根据示例的屏蔽壁的透视图。
图7是根据示例的屏蔽壁的透视图。
图8是根据示例的屏蔽壁的透视图。
图9是根据示例的电子装置模块的截面图。
图10是如图9中所示的屏蔽壁的透视图。
图11是根据示例的电子装置模块的截面图。
在整个附图和具体实施方式中，相同的标号指示相同的元件。附图可不按照比例绘制，并且为了清楚、说明及方便起见，可夸大附图中元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对这里所描述的方法、设备和/或***的全面理解。然而，在理解本申请的公开内容之后，这里所描述的方法、设备和/或***的各种改变、修改及等同物将是显而易见的。例如，这里所描述的操作的顺序仅仅是示例，并且不限于这里所阐述的顺序，而是除了必须以特定顺序发生的操作之外，可做出在理解本申请的公开内容之后将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略本领域中已知的特征的描述。
这里所描述的特征可以以不同的形式呈现，并且不应被解释为局限于这里所描述的示例。更确切地说，已经提供的这里所描述的示例，仅用于示出在理解本申请的公开内容之后将是显而易见的实现这里描述的方法、设备和/或***的诸多可行方式中的一些方式。
在此，注意关于示例或实施例中的“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例，但所有示例和实施例不限于此。
在整个说明书中，当元件(诸如，层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，其可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。
如在此所使用的，术语“和/或”包括所列相关项中的任意一项和任意两项或更多项的任意组合。
尽管可在这里使用诸如“第一”、“第二”和“第三”的术语来描述各个构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语所限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分相区分。因此，在不脱离示例的教导的情况下，这里所描述的示例中所称的第一构件、组件、区域、层或部分也可被称为第二构件、组件、区域、层或部分。
为了易于描述，在这里可使用诸如“在……之上”、“上方”、“在……之下”和“下方”的空间相对术语，以描述如附图中所示的一个元件与另一元件的关系。这样的空间关系术语意图除了包含在附图中所描绘的方位之外，还包含装置在使用或操作中的不同的方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件位于“之上”或“上方”的元件随后将相对于另一元件位于“之下”或“下方”。因此，术语“在……之上”根据装置的空间方位而包括“在……之上”和“在……之下”两种方位。装置还可以以其他方式定位(例如，旋转90度或处于其他方位)，并且将对在这里使用的空间相对术语做出相应的解释。
在此使用的术语仅用于描述各种示例，并非用于限制本公开。除非上下文另外清楚地指明，否则单数的形式也意图包括复数的形式。术语“包括”、“包含”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可出现附图中所示的形状的变化。因此，这里所描述的示例不限于附图中所示的特定形状，而是包括在制造期间出现的形状上的改变。
这里所描述的示例的特征可按照在理解本申请的公开内容之后将是显而易见的各种方式进行组合。此外，尽管这里所描述的示例具有各种构造，但是如在理解本申请的公开内容之后将显而易见的其他构造是可行的。
在示例的描述中，参照图1中的截面图使用具有诸如“下部”、“上部”、“上端”、“下端”等的方向性质的术语。
图1是根据示例的电子装置模块的截面图。图2是图1中所示的电子装置模块的屏蔽壁的透视图。
参照图1和图2，电子装置模块100可包括基板11、电子组件1、密封部14、屏蔽壁20和屏蔽层17。
在基板11的第一表面上，可形成用于安装电子组件1的电极、连接电极19以及尽管未示出但将用于安装电子组件1的电极彼此电连接的布线图案。
至少一个电子组件1可安装在可用于安装电子组件1的电极上。
连接电极19可以是与屏蔽壁20结合的电极。连接电极19可电连接到屏蔽壁20。虽然未示出，但是连接电极19可连接到基板11的接地部。连接电极19可电连接到电子组件1的接地端子和接地层19a。
连接电极19可设置在第一组件1a和第二组件1b之间，并且可沿着屏蔽壁20的形状形成为连续实线形状。
连接电极19可由连续实线形状形成，但不限于这种构造。连接电极19可以以各种构造形成，只要连接电极19能够电连接到屏蔽壁20即可。例如，连接电极19可形成为虚线形状或点线形状。
尽管未详细示出，但用于安装电子组件1或连接电极19的电极可被设置在基板11的上部上成层的保护绝缘层(未示出)保护，并且可通过形成在保护绝缘层上的开口暴露于外部。作为保护绝缘层，可使用阻焊剂，但不限于这种构造。
接地层19a可设置在基板11的内部。接地层19a可通过基板11的侧表面暴露到基板11的外部并且可电连接到屏蔽层17。
基板11可以是在相应技术领域中通常使用的各种类型的电路基板(例如，陶瓷基板、印刷电路基板、柔性基板等)中的一种。基板11可以是具有多个层的多层基板11，并且可在这些层之间形成电路图案。
电子组件1可包括诸如无源装置和有源装置的各种电子装置。电子组件1可以是能够安装在基板11的上部或内部的任意电子组件。
电子组件1可包括嵌入第一密封部14a中的至少一个第一组件1a和嵌入第二密封部14b中的至少一个第二组件1b。第一组件1a和第二组件1b可以是在它们之间发生电干扰的装置。然而，本公开不限于这种构造。
例如，第一组件1a和第二组件1b可构造为有源装置。然而，本公开不限于这种构造。可将第一组件1a构造为有源装置，并将第二组件1b构造为诸如电感器的无源装置。
密封部14可设置在基板11的第一表面上并密封电子组件1。密封部14可通过在外部密封组件而将电子组件1固定，从而安全地保护电子组件1免受外部冲击。
密封部14可利用绝缘材料形成。例如，密封部14可利用诸如环氧塑封料(EMC)的树脂材料形成，但不限于这种材料。密封部14可利用导电材料(例如，导电树脂等)形成。诸如底部填充树脂的单独的密封部可设置在电子组件1和基板11之间。
密封部14可被屏蔽壁20划分为包括第一密封部14a和第二密封部14b。
屏蔽壁20可设置在第一组件1a和第二组件1b之间，并阻截从第一组件1a流入第二组件1b的电磁波或从第二组件1b流入第一组件1a的电磁波。
屏蔽壁20可通过连接导体50安装在位于基板11上的连接电极19上。
屏蔽壁20可包括线轴(bobbin)22和缠绕在线轴22上的导电部24。
线轴22可具有长杆的形状，并且下表面(底座表面)可以是平坦的。
线轴22可构造为具有方形截面，但不限于这种形状。线轴22的形状可进行变型，只要其下表面是平坦的并且导体线24a能够缠绕在下表面上即可。例如，线轴22可以是梯形或三角形。
线轴22可利用绝缘材料形成。线轴22可利用与密封部14的材料不同的材料形成，但是不限于这种构造。线轴22也可利用与密封部14的材料相同的材料形成。可使用各种类型的材料形成线轴22，只要线轴22具有使导电部24缠绕在线轴22上的刚度即可。例如，线轴22可利用导电材料形成。
在线轴22的宽度太宽的情况下，由屏蔽壁20占据的区域会增加，因此，电子装置模块的整体尺寸也会增加。因此，线轴22的宽度可形成为小于线轴22的高度。然而，线轴的尺寸不限于这种尺寸。
导电部24可包括多个导体线24a，并且可通过围绕线轴22而结合到线轴22。多个导体线24a可平行地设置。导体线24a可以以一定距离彼此分开。两个相邻导体线24a之间的分开距离可限制到能够屏蔽从电子组件1辐射的电磁波的距离。
导体线24a可设置为彼此接触。相邻的导体线24a可通过线接触或面接触彼此接触。
导体线24a可包括铜、金、铂、铝等，但不限于这些材料。
导电部24可通过围绕线轴22的四个方形表面中的三个而结合到线轴22。导电部24可沿着线轴22的下表面和线轴22的从下表面延伸的两个侧表面设置，但不设置在线轴22的上端表面上。
导电部24可通过连接导体50安装在基板11上。连接导体50可设置在线轴22的下部上并且将设置在线轴22的下表面上的导电部24结合到连接电极19。
屏蔽壁20可与基板11以一定距离分开，并且可通过连接导体50电连接到连接电极19。
连接导体50可利用焊料或铜(Cu)、银(Ag)或导电树脂形成，但不限于这些材料。
屏蔽壁20的上端表面可位于与密封部14的上端表面相同的平坦的表面上。屏蔽壁20的上端表面可暴露于密封部14的外部，并且屏蔽层17的一部分可设置在屏蔽壁20的暴露的上端表面上。
线轴22和导电部24可暴露在屏蔽壁20的上端表面上。屏蔽层17可形成在线轴22和导电部24的上端，并且导电部24的上端表面可电连接到屏蔽层17。
屏蔽层17可沿着由密封部14和屏蔽壁20形成的表面设置，并阻截从外部地流入电子组件1的电磁波或从电子组件1泄漏到外部的电磁波。屏蔽层17可利用导电材料形成。
屏蔽层17可从第一密封部14a和第二密封部14b的表面延伸到基板11的侧表面。屏蔽层17可电连接到暴露于基板11的侧表面的接地层19a。
屏蔽层17可通过用包括导电粉末的树脂材料涂覆密封部14的外表面或通过形成金属薄膜来形成。在形成金属薄膜的情况下，可使用诸如溅射法、喷涂法、丝网印刷法、气相沉积法、电镀法、无电镀法等的各种方法。
例如，屏蔽层17可以是通过喷涂法形成在密封部14的外表面上的金属薄膜。使用喷涂法可形成均匀涂覆的膜，并且就基础设施投入而言，成本可相对低于其他工艺。然而，其示例性实施例不限于这种工艺。
屏蔽层17可物理连接和电连接到屏蔽壁20。屏蔽层17可形成在屏蔽壁20的暴露于密封部14的上表面的上表面上，并且可电连接到导电部24。
在屏蔽层17连接到屏蔽壁20的导电部24的情况下，屏蔽层17和导电部24中的任意一个中，可省略与连接电极19的连接或与接地层19a的连接。在这种情况下，可在基板11中省略连接电极19和接地层19a中的一个。
本公开不限于上述构造。屏蔽层17和屏蔽壁20可通过基板11上的接地层19a和连接电极19彼此间接地连接，屏蔽层17可不直接连接到屏蔽壁20，或者可进行其他各种变型。
屏蔽层17和导电部24可通过不同的工艺和不同的方法形成，因此可利用不同的材料形成。屏蔽层17和导电部24还可利用相同的材料形成。
电子装置模块可具有利用接地层19a、屏蔽层17、屏蔽壁20的导电部24和连接电极19形成的屏蔽结构。屏蔽结构可形成为完全密封位于电子装置模块中的电子组件1，因此可有效地屏蔽来自外部的电磁干扰。
在电子装置模块中，屏蔽壁20可通过将导体线24a缠绕到线轴22形成。因此，与利用导体形成屏蔽壁20的整个区域的情况相比，可进一步降低制造成本。
在屏蔽壁20中，线轴22和密封部14可利用相同的材料形成。线轴22和密封部14可具有相同的热膨胀系数。因此，由于屏蔽壁20和密封部14之间的热膨胀系数上的差异，由在屏蔽壁20和密封部14之间的分界表面中应力增加而导致的电子装置模块的损坏可显著减小。
可将电子装置模块构造为仅包括屏蔽层17而没有屏蔽壁20。为了阻截第一组件1a和第二组件1b之间的电磁干扰，可在第一密封部14a和第二密封部14b的面对的表面上分别形成屏蔽层17。
如果第一密封部14a和第二密封部14b之间的间隙窄，则可能难以在形成屏蔽层17的工艺期间将导电材料施加在第一密封部14a和第二密封部14b之间。因此，为了在第一密封部14a和第二密封部14b的彼此面对的两个表面上均匀地形成屏蔽层17，第一密封部14a和第二密封部14b之间的间隙可能需要扩大。
在使用屏蔽壁20的情况下，屏蔽壁的第一壁和第二壁可分别设置在第一密封部14a和第二密封部14b的两个面对的表面上。因此，可不必考虑屏蔽层17是否形成在第一密封部14a和第二密封部14b的两个面对的表面的整个区域上，并且可不必扩大第一密封部14a和第二密封部14b之间的间隙。
因此，与省略屏蔽壁20的情况相比，可减小电子装置模块的整体尺寸，并且可增加第一组件1a和第二组件1b之间的屏蔽可靠性。
本公开提供了连接电极19电连接到接地层19a的结构，但是本公开不限于这种构造。例如，连接电极19可以是未连接到基板11的其他布线的虚设电极。在连接电极19是虚设电极的情况下，屏蔽壁20的导电部24可通过屏蔽层17和接地层19a电连接到基板11的接地部，并且连接电极19可仅具有将屏蔽壁20结合到基板11的功能。
可省略连接电极19。在省略连接电极的情况下，屏蔽壁20也可通过绝缘粘合剂或导电粘合剂结合到保护绝缘层而不结合到电极。
在以下描述中，将描述制造电子装置模块的方法。
图3和图4是示出制造图1中的电子装置模块的方法中的工艺的示图。
如图3中所示，可制备包括连接电极19和接地层19a的基板11。基板11可以是具有多个层的多层电路基板，并且可在这些层之间形成电连接的电路图案，并且基板11可包括至少一个接地层19a。
在基板的一个表面上，可设置至少一个连接电极19。连接电极19可在制造基板11的工艺期间形成，但是本公开不限于这种工艺。连接电极19可以在制造基板11之后，通过另一工艺形成在基板11上。
可在基板11的第一表面上安装电子组件1和屏蔽壁20。
可通过诸如焊料或导电环氧树脂的导电粘合剂将电子组件1和屏蔽壁20结合到用于将电子组件1和屏蔽壁20安装在基板11上的电极。设置在屏蔽壁20和连接电极19之间的导电粘合剂可形成为连接导体50。
屏蔽壁20可在导体线24a缠绕到线轴22的四个表面的状态下安装在基板11上。屏蔽壁20可单独制造并安装在基板11上。
如图4中所示，可形成将安装在基板11上的电子组件1和屏蔽壁20密封的密封部14。
密封部14可形成在基板11的第一表面的整个区域上。安装在基板11上的电子组件1和屏蔽壁20可嵌入密封部14中。在该工艺中，密封部14可使用传递模塑法(transfermolding method)制造，但是本公开不限于这种方法。
可部分地去除密封部14的上部。在该工艺中，可与密封部14一起部分地去除屏蔽壁20，并且可使屏蔽壁20暴露于密封部14的外部。
可去除密封部14直到线轴22暴露。在去除密封部14的工艺中，可与密封部14一起去除设置在线轴22的上端表面上的导体线24a。
在完全去除密封部14后，线轴22和设置在线轴22的侧表面上的导体线24a可在密封部的上表面上暴露于密封部14的外部。
为了去除密封部14，可使用研磨机，但是本公开不限于这种工艺。
形成屏蔽层17，并且可制造电子装置模块100。
可通过用导电材料涂覆由密封部14和屏蔽壁20形成的表面形成屏蔽层17。作为导电材料，可使用包括导电粉末的树脂材料。屏蔽层17可利用金属薄膜形成。在屏蔽层17是金属薄膜的情况下，可使用诸如溅射法、丝网印刷法、气相沉积法、电镀法、无电镀法等各种方法。
屏蔽层17可形成在基板11的侧表面上，并且可电连接到暴露于基板11的侧表面的接地层19a。
屏蔽层17可形成在密封部14的整个表面上和屏蔽壁20的整个上表面上。屏蔽层17可电连接和物理连接到屏蔽壁20的导电部24。
电子装置模块可包括屏蔽层17，但是在不必考虑从外部流入的电磁波或从电子组件辐射到外部的电磁波的情况下，可省略屏蔽层17。关于制造方法，也可省略形成屏蔽层17的工艺或将导电部24暴露到密封部14的外部的工艺。
电子装置模块可不限于上述示例，并且可进行各种变型。
图5是根据示例的屏蔽壁的透视图。图5示出了被安装在基板上之前的屏蔽壁。
参照图5，在根据示例的屏蔽壁20中，导体线24a可缠绕到线轴22的四个表面上。
图6是根据示例的屏蔽壁的透视图。与图5中相同，图6示出了被安装到基板上之前的屏蔽壁。
参照图6，在根据示例的屏蔽壁20中，线轴22可包括绕线部25和凸缘26。
绕线部25可以是缠绕导电部24的区域。绕线部25可形成为具有棒的形状，并且可被构造为具有小于凸缘26的截面面积的截面面积。
凸缘26可设置在绕线部25的两端上，并且具有大于绕线部25的截面面积的截面面积。凸缘26可形成为使得截面面积从绕线部25的一端沿绕线部25的径向方向扩大。
凸缘26可设置在绕线部25的两端中的每个上，并且可防止缠绕到绕线部25的导体线24a与线轴22分离。因此，可容易地制造屏蔽壁20，并且在制造电子装置模块的工艺中可容易地使用屏蔽壁20。
在示例中，凸缘26从绕线部25沿所有方向扩展，但是本公开不限于这种构造。例如，凸缘26可构造为沿一个方向上扩展。此外，凸缘26的各种构造可以是可行的，只要能够在绕线部25的两端上防止导体线24a的分离即可。例如，凸缘26可设置为使得多个杆辐射状地设置，而不是以平面的形式等设置。
图7是根据示例的屏蔽壁的透视图。与图5中相同，图7示出了被安装在基板上之前的屏蔽壁。
参照图7，屏蔽壁20包括沿两个方向缠绕的导体线24a。导体线24a可包括：第一线241，缠绕为将线轴22的上表面和下表面密封；以及第二线242，沿与第一线241的绕线方向不同的绕线方向缠绕。
第二线242可被缠绕为将线轴22的前表面和后表面密封。第二线242可不设置在线轴22的上表面和下表面上。然而，本公开不限于这样的构造。
在线轴22的侧表面上，第二线242可在第一线241上成层地缠绕。因此，在线轴22的侧表面上，导体线24a可设置为双层。
可包括两根导体线24a，但是也可包括三根或更多根单独缠绕的导体线24a。
在示例中，两根导体线24a沿不同的方向缠绕，但是多根导体线24a可沿相同的方向缠绕，或者可进行其他各种变型。
在包括多根导体线24a的情况下，导体线24a可在被层叠为多层的同时进行缠绕，从而改善屏蔽性能。
图8是根据示例的屏蔽壁的透视图。与图5中相同，图8示出了被安装在基板上之前的屏蔽壁。
参照图8，在屏蔽壁20中，梯形线(例如，矩形铜线、方形丝(edgewise wire)等)可用作导体线24a。
导电部24可设置在较宽的区域上，同时减少缠绕到线轴22的导体线24a的缠绕线的数量，因此，可容易地制造电子装置模块。
图9是根据示例的电子装置模块200的截面图。图10是图9中所示的屏蔽壁的透视图。与图5中相同，图10示出了被安装在基板上之前的屏蔽壁。
参照图9和图10，可在屏蔽壁20的线轴22内部以凹槽的形式形成空的空间(S)。屏蔽层17也可设置在形成空的空间(S)的线轴22的内壁上。
如图10中所示，屏蔽壁20可通过将导体线24a缠绕到具有管的形状的线轴22形成。
此外，可执行制造电子装置模块的方法，并且在去除密封部14(如图4中所示)的上表面的工艺中，可去除密封部14直到使线轴22内部的空的空间(S)敞开为止。
在形成屏蔽层17的工艺中，也可在线轴22内部的空的空间(S)中形成屏蔽层17。
在密封部14或屏蔽壁20的线轴22热膨胀的情况下，电子装置模块的体积可朝向空的空间(S)膨胀。因此，可显著减少由于热膨胀导致的电子装置模块的损坏。
在电子装置模块中，多个接地过孔19b可设置在基板11中。
多个接地过孔19b可贯穿基板11的绝缘层并将连接电极19电连接到接地层19a。
接地过孔19b可在基板11中设置在屏蔽壁20的下部上，并且多个接地过孔19b可在基板11中沿着屏蔽壁20的结合表面(下表面)连续设置。在屏蔽壁20的宽度宽的情况下，接地过孔19b可在基板11中以多列设置在屏蔽壁20的下部上。
在设置接地过孔19b的情况下，第一组件1a和第二组件1b可设置在由导电部24、屏蔽层17、接地层19a、接地过孔19b和连接电极19形成的屏蔽结构中。
由于通过在接地层19a和连接电极19之间使用绝缘层并通过设置在接地层19a和连接电极19之间并且平行地设置的多个接地过孔19b形成屏蔽结构，因此可显著地减少电磁波流入屏蔽结构中或电磁波泄漏到外部。
图11是根据示例的电子装置模块的截面图。
参照图11，在电子装置模块300中，屏蔽层17可连接到设置在基板11的一个表面的连接电极19，而不连接到位于基板11上的接地层19a。
在基板11的一个表面上，可在基板11的边缘部分处设置连接电极19，并且可在第一组件1a和第二组件1b之间设置连接电极19。
尽管未示出，但是连接电极19可电连接到基板11的接地部。连接电极19可电连接到电子组件1的接地端子和接地层19a。
设置在第一组件1a和第二组件1b之间的连接电极19可连接到设置在基板11的边缘部分的连接电极19。然而，本公开不限于这种构造。在设置在第一组件1a和第二组件1b之间的连接电极19构造为虚设电极的情况下，设置在第一组件1a和第二组件1b之间的连接电极19可不连接到设置在边缘部分处的连接电极19，并且仅设置在边缘部分处的连接电极19可连接到基板11的接地部。
通过将导体线缠绕到线轴上可形成屏蔽壁，并且与利用导体形成整个屏蔽壁的情况相比，可进一步降低制造成本，并且与通过在密封部形成沟槽来形成屏蔽壁的情况相比，可更容易地制造电子装置模块。
虽然本公开包括特定的示例，但是在理解本申请的公开内容后将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式上和细节上的各种变化。在此所描述的示例将仅被视为描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的***、架构、装置或者电路中的组件和/或用其他组件或者它们的等同物进行替换或者补充描述的***、架构、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且权利要求及其等同物的范围内的所有变化将被解释为包含于本公开中。

Claims (20)

1.一种电子装置模块，包括：
基板；
第一组件，设置在所述基板的第一表面上；
第二组件，设置在所述基板的所述第一表面上；
第一密封部，被构造为密封所述第一组件；
第二密封部，被构造为密封所述第二组件；
屏蔽壁，设置在所述第一组件和所述第二组件之间，并包括设置在所述第一密封部和所述第二密封部之间的线轴以及被构造为围绕所述线轴的导电部；以及
屏蔽层，利用导电材料形成，并且沿着由所述第一密封部、所述第二密封部和所述屏蔽壁形成的表面设置。
2.根据权利要求1所述的电子装置模块，所述电子装置模块还包括接地层，所述接地层设置在所述基板的内部并暴露于所述基板的侧表面，其中，所述屏蔽层延伸至所述基板的所述侧表面，以连接至所述接地层。
3.根据权利要求2所述的电子装置模块，所述电子装置模块还包括连接电极，所述连接电极设置在所述基板的所述第一表面上，其中，所述屏蔽壁安装在所述连接电极上。
4.根据权利要求3所述的电子装置模块，其中，所述基板包括接地过孔，所述接地过孔被构造为将所述连接电极连接到所述接地层。
5.根据权利要求3所述的电子装置模块，其中，所述基板包括沿所述屏蔽壁平行地设置的接地过孔，所述接地过孔中的每个被构造为将所述连接电极连接到所述接地层。
6.根据权利要求1所述的电子装置模块，其中，所述线轴包括与所述第一密封部和所述第二密封部的包括的材料不同的材料。
7.根据权利要求1所述的电子装置模块，其中，所述线轴在所述线轴内部具有空的空间，所述空的空间是凹槽，并且所述屏蔽层设置在界定所述空的空间的内壁上。
8.根据权利要求1所述的电子装置模块，其中，所述导电部沿着所述线轴的面向所述基板的下表面设置，并且沿着所述线轴的从所述下表面延伸的两个侧表面设置。
9.根据权利要求8所述的电子装置模块，其中，所述导电部包括导体线，并且所述导体线平行地设置。
10.根据权利要求9所述的电子装置模块，其中，所述导体线的上端表面电连接到所述屏蔽层。
11.根据权利要求1所述的电子装置模块，其中，所述屏蔽层包括与所述导电部的材料不同的材料。
12.根据权利要求1所述的电子装置模块，其中，所述线轴包括：绕线部，所述导电部缠绕在所述绕线部上；以及凸缘，设置在所述绕线部的两端上。
13.根据权利要求1所述的电子装置模块，其中，所述导电部包括缠绕在所述线轴上的第一线和缠绕在所述第一线上的第二线。
14.一种制造电子装置模块的方法，所述方法包括：
在基板的第一表面上设置第一组件和第二组件；
在所述第一组件和所述第二组件之间设置屏蔽壁，所述屏蔽壁包括线轴和缠绕在所述线轴上的导体线；以及
形成密封部，所述密封部将位于所述基板的所述第一表面上的所述第一组件、所述第二组件和所述屏蔽壁密封。
15.根据权利要求14所述的方法，所述方法还包括：
通过部分地去除所述密封部和所述屏蔽壁暴露所述导体线；以及
沿着由所述密封部和所述屏蔽壁界定的表面形成屏蔽层。
16.根据权利要求15所述的方法，所述方法还包括去除所述屏蔽壁直到所述线轴暴露于所述密封部的外部。
17.一种电子设备，包括：
基板；
第一组件，设置在所述基板的第一表面上；
第二组件，设置在所述基板的所述第一表面上；
线轴，连接到所述基板的所述第一表面并设置在所述第一组件和所述第二组件之间；以及
导体线，缠绕在所述线轴上。
18.根据权利要求17所述的电子设备，其中，所述线轴的沿平行于所述基板的所述第一表面的方向的宽度小于所述线轴的沿垂直于所述基板的所述第一表面的方向的高度。
19.根据权利要求17所述的电子设备，其中，所述导体线包括第一线，所述第一线缠绕在所述线轴的面向所述基板的所述第一表面的底表面和所述线轴的与所述底表面相对的顶表面上。
20.根据权利要求19所述的电子设备，其中，所述导体线包括第二线，所述第二线沿与所述第一线的缠绕方向不同的缠绕方向缠绕在所述第一线上。
CN201910101933.2A 2018-06-26 2019-02-01 电子装置模块、制造该电子装置模块的方法和电子设备 Pending CN110650580A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180073643A KR20200001102A (ko) 2018-06-26 2018-06-26 전자 소자 모듈 및 그 제조 방법
KR10-2018-0073643 2018-06-26

Publications (1)

Publication Number Publication Date
CN110650580A true CN110650580A (zh) 2020-01-03

Family

ID=68981951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910101933.2A Pending CN110650580A (zh) 2018-06-26 2019-02-01 电子装置模块、制造该电子装置模块的方法和电子设备

Country Status (3)

Country Link
US (1) US10937739B2 (zh)
KR (1) KR20200001102A (zh)
CN (1) CN110650580A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314508A (zh) * 2021-05-28 2021-08-27 东莞记忆存储科技有限公司 一种倒装芯片封装结构及其加工工艺方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7028254B2 (ja) * 2017-11-20 2022-03-02 株式会社村田製作所 高周波モジュール
CN113053866A (zh) * 2020-03-30 2021-06-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11901307B2 (en) * 2020-03-30 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
US11721639B2 (en) * 2020-06-29 2023-08-08 Qualcomm Incorporated Multi-component modules (MCMs) including configurable electro-magnetic isolation (EMI) shield structures, and related methods
KR20220020018A (ko) * 2020-08-11 2022-02-18 삼성전기주식회사 부품 패키지 및 이에 이용되는 인쇄회로기판
CN114375111B (zh) * 2020-10-14 2023-06-02 华为技术有限公司 一种封装模块、封装方法及电子设备
US11990421B2 (en) 2022-01-19 2024-05-21 STATS ChipPAC Pte. Ltd. Semiconductor device with compartment shield formed from metal bars and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200721216A (en) * 2005-09-22 2007-06-01 Murata Manufacturing Co Packaging method of electronic component module, method for manufacturing electronic apparatus using it, and electronic component module
US7898066B1 (en) 2007-05-25 2011-03-01 Amkor Technology, Inc. Semiconductor device having EMI shielding and method therefor
US8012868B1 (en) 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
JP5229276B2 (ja) * 2010-06-11 2013-07-03 株式会社村田製作所 回路モジュール
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
JP2013207213A (ja) * 2012-03-29 2013-10-07 Tdk Corp 電子部品モジュール及びその製造方法
JP6513966B2 (ja) * 2014-03-06 2019-05-15 ローム株式会社 半導体装置
US10784208B2 (en) * 2015-09-10 2020-09-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10163808B2 (en) * 2015-10-22 2018-12-25 Avago Technologies International Sales Pte. Limited Module with embedded side shield structures and method of fabricating the same
JP6728917B2 (ja) * 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10178757B2 (en) 2016-09-30 2019-01-08 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
WO2018101381A1 (ja) * 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール
TWI612638B (zh) * 2017-01-25 2018-01-21 矽品精密工業股份有限公司 電子封裝件及其製法
US10410972B2 (en) * 2017-02-23 2019-09-10 Qorvo Us, Inc. Integrated module with electromagnetic shielding
US10177095B2 (en) * 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US20180374798A1 (en) * 2017-06-24 2018-12-27 Amkor Technology, Inc. Semiconductor device having emi shielding structure and related methods
US10424545B2 (en) * 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10373917B2 (en) * 2017-12-05 2019-08-06 Tdk Corporation Electronic circuit package using conductive sealing material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314508A (zh) * 2021-05-28 2021-08-27 东莞记忆存储科技有限公司 一种倒装芯片封装结构及其加工工艺方法

Also Published As

Publication number Publication date
KR20200001102A (ko) 2020-01-06
US20190393162A1 (en) 2019-12-26
US10937739B2 (en) 2021-03-02

Similar Documents

Publication Publication Date Title
CN110650580A (zh) 电子装置模块、制造该电子装置模块的方法和电子设备
CN112164673B (zh) 电子器件模块及电子装置
US10629542B2 (en) Electronic device module
KR101571526B1 (ko) 전자기 장애를 차폐하는 집적회로 패키지 시스템
US20150325530A1 (en) Semiconductor device
US10217711B2 (en) Semiconductor package and manufacturing method thereof
CN110349919A (zh) 电子器件模块及制造该电子器件模块的方法
US10991658B2 (en) Electronic element module and method for manufacturing the same
US11195800B2 (en) Electronic device module and method of manufacturing the same
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
US20170223839A1 (en) Printed circuit board with compartmental shields for electronic components and methods of fabricating the same
US20200388579A1 (en) Electronic device module and method of manufacturing the same
US11382207B2 (en) Electronic device module and method of manufacturing electronic device module
US11252812B2 (en) Electronic device module
CN112825318A (zh) 电子组件模块
US20210335733A1 (en) Electronic device module and method of manufacturing electronic device module
KR102518174B1 (ko) 전자 소자 모듈
KR20190129650A (ko) 전자 소자 모듈 및 그 제조 방법
CN112086434A (zh) 电子组件模块
KR20200011181A (ko) 전자 소자 모듈
KR20200013373A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200103

WD01 Invention patent application deemed withdrawn after publication