CN114286510A - 线路板、显示模组及显示装置 - Google Patents

线路板、显示模组及显示装置 Download PDF

Info

Publication number
CN114286510A
CN114286510A CN202111622646.XA CN202111622646A CN114286510A CN 114286510 A CN114286510 A CN 114286510A CN 202111622646 A CN202111622646 A CN 202111622646A CN 114286510 A CN114286510 A CN 114286510A
Authority
CN
China
Prior art keywords
test
pad
wiring board
circuit board
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111622646.XA
Other languages
English (en)
Other versions
CN114286510B (zh
Inventor
徐宁
杨雄
余志华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202111622646.XA priority Critical patent/CN114286510B/zh
Priority to US17/681,518 priority patent/US20230206793A1/en
Publication of CN114286510A publication Critical patent/CN114286510A/zh
Application granted granted Critical
Publication of CN114286510B publication Critical patent/CN114286510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10128Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种线路板、显示模组及显示装置,涉及显示技术领域,线路板包括基板,包括相对设置的第一表面和第二表面;绑定衬垫,设置于第一表面;测试衬垫,与绑定衬垫电连接,并设置于第一表面;测试辅助结构,设置于第二表面,沿第一方向,测试衬垫与测试辅助结构交叠,其中,第一方向为垂直于基板的第一表面和第二表面的方向;金属层,设置于第二表面,金属层包括金属结构,金属结构传输第一信号,测试辅助结构与金属结构绝缘。如此,即使探针将测试衬垫和基板刺穿而接触到测试辅助结构时,金属结构上的电信号也不会对测试阻抗造成影响,效提升了当将线路板绑定至显示面板上时对线路板的绑定阻抗的测试准确性。

Description

线路板、显示模组及显示装置
技术领域
本发明涉及显示技术领域,更具体地,涉及一种线路板、显示模组及显示装置。
背景技术
从CRT(Cathode Ray Tube,阴极射线管)时代到液晶时代,再到现在到来的OLED(Organic Light-Emitting Diode,有机发光二极管)时代,显示行业经历了几十年的发展变得日新月异。显示产业已经与我们的生活息息相关,从传统的手机、平板、电视和PC,再到现在的智能穿戴设备和VR等电子设备都离不开显示技术。
显示装置包括显示面板和与显示面板绑定的柔性电路板,柔性电路板的绑定阻抗是影响图像显示质量的重要因素,如果绑定阻抗过大可能导致图像显示异常,因此,在显示装置的生产作业和实验解析中,均需要进行柔性电路板的绑定阻抗的测试。一种常见的测试方法是利用探针扎入测试点,但是会存在探针扎穿测试点而与其他带电膜层电连接的现象,严重影响绑定阻抗测试的准确性。
发明内容
有鉴于此,本发明提供了一种线路板、显示模组及显示装置,有利于图提升当将线路板绑定至显示面板上时对线路板的绑定阻抗的测试准确性。
第一方面,本发明提供一种线路板,其特征在于,包括:
基板,包括相对设置的第一表面和第二表面;
绑定衬垫,设置于所述第一表面;
测试衬垫,与所述绑定衬垫电连接,并设置于所述第一表面;
测试辅助结构,设置于所述第二表面,沿第一方向,所述测试衬垫与所述测试辅助结构交叠,其中,所述第一方向为垂直于所述基板的所述第一表面和所述第二表面的方向;
金属层,设置于所述第二表面,所述金属层包括金属结构,所述金属结构传输第一信号,所述测试辅助结构与所述金属结构绝缘。
第二方面,本发明提供一种显示模组,包括显示面板和本发明第一方面所提供的线路板,所述显示面板包括绑定区,所述线路板通过所述绑定衬垫绑定于所述绑定区。
第三方面,本发明提供一种显示装置,包括本发明第二方面所提供的显示模组。
与现有技术相比,本发明提供的线路板及显示装置,至少实现了如下的有益效果:
本发明所提供的线路板中,在基板的第一表面设置有绑定衬垫和和与绑定衬垫电连接的测试衬垫,可选地,绑定衬垫用于与显示面板绑定;通过测试衬垫可测量线路板的绑定阻抗。在基板的第二表面设置有金属层和与金属层绝缘的测试辅助结构,沿第一方向,测试辅助结构与测试衬垫是交叠的。在利用探针刺入测试衬垫对线路板的绑定阻抗进行测试时,由于本发明在测试衬垫的正下方引入了测试辅助结构,即使探针将测试衬垫和基板刺穿而接触到测试辅助结构时,由于测试辅助结构与金属层上的金属结构是绝缘的,因而金属结构上的电信号也不会对测试阻抗造成影响,因此,本申请通过对线路板结构的改进,有效提升了当将线路板绑定至显示面板上时对线路板的绑定阻抗的测试准确性。
本发明所提供的显示模组及显示装置中,在显示面板上绑定有本发明所提供的线路板,由于线路板中引入了测试辅助结构,有利于提升显示面上的绑定阻抗的测试准确性,通过绑定阻抗可判断显示模组的是否合格,因而有利于提升显示模组及显示装置的良率检测的准确性。
当然,实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例,并且连同其说明一起用于解释本发明的原理。
图1所示为本发明实施例所提供的线路板中第一表面的一种俯视图;
图2所示为本发明实施例所提供的线路板中第二表面的一种俯视图;
图3所示为图1中线路板的一种AA截面图;
图4所示为图1中线路板的另一种AA截面图;
图5所示为图1中线路板的另一种AA截面图;
图6所示为图1中线路板的另一种AA截面图;
图7所示为图1中线路板的另一种AA截面图;
图8所示为图1中线路板的另一种AA截面图;
图9所示为图1中线路板的另一种AA截面图;
图10所示为图1中线路板的另一种AA截面图;
图11所示为图1中线路板的另一种AA截面图;
图12所示为图1中线路板的另一种AA截面图;
图13所示为图1中线路板的另一种AA截面图;
图14所示为图1中线路板的另一种AA截面图;
图15所示为图1中线路板的另一种AA截面图;
图16所示为本发明实施例所提供的线路板中第一表面的另一种俯视图;
图17所示为本发明实施例所提供的线路板中第二表面的另一种俯视图;
图18所示为本发明实施例所提供的线路板中第二表面的另一种俯视图;
图19所示为图1中线路板的另一种AA截面图;
图20所示为本发明实施例所提供的显示模组的一种俯视图;
图21所示为本发明实施例所提供的显示装置的一种俯视图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
图1所示为本发明实施例所提供的线路板中第一表面的一种俯视图,图2所示为本发明实施例所提供的线路板中第二表面的一种俯视图,图3所示为图1中线路板的一种AA截面图,请参考图1至图3,本发明实施例提供一种线路板100,包括:
基板00,包括相对设置的第一表面01和第二表面02;
绑定衬垫P0,设置于第一表面01;
测试衬垫P1,与绑定衬垫P0电连接,并设置于第一表面01;
测试辅助结构20,设置于第二表面02,沿第一方向D1,测试衬垫P1与测试辅助结构20交叠,其中,第一方向D1为垂直于基板00的第一表面01和第二表面02的方向;
金属层10,设置于第二表面02,金属层10包括金属结构11,金属结构11传输第一信号,测试辅助结构20与金属结构11绝缘。
需要说明的是,图1仅以线路板100的第一表面01包括8个绑定衬垫P0和8个测试衬垫P1为例对线路板上的绑定衬垫P0和测试衬垫P1进行说明,并不代表线路板上实际所包含的绑定衬垫P0和测试衬垫P1的数量,在本发明的一些其他实施例中,线路板100上所包含的绑定衬垫P0和测试衬垫P1还可根据实际需要设置为其他数量,本发明对此不进行具体限定。另外,图1也仅以矩形结构为例对绑定衬垫P0进行了示意,并以圆形结构为例对测试衬垫P1进行了示意,在本发明的其他一些实施例中,绑定衬垫P0和测试衬垫P1还可根据实际需求设置为其他形状,本发明对此不进行具体限定。图2仅对设置于线路板的第二表面02的测试辅助结构20和金属层10的相对位置关系进行了示意,并不代表线路板所包含的测试辅助结构20的实际形状和数量。
具体而言,本发明实施例所提供的线路板100中,在基板00的第一表面01设置有绑定衬垫P0和与绑定衬垫P0电连接的测试衬垫P1,可选地,绑定衬垫P0用于与显示面板绑定,以与显示面板形成电连接;通过测试衬垫P1可测量线路板在显示面板上的绑定阻抗。线路板在显示面板上的绑定阻抗对显示面板的性能影响较大,因而,当在显示面板上绑定线路板时,对线路板上的绑定阻抗的测量尤为重要。
相关技术中一种测量线路板的绑定阻抗的方法为,利用探针扎入测试衬垫,通过探针对绑定阻抗进行测量。当探针扎入测试衬垫时,由于探针较为尖锐,因而有将测试衬垫和基板均扎穿的风险,当探针扎穿基板时,探针将会与位于基板第二表面的金属层接触,金属层传输的信号将对探针的测试信号造成影响,因而对绑定阻抗的检测准确性造成影响。
为此,本发明在基板00的第二表面02设置金属层10和与金属层10绝缘的测试辅助结构20,沿第一方向D1,测试辅助结构20与测试衬垫P1是交叠的,即测试辅助结构20向基板00所在平面的正投影与测试衬垫P1向基板00所在平面的正投影交叠。在利用探针刺入测试衬垫P1对线路板的绑定阻抗进行测试时,由于本发明在测试衬垫P1的正下方引入了测试辅助结构20,即使探针将测试衬垫P1和基板00刺穿而接触到测试辅助结构20时,由于测试辅助结构20与金属层10上的金属结构11是绝缘的,因而金属结构11上的电信号也不会传递到探针,不会对测试阻抗造成影响,因此,本申请通过对线路板结构的改进,有效提升了当将线路板绑定至显示面板上时对线路板的绑定阻抗的测试准确性。
继续参考图3,在本发明的一种可选实施例中,测试辅助结构20与金属层10同层设置。
具体而言,图3示出了在基板00的第二表面02,将测试辅助结构20与金属层10同层设置的方案,当在线路板中引入测试辅助结构20以提升线路板绑定阻抗的测试准确性时,本发明将测试辅助结构20与金属层10设置在同层,即利用金属层10所在的空间膜层来制作测试辅助结构20,无需引入新的膜层结构,从而不会增加线路板的整体膜层厚度,满足线路板的薄形化需求。
继续参考图2和图3,在本发明的一种可选实施例中,测试辅助结构20包括辅助衬垫P2,辅助衬垫P2和金属结构11之间包括第一间隔G1。
图2和图3所示实施例示出了本发明中测试辅助结构20体现为辅助衬垫P2的方案,通过将辅助衬垫P2与金属层10上的金属结构11之间设置第一间隔G1的方式来实现测试辅助衬垫P2与金属结构11之间的绝缘。当采用探针扎入测试衬垫P1对线路板的绑定阻抗进行测试时,即使探针将测试衬垫P1和基板00均刺穿,与探针发生电连接的将为辅助衬垫P2。由于辅助衬垫P2与金属结构11绝缘,因而金属结构11上的电信号并不会传递到探针上,也不会对探针的测试结果造成影响,因而有利于提升探针对绑定阻抗的测试准确性。
继续参考图1至图3,在本发明的一种可选实施例中,线路板100包括至少两个相互绝缘的测试衬垫P1,测试辅助结构20包括至少两个相互绝缘的辅助衬垫P2,测试衬垫P1与辅助衬垫P2一一对应设置。
具体而言,当将线路板绑定到显示面板上,对线路板的绑定阻抗进行测试时,可在线路板上引入至少两个测试衬垫P1,用两个探针分别扎入两个不同的测试衬垫P1,通过对两个测试衬垫P1之间的阻抗进行测量即可获知线路板的绑定阻抗。当线路板的第一表面01设置有至少两个测试衬垫P1时,可在线路板的第二表面02设置于测试衬垫P1数量相同的辅助衬垫P2,并且将辅助衬垫P2与测试衬垫P1一一对应设置,即,沿第一方向D1,辅助衬垫P2向基板00的正投影与测试衬垫P1向基板00的正投影是交叠的,在每个测试衬垫P1的下方对应设置一个辅助衬垫P2,即使探针将基板00扎穿,与探针发生接触的也为测试衬垫P1而非金属结构11,从而有利于提升绑定阻抗的测试准确性。另外,本发明设定辅助衬垫P2是相互绝缘的,考虑到若将辅助衬垫P2电连接,当两个探针均将基板00扎穿而连接到相互电连接的辅助衬垫P2时,两个探针将发生短路,严重影响绑定阻抗的测试准确性。因此,采用本发明的设置方式,当两个探针均将基板00扎穿而与对应的辅助衬垫P2发生接触时,由于辅助衬垫P2是相互绝缘的,因而两个探针也是相互绝缘的,不会对测试结果造成影响。
图3所示实施例示出了沿第一方向D1,辅助衬垫P2与测试衬垫P1部向基板00的正投影部分交叠的方案,在本发明的其他一些实施例中,辅助衬垫P2和测试衬垫P1的相对位置关系还可体现为其他,例如请参考图4和图5,其中,图4和图5分别所示为图1中线路板的另一种AA截面图。
继续参考图4和图5,在本发明的一种可选实施例中,沿第一方向D1,测试衬垫P1位于辅助衬垫P2所限定的范围内。换言之,沿第一方向D1,测试衬垫P1向基板00所在平面的正投影位于辅助衬垫P2向基板00所在平面的正投影范围内,此种设置方式包括以下两种情形:
第一,如图4所示,沿第一方向D1,测试衬垫P1向基板00所在平面的正投影与辅助衬垫P2向基板00所在平面的正投影重合,如此,在利用探针扎入测试衬垫P1来测试绑定阻抗的过程中,即使探针扎穿测试衬垫P1和基板00时,探针也能够准确的刺入辅助衬垫P2而不会与金属结构11接触,因而避免了探针与金属结构11形成电连接而对绑定阻抗的测试带来的不良影响。
第二,如图5所示,沿第一方向D1,测试衬垫P1向基板00所在平面的正投影为辅助衬垫P2向基板00所在平面的正投影内,且测试衬垫P1向基板00所在平面的正投影的面积小于辅助衬垫P2向基板00所在平面的正投影的面积。如此,在利用探针扎入测试衬垫P1来测试绑定阻抗的过程中,当探针扎穿测试衬垫P1和基板00时,即使探针是非垂直扎入测试衬垫P1的,由于辅助衬垫P2的面积较大,探针发生在达到基板00的第二表面02时,与探针发生接触的也只有辅助衬垫P2,因而,更加能够避免探针扎穿测试衬垫P1和基板00时与基板00第二表面02的金属结构11发生电连接的现象,更加有利于提升线路板的绑定阻抗的测试准确性。
在本发明的一种可选实施例中,辅助衬垫P2浮空。辅助衬垫P2浮空指的是辅助衬垫P2不接收任何电信号,因此,即使探针将测试衬垫P1和基板00均扎穿后而与辅助衬垫P2接触时,辅助衬垫P2上没有信号会对测试信号造成影响,因而有利于提升线路板的绑定阻抗的测试准确性。
需要说明的是,图3至图5所示实施例中,当辅助衬垫P2设置在金属层10时,本申请采用不同的填充来区分辅助衬垫P2和金属结构11,此时,辅助衬垫P2可采用与金属结构11不同的材料来制作,例如,当金属结构11为铜箔时,辅助衬垫P2可采用其他的金属材料制作,还可采用绝缘材料制作,本发明对此不进行具体限定。
可以理解的是,当辅助衬垫P2为金属材料时,两个辅助衬垫P2之间是彼此绝缘的,例如请参考图3至图5的方案。当辅助衬垫P2为绝缘材料时,两个测试衬垫P1可仅对应一个辅助衬垫P2,例如请参考图6,可选地,两个测试衬垫P1向基板00所在平面的正投影位于同一辅助衬垫P2向基板00所在平面的正投影范围内,即使探针将测试衬垫P1和基板00扎穿而与辅助衬垫P2接触时,由于辅助衬垫P2本身为绝缘材料,因此不会对绑定阻抗的测试结果造成影响。
当辅助衬垫P2为例如金属材料之类的导电材料时,在本发明的一种可选实施例中,辅助衬垫P2与金属结构11采用相同的材料制作,请参考图7,图7所示为图1中线路板的另一种AA截面图,该实施例中通过对金属结构11和辅助衬垫P2采用相同的填充来代表二者采用相同的材料制作。例如,当金属结构11为铜箔时,辅助衬垫P2同样也为铜箔。可选地,在制作金属层10的过程中,在基板00的第二表面02可首先形成一层面状结构的铜箔,然后在铜箔上进行刻蚀,将金属结构11与辅助衬垫P2通过第一间隔G1隔开,避免二者之间形成电连接。如此,无需在线路板上引入新的材料和新的膜层,复用金属层10上的铜箔即可同时形成金属结构11和辅助衬垫P2,可选地,金属结构11接地,辅助衬垫P2浮空。此种方式大大简化了在线路板中引入辅助衬垫P2后的制作工序,因而有利于提升在线路板上引入辅助衬垫P2后的生产效率。
当辅助衬垫P2采用导电材料制作时,例如采用与金属结构11相同的材料制作时,假设二者采用铜箔制作,根据阻抗计算公式,辅助衬垫P2的阻抗不会超过1μΩ,而线路板的绑定阻抗通常在0~20Ω,当将二者的阻抗相加时,总阻抗约等于线路板的绑定阻抗,也就是说,辅助衬垫P2的阻值对绑定阻抗的影响可以忽略不计,采用导电材料制作的辅助衬垫P2并不会对最终的测试结构造成影响。当然,在本发明的其他一些实施例中,还可采用电阻率更低的材料来制作辅助衬垫P2,以进一步提升在引入辅助衬垫P2后绑定阻抗的测试准确性。
当辅助衬垫P2为导电结构时,辅助衬垫P2和测试衬垫P1之间的位置关系还可体现为其他,例如请参考图8,图8所示为图1中线路板的另一种AA截面图。
请参考图8,在本发明的一种可选实施例中,辅助衬垫P2通过导电孔K与测试衬垫P1电连接,沿第一方向D1,导电孔K贯穿基板00。
图8实施例示出了将辅助衬垫P2与测试衬垫P1通过导电孔K电连接的一种方案,具体为,在测试衬垫P1对应的位置,在基板00上形成贯穿其设置的导电孔K,该导电孔K电连接测试衬垫P1和辅助衬垫P2。如此,测试衬垫P1和辅助衬垫P2将形成等电位的关系,也就是说,辅助衬垫P2上的电信号与测试衬垫P1上的电信号是一致的,当探针扎穿测试衬垫P1和基板00时,与探针接触的辅助衬垫P2上的电信号由于与测试衬垫P1的电信号一致,此种设置方式有效杜绝了辅助衬垫P2本身的阻抗对线路板的绑定阻抗的影响,而且辅助衬垫P2上的电信号也不会对探针的电信号造成影响,因此更加有利于提升线路板的绑定阻抗的测试准确性。
继续参考图8,在本发明的一种可选实施例中,线路板包括阻抗测试区A1,沿第一方向D1,阻抗测试区A1位于测试衬垫P1和辅助衬垫P2的交叠区域,且阻抗测试区A1与导电孔K不交叠。
本发明实施例所提及的阻抗测试区A1指的是探针在测试衬垫P1上或者辅助衬垫P2上扎入的区域。图8所示实施例中,阻抗测试区A1向基板00所在平面的正投影与导电孔K向基板00所在平面的正投影不交叠,当在阻抗测试区A1扎入探针对绑定阻抗进行测试时,即使探针刺穿测试衬垫P1和基板00,探针也将会与辅助衬垫P2电连接,而且探针还不会于导电孔K接触,不会对测试衬垫P1与绑定衬垫P0之间的电连接效果造成影响,因此在避免探针与金属结构11电连接的同时,有效提升了绑定阻抗的测试准确性。
图9和图10分别示出了为图1中线路板的另一种AA截面图,该实施例示出了阻抗测试区A1与导电孔K之间的另一种相对位置关系。
请参考图9和图10,在本发明的一种可选实施例中,线路板包括阻抗测试区A1,沿第一方向D1,阻抗测试区A1位于导电孔K所限定的范围内。
本发明实施例所提及的阻抗测试区A1指的是探针在测试衬垫P1上扎入的区域。沿第一方向D1,阻抗测试区A1位于导电孔K所限定的范围内,指的是,沿第一方向D1,阻抗测试区A1向基板00所在平面的正投影位于导电孔K向基板00所在平面的正投影范围内,且阻抗测试区A1向基板00所在平面的正投影的面积小于导电孔K向基板00所在平面的正投影的面积,例如请参考图9;或者,阻抗测试区A1向基板00所在平面的正投影与导电孔K向基板00所在平面的正投影重合,例如请参考图10。如此,当探针从阻抗测试区A1扎入测试衬垫P1时,随着探针扎入的深度变大,探针将从导电孔K内进一步向辅助衬垫P2所在的方向延伸,导电孔K对探针的走向起到一定的引导作用,若将导电孔K扎穿,探针将与辅助衬垫P2接触。由于辅助衬垫P2与测试衬垫P1是等电位的,且辅助衬垫P2与金属结构11相互绝缘,因此,有效避免了探针与金属结构11接触而使得金属结构11的信号对绑定阻抗的测试结果造成影响,而且辅助衬垫P2与测试衬垫P1等电位的设计方式还不会对绑定阻抗造成影响,因而更加有利于提升绑定阻抗的测试准确性。
可以理解的是,请参考图8至图10,当测试衬垫P1与辅助衬垫P2通过导电孔K电连接时,测试衬垫P1与对应的辅助衬垫P2是等电位的,因此探针可从测试衬垫P1一侧扎入以进行绑定阻抗的测试,还可从辅助衬垫P2的一侧扎入以进行绑定阻抗的测试。也就是说,通过测试衬垫P1和辅助衬垫P2均可对绑定阻抗进行测试,若测试衬垫P1发生损坏,还可采用辅助衬垫P2进行测试,保证了绑定阻抗测试的有效性,提升了对线路板绑定阻抗测试的灵活性。此外,即使测试衬垫P1发生损坏,还可利用辅助衬垫P2进行测量,无需将线路板定义为不良品,因而有利于提升线路板的良率。
继续参考图10,在本发明的一种可选实施例中,阻抗测试区A1包括定位标记M0,定位标记M0位于测试衬垫P1远离基板00的表面,和/或,定位标记M0位于辅助衬垫P2远离基板00的表面。
具体而言,本发明实施例可在阻抗测试区A1设置定位标记M0,采用定位标记M0进行引导,以确定探针在测试衬垫P1上的扎入区域。可选地,沿第一方向D1,定位标记M0与辅助衬垫P2交叠,定位标记M0设置在辅助衬垫P2所限定的范围内,探针从定位标记M0所在位置扎入测试衬垫P1时,即使扎穿测试衬垫P1和基板00,也能够准确的与辅助衬垫P2接触,而避免与金属结构11发生接触,因而定位标记M0的引入有利于提升绑定阻抗的测试准确性。
可选地,本发明实施例中的定位标记M0例如可体现为设置于线路板上的凸起结构或者凹陷结构,凸起结构或者凹陷结构的形状可根据实际需求进行限定,例如可设置为圆形、三角形、十字形等任何可行的形状。
上述实施例示出了测试辅助结构20为辅助衬垫P2的实施例,在本发明的一些其他实施例中,测试辅助结构20还可体现为其他的形式,例如请参考图11,图11所示为图1实施例中线路板的另一种AA截面图。
请参考图11,在本发明的一种可选实施例中,测试辅助结构20包括镂空区30,镂空区30与金属结构11之间无间隙。
具体而言,镂空区30可看作是去除测试衬垫P1下方的金属层10的部分金属结构11所形成区域,沿第一方向D1,测试衬垫P1与镂空区30交叠。当探针扎入测试衬垫P1而对线路板的绑定阻抗进行测试时,即使探针扎穿测试衬垫P1和基板00,探针也将刺入镂空区30而不会与带电的金属结构11所接触,因此金属结构11上的电信号并不会传递到探针,故不会对线路板的绑定阻抗的测试准确性造成影响。在实际制作过程中,只需将与测试衬垫P1对应的区域金属结构11去除,无需引入新的膜层结构,制作工艺简单,还能够满足线路板的薄形化需求。
继续参考图11,在本发明的一种可选实施例中,线路板包括至少两个相互绝缘的测试衬垫P1,两个测试衬垫P1与同一镂空区30对应。
图11示出了两个测试衬垫P1与同一个镂空区30对应的方案,即使与两个测试衬垫P1对应的两个测试探针均将基板00扎穿,两个探针也均将进入镂空区30而不会与金属结构11接触,因此同样有利于提升绑定阻抗的测试准确性。另外,将两个测试衬垫P1与同一镂空区对应的方式,设计工艺简单,有利于提高生产效率。
图12所示为图1中线路板的另一种AA截面图,在本发明的一种可选实施例中,线路板包括至少两个相互绝缘的测试衬垫P1,两个测试衬垫P1分别对应不同的镂空区30。
继续参考图12,该实施例示出了两个测试衬垫P1分别对应不同的镂空区30的方案。即使与两个测试衬垫P1对应的两个测试探针均将基板00扎穿,两个探针也将分别进入不同的镂空区30而不会与金属结构11接触,因此同样由于提升绑定阻抗的测试准确性。另外,与两个测试衬垫P1对应的两个镂空区30之间设置有非镂空的结构,例如金属结构11,该金属结构还能够对基板起到支撑的作用,避免镂空范围过大而造成支撑力降低的问题。
图13所示为图1实施例中线路板的另一种AA截面图,请参考图13,在本发明的一种可选实施例中,镂空区30包括镂空部31,沿第一方向D1,镂空部31贯穿金属层10,且镂空部31位于测试衬垫P1所限定的范围内。
具体而言,图13示出了镂空区30包括镂空部31的方案,也就是说,在镂空区30对应的区域,并未设置其他膜层结构,体现为贯穿金属层10的空心结构。而且本发明限定镂空部31位于测试衬垫P1所限定的范围内,因此,即使探针扎穿测试衬垫P1和基板00后,探针将悬空设置于镂空部31中,不会与金属结构11发生接触,而且镂空部31不存在阻抗,更不会对绑定阻抗造成影响,因而有利于提升线路板绑定阻抗的测试准确性。
此外,镂空部31位于测试衬垫P1所限定的范围内,指的是,沿第一方向,镂空部31向基板所在平面的正投影与测试衬垫P1向基板所在平面的正投影重合,或者,镂空部31向基板所在平面的正投影位于测试衬垫P1向基板所在平面的正投影范围内,且镂空部31的尺寸小于测试衬垫P1的尺寸。如此,在避免探针与金属结构接触的同时,镂空部31的尺寸不至于过大,因而还有利于提高金属层10对基板00的支撑性能。
继续参考图13,在本发明的一种可选实施例中,线路板包括阻抗测试区A1,沿第一方向D1,阻抗测试区A1位于测试衬垫P1和镂空区30的交叠区域,且阻抗测试区A1位于镂空区30所限定的范围。
本发明实施例所提及的阻抗测试区A1指的是探针在测试衬垫P1上扎入的区域。本发明限定阻抗测试区A1位于测试衬垫P1与镂空区30的交叠区域,且将阻抗测试区A1在基板00所在平面的正投影设置在镂空区30在基板00所在平面的正投影范围内,如此,当探针从阻抗测试区A1扎入测试衬垫P1时,即使探针将测试衬垫P1和基板00扎穿,探针所及区域也为镂空区30所在的区域,因而既能避免探针与金属结构11接触,由于镂空区30不存在阻抗,因而还有利于提升绑定阻抗的测试准确性。
在本发明的一种可选实施例中,阻抗测试区A1包括定位标记M0,定位标记M0位于测试衬垫P1远离基板00的表面。
具体而言,本发明实施例可在测试衬垫P1远离基板00的表面设置定位标记M0,采用定位标记M0进行引导,以确定探针在测试衬垫P1上的扎入区域。可选地,沿第一方向D1,定位标记M0与镂空区30交叠,定位标记M0设置在镂空区30所限定的范围内,探针从定位标记M0所在位置扎入测试衬垫P1时,即使扎穿测试衬垫P1和基板00,也能够准确的扎入镂空区30中,而避免与金属结构11发生接触,因而定位标记M0的引入有利于提升绑定阻抗的测试准确性。
可选地,本发明实施例中的定位标记M0例如可体现为设置于线路板上的凸起结构或者凹陷结构,当然,在本发明的一些其他实施例中,定位标记也可体现为平面结构,即与所在膜层的厚度相同的结构等等,本发明对此不进行具体限定,另外,定位标记的形状可根据实际需求进行限定。
图14所示为图1中线路板的另一种AA截面图,该实施例示出了在金属层10上的镂空区30填充绝缘层32的方案。
请参考图14,在本发明的一种可选实施例中,镂空区30中填充有绝缘层32,绝缘层32远离基板00的表面与金属层10远离基板00的表面位于同一平面。
具体而言,当线路板中,在金属层10与测试衬垫P1对应的位置设置镂空区30时,镂空区30中可填充有绝缘层32,当探针扎穿测试衬垫P1和基板00时,将进一步扎入绝缘层32中,绝缘层32上没有电信号,不会对探针的测试信号造成影响,因此有效避免了探针与带电的金属结构11接触时而对测试结果造成的影响,有利于提升绑定阻抗的测试准确信。
当在镂空区30中填充绝缘层32时,还可体现为两个测试衬垫P1对应同一绝缘层32的方案,例如请参考图15,图15所示为图1中线路板的另一种AA截面图。由于绝缘层并不导电,即使两个探针均将基板扎穿,探针所及的位置也是绝缘层32所在的位置,因而不会影响绑定阻抗的测试准确性。
继续参考图14和图15,当在镂空区30中填充绝缘层32时,本发明限定镂空区30填充的绝缘层32远离基板00的表面与金属层10远离基板00的表面平齐,也就是说,绝缘层32和金属层10在远离基板00的一侧是位于同一平面的,如此可以对基板00起到较好的支撑作用,避免在采用探针扎向线路板时线路板受压而发生形变。
在本发明的一种可选实施例中,绝缘层32包括油墨。油墨是制作线路板的过程中的一种常用绝缘材料,本发明采用油墨对镂空区30进行填充时,无需在线路板中引入新的材料,既有利于节约成本,还有利于简化生产工艺。
需要说明的是,本发明实施例中的测试衬垫P1和测试辅助结构20除采用图1和图2所示的圆形结构外,还可采用如图16和图17所示的方形结构,其中,图16所示为本发明实施例所提供的线路板中第一表面01的另一种俯视图,图17所示为本发明实施例所提供的线路板中第二表面02的另一种俯视图,图16和图17所示实施例中的测试衬垫P1和测试辅助结构20均体现为正方形的结构。当然,在本发明的其他一些实施例中,测试衬垫P1和测试辅助结构20还可体现为任何可行的其他形状。图1和图2实施例,以及图16和图17实施例中,对应设置的测试衬垫P1和测试辅助结构20的形状是相同的,在本发明的一些其他实施例中,测试衬垫P1和与其对应的测试辅助结构20还可体现为不同的形状,本发明对此不进行具体限定。
可以理解的是,当金属层02上的镂空区未填充绝缘层时,测试辅助结构20即对应镂空区30,线路板的第二表面02的俯视图可参考图18所示的结构,其中,图18所示为本发明实施例所提供的线路板中第二表面02的另一种俯视图。镂空区30的形状除体现为方形外,还可体现为圆形、椭圆形等等任何可行的其他结构。
需要说明的是,上述实施例仅示出了基板00远离测试衬垫P1的一侧包括一层金属层10的方案,在本发明的其他一些实施例中,在金属层10远离基板00的一侧还可设置有一层或者多层的其他金属膜层,例如请参考图19,图19所示为图1中线路板的另一种AA截面图,该实施例中在金属层10远离基板00的一侧还设置有两个金属膜层M0和M1和三个绝缘层,分别为绝缘层50、51和52,可选地,沿第一方向,相邻的金属膜层之间由绝缘层隔离,金属层10和金属膜层M0之间由绝缘层50隔离。当测试辅助结构20包括镂空区30时,可采用与金属层10相邻的绝缘层50将镂空区进行填充。如此,无需在线路板中引入新的膜层结构,在提升线路板绑定阻抗的测试准确性的同时,还有利于简化制作工艺,而且不会增加线路板的整体厚度。
在本发明的一些其他实施例中,当测试辅助结构包括辅助衬垫时,辅助衬垫与金属结构之间的第一间隔以及相邻辅助衬垫之间的间隔,也均可采用与金属层相邻的绝缘层进行填充,本发明对此不进行具体限定。
基于同一发明构思,本发明还提供一种显示模组,图20所示为本发明实施例所提供的显示模组200的一种俯视图,该显示模组200包括显示面板300和本发明上述任一实施例所提供的线路板100,显示面板包括绑定区301,线路板100通过绑定衬垫绑定于绑定区301。
由于线路板上引入了测试衬垫和与测试衬垫对应的测试辅助结构,当采用探针扎入测试衬垫对线路板在显示面板上的绑定阻抗进行测试时,即使探针将测试衬垫和基板扎穿时,探针也将与测试辅助结构接触,而不会与金属结构接触,金属结构上的电信号不会对绑定阻抗的测试造成影响,因而有利于提升线路板绑定阻抗的测试准确性。
需要说明的是,显示模组的实施可参考上述实施例中线路板的实施例,重复之处不再赘述。可选地,本发明实施例中的显示面板例如可以为有机电致发光显示面板、MiniLED显示面板或者Micro LED显示面板等等。
基于同一发明构思,本发明还提供一种显示装置400,图21所示为本发明实施例所提供的显示装置的一种俯视图,该显示装置400包括本发明实施例所提供的显示模组200。本发明通过在线路板上引入测试辅助结构,提升了线路板绑定阻抗的测试准确性,因而有利于提升包含有该线路板和显示面板的显示装置的性能稳定性。当采用图20所示的显示模组形成显示装置时,会将线路板反折至显示面板的非出光面,以实现显示装置的窄边框设计。
需要说明的是,本发明所提供的显示装置的实施例可参考本发明中显示模组的实施例,重复之处不再赘述。本发明实施例所提供的显示装置可体现为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上,本发明提供的线路板、显示模组及显示装置,至少实现了如下的有益效果:
本发明所提供的线路板中,在基板的第一表面设置有绑定衬垫和和与绑定衬垫电连接的测试衬垫,可选地,绑定衬垫用于与显示面板绑定;通过测试衬垫可测量线路板的绑定阻抗。在基板的第二表面设置有金属层和与金属层绝缘的测试辅助结构,沿第一方向,测试辅助结构与测试衬垫是交叠的。在利用探针刺入测试衬垫对线路板的绑定阻抗进行测试时,由于本发明在测试衬垫的正下方引入了测试辅助结构,即使探针将测试衬垫和基板刺穿而接触到测试辅助结构时,由于测试辅助结构与金属层上的金属结构是绝缘的,因而金属结构上的电信号也不会对测试阻抗造成影响,因此,本申请通过对线路板结构的改进,有效提升了当将线路板绑定至显示面板上时对线路板的绑定阻抗的测试准确性。
本发明所提供的显示模组及显示装置中,在显示面板上绑定有本发明所提供的线路板,由于线路板中引入了测试辅助结构,有利于提升显示面上的绑定阻抗的测试准确性,通过绑定阻抗可判断显示模组的是否合格,因而有利于提升显示模组及显示装置的良率检测的准确性。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上例子仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (21)

1.一种线路板,其特征在于,包括:
基板,包括相对设置的第一表面和第二表面;
绑定衬垫,设置于所述第一表面;
测试衬垫,与所述绑定衬垫电连接,并设置于所述第一表面;
测试辅助结构,设置于所述第二表面,沿第一方向,所述测试衬垫与所述测试辅助结构交叠,其中,所述第一方向为垂直于所述基板的所述第一表面和所述第二表面的方向;
金属层,设置于所述第二表面,所述金属层包括金属结构,所述金属结构传输第一信号,所述测试辅助结构与所述金属结构绝缘。
2.根据权利要求1所述的线路板,其特征在于,所述测试辅助结构与所述金属层同层设置。
3.根据权利要求2所述的线路板,其特征在于,所述测试辅助结构包括辅助衬垫,所述辅助衬垫和所述金属结构之间包括第一间隔。
4.根据权利要求3所述的线路板,其特征在于,所述线路板包括至少两个相互绝缘的所述测试衬垫,所述测试辅助结构包括至少两个相互绝缘的所述辅助衬垫,所述测试衬垫与所述辅助衬垫一一对应设置。
5.根据权利要求3所述的线路板,其特征在于,沿所述第一方向,所述测试衬垫位于所述辅助衬垫所限定的范围内。
6.根据权利要求3所述的线路板,其特征在于,所述辅助衬垫浮空。
7.根据权利要求3所述的线路板,其特征在于,所述辅助衬垫通过导电孔与所述测试衬垫电连接,沿所述第一方向,所述导电孔贯穿所述基板。
8.根据权利要求7所述的线路板,其特征在于,所述线路板包括阻抗测试区,沿所述第一方向,所述阻抗测试区位于所述测试衬垫和所述辅助衬垫的交叠区域,且所述阻抗测试区与所述导电孔不交叠。
9.根据权利要求7所述的线路板,其特征在于,所述线路板包括阻抗测试区,沿所述第一方向,所述阻抗测试区位于所述导电孔所限定的范围内。
10.根据权利要求9所述的线路板,其特征在于,所述阻抗测试区包括定位标记,所述定位标记位于所述测试衬垫远离所述基板的表面,和/或,所述定位标记位于所述辅助衬垫远离所述基板的表面。
11.根据权利要求3所述的线路板,其特征在于,所述辅助衬垫与所述金属结构采用相同的材料制作。
12.根据权利要求2所述的线路板,其特征在于,所述测试辅助结构包括镂空区,所述镂空区与所述金属结构之间无间隙。
13.根据权利要求12所述的线路板,其特征在于,所述线路板包括至少两个相互绝缘的所述测试衬垫,两个所述测试衬垫与同一所述镂空区对应。
14.根据权利要求12所述的线路板,其特征在于,所述线路板包括至少两个相互绝缘的所述测试衬垫,两个所述测试衬垫分别对应不同的所述镂空区。
15.根据权利要求12所述的线路板,其特征在于,所述镂空区包括镂空部,沿所述第一方向,所述镂空部贯穿所述金属层,且所述镂空部位于所述测试衬垫所限定的范围内。
16.根据权利要求12所述的线路板,其特征在于,所述线路板包括阻抗测试区,沿所述第一方向,所述阻抗测试区位于所述测试衬垫和所述镂空区的交叠区域,且所述阻抗测试区位于所述镂空区所限定的范围。
17.根据权利要求16所述的线路板,其特征在于,所述阻抗测试区包括定位标记,所述定位标记位于所述测试衬垫远离所述基板的表面。
18.根据权利要求12所述的线路板,其特征在于,所述镂空区中填充有绝缘层,所述绝缘层远离所述基板的表面与所述金属层远离所述基板的表面位于同一平面。
19.根据权利要求18所述的线路板,其特征在于,所述绝缘层包括油墨。
20.一种显示模组,其特征在于,包括显示面板和权利要求1至19中任一所述的线路板,所述显示面板包括绑定区,所述线路板通过所述绑定衬垫绑定于所述绑定区。
21.一种显示装置,其特征在于,包括权利要求20所述的显示模组。
CN202111622646.XA 2021-12-28 2021-12-28 线路板、显示模组及显示装置 Active CN114286510B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111622646.XA CN114286510B (zh) 2021-12-28 2021-12-28 线路板、显示模组及显示装置
US17/681,518 US20230206793A1 (en) 2021-12-28 2022-02-25 Circuit board, display module, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111622646.XA CN114286510B (zh) 2021-12-28 2021-12-28 线路板、显示模组及显示装置

Publications (2)

Publication Number Publication Date
CN114286510A true CN114286510A (zh) 2022-04-05
CN114286510B CN114286510B (zh) 2024-01-19

Family

ID=80876859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111622646.XA Active CN114286510B (zh) 2021-12-28 2021-12-28 线路板、显示模组及显示装置

Country Status (2)

Country Link
US (1) US20230206793A1 (zh)
CN (1) CN114286510B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076642A (ja) * 2000-08-30 2002-03-15 Fuji Photo Film Co Ltd 多層プリント配線板
KR20070027891A (ko) * 2005-08-30 2007-03-12 삼성전자주식회사 표시 장치 및 이의 검사방법
CN106658947A (zh) * 2016-12-30 2017-05-10 上海天马有机发光显示技术有限公司 一种柔性电路板及显示面板
KR101735521B1 (ko) * 2016-03-17 2017-05-15 주식회사 오킨스전자 스터드 범프를 포함하는 테스트 소켓 및 그 제조 방법
CN107683020A (zh) * 2017-10-17 2018-02-09 京东方科技集团股份有限公司 一种显示面板、其检测方法、柔性电路板及显示装置
CN207589270U (zh) * 2017-12-05 2018-07-06 广州兴森快捷电路科技有限公司 测试电路板
CN110611989A (zh) * 2019-10-29 2019-12-24 业成科技(成都)有限公司 电路板及电子装置
US10824261B1 (en) * 2019-08-28 2020-11-03 Wuhan Tianma Micro-Electronics Co., Ltd. Display module, detecting method for display module, and display device
CN112770540A (zh) * 2020-12-05 2021-05-07 深圳市辉煌线路板有限公司 一种台阶位置含邦定结构的厚铜pcb板的加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534853B2 (en) * 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing
US20060109014A1 (en) * 2004-11-23 2006-05-25 Te-Tsung Chao Test pad and probe card for wafer acceptance testing and other applications
JP2007108470A (ja) * 2005-10-14 2007-04-26 Nec Lcd Technologies Ltd アクティブマトリクス基板及び液晶表示装置
KR20120110451A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 반도체 패키지
US9494818B2 (en) * 2014-10-13 2016-11-15 Apple Inc. Display with low reflectivity alignment structures
KR20160076219A (ko) * 2014-12-22 2016-06-30 에스케이하이닉스 주식회사 얼라인먼트 검사 장치 및 이를 포함하는 반도체 집적 회로 장치
KR101726262B1 (ko) * 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
KR102426607B1 (ko) * 2017-08-28 2022-07-28 삼성디스플레이 주식회사 표시 장치
WO2021179251A1 (zh) * 2020-03-12 2021-09-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20220076177A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 패키지 기판용 필름 및 이를 포함하는 반도체 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076642A (ja) * 2000-08-30 2002-03-15 Fuji Photo Film Co Ltd 多層プリント配線板
KR20070027891A (ko) * 2005-08-30 2007-03-12 삼성전자주식회사 표시 장치 및 이의 검사방법
KR101735521B1 (ko) * 2016-03-17 2017-05-15 주식회사 오킨스전자 스터드 범프를 포함하는 테스트 소켓 및 그 제조 방법
CN106658947A (zh) * 2016-12-30 2017-05-10 上海天马有机发光显示技术有限公司 一种柔性电路板及显示面板
CN107683020A (zh) * 2017-10-17 2018-02-09 京东方科技集团股份有限公司 一种显示面板、其检测方法、柔性电路板及显示装置
CN207589270U (zh) * 2017-12-05 2018-07-06 广州兴森快捷电路科技有限公司 测试电路板
US10824261B1 (en) * 2019-08-28 2020-11-03 Wuhan Tianma Micro-Electronics Co., Ltd. Display module, detecting method for display module, and display device
CN110611989A (zh) * 2019-10-29 2019-12-24 业成科技(成都)有限公司 电路板及电子装置
CN112770540A (zh) * 2020-12-05 2021-05-07 深圳市辉煌线路板有限公司 一种台阶位置含邦定结构的厚铜pcb板的加工方法

Also Published As

Publication number Publication date
CN114286510B (zh) 2024-01-19
US20230206793A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
CN111129090B (zh) 显示面板及其测试方法
CN104007866B (zh) 触控面板及其电路结构
CN103941109B (zh) 触控面板的测试装置
KR20180025411A (ko) 표시 장치
US12016116B2 (en) Display device and an inspection method of a display device
JP2011197377A (ja) 表示装置及び表示装置の接続状況検査方法
TWI566651B (zh) 電性連接組件及其檢測方法
JP2004184839A (ja) 表示装置
CN114286510B (zh) 线路板、显示模组及显示装置
JP2008170255A (ja) 基板検査装置、基板検査治具及びその製造方法
CN113658974B (zh) 一种发光基板及其制备方法、测试方法、显示装置
CN113434052B (zh) 显示面板、测试电路及显示面板的触控测试方法
JP4102571B2 (ja) 接触子及び電気的接続装置
JP2007212194A (ja) 基板検査装置及び方法
JP2006163012A (ja) 表示パネル、その表示パネルを用いた表示装置、及び表示パネルの製造方法
CN114333615A (zh) 衬底母板及其制备方法、驱动基板和显示装置
JP5145332B2 (ja) プローブカード
WO2021193579A1 (ja) 検査用プローブ、及び検査装置
CN113516934B (zh) 一种屏体、电路板及显示装置
TWI486598B (zh) 電性連接組件及其檢測方法
CN108470841B (zh) 显示器件、显示面板以及显示面板封装良率的测量方法
CN103354072A (zh) 显示装置与其检测方法
KR100820277B1 (ko) 프로브 장치 및 이를 포함하는 프로브 블록
KR20080054738A (ko) 프로브 카드
JP2002181874A (ja) プリント配線板の検査装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant