CN110504275A - 阵列基板及其制作方法、显示面板和显示装置 - Google Patents

阵列基板及其制作方法、显示面板和显示装置 Download PDF

Info

Publication number
CN110504275A
CN110504275A CN201810473898.2A CN201810473898A CN110504275A CN 110504275 A CN110504275 A CN 110504275A CN 201810473898 A CN201810473898 A CN 201810473898A CN 110504275 A CN110504275 A CN 110504275A
Authority
CN
China
Prior art keywords
layer
via hole
light shield
array substrate
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810473898.2A
Other languages
English (en)
Other versions
CN110504275B (zh
Inventor
张震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810473898.2A priority Critical patent/CN110504275B/zh
Priority to US16/471,671 priority patent/US11374030B2/en
Priority to EP18887209.7A priority patent/EP3796385A4/en
Priority to JP2019546829A priority patent/JP7328148B2/ja
Priority to KR1020207018736A priority patent/KR102409920B1/ko
Priority to PCT/CN2018/121271 priority patent/WO2019218659A1/zh
Publication of CN110504275A publication Critical patent/CN110504275A/zh
Application granted granted Critical
Publication of CN110504275B publication Critical patent/CN110504275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种阵列基板及其制作方法、显示面板和显示装置。该阵列基板包括衬底基板以及形成在衬底基板上的遮光层和薄膜晶体管；该制作方法包括：提供衬底基板；在衬底基板上形成遮光层；以及在遮光层上形成薄膜晶体管。在形成薄膜晶体管的有源层之后对遮光层构图以形成孔。该阵列基板及其制作方法、显示面板和显示装置可以提升例如屏内指纹识别功能的成像质量。

Description

阵列基板及其制作方法、显示面板和显示装置
技术领域
本公开的实施例涉及一种阵列基板及其制作方法、显示面板和显示装置。
背景技术
随着移动支付和移动信息交流的快速发展，对于适用于显示器件的便捷、有效的安防技术的需求也日益增长。指纹识别技术、掌纹识别技术和虹膜识别技术等人体生物识别技术逐渐被移动电子设备采用。
如果通过引入单独的成像模块来使得显示器件具有指纹识别或掌纹识别等人体生物识别功能，这将增加显示器件的体积、重量、成本和功耗，与当前消费者对于电子产品尤其是消费类电子产品的要求、期待相违背。
基于屏内指纹识别技术的显示装置无需设置单独的指纹识别模块，因此具有屏幕下边框尺寸小、易于实现全屏化、抗油污、抗水渍、抗灰尘等优势，由于具有上述优势，基于屏内指纹识别技术的显示装置引起了广泛关注。
发明内容
本公开的至少一个实施例提供了一种阵列基板，该阵列基板包括衬底基板、遮光层和薄膜晶体管。所述遮光层在所述衬底基板和所述薄膜晶体管之间且包括孔；所述薄膜晶体管包括顺次设置在所述遮光层的远离所述衬底基板一侧的有源层和钝化层，所述钝化层包括第一过孔；以及所述遮光层的孔在所述衬底基板上的正投影完全位于所述第一过孔在所述衬底基板上的正投影之内。
例如，在所述阵列基板的至少一个示例中，所述阵列基板还包括填充结构。所述填充结构设置于所述第一过孔中且穿过所述钝化层和所述遮光层。
例如，在所述阵列基板的至少一个示例中，所述薄膜晶体管还包括设置在所述有源层和所述钝化层之间的栅极绝缘层和栅极，以及设置在所述钝化层的远离所述有源层一侧的源极和漏极；所述第一过孔穿过所述栅极绝缘层形成；以及所述源极和漏极经由形成在所述栅极绝缘层以及所述钝化层中的第二过孔与所述有源层接触。
例如，在所述阵列基板的至少一个示例中，所述阵列基板还包括层间绝缘层、第一电容电极和第二电容电极。所述第一电容电极和所述第二电容电极在垂直于所述衬底基板的方向上至少部分交叠；所述层间绝缘层设置在所述钝化层和所述源极和漏极之间；所述第一电容电极设置在所述栅绝缘层和所述钝化层之间，且在形成所述栅极的第一图案化工艺中形成；以及所述第二电容电极设置在所述钝化层和所述层间绝缘层之间，且在形成所述遮光层的孔的第二图案化工艺中形成。
例如，在所述阵列基板的至少一个示例中，所述阵列基板还包括平坦化层和填充结构。所述平坦化层和所述填充结构的制作材料相同；所述平坦化层设置在所述层间绝缘层的远离所述有源层的一侧；以及所述填充结构设置于所述第一过孔中，且所述填充结构的在垂直于衬底基板的方向上对置的表面分别与所述平坦化层和所述衬底基板相接。
例如，在所述阵列基板的至少一个示例中，所述阵列基板还包括位于所述栅极绝缘层和所述钝化层中的第三过孔、位于所述层间绝缘层中的第四过孔以及设置在所述层间绝缘层和所述平坦化层之间的连接电极。所述第三过孔和所述第四过孔位于所述阵列基板的周边区域；所述第三过孔在所述衬底基板上的正投影与所述第四过孔在所述衬底基板上的正投影至少部分交叠；以及所述连接电极经由所述第四过孔和所述第三过孔与所述遮光层接触。
例如，在所述阵列基板的至少一个示例中，所述第三过孔在所述衬底基板上的正投影完全位于所述第四过孔在所述衬底基板上的正投影之内。
本公开的至少一个实施例还提供了一种显示面板，该显示面板包括本公开任一实施例提供的阵列基板。
本公开的至少一个实施例又提供了一种显示装置，该显示装置包括本公开任一实施例提供的阵列基板或者本公开任一实施例提供的显示面板。
本公开的至少一个实施例又再提供了一种阵列基板的制作方法，所述阵列基板包括衬底基板以及形成在所述衬底基板上的遮光层和薄膜晶体管；所述制作方法包括：提供所述衬底基板；在所述衬底基板上形成遮光层；以及在所述遮光层上形成所述薄膜晶体管。在形成所述薄膜晶体管的有源层之后对所述遮光层构图以形成孔。
例如，在所述阵列基板的制作方法的至少一个示例中，形成所述薄膜晶体管的有源层包括：形成非晶硅层；以及对所述非晶硅层执行退火工艺，以使得所述非晶硅层转变为多晶硅层。
例如，在所述阵列基板的制作方法的至少一个示例中，所述制阵列基板的制作方法还包括：在所述有源层上依次形成所述薄膜晶体管的栅极绝缘层、所述薄膜晶体管的栅极、所述薄膜晶体管的钝化层、以及所述薄膜晶体管的源极和漏极；在形成所述钝化层之后且在形成所述源极和所述漏极之前，在所述栅极绝缘层和所述钝化层中形成第一过孔以暴露所述遮光层，且通过所述第一过孔对于所述遮光层构图以形成所述孔；所述源极和漏极通过形成在所述栅极绝缘层以及所述钝化层中的第二过孔与所述有源层接触。
例如，在所述阵列基板的制作方法的至少一个示例中，所述制阵列基板的制作方法还包括：在所述钝化层之上形成层间绝缘层，且在所述层间绝缘层之上形成所述源极和漏极；所述源极和漏极通过形成在所述栅极绝缘层、所述钝化层和所述层间绝缘层中的所述第二过孔与所述有源层接触。
例如，在所述阵列基板的制作方法的至少一个示例中，所述制阵列基板的制作方法还包括：在形成所述层间绝缘层之前，在所述栅极绝缘层和所述钝化层形成所述第一过孔。
例如，在所述阵列基板的制作方法的至少一个示例中，所述制阵列基板的制作方法还包括：在形成所述层间绝缘层之后且在形成所述源极和漏极之前，在所述栅极绝缘层、所述钝化层、所述层间绝缘层中形成所述第一过孔。
例如，在所述阵列基板的制作方法的至少一个示例中，所述制阵列基板的制作方法还包括：在所述源极和漏极之上形成平坦化层，并在形成所述平坦化层时使用形成所述平坦化层的材料填充所述第一过孔。
例如，在所述阵列基板的制作方法的至少一个示例中，所述制阵列基板的制作方法还包括：在形成所述薄膜晶体管的栅极时还形成第一电容电极，以及在形成所述层间绝缘层之前，在所述钝化层之上形成第二电容电极；所述第二电容电极与所述第一电容电极在垂直于所述衬底基板的方向上至少部分交叠。
例如，在所述阵列基板的制作方法的至少一个示例中，在所述钝化层之上形成所述第二电容电极包括：形成电容电极金属层，对所述电容电极金属层构图以形成所述第二电容电极；在对所述电容电极金属层构图的同时对所述遮光层构图以形成所述孔。
例如，在所述阵列基板的制作方法的至少一个示例中，所述制阵列基板的制作方法还包括：在形成所述第一过孔时还在所述栅极绝缘层和所述钝化层中形成第三过孔，以暴露位于所述阵列基板的周边区域的所述遮光层，在形成所述第二过孔时还在所述层间绝缘层中形成第四过孔和第六过孔，以分别暴露所述第三过孔和所述第一过孔，以及在形成所述薄膜晶体管的源极和漏极时还在所述阵列基板的周边区域形成连接电极；所述连接电极通过所述第三过孔以及所述第四过孔与所述遮光层接触。
例如，在所述阵列基板的制作方法的至少一个示例中，所述制阵列基板的制作方法还包括：在形成所述薄膜晶体管之前，在所述遮光层上形成缓冲层；所述第一过孔以及所述第三过孔穿过所述缓冲层形成，以暴露所述遮光层。
例如，在所述阵列基板的制作方法的至少一个示例中，所述制阵列基板的制作方法还包括：在形成所述栅极绝缘层之后且在形成所述栅极之前，在所述栅极绝缘层中形成第一过孔，以暴露所述遮光层，且通过所述第一过孔对于所述遮光层构图以形成所述孔。
例如，在所述阵列基板的制作方法的至少一个示例中，所述制阵列基板的制作方法还包括：在所述衬底基板的远离所述遮光层的一侧提供成像器件；所述成像器件与所述孔在垂直于所述衬底基板的方向上至少部分交叠。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A是一种具有指纹识别功能的显示装置；
图1B是图1A示出的驱动背板的一种示例性结构图；
图2A-图2E是一种驱动背板的制作方法的示意图；
图3A是本公开的至少一个实施例提供的阵列基板的制作方法的示例性流程图；
图3B是本公开的至少一个实施例提供的阵列基板的一种示例性结构图；
图3C是本公开的至少一个实施例提供的阵列基板的示例性平面图；
图3D是图3B示出的填充结构和平坦化层的示意图；
图4A-图4O是本公开的至少一个实施例提供的阵列基板的制作方法的示意图；
图5A是本公开的至少一个实施例的阵列基板的制作方法制作的阵列基板的另一种示例性结构图；
图5B是本公开的至少一个实施例的阵列基板的制作方法制作的阵列基板的再一种示例性结构图；
图5C是本公开的至少一个实施例的阵列基板的制作方法制作的阵列基板的又再一种示例性结构图；
图5D是本公开的至少一个实施例的阵列基板的制作方法制作的阵列基板的又再一种示例性结构图；以及
图6是本公开的至少一个实施例提供的显示面板和显示装置的示意性框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1A是一种具有屏内指纹识别功能的显示装置。如图1A所示，该显示装置包括驱动背板581、发光层553、层叠的膜层582以及盖板583。例如，发光层553可以包括多个发光单元(图中未示出)。例如，驱动背板581可以包括遮光层513、薄膜晶体管512和成像器件515；遮光层513可以包括多个的透光区(也即，孔)以及用于间隔多个透光区的遮光区584；薄膜晶体管512并用于显示驱动电路中以驱动多个发光单元发光；成像器件515可以包括多个成像像素。例如，盖板583可用于防护该显示装置的相关膜层不被划伤；层叠的膜层582可以包括封装层等，以缓解空气中的水汽或氧导致的氧化问题，根据实际应用需求，层叠的膜层582还可以包括其它的膜层(例如，电极层)，在此不做赘述。
例如，入射到手指皮肤上的光线(例如，发光单元出射的光线)会发生漫反射，部分漫反射光线将返回显示装置中，并经由遮光层513的透光区(也即，遮光层的孔514)而入射到成像器件515上(参见图2D)，由此成像器件515可以对手指的指纹进行成像，进而图1A示出的显示装置可以实现屏内指纹识别功能。
图1B是图1A示出的驱动背板581的一种示例性结构图。如图1B所示，该驱动背板581包括衬底基板511、遮光层513、缓冲层521、薄膜晶体管512的有源层516、薄膜晶体管512的栅极绝缘层522、薄膜晶体管512的栅极523、薄膜晶体管512的钝化层524、层间绝缘层525、薄膜晶体管512的源极529和漏极526、平坦化层527、第一电极552和像素界定层555。例如，遮光层513包括可以包括多个的透光区(也即，孔514)以及用于间隔多个透光区的遮光区584。例如，遮光层513可以由金属制成，但是，根据实际应用需求，遮光层513还可以由其它具有遮光功能的材料制成。
发明人注意到，对于当前的驱动背板581的制作工艺，为了保证薄膜晶体管512的性能，薄膜晶体管512的有源层516在遮光层513上的正投影与相邻的遮光层513的透光区(也即，遮光层的孔514)之间需要预留较大的间距，基于给定分辨率，这使得遮光层513的透光区(也即，遮光层的孔)的直径较小，由此使得入射至成像器件515上的源于手指的漫反射光线的强度较小，进而使得成像器件515的成像质量较差(例如，成像器件515输出的图像的信噪比较小)。
发明人还注意到，为了避免遮光层513浮置导致的寄生电容以及薄膜晶体管512的翘曲效应，可以通过与遮光层513电连接的连接电极571向遮光层513通电，以释放在遮光层513上累积的电荷。然而，发明人注意到，为了形成连接电极571，需要额外增加至少一次构图工序。考虑到为了形成遮光层的孔514，还需要额外增加至少一次构图工序，因此，为了制作具有屏内指纹识别功能的驱动背板581和显示装置，需要额外增加至少两次构图工序，这将大幅降低驱动背板581和显示装置的制作效率，并提升所需的制作成本。
下面结合图2A-图2D对上述问题进行示例性地说明。例如，图2A-图2D示出了一种驱动背板581的制作方法。例如，如图2A-图2D所示，驱动背板581的制作方法可以包括以下的步骤。
步骤S511：提供衬底基板511(参见图2A)。为便于说明后续形成的各个结构的位置，图2A中示出了成像器件515，但是成像器件515可以后续再设置。
步骤S512：在衬底基板511上形成金属材料(例如金属Mo)的遮光层513，并对遮光层513构图以形成孔514(参见图2A)。
步骤S513：在遮光层513上形成由绝缘材料制成的缓冲层521，并在缓冲层521上形成薄膜晶体管512的有源层516(参见图2B)。
步骤S514：对缓冲层521构图以形成第三过孔533(参见图2B)，以暴露遮光层513。
步骤S515：在薄膜晶体管512的有源层516上顺次形成薄膜晶体管512的栅极绝缘层522、薄膜晶体管512的栅极523、薄膜晶体管512的钝化层524和层间绝缘层525(参见图2C)。
步骤S516：对薄膜晶体管512的栅极绝缘层522、薄膜晶体管512的钝化层524和层间绝缘层525构图，以形成第二过孔531和第四过孔534(参见图2C)。
步骤S517：在显示区域561形成经由第二过孔531与有源层516接触的源极529和漏极526，并在周边区域562形成经由第三过孔533和第四过孔534与遮光层513接触的连接电极571(参见图2D)。
步骤S518：在源极529和漏极526以及连接电极571之上形成平坦化层527、第一电极552和像素界定层555，第一电极552经由平坦化层527中的过孔与源极或漏极连接(参见图2D)。
例如，在步骤S513中，在缓冲层521上形成薄膜晶体管512的有源层516包括在缓冲层521上形成非晶硅层，并对非晶硅层执行退火工艺，以使得非晶硅层转变为多晶硅层。例如，对非晶硅层执行退火工艺包括使用激光(例如，准分子激光器输出的激光)照射非晶硅层，非晶硅层吸收激光并产生热量，并逐渐从表层熔融状态转变到完全熔融状态，在降温过程中，非晶硅层将转变为多晶硅层。
发明人注意到，由于遮光层513中存在多个孔，因此，在激光照射非晶硅层的过程中，遮光层513的靠近遮光层的孔514的区域与远离遮光层的孔514的区域存在温度差异(例如温度梯度)，并因此使得多晶硅层的靠近遮光层的孔514的区域(例如，在遮光层513上的正投影与遮光层的孔514之间的距离小于例如1微米的区域)的晶粒形貌受到不利影响，进而会劣化薄膜晶体管512的性能。图2E示出对覆盖的遮光层中孔的非晶硅层结晶化得到的多晶硅层的扫描电子显微镜(SEM)照片，可以看到对应于孔(照片中圆形部分)内部以及孔边缘部分的多晶硅晶粒受到与其他部分不同的影响。
因此，为了保证薄膜晶体管512的性能，在薄膜晶体管512的有源层516在遮光层513上的正投影与相邻的遮光层513的透光区之间，需要预留的间距PD不仅需要包括对应于工艺精度误差的第一预定间距PD1(例如，0.6微米)，还需要包括对应于退火温度差异(例如温度梯度)的第二预定间距PD2(例如，1微米或2微米)；由于额外增加的第二预定间距PD2使得遮光层513的透光区的直径较小(例如，6.5微米或5.5微米)，因此降低了入射至成像器件515上的源于手指的漫反射光线的强度，由此降低了成像器件515输出的图像的信噪比。
此外，由于对遮光层513进行构图以及对缓冲层521进行构图是两个独立的工序，并且需要额外增加至少一次构图工序以形成遮光层的孔514，因此，为了制作具有屏内指纹识别功能的驱动背板581和显示装置，需要额外增加至少两次构图工序，而为了制作具有屏内指纹识别功能和抑制薄膜晶体管的翘曲效应的驱动背板581和显示装置，需要额外增加至少三次构图工序，这将大幅降低驱动背板581和显示装置的制作效率，并提升所需的制作成本。
本公开的实施例提供了一种阵列基板及其制作方法、显示面板和显示装置。该阵列基板及其制作方法、显示面板和显示装置可以提升成像质量。
本公开的至少一个实施例提供了一种阵列基板，该阵列基板包括衬底基板、遮光层和薄膜晶体管。遮光层在衬底基板和薄膜晶体管之间且包括孔；薄膜晶体管包括顺次设置在遮光层的远离衬底基板一侧的有源层和钝化层，钝化层包括第一过孔；以及遮光层的孔在衬底基板上的正投影完全位于第一过孔在衬底基板上的正投影之内。
下面通过几个示例对根据本公开实施例的阵列基板进行非限制性的说明，如下面所描述的，在不相互抵触的情况下这些具体示例中不同特征可以相互组合，从而得到新的示例，这些新的示例也都属于本公开保护的范围。
如图3B所示，该阵列基板100包括衬底基板111、遮光层113和薄膜晶体管112。遮光层113在衬底基板111和薄膜晶体管112之间且包括孔114；薄膜晶体管112包括顺次设置在遮光层113的远离衬底基板111一侧的有源层116和钝化层124。例如，有源层116可以包括多晶硅层，并且，该多晶硅层可以通过退火工艺由非晶硅层形成。例如，衬底基板111、遮光层113和薄膜晶体管112的制作方法可以参见本公开的实施例提供的阵列基板的制作方法，在此不再赘述。
如图3B所示，钝化层124包括第一过孔132；遮光层的孔114在衬底基板111上的正投影完全位于第一过孔132在衬底基板111上的正投影之内。例如，通过在钝化层124中设置第一过孔132，使得可以在形成薄膜晶体管的有源层之后(例如，形成钝化层124)再对遮光层113构图以形成孔114，由此在形成有源层的退火工艺中，遮光层将不会导致温度差异，从而不会影响有源层不同部分的结晶形态。因此，遮光层不会对形成薄膜晶体管的有源层产生不利影响，由此无需通过降低遮光层的孔的直径来降低遮光层的孔对有源层的不利影响，进而可以提升入射至成像器件上的源于手指的漫反射光线的强度以及相应地提高成像器件输出的图像的信噪比。后面将结合不同的实施例进行说明。
需要说明的是，本公开以遮光层的孔114为圆形为例对本公开的实施例进行示例性说明，但本公开的实施例不限于此，根据实际应用需求，遮光层的孔114还可以为椭圆形、方形等形状。
例如，遮光层的孔114在衬底基板111上的正投影可以与第一过孔132在衬底基板111上的正投影完全重叠，此种情况下，遮光层的孔114在衬底基板111上的正投影与第一过孔132在衬底基板111上的正投影具有相同的形状和尺寸，由此可以简化制作工艺。
如图3B所示，薄膜晶体管112还包括设置在有源层116和钝化层124之间的栅极绝缘层122和栅极123，以及设置在钝化层124的远离有源层116一侧的源极129和漏极126。第一过孔132穿过栅极绝缘层122形成；源极129和漏极126经由形成在栅极绝缘层122以及钝化层124中的第二过孔131与有源层116接触。
如图3B所示，阵列基板100还包括层间绝缘层125、第一电容电极141和第二电容电极142。第一电容电极141和第二电容电极142可以在垂直于衬底基板111的方向上至少部分交叠(例如，完全交叠)以形成电容，该电容例如可以用于实现像素电路的信号存储、阈值补偿功能等。
如图3B所示，层间绝缘层125设置在钝化层124与源极129和漏极126之间；第一电容电极141设置在栅绝缘层122和钝化层124之间，此种情况下，第一电容电极141可以在形成栅极123的第一图案化工艺中形成，由此可以减少工艺复杂度；第二电容电极142设置在钝化层124和层间绝缘层125之间，此种情况下，第二电容电极142在形成遮光层的孔114的第二图案化工艺中形成，由此可以进一步地减少工艺复杂度。
如图3B和图3D所示，阵列基板100还包括填充结构199，填充结构199设置于第一过孔132中且穿过钝化层124和遮光层113；此种情况下，穿过上述各层的第一过孔132由单一材料填充，由此可以避免孔114上方由于各种膜层之间的界面反射(例如，栅极绝缘层122和钝化层124之间的界面反射)导致穿过遮光层的孔114的光线强度降低的现象。因此，通过在第一过孔132中设置填充结构199，进一步地了增加入射至成像器件115上的源于手指的漫反射光线的强度，以及提升了成像器件115输出的图像的信噪比。
如图3B所示，阵列基板100还包括平坦化层127，平坦化层127设置在层间绝缘层125的远离有源层116的一侧；此种情况下，第一过孔132可以由形成平坦化层127的材料填充，也即，平坦化层127和填充结构199的制作材料相同，且填充结构199的在垂直于衬底基板111的方向上对置的表面分别与平坦化层127和衬底基板111相接；由于平坦化层127和填充结构199可以一体化形成，平坦化层127和填充结构199之间可以不存在界面。通过设置与平坦化层127和衬底基板111相接触的填充结构199可以避免多层膜层之间的界面反射(例如，缓冲层121与栅极绝缘层122之间的界面反射、钝化层124与栅极绝缘层122之间的界面反射、层间绝缘层125与钝化层124之间的界面反射以及平坦化层127与层间绝缘层125之间的界面反射)导致的穿过遮光层的孔114的光线强度降低。因此，可以进一步地增加入射至成像器件115上的源于手指的漫反射光线的强度，以及成像器件115输出的图像的信噪比。
需要说明的是，在其他未示出的实施例中，根据形成遮光层中的孔114的步骤与其他步骤的关系的不同，遮光层中的孔114可以被形成栅绝缘层124、钝化层124或层间绝缘层127的材料填充。
如图3B所示，阵列基板100包括显示区域161和周边区域162；显示区域161可以包括阵列排列的显示像素，每个显示像素可以包括至少一个发光元件；周边区域162可以围绕显示区域161设置。
如图3B所示，阵列基板100还包括位于栅极绝缘层122和钝化层124中的第三过孔133、位于层间绝缘层125中的第四过孔134以及设置在层间绝缘层125和平坦化层127之间的连接电极171。
如图3B所示，第三过孔133在衬底基板111上的正投影与第四过孔134在衬底基板111上的正投影至少部分交叠，此种情况下，该连接电极171可以通过第三过孔133和第四过孔134(通过在第三过孔133和第四过孔134中设置的电极填充结构198)与遮光层113接触，因此可以经由连接电极171向遮光层113通电并释放在遮光层113上累积的电荷，由此可以避免遮光层113浮置导致的寄生电容以及薄膜晶体管112的翘曲效应，进而可以提升显示质量。
如图3B所示，第三过孔133和第四过孔134位于阵列基板100的周边区域162，由此可以避免显示区域161的正常显示连接电极171可以经由第四过孔134和第三过孔133与遮光层113接触，但本公开的实施例不限于此。
如图3B所示，第三过孔133在衬底基板111上的正投影完全位于第四过孔134在衬底基板111上的正投影之内，由此可以提升填充结构198的均匀性，进而可以更好的释放在遮光层113上累积的电荷，但本公开的实施例不限于此。
需要说明的是，阵列基板100的具体结构不限于图3B示出的结构，根据实际应用需求，本公开的实施例提供的阵列基板100还可以实现为图5A-图5D示出的结构，其具体结构和制作方法可以参见本公开的实施例提供的阵列基板的制作方法，在此不再赘述。
本公开的至少一个实施例又提供了一种显示面板10和显示装置20，图6示出了本公开的至少一个实施例提供的一种显示面板10和显示装置20的示例性框图。例如，如图6所示，该显示面板10包括本公开任一实施例提供的阵列基板100，该显示装置20包括本公开任一实施例提供的阵列基板100或者本公开任一实施例提供的显示面板10。该显示面板10和显示装置20和提升成像质量。
例如，该显示装置20可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。需要说明的是，对于该显示面板10和显示装置20的其它必不可少的组成部分(例如薄膜晶体管控制装置、图像数据编码/解码装置、行扫描驱动器、列扫描驱动器、时钟电路等)可以采用适用的常规部件，这些是本领域的普通技术人员所应该理解的，在此不做赘述，也不应作为对本发明的限制。
本公开的至少一个实施例提供了一种阵列基板的制作方法，所述阵列基板包括衬底基板以及形成在所述衬底基板上的遮光层和薄膜晶体管；所述制作方法包括：提供所述衬底基板；在所述衬底基板上形成遮光层；以及在所述遮光层上形成所述薄膜晶体管。在形成所述薄膜晶体管的有源层之后对所述遮光层构图以形成孔。
下面通过几个示例对根据本公开实施例的阵列基板的制作方法进行非限制性的说明，如下面所描述的，在不相互抵触的情况下这些具体示例中不同特征可以相互组合，从而得到新的示例，这些新的示例也都属于本公开保护的范围。
例如，如图3A所示，本公开的至少一个实施例提供的阵列基板的制作方法包括以下的步骤。
步骤S10：提供衬底基板。
步骤S20：在衬底基板上形成遮光层。
步骤S30：在遮光层上形成薄膜晶体管，在形成薄膜晶体管的有源层之后对遮光层构图以形成孔。
例如，可以采用图案化工艺对于遮光层构图以形成孔，但本公开的实施例不限于此。例如，遮光层的孔可以全部设置在阵列基板的显示区域，但本公开的实施例不限于此。又例如，根据实际应用需求，部分遮光层的孔还可以设置在阵列基板的周边区域。
例如，通过在形成薄膜晶体管的有源层之后对遮光层构图以形成孔，则在形成有源层的退火工艺中，遮光层将不会导致温度差异，从而不会影响有源层不同部分的结晶形态。因此，遮光层不会对形成薄膜晶体管的有源层产生不利影响，由此无需通过降低遮光层的孔的直径来降低遮光层的孔对有源层的不利影响，进而可以提升入射至成像器件上的源于手指的漫反射光线的强度以及相应地提高成像器件输出的图像的信噪比。后面将结合不同的实施例进行说明。
图3B是本公开的至少一个实施例的阵列基板的示例性结构图，其可以采用图3A所示出的阵列基板的制作方法得到。例如，该阵列基板100包括衬底基板111以及形成在衬底基板111上的遮光层113和薄膜晶体管112。例如，该阵列基板100还包括发光元件151。
例如，薄膜晶体管112可以包括用于驱动发光元件151发光的驱动晶体管，控制是否将数据信号施加在驱动晶体管上的开关晶体管等。例如，薄膜晶体管112包括在遮光层113上顺次设置的有源层116、栅极绝缘层122、栅极123、钝化层124以及源极129和漏极126，此处，源极129和漏极126通过形成在栅极绝缘层122以及钝化层124中的第二过孔131与有源层116接触。
需要说明的是，本公开的至少一个实施例的阵列基板的制作方法不仅适用于制作如图3B所示的顶栅型薄膜晶体管，还适用于制作底栅型薄膜晶体管，在此不再赘述。
例如，遮光层113可以由金属材料(例如金属钼)制成，此时，如图3B所示，遮光层113和薄膜晶体管112之间还设置缓冲层121，以使得遮光层113和薄膜晶体管112之间电绝缘；例如，遮光层113可以由非金属材料(例如不透光的金属氧化物例如氧化铬)制成，则在该示例中可以不设置缓冲层。衬底基板111的远离遮光层113的一侧还设置成像器件115，成像器件115与遮光层的孔114在垂直于衬底基板111的方向上至少部分交叠，以增加入射至成像器件115上的源于手指的漫反射光线的强度，以及成像器件115输出的图像的信噪比。
例如，如图3C所示，阵列基板包括多个发光元件151、多个孔114和多个成像器件115；多个发光元件151、多个孔114和多个成像器件115分别按阵列排布，每个孔114和对应的成像器件115在衬底基板111上的正投影至少部分交叠，每个孔114在衬底基板111上的正投影设置在相邻的发光元件151在衬底基板111上的正投影之间。多个发光元件151和多个孔114的布置方式可以不限于图3C的方式。例如，在图3C的水平方向上，还可以每隔8-10个发光元件151设置一个成像器件115。
例如，如图3B所示，在薄膜晶体管112的远离衬底基板111的一侧还设置有平坦化层127以及经由平坦化层127中的第五过孔135与薄膜晶体管112的源极或漏极接触的发光元件151。例如，发光元件151为有机发光二极管，包括顺次设置的第一电极152、像素界定层155、发光层153和第二电极154，第一电极152和第二电极154可以分别为阳极和阴极，但本公开的实施例不限于此。在另一个示例中，也可以在平坦化层127的远离衬底基板111的一侧仅设置第一电极152和像素界定层155，以形成驱动背板，此种情况下，发光层153和第二电极154可以在后续的制作工序中形成。
如图3B所示，在缓冲层121、栅绝缘层122、钝化层124和层间绝缘层125中形成第一过孔132以暴露孔114。例如，形成平坦化层127的材料填充第一过孔132，也即，穿过上述各层的第一过孔132由单一材料填充，由此可以避免孔114上方由于各种膜层之间的界面反射(例如，栅极绝缘层122和钝化层124之间的界面反射)导致穿过遮光层的孔114的光线强度降低的现象。因此，通过使得形成平坦化层127的材料填充第一过孔132，进一步地增加了入射至成像器件115上的源于手指的漫反射光线的强度，以及提升了成像器件115输出的图像的信噪比。
例如，如图3B所示，该阵列基板100还包括设置在阵列基板100的周边区域162的连接电极171，该连接电极171通过第三过孔133与遮光层113接触，并可以经由连接电极171向遮光层113通电并释放在遮光层113上累积的电荷，由此可以避免遮光层113浮置导致的寄生电容以及薄膜晶体管112的翘曲效应，进而可以提升显示质量。
例如，如图3B所示，该阵列基板100还包括第一电容电极141和第二电容电极142，第一电容电极141和第二电容电极142可以在垂直于衬底基板111的方向上至少部分交叠(例如，完全交叠)以形成电容，该电容例如可以用于实现像素电路的信号存储、阈值补偿功能等。
例如，如图3B所示，在阵列基板100还包括第一电容电极141和第二电容电极142的情况下，该阵列基板100还包括设置在钝化层124和平坦化层127之间的层间绝缘层125，第一电容电极141可以设置在薄膜晶体管112的栅极绝缘层122和钝化层124之间，第二电容电极142可以设置在薄膜晶体管112的钝化层124和层间绝缘层125之间，以减少工艺复杂度，但本公开的实施例不限于此。
例如，如图3B所示，该阵列基板100还包括设置在像素界定层155的远离衬底基板111一侧表面上的多个隔垫物156以及设置在多个隔垫物156的远离衬底基板111一侧表面上的盖板(图3B中未示出)。例如，每个隔垫物156在阵列基板100上的正投影与第一电极152在阵列基板100上的正投影间隔设置，由此可以避免施加到盖板上的力传递到发光层153上，进而可以保证包括该阵列基板100的显示面板10的显示质量。在另一个示例中，也可以不设置多个隔垫物156。
例如，下面结合图4A-图4O对本公开的实施例提供的一种阵列基板的制作方法进行示例性说明，最终所得到阵列基板对应于图3B所示的阵列，然而根据需要可以进行相应修改，例如增加或减少某些层结构，例如遮光层中孔上方的层结构等，因此本公开的实施例不限于图中示出的实施例。例如，如图4A-图4O所示，该阵列基板的制作方法可以包括以下的步骤。
步骤S201：提供衬底基板111(参见图4A)。
例如，衬底基板111可以为柔性衬底基板111，但本公开的实施例不限于此，根据实际应用需求，衬底基板111还可以为不可弯曲的刚性衬底基板(例如，玻璃基板和半导体衬底基板)。例如，柔性衬底基板111可以为金属箔片、薄型玻璃或者塑料基板(例如，由聚酰亚胺制作的基板)，但本公开的实施例不限于此。例如，衬底基板111的弯曲半径的最小值可以位于10毫米-30毫米之间(例如20毫米)，但本公开的实施例不限于此。例如，针对衬底基板111的弯曲半径的最小值为20毫米，在将衬底基板111卷绕在半径为20毫米的圆柱上一万次之内的情况下，衬底基板111可以无故障地工作。
例如，根据实际应用需求，衬底基板111的一侧表面(也即，衬底基板111的远离遮光层113的一侧表面)上设置成像器件115，该成像器件115与遮光层的孔114可以在垂直于衬底基板111的方向上至少部分交叠。虽然图4A中示出了成像器件115，但是该成像器件115也可以在完成阵列基板的制作之后，再安装到衬底基板111的一侧。
例如，成像器件115的具体结构和类型可以根据实际应用需求进行设定，本公开的实施例对此不做具体限定。例如，成像器件115包括多个成像像素，每个成像像素可以包括光电二极管和开关晶体管，光电二极管可以将照射到其上的光信号转换为电信号，开关晶体管可以与光电二极管电连接，以控制光电二极管是否处于采集光信号的状态以及采集光信号的时间。例如，光电二极管的类型和设置方式可以根据实际应用需求进行设定，本公开的实施例对此不做具体限定。例如，光电二极管可以是PIN结型光敏二极管或光敏晶体管等，由此可以提升光电二极管的响应速度。
步骤S202：在衬底基板111上形成遮光层113(参见图4B)。
例如，遮光层113可以使用金属、吸光材料、黑色遮光材料或其它适用的材料制成。例如，在遮光层113为金属的情况下，遮光层113可以为钼金属。例如，本公开以遮光层113为金属对的本公开的实施例进行示例性地说明，但本公开的实施例不限于此。例如，根据实际应用需求，在形成遮光层113之前，还可以先在衬底基板111上形成防护层(图中未示出)，该防护层能够缓解空气中的水汽或氧导致的氧化问题以提供例如绝缘功能。
步骤S203：在遮光层113上形成缓冲层121(参见图4C)。
例如，缓冲层121可以采用透明绝缘材料制成，并用于使得设置在缓冲层121的对置侧的遮光层113和薄膜晶体管112电绝缘。例如，缓冲层121可以采用无机或有机材料形成，缓冲层121例如可以采用有机树脂、氧化硅(SiOx)、氧氮化硅(SiNxOy)或者氮化硅(SiNx)形成，但本公开的实施例不限于此。
步骤S204：在缓冲层121上形成薄膜晶体管112的有源层116(参见图4D)。
例如，形成薄膜晶体管112的有源层116包括：首先形成非晶硅层，然后对非晶硅层执行退火工艺，以使得非晶硅层转变为多晶硅层，之后对多晶硅层构图以得到图案化的有源层。例如，对非晶硅层执行退火工艺包括使用激光(例如，准分子激光器输出的激光)照射非晶硅层；非晶硅层吸收激光并产生热量，由此逐渐从表层熔融状态转变到完全熔融状态；在降温过程中，非晶硅层将转变为多晶硅层。例如，非晶硅层执行退火工艺的具体方法可以参见例如准分子激光退火工艺，在此不再赘述。该结晶化工艺还可以为金属诱导结晶化(MIC)工艺(如金属横向诱导晶化工艺(MILC))、固相结晶化(SPC)工艺和循序性横向结晶化(SLC)工艺等结晶化工艺等。
在该实施例的另一个示例中，薄膜晶体管112的有源层116采用金属氧化物半导体材料制备，该金属氧化物半导体材料包括氧化铟镓锌(IGZO)、氧化锌等。在形成该金属氧化物半导体材料的薄膜，之后对其进行退火以改善其电特性。
如下文面结合图4D和图4J所描述的，在形成薄膜晶体管112的有源层116之后对遮光层113构图以形成孔。由于在对有源层执行退火工艺的过程中，遮光层113不存在因遮光层的孔114导致的温度差异，因此，薄膜晶体管112的有源层116在遮光层113上的正投影与相邻的遮光层的孔114之间无需设置对应于退火温度差异的第二预定间距PD2(例如，1微米或2微米)，因此遮光层的孔114的直径可以对应地增加(例如，半径增加2微米或4微米)，由此可以提升入射至成像器件115上的源于手指的漫反射光线的强度以及成像器件115输出的图像的信噪比。
步骤S205：在有源层116上形成薄膜晶体管112的栅极绝缘层122(参见图4E)。
例如，薄膜晶体管112的栅极绝缘层122可以采用无机或有机材料形成，栅极绝缘层122例如可以采用有机树脂、氧化硅(SiOx)、氧氮化硅(SiNxOy)或者氮化硅(SiNx)形成，但本公开的实施例不限于此。
步骤S206：在栅极绝缘层122上形成第一电容电极141和薄膜晶体管112的栅极123(参见图4F)。
例如，薄膜晶体管112的栅极123和第一电容电极141均采用金属材料(例如，铜、铝或者铝合金)形成，但本公开的实施例不限于此。需要说明的是，尽管图4F示出的薄膜晶体管112的栅极123和第一电容电极141采用不同的填充图案，但是薄膜晶体管112的栅极123和第一电容电极141可以采用相同的材料制成，以简化工艺和降低制作成本。例如，如图4F所示，薄膜晶体管112的栅极123和第一电容电极141在垂直于阵列基板方向上的厚度不同。在另一个示例中，薄膜晶体管112的栅极123和第一电容电极141在垂直于阵列基板方向上的厚度也可以相同。
步骤S207：在薄膜晶体管112的栅极123形成薄膜晶体管112的钝化层124(参见图4G)。
例如，薄膜晶体管112的钝化层124可以采用无机或有机材料形成，钝化层124例如可以采用有机树脂、氧化硅(SiOx)、氧氮化硅(SiNxOy)或者氮化硅(SiNx)形成，但本公开的实施例不限于此。
步骤S208：在薄膜晶体管112的钝化层124和薄膜晶体管112的栅极绝缘层122中形成第一过孔132和第三过孔133(参见图4H)。
例如，可以通过图案化工艺在薄膜晶体管112的钝化层124和薄膜晶体管112的栅极绝缘层122中形成第一过孔132和第三过孔133。例如，在该阵列基板100还包括缓冲层121的材料的情况下，第一过孔132以及第三过孔133穿过缓冲层121形成，以暴露遮光层113。
例如，通过图案化工艺在薄膜晶体管112的钝化层124和薄膜晶体管112的栅极绝缘层122中形成第一过孔132和第三过孔133可以包括以下的步骤S101-步骤S103。
步骤S101：在钝化层124上涂布光刻胶，并经曝光、显影工序后形成光刻胶图案。
步骤S102：对经由光刻胶图案暴露出来的栅极绝缘层122和钝化层124进行刻蚀(例如，干法刻蚀)，以形成第一过孔132和第三过孔133。
步骤S103：去除剩余的光刻胶。
例如，由于可以在同一构图工艺中形成第一过孔132和第三过孔133，因此无需为形成用于对遮光层113构图的第一过孔132增加额外的过孔构图工序，由此可以避免降低阵列基板100和显示装置的制作效率，以及避免增加阵列基板100和显示装置的制作成本。
步骤S209：在薄膜晶体管112的钝化层124上形成电容电极金属层191(参见图4I)。需要说明的是，在形成金属层191时，可以对第一过孔132和第三过孔133进行遮挡处理，以避免形成电容电极金属层191的材料填充第一过孔132和第三过孔133，但本公开的实施例不限于此。
步骤S210：对电容电极金属层191构图以形成第二电容电极142，并且，在同一工序中，经由第一过孔132对遮光层113构图，以形成遮光层的孔114(参见图4J)。
例如，通过在同一构图工序中对电容电极金属层191和遮光层113构图，可以无需为形成遮光层的孔114额外增加一次构图工序；因此，步骤S210与步骤S208相结合，可以在增加孔114的直径的情况下，不仅无需为形成用于对遮光层113构图的第一过孔132额外增加构图工序，还可以省略常规的阵列基板的制作方法中针对遮光层113的构图工序(以用于形成孔114)，由此，本公开的实施例提供的阵列基板的制作方法，可以进一步地提升阵列基板100和显示装置的制作效率(例如，驱动背板或阵列基板的产能从每月生产两万四千片可以提升至每月生产三万两千片)，并可以进一步地降低阵列基板100和显示装置的制作成本。
例如，电容电极金属层191可以由制作遮光层113的材料(例如，钼金属)制成，此种情况下，即使在同一构图工序中对电容电极金属层191和遮光层113构图，由于电容电极金属层191和遮光层113的材料性质相同，因此，可以取得良好的刻蚀效果。
步骤S211：在第二电容电极142上形成层间绝缘层125(参见图4K)。
例如，层间绝缘层125可以采用透明绝缘材料制成。例如，层间绝缘层125可以采用无机或有机材料形成，层间绝缘层125例如可以采用有机树脂、氧化硅(SiOx)、氧氮化硅(SiNxOy)或者氮化硅(SiNx)形成，但本公开的实施例不限于此。
步骤S212：在层间绝缘层125、薄膜晶体管112的钝化层124和薄膜晶体管112的栅极绝缘层122中形成第二过孔131，以暴露有源层116的源极区和漏极区，并且，在同一工序中，在层间绝缘层125中形成第六过孔136和第四过孔134，以分别暴露第一过孔132和第三过孔133(参见图4L)。
例如，通过图案化工艺在在层间绝缘层125、薄膜晶体管112的钝化层124和栅极绝缘层122中形成第二过孔131，以及在层间绝缘层125中形成第六过孔136和第四过孔134包括以下的步骤S201-步骤S203。
步骤S111：在层间绝缘层125上涂布光刻胶，并经曝光、显影工序后形成光刻胶图案。
步骤S112：对经由光刻胶图案暴露出来的层间绝缘层125、薄膜晶体管112的钝化层124和栅极绝缘层122进行刻蚀(例如，干法刻蚀)，以形成第一过孔132和第三过孔133。
步骤S113：去除剩余的光刻胶。
例如，由于可以在同一构图工艺中形成第二过孔131、第六过孔136和第四过孔134，因此无需为形成第六过孔136和第四过孔134(以分别暴露第一过孔132和第三过孔133)额外增加一次构图工序，进而可以提升阵列基板100和显示装置的制作效率，并可以降低阵列基板100和显示装置的制作成本。
例如，通过在形成层间绝缘层125之前和之后分别形成第一过孔132和第六过孔136，可以避免单次构图(例如，在用于形成第二过孔131的构图工序中形成第一过孔132)可能存在的刻蚀深度不足而导致的无法经由第一过孔132暴露遮光层113的问题。
例如，在另一个示例中，在步骤S212中，在形成第二过孔131时，不形成第六过孔136(即，不去除在步骤S211中填充在第一过孔132和遮光层的孔114中的用于形成层间绝缘层125的材料)，则最终层间绝缘层125的材料填充第一过孔132和遮光层的孔114(参见图5A)，由此可以降低界面反射，进而可以增加入射至成像器件115上的源于手指的漫反射光线的强度，并可以增加成像器件115输出的图像的信噪比。
步骤S213：形成薄膜晶体管112的源极129和漏极126，以经由层间绝缘层125、钝化层124和栅极绝缘层122中的第二过孔131与有源层116接触；并且，在同一工序中，形成连接电极171，以经由层间绝缘层125中的第四过孔134以及钝化层124、栅极绝缘层122和缓冲层121中的第三过孔133与遮光层113接触(参见图4M)。
例如，通过在形成薄膜晶体管112的源极129和漏极126的工序中形成连接电极171，不仅可以避免遮光层113浮置导致的寄生电容以及薄膜晶体管112的翘曲效应的情况下，而且无需增加额外的导电材料沉积工序和构图工序，进而可以提升阵列基板100和显示装置的制作效率，并可以降低阵列基板100和显示装置的制作成本。
步骤S214：在源极129和漏极126之上形成平坦化层127，并使用形成平坦化层127的材料填充第六过孔136、第一过孔132和遮光层的孔114(参见图4N)。
例如，平坦化层127可以采用透明绝缘材料制成。例如，平坦化层127可以采用无机或有机材料形成，平坦化层127例如可以采用有机树脂、氧化硅(SiOx)、氧氮化硅(SiNxOy)或者氮化硅(SiNx)形成，但本公开的实施例不限于此。
例如，通过使得形成平坦化层127的材料填充第六过孔136、第一过孔132和遮光层的孔114，可以避免各膜层之间的界面反射(例如，缓冲层121与栅极绝缘层122之间的界面反射、钝化层124与栅极绝缘层122之间的界面反射、层间绝缘层125与钝化层124之间的界面反射以及平坦化层127与层间绝缘层125之间的界面反射)导致的穿过遮光层的孔114的光线强度降低。因此，可以进一步地增加入射至成像器件115上的源于手指的漫反射光线的强度，以及成像器件115输出的图像的信噪比。
步骤S215：在平坦化层127的远离衬底基板111的一侧形成发光元件151。例如，发光元件151经由平坦化层127中的第五过孔135与源极或漏极电连接，由此发光元件151可以在薄膜晶体管112的驱动下发光。例如，发光元件151可以为有机发光二级管，但本公开的实施例不限于此。为清楚起见，发光元件151的制作方法将在后面进行描述，在此不做赘述。
步骤S216：在发光元件151的远离衬底基板111的一侧(发光元件151的像素界定层155的远离衬底基板111的一侧表面上)形成间隔设置的多个隔垫物156(参见图4O)。
例如，每个隔垫物156在阵列基板100上的正投影与第一电极152在阵列基板100上的正投影间隔设置，由此可以避免施加到盖板的力传递到发光层153上，进而可以保证包括该阵列基板100的显示面板10的显示质量。例如，隔垫物156可以在形成发光元件151的发光层153和第二电极154之前形成，但本公开的实施例不限于此；根据实际应用需求，隔垫物156还可以在形成发光元件151的发光层153和第二电极154之后形成。
例如，在其他示例中，在阵列基板100无需设置连接电极171的情况下，该阵列基板的制作方法则无需分别在步骤S208和步骤S212中形成第三过孔133和第四过孔134，并且无需在步骤S213中形成连接电极171。
例如，在其他示例中，在阵列基板100无需设置第一电容电极141和第二电容电极142以形成电容的情况下，该阵列基板的制作方法则无需执行步骤S209、步骤S210和步骤S211，无需在步骤S206中形成第一电容电极141，并且无需在步骤S212中形成第六过孔136和第四过孔134。此时，薄膜晶体管112的源极129和漏极126和连接电极171可以设置在钝化层124的远离衬底基板111的一侧表面上，源极129和漏极126经由钝化层124和栅极绝缘层122中的第二过孔131与有源层116接触，并且连接电极171经由钝化层124、栅极绝缘层122和缓冲层121中的第三过孔133与遮光层113接触，此外，平坦化层127的材料填充第一过孔132和遮光层的孔114以减少界面反射并增加入射至成像器件515上的光线强度。
例如，第一过孔132不限于在形成薄膜晶体管112的钝化层124之后，在形成第二电容电极142之前(也即，形成源极129和漏极126之前)形成，第一过孔132与薄膜晶体管112的各膜层的制作顺序可以根据实际应用需求进行设定，本公开的实施例对此不做具体限定。
例如，在其他示例中，可以在形成栅极绝缘层122之后且在形成栅极123之前，在栅极绝缘层122中形成第一过孔132，以暴露遮光层113，且例如在形成栅极123的同时，通过第一过孔132对于遮光层113构图以形成孔。例如，通过在形成薄膜晶体管112的有源层116之后对遮光层113构图以形成孔，可以增加遮光层的孔114的直径，由此可以提升入射至成像器件115上的源于手指的漫反射光线的强度以及成像器件115输出的图像的信噪比。在此种情况下，如图5B所示，可以在栅极123上形成钝化层124的同时使用形成钝化层124的材料填充第一过孔132和遮光层的孔114，之后也不在构图层间绝缘层125、构图平坦化层127的过程中暴露孔114；由此，孔114最终由钝化层124填充(参见图5B)，在对应于遮光层的孔114的区域中，不存在缓冲层121与栅极绝缘层122之间的界面反射以及钝化层124与栅极绝缘层122之间的界面反射，由此仍可以一定程度上增加入射至成像器件115上的源于手指的漫反射光线的强度，并可以增加成像器件115输出的图像的信噪比。
例如，在其他示例中，还可以在形成层间绝缘层125之后且在形成源极129和漏极126之前，在栅极绝缘层122、钝化层124、层间绝缘层125中形成第二过孔131、第一过孔132和第三过孔133。例如，为保证第一过孔132和第三过孔133的刻蚀深度相同，且均大于第二过孔131的刻蚀深度，可以采用半色调掩膜刻蚀技术，具体刻蚀方法可以参见常规的半色调掩膜刻蚀技术，在此不再赘述。例如，通过在形成层间绝缘层125之后且在形成源极129和漏极126之前形成第一过孔132，可以仅在制作第二过孔131的图案化工序中形成第一过孔132和第三过孔133；此时，不仅可以增加遮光层的孔114的直径，还可以减少两次构图工序；进而，不仅可以提升成像质量，还可以进一步地提升阵列基板100和显示装置的制作效率，并可以进一步地降低阵列基板100和显示装置的制作成本。在此种情况下，可以在源极129和漏极126之上形成平坦化层127同时使用形成平坦化层127的材料填充第一过孔132和遮光层的孔114(参见图5C)，由此可以降低界面反射，进而可以增加入射至成像器件115上的源于手指的漫反射光线的强度，并可以增加成像器件115输出的图像的信噪比。
例如，在其他示例中，可以在如图4D所示的形成图案化的有源层116之后，对缓冲层121进行构图以形成暴露遮光层113的第一过孔132和第三过孔133，然后通过该第一过孔132对遮光层113构图以形成孔114。该缓冲层121中的第一过孔132，之后被栅绝缘层122填充(参见图5D)，也使得遮光层113的孔114被栅绝缘层122填充，之后也不在构图钝化层124、构图层间绝缘层125或构图平坦化层127的过程中暴露孔114。由此，孔114最终由栅绝缘层122填充(参见图5D)，在对应于遮光层的孔114的区域中，不存在缓冲层121与栅极绝缘层122之间的界面反射，由此仍可以一定程度上增加入射至成像器件115上的源于手指的漫反射光线的强度，并可以增加成像器件115输出的图像的信噪比。
例如，下面结合图4O对本公开实施例提供的发光元件151的制作方法进行示例性的说明。例如，如图4O所示，在平坦化层127的远离衬底基板111的一侧形成发光元件151包括以下的步骤S121-步骤S126。
步骤S121：在平坦化层127中形成第五过孔135(参见图4O)。
例如，在平坦化层127中形成第五过孔135的具体方法可以参考步骤S101-步骤S103，在此不做赘述。
步骤S122：形成发光元件151的第一电极152，第一电极152经由第五过孔135与薄膜晶体管112的源极或漏极126接触(参见图4O)。
例如，第一电极152可以为阳极，但本公开的实施例不限于此。例如，第一电极152可以包括反射电极，由此可以将发光元件151发出的光反射至显示侧，进而可以提升发光元件151的发光效率，并可以降低对成像器件115的影响。例如，第一电极152可以由铟锡氧化物(ITO)和金属层的叠层制成，但本公开的实施例不限于此。
步骤S123：在第一电极152上形成像素界定层155(参见图4O)。
例如，像素界定层155可以由透明绝缘材料制作而成，但本公开的实施例不限于此。
步骤S124：对像素界定层155进行构图，并形成在像素界定层155中形成开口，以暴露第一电极152(参见图4O)。
例如，可以通过图案化工艺对像素界定层155构图，以在像素界定层155中形成开口，但本公开的实施例不限于此。
步骤S125：在第一电极152上形成发光元件151的发光层153。
例如，发光层153在受到电压作用时会发出光线，并且发出光线的波长取决于制作发光层153的材料。发光层153例如可以发出红光、绿光或蓝光，由此在发光层153包括多个发光单元的情况下，显示面板可以显示彩色图像。
例如，发光层153的制作材料可以根据实际应用需求进行设定，本公开的实施例对此不做具体限定。例如，制作发光层153的材料包括有机荧光发光材料或者有机磷光发光材料。例如，对于有机荧光发光材料，包含DCM、DCJTB、DCJ、DCJT等材料中至少一种的发光材料可以发出红光；包含C-545T(香豆素)、C-545MT、喹吖啶酮(QA)、多芳香族碳氢化合物(PAH)等材料中至少一种的发光材料可以发出绿光；包含TBP、DSA-Ph、BD1、BD2等材料中至少一种的发光材料可以发出蓝光；对于同时包含DCJTB和TBP的有机荧光发光材料，可以发出白光。对于有机磷光发光材料，包含PtOEP、Btp2Ir(acac)、Ir(piq)2(acac)等材料中至少一种的发光材料可以发出红光；包含Ir(ppy)3、Ir(mppy)3、(ppy)2Ir(acac)等材料中至少一种的发光材料可以发出绿光；包含FIrpic、FIrtaz、FIrN4等材料中至少一种的发光材料可以发出蓝光。
步骤S126：在发光层153上形成第二电极154(参见图4O)。
例如，在第一电极152可以为阳极的情况下，第二电极154可以为阴极，但本公开的实施例不限于此。例如，第二电极154可以使用透明导电材料制成或者使用厚度较薄的金属制成，以使得第二电极154具有透明或半透明性质(例如，第二电极154可以分别由透明导电氧化物材料和透明合金材料制成)，但本公开的实施例不限于此。
本公开的实施例提供了一种阵列基板及其制作方法、显示面板和显示装置。该阵列基板及其制作方法、显示面板和显示装置可以提升成像质量。
有以下几点需要说明：
(1)本发明实施例附图中，只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本发明同一实施例及不同实施例中的特征可以相互组合。
虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (20)

1.一种阵列基板，包括：衬底基板、遮光层和薄膜晶体管，其中，
所述遮光层在所述衬底基板和所述薄膜晶体管之间且包括孔；
所述薄膜晶体管包括顺次设置在所述遮光层的远离所述衬底基板一侧的有源层和钝化层，所述钝化层包括第一过孔；以及
所述遮光层的孔在所述衬底基板上的正投影完全位于所述第一过孔在所述衬底基板上的正投影之内。
2.根据权利要求1所述的阵列基板，还包括填充结构，其中，
所述填充结构设置于所述第一过孔中，且穿过所述钝化层和所述遮光层。
3.根据权利要求1或2所述的阵列基板，其中，
所述薄膜晶体管还包括设置在所述有源层和所述钝化层之间的栅极绝缘层和栅极，以及设置在所述钝化层的远离所述有源层一侧的源极和漏极；
所述第一过孔穿过所述栅极绝缘层形成；以及
所述源极和漏极经由形成在所述栅极绝缘层以及所述钝化层中的第二过孔与所述有源层接触。
4.根据权利要求3所述的阵列基板，还包括层间绝缘层、第一电容电极和第二电容电极，其中，
所述层间绝缘层设置在所述钝化层和所述源极和漏极之间；
所述第一电容电极和所述第二电容电极在垂直于所述衬底基板的方向上至少部分交叠；
所述第一电容电极设置在所述栅绝缘层和所述钝化层之间，且在形成所述栅极的第一图案化工艺中形成；以及
所述第二电容电极设置在所述钝化层和所述层间绝缘层之间，且在形成所述遮光层的孔的第二图案化工艺中形成。
5.根据权利要求3所述的阵列基板，还包括平坦化层和填充结构，其中，
所述平坦化层和所述填充结构的制作材料相同；
所述平坦化层设置在所述层间绝缘层的远离所述有源层的一侧；以及
所述填充结构设置于所述第一过孔中，且所述填充结构的在垂直于衬底基板的方向上对置的表面分别与所述平坦化层和所述衬底基板相接。
6.根据权利要求4所述的阵列基板，还包括：位于所述栅极绝缘层和所述钝化层中的第三过孔、位于所述层间绝缘层中的第四过孔以及设置在所述层间绝缘层和所述平坦化层之间的连接电极，其中，
所述第三过孔和所述第四过孔位于所述阵列基板的周边区域；
所述第三过孔在所述衬底基板上的正投影与所述第四过孔在所述衬底基板上的正投影至少部分交叠；以及
所述连接电极经由所述第四过孔和所述第三过孔与所述遮光层接触。
7.根据权利要求6所述的阵列基板，其中，
所述第三过孔在所述衬底基板上的正投影完全位于所述第四过孔在所述衬底基板上的正投影之内。
8.一种显示面板，包括如权利要求1-7任一所述的阵列基板。
9.一种显示装置，包括如权利要求1-7任一所述的阵列基板或者如权利要求8所述的显示面板。
10.一种阵列基板的制作方法，所述阵列基板包括衬底基板以及形成在所述衬底基板上的遮光层和薄膜晶体管，所述制作方法包括：
提供所述衬底基板；
在所述衬底基板上形成遮光层；以及
在所述遮光层上形成所述薄膜晶体管；
其中，在形成所述薄膜晶体管的有源层之后对所述遮光层构图以形成孔。
11.根据权利要求10所述的阵列基板的制作方法，其中，形成所述薄膜晶体管的有源层包括：
形成非晶硅层；以及
对所述非晶硅层执行退火工艺，以使得所述非晶硅层转变为多晶硅层。
12.根据权利要求10或11所述的阵列基板的制作方法，还包括：
在所述有源层上依次形成所述薄膜晶体管的栅极绝缘层、所述薄膜晶体管的栅极、所述薄膜晶体管的钝化层、以及所述薄膜晶体管的源极和漏极；
在形成所述钝化层之后且在形成所述源极和所述漏极之前，在所述栅极绝缘层和所述钝化层中形成第一过孔以暴露所述遮光层，且通过所述第一过孔对于所述遮光层构图以形成所述孔；
其中，所述源极和漏极通过形成在所述栅极绝缘层以及所述钝化层中的第二过孔与所述有源层接触。
13.根据权利要求12所述的阵列基板的制作方法，还包括：
在所述钝化层之上形成层间绝缘层，且在所述层间绝缘层之上形成所述源极和漏极；
其中，所述源极和漏极通过形成在所述栅极绝缘层、所述钝化层和所述层间绝缘层中的所述第二过孔与所述有源层接触。
14.根据权利要求13所述的阵列基板的制作方法，其中，
在形成所述层间绝缘层之前，在所述栅极绝缘层和所述钝化层形成所述第一过孔。
15.根据权利要求13所述的阵列基板的制作方法，还包括：
在所述源极和漏极之上形成平坦化层，并在形成所述平坦化层时使用形成所述平坦化层的材料填充所述第一过孔。
16.根据权利要求13所述的阵列基板的制作方法，还包括：
在形成所述薄膜晶体管的栅极时还形成第一电容电极；以及
在形成所述层间绝缘层之前，在所述钝化层之上形成第二电容电极；
其中，所述第二电容电极与所述第一电容电极在垂直于所述衬底基板的方向上至少部分交叠。
17.根据权利要求16所述的阵列基板的制作方法，其中，
在所述钝化层之上形成所述第二电容电极包括：
形成电容电极金属层；
对所述电容电极金属层构图以形成所述第二电容电极；
在对所述电容电极金属层构图的同时对所述遮光层构图以形成所述孔。
18.根据权利要求14所述的阵列基板的制作方法，还包括：
在形成所述第一过孔时还在所述栅极绝缘层和所述钝化层中形成第三过孔，以暴露位于所述阵列基板的周边区域的所述遮光层；
在形成所述第二过孔时还在所述层间绝缘层中形成第四过孔和第六过孔，以分别暴露所述第三过孔和所述第一过孔；以及
在形成所述薄膜晶体管的源极和漏极时还在所述阵列基板的周边区域形成连接电极；
其中，所述连接电极通过所述第三过孔以及所述第四过孔与所述遮光层接触。
19.根据权利要求18所述的阵列基板的制作方法，还包括：
在形成所述薄膜晶体管之前，在所述遮光层上形成缓冲层；
其中，所述第一过孔以及所述第三过孔穿过所述缓冲层形成，以暴露所述遮光层。
20.根据权利要求10或11所述的阵列基板的制作方法，还包括：
在所述衬底基板的远离所述遮光层的一侧提供成像器件；
其中，所述成像器件与所述孔在垂直于所述衬底基板的方向上至少部分交叠。
CN201810473898.2A 2018-05-17 2018-05-17 阵列基板及其制作方法、显示面板和显示装置 Active CN110504275B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201810473898.2A CN110504275B (zh) 2018-05-17 2018-05-17 阵列基板及其制作方法、显示面板和显示装置
US16/471,671 US11374030B2 (en) 2018-05-17 2018-12-14 Array substrate, manufacturing method thereof, display panel and display device
EP18887209.7A EP3796385A4 (en) 2018-05-17 2018-12-14 ARRAY SUBSTRATE, METHOD OF MANUFACTURE THEREOF, DISPLAY PANEL AND DISPLAY DEVICE
JP2019546829A JP7328148B2 (ja) 2018-05-17 2018-12-14 アレイ基板及びその製造方法、ディスプレイパネル及び表示装置
KR1020207018736A KR102409920B1 (ko) 2018-05-17 2018-12-14 어레이 기판 및 그 제조 방법, 디스플레이 패널, 및 디스플레이 디바이스
PCT/CN2018/121271 WO2019218659A1 (zh) 2018-05-17 2018-12-14 阵列基板及其制作方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810473898.2A CN110504275B (zh) 2018-05-17 2018-05-17 阵列基板及其制作方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN110504275A true CN110504275A (zh) 2019-11-26
CN110504275B CN110504275B (zh) 2021-11-12

Family

ID=68539387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810473898.2A Active CN110504275B (zh) 2018-05-17 2018-05-17 阵列基板及其制作方法、显示面板和显示装置

Country Status (6)

Country Link
US (1) US11374030B2 (zh)
EP (1) EP3796385A4 (zh)
JP (1) JP7328148B2 (zh)
KR (1) KR102409920B1 (zh)
CN (1) CN110504275B (zh)
WO (1) WO2019218659A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854140A (zh) * 2019-12-10 2020-02-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
CN111933677A (zh) * 2020-08-19 2020-11-13 云谷（固安）科技有限公司 阵列基板、显示面板及其装置
CN112086497A (zh) * 2020-09-15 2020-12-15 武汉华星光电半导体显示技术有限公司 显示装置及其制备方法
CN112331681A (zh) * 2020-11-25 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN112768497A (zh) * 2021-01-07 2021-05-07 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN113192934A (zh) * 2021-03-29 2021-07-30 合肥维信诺科技有限公司 一种阵列基板和显示面板
CN113644096A (zh) * 2021-07-22 2021-11-12 武汉天马微电子有限公司 显示面板及显示装置
CN113675252A (zh) * 2021-08-24 2021-11-19 成都京东方光电科技有限公司 显示面板、制作方法和显示装置
WO2023065433A1 (zh) * 2021-10-20 2023-04-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023230805A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板以及显示装置
WO2023230811A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板以及显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142162A (ko) * 2019-06-11 2020-12-22 삼성디스플레이 주식회사 표시 장치
US20200409420A1 (en) * 2019-06-28 2020-12-31 Semiconductor Energy Laboratory Co., Ltd. Functional panel, semiconductor device, display device, input/output device, data processing device
KR20210074447A (ko) * 2019-12-11 2021-06-22 삼성디스플레이 주식회사 표시 장치
KR20210107215A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시장치 및 이의 영상신호 처리방법
CN111653590B (zh) * 2020-05-07 2022-08-05 Oppo（重庆）智能科技有限公司 显示模组、显示屏组件以及电子设备
US11991903B2 (en) 2020-08-27 2024-05-21 Lg Display Co., Ltd. Display device
CN114520239A (zh) * 2020-11-20 2022-05-20 京东方科技集团股份有限公司 X射线平板探测器及其制作方法、探测装置、成像***
CN113299674B (zh) * 2021-05-08 2022-09-09 武汉华星光电技术有限公司 阵列基板
KR20220169516A (ko) * 2021-06-18 2022-12-28 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
CN114446169B (zh) * 2022-01-29 2023-12-05 京东方科技集团股份有限公司 显示模组、显示模组的制作方法及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336751A (zh) * 2014-06-23 2016-02-17 上海箩箕技术有限公司 光电传感器及其制造方法
WO2018059060A1 (zh) * 2016-09-30 2018-04-05 京东方科技集团股份有限公司 触控面板及显示装置
CN107994034A (zh) * 2017-12-13 2018-05-04 京东方科技集团股份有限公司 具有指纹识别功能的显示面板、开孔方法及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
KR100644619B1 (ko) 2004-07-23 2006-11-10 삼성전자주식회사 수직해상도에 따른 인쇄방법
US8368676B2 (en) 2007-05-18 2013-02-05 Sharp Kabushiki Kaisha Display device with light shield
CN102819181A (zh) * 2012-08-10 2012-12-12 京东方科技集团股份有限公司 灰阶掩膜版及利用其形成的柱状隔垫物
KR102031648B1 (ko) 2013-04-18 2019-10-15 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103855087B (zh) * 2014-02-24 2016-04-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
KR102296743B1 (ko) * 2014-07-14 2021-09-01 엘지디스플레이 주식회사 유기발광 표시장치 및 이를 제조하는 방법
CN104485338B (zh) 2014-12-15 2017-06-20 京东方科技集团股份有限公司 阵列基板及制作方法、液晶显示面板和反射式液晶显示器
US9911762B2 (en) 2015-12-03 2018-03-06 Innolux Corporation Display device
CN105867006B (zh) * 2016-03-10 2019-08-06 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN106707635A (zh) * 2017-03-20 2017-05-24 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板及液晶显示装置
CN106847872B (zh) 2017-03-24 2020-03-20 京东方科技集团股份有限公司 显示装置
CN107657231B (zh) 2017-09-27 2020-08-11 京东方科技集团股份有限公司 指纹识别传感器及其制作方法和显示装置
CN107945660A (zh) 2017-11-22 2018-04-20 广东欧珀移动通信有限公司 显示屏组件及电子设备
CN107977632B (zh) 2017-12-05 2021-02-23 京东方科技集团股份有限公司 一种阵列基板、显示装置及其纹路识别方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336751A (zh) * 2014-06-23 2016-02-17 上海箩箕技术有限公司 光电传感器及其制造方法
WO2018059060A1 (zh) * 2016-09-30 2018-04-05 京东方科技集团股份有限公司 触控面板及显示装置
CN107994034A (zh) * 2017-12-13 2018-05-04 京东方科技集团股份有限公司 具有指纹识别功能的显示面板、开孔方法及显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854140B (zh) * 2019-12-10 2022-06-03 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
CN110854140A (zh) * 2019-12-10 2020-02-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
CN111933677A (zh) * 2020-08-19 2020-11-13 云谷（固安）科技有限公司 阵列基板、显示面板及其装置
CN111933677B (zh) * 2020-08-19 2023-05-12 云谷（固安）科技有限公司 阵列基板、显示面板及其装置
CN112086497A (zh) * 2020-09-15 2020-12-15 武汉华星光电半导体显示技术有限公司 显示装置及其制备方法
CN112331681A (zh) * 2020-11-25 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN112768497A (zh) * 2021-01-07 2021-05-07 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN113192934A (zh) * 2021-03-29 2021-07-30 合肥维信诺科技有限公司 一种阵列基板和显示面板
CN113644096A (zh) * 2021-07-22 2021-11-12 武汉天马微电子有限公司 显示面板及显示装置
CN113644096B (zh) * 2021-07-22 2023-12-19 武汉天马微电子有限公司 显示面板及显示装置
CN113675252A (zh) * 2021-08-24 2021-11-19 成都京东方光电科技有限公司 显示面板、制作方法和显示装置
WO2023065433A1 (zh) * 2021-10-20 2023-04-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023230805A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板以及显示装置
WO2023230811A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板以及显示装置

Also Published As

Publication number Publication date
US11374030B2 (en) 2022-06-28
JP2021524045A (ja) 2021-09-09
KR102409920B1 (ko) 2022-06-22
JP7328148B2 (ja) 2023-08-16
EP3796385A4 (en) 2022-04-20
US20210366933A1 (en) 2021-11-25
KR20200089743A (ko) 2020-07-27
EP3796385A1 (en) 2021-03-24
CN110504275B (zh) 2021-11-12
WO2019218659A1 (zh) 2019-11-21

Similar Documents

Publication Publication Date Title
CN110504275A (zh) 阵列基板及其制作方法、显示面板和显示装置
CN109285870A (zh) 显示基板及其制备方法、显示面板
JP5364227B2 (ja) 読み取り機能付き表示装置及びそれを用いた電子機器
CN110211975A (zh) 一种阵列基板、显示面板、显示装置
CN110808272B (zh) 一种显示面板及其制备方法、显示装置
KR101920770B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN108022948A (zh) 有机发光显示装置及其制造方法
JP2003179069A (ja) 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
TWI232589B (en) Electroluminescent element, and method for fabricating the same and display apparatus
CN104009060A (zh) 显示器、制造和驱动显示器的方法以及电子设备
CN109300944B (zh) 显示面板及其制造方法、显示装置
US10312471B2 (en) Method of manufacturing display device, display device, and electronic device
US12004385B2 (en) Display substrate, display panel and display device
CN108962967B (zh) 显示面板及其制造方法、显示装置及显示控制方法
JP2015141816A (ja) 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法、電子機器
US10007114B2 (en) Electro-optical device, electronic apparatus, and manufacturing method of electro-optical device
CN110047859A (zh) 传感器及其制备方法
CN106298805A (zh) 一种显示面板及其制作方法和显示装置
JP6361181B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
CN112582438A (zh) 显示面板及其制备方法
KR100590253B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
EP4131414A1 (en) Display panel, display device, and method for manufacturing display panel
US20210098504A1 (en) Substrate and method for manufacturing the same, and display device
KR20230102609A (ko) 표시장치
JP2024082120A (ja) 半導体装置、表示装置、光電変換装置、電子機器、照明装置、移動体、ウェアラブルデバイス、および、半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant