CN110416294A - 一种高耐压低损耗超结功率器件 - Google Patents
一种高耐压低损耗超结功率器件 Download PDFInfo
- Publication number
- CN110416294A CN110416294A CN201910806274.2A CN201910806274A CN110416294A CN 110416294 A CN110416294 A CN 110416294A CN 201910806274 A CN201910806274 A CN 201910806274A CN 110416294 A CN110416294 A CN 110416294A
- Authority
- CN
- China
- Prior art keywords
- type
- pinch
- slot
- drift
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009825 accumulation Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002305 electric material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于功率半导体技术领域，具体涉及一种高耐压低损耗超结功率器件。本发明的主要特征在于：在P型漂移区上方有夹断结构，夹断结构由夹断槽以及夹断槽之间P型体接触区组成。正向导通时，夹断结构夹断中间的P型漂移区，从而抑制空穴被P型漂移区收集，提高载流子在漂移区中的存储效果；器件关断时，P型漂移区通过P型体接触区与发射极连接，作为空穴抽取路径，减小关断损耗；正向耐压时，P型漂移区通过P型体接触区与发射极接触，其电位为0，因此P型漂移区的辅助耗尽作用更好，器件的耐压更高。与传统超结IGBT器件相比，本发明的超结IGBT器件有更低的导通压降，Von‑Eoff折中更佳；与P柱浮空超结IGBT器件相比，本发明的超结IGBT器件有更高的正向耐压。
Description
技术领域
本发明属于半导体技术领域，特别是一种高耐压低损耗超结功率器件。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)是一种广泛应用的半导体功率器件。其兼具MOSFET输入阻抗高和驱动简单的优点，以及BJT器件电流密度高和导通压降低的优势。超结是N柱区和P柱区交替排列的耐压结构，它可以使N柱区与P柱区在较高的掺杂浓度情况下仍可获得较高的击穿电压。
在传统的超结IGBT中，由于N柱区和P柱区的结面积很大，从P型集电极注入到N柱区的少子空穴很容易被P柱抽走，从P阱区流入发射极，因此空穴在漂移区的存储效果比较弱，从而使得导通压降较大。
另一种改进的超结IGBT将P柱浮空，使得少子空穴无法被P柱抽走，从而使得空穴的存储效果有所提高。但是，在阻断状态下，P柱的电势会随着集电极电压的增加而增加，N柱区的电离施主杂质所发出的电力线便倾向于终止在P阱区以及栅电极，使N柱区与P阱区这个反偏PN结电场峰值增大而发生提前击穿，阻断电压严重下降。
发明内容
本发明的目的，就是针对上述问题，提出一种高耐压低损耗超结功率器件。本发明在P型耐压层上方引入夹断结构，夹断结构中夹断槽的间距设置与氧化层厚度以及P型耐压层浓度有关，通常不应太宽以确保导通状态下能将夹断槽之间的P型漂移区耗尽。在导通状态下，由于连接到栅极的夹断槽电位为15V，夹断结构可以耗尽夹断槽之间的P型漂移区，空穴无法从P型漂移区抽走，从而空穴存储效应更强，正向导通压降更低；关断时，由于栅极被置为0V，夹断槽之间P型耐压层的耗尽区减薄且不再夹断，可作为空穴的抽取路径，关断损耗因此降低；阻断状态下，连接到栅极的夹断槽电压为0V，P型漂移区通过P型体接触区与发射极相连，电势因此为0，从而使N型耐压层的电离施主发出的电力线大部分终止于P型漂移区，使得N型耐压层与P型阱区之间的峰值电场降低，正向阻断电压更大。
本发明的技术方案是：
一种超结绝缘栅双极型晶体管，包括集电极结构、漂移区、发射极结构、槽栅结构和夹断结构，其中漂移区位于集电极结构之上，发射极结构、槽栅结构和夹断结构位于漂移区之上；
所述集电结构所述集电极结构包括P型集电极层4和位于P型集电极层4上表面的N型缓冲层5；由P型集电极层4下表面引出集电极1；
所述漂移区包括N型漂移区6和P型漂移区7，所述P型漂移区7与N型漂移区6形成超结结构或半超结结构；
所述发射极结构包括位于N型漂移区上的P型阱区8，所述P型阱区8上部具有相互独立的N型发射极区10和P型体接触区91；所述N型发射极区10和P型体接触区91的共同引出端为发射极2；
所述槽栅结构由覆盖槽底和侧壁的绝缘介质111和被绝缘介质111包围的导电材料121构成；所述导电材料121的引出端为栅极3；所述槽栅结构的一侧从上到下依次与N型发射区10、P型阱区8和N型漂移区6相接触，槽栅的另一侧与P型漂移区7接触。
其特征在于，所述夹断结构位于P型漂移区7上部，由两个及两个以上的夹断槽以及夹断槽之间的P型体接触区92组成；P型体接触区92位于P型漂移区7的上部，且两侧分别与邻近的两个夹断槽接触；所述夹断槽包括绝缘介质层112以及被绝缘介质层112包围的导电材料122，所述导电材料122的引出端连接到栅极3；所述P型体接触区92的引出端连接到发射极2；
进一步的，存在用于阻挡空穴的载流子存储层13，所述载流子存储层13与P型阱区8的下表面相接触，N型漂移区6的上表面与所述载流子存储层13相接触；
进一步的，槽栅结构形成“口”字型闭合，N型发射区10与“口”字型槽栅结构的内部面完全接触，N型发射区10与P型体接触区91相接触；
进一步的，夹断结构中的夹断槽呈正交分布，P型体接触区92与正交分布的夹断槽的内部面完全接触。
本发明的有益效果为，相比于传统超结IGBT，本发明具有更低的正向导通压降；同时，相比于P柱浮空的超结IGBT，本发明具有更高的正向阻断电压。
附图说明
图1为传统半超结IGBT结构示意图；
图2为P柱浮空的半超结IGBT示意图；
图3为实施例1的结构示意图；
图4为实施例2的结构示意图；
图5为实施例3的结构示意图；
图6为实施例4的结构示意图；
图7为实施例5的结构示意图；
具体实施方式
下面结合附图和实施例对本发明进行详细的描述。
图1给出的是传统半超结IGBT结构示意图，图2给出的是P柱浮空的半超结IGBT结构示意图。半超结IGBT与超结IGBT的主要区别在于N柱区及P柱区与缓冲区之间还有一个用于承受部分外加电压的N型区。
本发明的技术适用于超结和半超结IGBT中的任何一种。
实施例1
如图3所示一种超结绝缘栅双极型晶体管，包括集电极结构、漂移区、发射极结构、槽栅结构和夹断结构，其中漂移区位于集电极结构之上，发射极结构、槽栅结构和夹断结构位于漂移区之上；
所述集电结构所述集电极结构包括P型集电极层4和位于P型集电极层4上表面的N型缓冲层5；由P型集电极层4下表面引出集电极1；
所述漂移区包括N型漂移区6和P型漂移区7，所述P型漂移区7与N型漂移区6形成超结结构或半超结结构；
所述发射极结构包括位于N型漂移区上的P型阱区8，所述P型阱区8上部具有相互独立的N型发射极区10和P型体接触区91；所述N型发射极区10和P型体接触区91的共同引出端为发射极2；
所述槽栅结构由覆盖槽底和侧壁的绝缘介质111和被绝缘介质111包围的导电材料121构成；所述导电材料121的引出端为栅极3；所述槽栅结构的一侧从上到下依次与N型发射区10、P型阱区8和N型漂移区6相接触，槽栅的另一侧与P型漂移区7接触。
其特征在于，所述夹断结构位于P型漂移区7上部，由两个及两个以上的夹断槽以及夹断槽之间的P型体接触区92组成；P型体接触区92位于P型漂移区7的上部，且两侧分别与邻近的两个夹断槽接触；所述夹断槽包括绝缘介质层112以及被绝缘介质层112包围的导电材料122，所述导电材料122的引出端连接到栅极3；所述P型体接触区92的引出端连接到发射极2；
本例的工作原理为：
通过引入位于P型漂移区上方的夹断结构，在导通状态下耗尽夹断槽之间的P型漂移区，空穴无法从P型漂移区抽走，从而空穴存储效应更强，正向导通压降更低；关断时，耗尽区减薄，P型漂移区重新与集电极相连，作为空穴的抽取路径，关断损耗因此降低；阻断状态下，P型漂移区通过P型体接触区与发射极相连，电势因此为0，可辅助耗尽N型漂移区，从而使N型漂移区与P型阱区的电场降低，正向阻断电压更大。
实施例2
如图4所示，本例与实施例1的区别在于，本例存在用于阻挡空穴的载流子存储层13，所述载流子存储层13与P型阱区8的下表面相接触，N型漂移区6的上表面与所述载流子存储层13相接触；其工作机理与实施例1相同，增加的载流子存储层进一步的阻止空穴被发射极收集，减小了正向导通压降。
实施例3
如图5所示，本例与例1和例2任意一条的区别在于，本例在夹断结构中并排有三个或者多个夹断槽以及夹断槽之间的P型体接触区92；其工作机理与实施例1或例2相同，增加的夹断结构使得空穴的抽取路径更多，关断损耗更小。
实施例4
如图6所示，本例与例3的区别在于，本例槽栅结构形成“口”字型闭合，N型发射区10与“口”字型槽栅结构的内部面完全接触，N型发射区(10)与P型体接触区91相接触；其工作机理与实施例3相同，沟道“口”字型分布极大提升沟道密度，使得器件饱和工作电流密度极大提升且沟道电流分布均匀。
实施例5
如图7所示，本例与例4的区别在于，本例夹断结构中的夹断槽呈正交分布，P型体接触区92与正交分布的夹断槽的内部面完全接触。其工作机理与实施例3相同，正交分布的夹断结构使得导通状态下耗尽效果增强，阻止空穴被发射极收集的效果更好，正向导通压降更低；夹断结构中夹断槽排列更加紧密，极大提升了关断时空穴抽取通道密度，使得关断损耗进一步减小。
Claims (4)
1.一种高耐压低损耗超结功率器件，包括集电极结构、漂移区、发射极结构、槽栅结构和夹断结构，其中漂移区位于集电极结构之上，发射极结构、槽栅结构和夹断结构位于漂移区之上；
所述集电结构包括P型集电极层(4)和位于P型集电极层(4)上表面的N型缓冲层(5)；由P型集电极层(4)下表面引出集电极(1)；
所述漂移区包括N型漂移区(6)和P型漂移区(7)，所述P型漂移区(7)与N型漂移区(6)形成超结结构或半超结结构；
所述发射极结构包括位于N型漂移区上的P型阱区(8)，所述P型阱区(8)上部具有相互独立的N型发射极区(10)和P型体接触区(91)；所述N型发射极区(10)和P型体接触区(91)的共同引出端为发射极(2)；
所述槽栅结构由覆盖槽底和侧壁的绝缘介质(111)和被绝缘介质(111)包围的导电材料(121)构成；所述导电材料(121)的引出端为栅极(3)；所述槽栅结构的一侧从上到下依次与N型发射区(10)、P型阱区(8)和N型漂移区(6)相接触，槽栅的另一侧与P型漂移区(7)接触；
其特征在于，所述夹断结构位于P型漂移区(7)上部，由至少两个夹断槽以及夹断槽之间的P型体接触区(92)组成；P型体接触区(92)位于P型漂移区(7)的上部，且P型体接触区(92)两侧分别与邻近的两个夹断槽接触；所述夹断槽包括绝缘介质层(112)以及被绝缘介质层(112)包围的导电材料(122)，所述导电材料(122)的引出端连接到栅极(3)；所述P型体接触区(92)的引出端连接到发射极(2)。
2.根据权利要求1所述的一种高耐压低损耗超结功率器件，其特征在于，还包括用于阻挡空穴的载流子存储层(13)，所述载流子存储层(13)与P型阱区(8)的下表面相接触，N型漂移区(6)的上表面与所述载流子存储层(13)相接触。
3.根据权利要求2所述的一种高耐压低损耗超结功率器件，其特征在于，槽栅结构形成“口”字型闭合，N型发射区(10)与“口”字型槽栅结构的内部面完全接触，N型发射区(10)与P型体接触区(91)相接触。
4.根据权利要求3所述的一种高耐压低损耗超结功率器件，其特征在于，夹断结构中的夹断槽呈正交分布，P型体接触区(92)与正交分布的夹断槽的内部面完全接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910806274.2A CN110416294B (zh) | 2019-08-29 | 2019-08-29 | 一种高耐压低损耗超结功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910806274.2A CN110416294B (zh) | 2019-08-29 | 2019-08-29 | 一种高耐压低损耗超结功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110416294A true CN110416294A (zh) | 2019-11-05 |
| CN110416294B CN110416294B (zh) | 2021-01-08 |
Family
ID=68369093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910806274.2A Active CN110416294B (zh) | 2019-08-29 | 2019-08-29 | 一种高耐压低损耗超结功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416294B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112652658A (zh) * | 2021-01-28 | 2021-04-13 | 四川大学 | 一种含有隔离p-top区的槽栅超结IGBT |
| CN112951900A (zh) * | 2021-03-25 | 2021-06-11 | 四川大学 | 一种含有高阻p-top区的槽栅超结IGBT |
| CN114551577A (zh) * | 2022-04-28 | 2022-05-27 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
| CN116504812A (zh) * | 2023-05-23 | 2023-07-28 | 上海陆芯电子科技有限公司 | 一种超结igbt功率器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2237319B1 (en) * | 1999-02-17 | 2015-04-08 | Hitachi Power Semiconductor Device, Ltd. | Seminconductor device and power converter using the same |
| CN108493242A (zh) * | 2018-05-31 | 2018-09-04 | 电子科技大学 | 一种优化体内电场的载流子增强型igbt器件 |
| CN109768080A (zh) * | 2019-01-23 | 2019-05-17 | 电子科技大学 | 一种具有mos控制空穴通路的igbt器件 |
-
2019
- 2019-08-29 CN CN201910806274.2A patent/CN110416294B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2237319B1 (en) * | 1999-02-17 | 2015-04-08 | Hitachi Power Semiconductor Device, Ltd. | Seminconductor device and power converter using the same |
| CN108493242A (zh) * | 2018-05-31 | 2018-09-04 | 电子科技大学 | 一种优化体内电场的载流子增强型igbt器件 |
| CN109768080A (zh) * | 2019-01-23 | 2019-05-17 | 电子科技大学 | 一种具有mos控制空穴通路的igbt器件 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112652658A (zh) * | 2021-01-28 | 2021-04-13 | 四川大学 | 一种含有隔离p-top区的槽栅超结IGBT |
| CN112652658B (zh) * | 2021-01-28 | 2022-04-12 | 四川大学 | 一种含有隔离p-top区的槽栅超结IGBT |
| CN112951900A (zh) * | 2021-03-25 | 2021-06-11 | 四川大学 | 一种含有高阻p-top区的槽栅超结IGBT |
| CN114551577A (zh) * | 2022-04-28 | 2022-05-27 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
| CN114551577B (zh) * | 2022-04-28 | 2022-07-15 | 深圳市美浦森半导体有限公司 | 一种igbt器件及其制造方法 |
| CN116504812A (zh) * | 2023-05-23 | 2023-07-28 | 上海陆芯电子科技有限公司 | 一种超结igbt功率器件 |
| CN116504812B (zh) * | 2023-05-23 | 2024-05-28 | 上海陆芯电子科技有限公司 | 一种超结igbt功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110416294B (zh) | 2021-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110416294A (zh) | 一种高耐压低损耗超结功率器件 | |
| CN108198851B (zh) | 一种具有载流子存储效应的超结igbt | |
| CN107293579B (zh) | 一种具有低导通压降的超结igbt | |
| CN102969358B (zh) | 一种横向高压功率半导体器件 | |
| CN106206705B (zh) | 一种具有双栅的rc-igbt | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| CN106505101A (zh) | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 | |
| CN112928156B (zh) | 一种浮空p柱的逆导型槽栅超结IGBT | |
| CN107195678B (zh) | 一种载流子存储增强的超结igbt | |
| CN109888007B (zh) | 具有二极管钳位载流子存储层的soi ligbt器件 | |
| CN110504308A (zh) | 一种高速低损耗的多槽栅高压功率器件 | |
| CN109449202A (zh) | 一种逆导双极型晶体管 | |
| CN106252399B (zh) | 一种逆导型igbt | |
| CN106298900A (zh) | 一种高速soi‑ligbt | |
| CN105932056B (zh) | 一种具有超结的rb-igbt | |
| CN110473917A (zh) | 一种横向igbt及其制作方法 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN109686788A (zh) | 一种具有载流子存储层的槽栅igbt器件 | |
| CN109148572A (zh) | 一种反向阻断型fs-gbt | |
| CN111180518B (zh) | 一种具有两种导电模式的超结mosfet | |
| CN105355656B (zh) | 能降低米勒电容的超结igbt器件 | |
| CN110504314A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN106684135A (zh) | 一种高可靠性的soi‑ligbt | |
| CN112928155B (zh) | 一种浮空p柱的槽栅超结IGBT | |
| CN108258041A (zh) | 一种具有载流子存储层的三栅薄soi ligbt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |