CN110364568A - Igbt器件及其形成方法 - Google Patents
Igbt器件及其形成方法 Download PDFInfo
- Publication number
- CN110364568A CN110364568A CN201810322007.3A CN201810322007A CN110364568A CN 110364568 A CN110364568 A CN 110364568A CN 201810322007 A CN201810322007 A CN 201810322007A CN 110364568 A CN110364568 A CN 110364568A
- Authority
- CN
- China
- Prior art keywords
- substrate
- field
- conductive layer
- layer
- doped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 230000000670 limiting effect Effects 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 18
- 230000002829 reductive effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 164
- 210000004027 cell Anatomy 0.000 description 25
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000009193 crawling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种IGBT器件及其形成方法。由于IGBT器件的终端区中，其场板结构是嵌入到衬底中，从而使场板结构相对于衬底表面的高度大大降低，如此有利于缩减终端区和有源区之间的高度差异，进而可改善后续的工艺中由于较大的高度差而使得制备难度较大的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种IGBT器件及其形成方法。
背景技术
绝缘栅双极晶体管(IGBT，Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身，改善了器件耐压和导通电阻相互牵制的情况，具有高电压、大电流、高频率、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点。在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间。
在IGBT器件中，通常在IGBT器件有源区的***会设置有一终端区(terminalring)，以用于对所述有源区进行保护并提高器件的横向耐压能力，避免IGBT器件发生击穿。具体的，通常会在终端区中形成场板结构，所述场板结构能够通过电容耦合效应，有效缓解局部电场强度的增加，从而可在有限的横向距离中实现电场的均匀分布，优化IGBT器件的耐压性能。
然而，目前常见的场板结构通常是形成在衬底表面上，而由于场板结构的形成，导致终端区的高度要高于有源区的高度。即，终端区和有源区之间具备较大高度差异，而这将会对后续的工艺造成不利的影响。
发明内容
本发明的目的在于提供一种IGBT器件，以解决现有的IGBT器件中其终端区和有源区之间存在较大的高度差异的问题。
为解决上述技术问题，本发明提供一种IGBT器件，包括一衬底，所述衬底中具有一有源区和一位于所述有源区***的终端区，在所述有源区中形成有多个元胞结构，在所述终端区中形成有至少一个场板结构；
其中，在所述终端区的衬底中形成有至少一个场板沟槽，所述场板结构包括第一介质层和第一导电层，所述第一介质层覆盖所述场板沟槽的侧壁和底部，所述第一导电层形成在所述第一介质层上并位于所述场板沟槽中。
可选的，在所述终端区的衬底中还形成有多个场限环，所述场限环包括第一导电类型的第一掺杂区，所述第一掺杂区从所述衬底的表面向所述衬底的内部扩展延伸，并延伸至所述场板沟槽的侧壁上。
可选的，所述场板结构还包括：
第二介质层，覆盖所述第一导电层，并且在所述第二介质层中对应所述第一导电层的位置上开设有第一贯通孔，所述第一贯通孔贯穿所述第二介质层；
第二导电层，形成在所述第二介质层上，所述第二导电层填充所述第一贯通孔以和所述第一导电层连接，所述第二贯通孔贯穿所述第二介质层。
可选的，在所述终端区的衬底中还形成有多个场限环，所述场限环包括一第一导电类型的第一掺杂区，所述第一掺杂区从所述衬底的表面向所述衬底的内部扩展延伸；所述第二介质层还覆盖所述第一掺杂区，并且在所述第二介质层中对应所述第一掺杂区的位置上开设有第二贯通孔；所述第二导电层填充所述第二贯通孔以和所述场限环连接。
可选的，在所述有源区的所述衬底中形成有多个栅极沟槽，所述元胞结构包括：
栅介质层，形成在所述栅极沟槽的底部和侧壁上；以及，
栅导电层，形成在所述栅介质层上并填充在所述栅极沟槽中。
可选的，所述元胞结构还包括阱区，所述阱区包括第一导电类型的第二掺杂区，所述第二掺杂区从所述衬底的表面向所述衬底的内部扩展延伸，并延伸至所述栅极沟槽的侧壁上。
本发明的又一目的在于提供一种IGBT器件的形成方法，包括：
提供一衬底，所述衬底中定义有一用于形成元胞结构的有源区和一位于所述有源区***的终端区；
在所述终端区的衬底中形成至少一个场板沟槽；
在所述终端区的衬底上形成第一介质层，所述第一介质层覆盖所述场板沟槽的侧壁和底部；以及，
在所述场板沟槽中形成第一导电层，所述第一导电层位于所述第一介质层上。
可选的，在形成所述场板沟槽之前还包括：在所述终端区的衬底中形成至少一个第一导电类型的第一掺杂区，所述第一掺杂区用于构成场限环；以及，在形成所述场板沟槽时，所述场板沟槽的侧壁扩展至所述第一掺杂区。
可选的，在所述终端区形成所述第一掺杂区时，还同时在所述有源区中形成一第一导电类型的第二掺杂区，所述第二掺杂区用于构成所述元胞结构的阱区。
可选的，在所述终端区的衬底中形成所述场板沟槽时，还同时在所述有源区的衬底中形成栅极沟槽。
可选的，所述场板沟槽的开口尺寸大于所述栅极沟槽的开口尺寸。
可选的，在所述终端区的衬底上形成所述第一介质层时，还同时在所述有源区的衬底上形成栅介质层，所述栅介质层覆盖所述栅极沟槽的侧壁和底部。
可选的，在所述场板沟槽中形成第一导电层时，还同时在所述场板沟槽中形成栅导电层，所述第一导电层和所述栅导电层的形成方法包括：
在所述衬底上形成一导电材料层，所述导电材料层覆盖所述衬底的表面以及覆盖所述场板沟槽的底部和侧壁，并完全填充所述栅极沟槽；
执行回刻蚀工艺，去除所述导电材料层中位于衬底表面上的部分，使位于所述有源区中剩余的导电材料层仅填充在所述栅极沟槽中，以构成所述栅导电层，以及位于所述终端区中剩余的导电材料层覆盖所述场板沟槽的侧壁，以构成所述第一导电层。
可选的，IGBT器件的形成方法还包括：
在所述终端区的衬底上形成一第二介质层，所述第二介质层覆盖所述第一导电层，并且所述第二介质层中对应所述第一导电层的位置上开设有第一贯通孔，所述第一贯通孔暴露出所述第一导电层；
在所述第二介质层上形成第二导电层，所述第二导电层填充所述第一贯通孔以和所述第一导电层连接。
可选的，在所述终端区的衬底中形成至少一个第一导电类型的第一掺杂区，所述第一掺杂区用于构成场限环；所述第二介质层覆盖所述第一掺杂区，并且在所述第二介质层中对应所述第一掺杂区的位置上开设有第二贯通孔，所述第二贯通孔暴露出所述第一掺杂区；所述第二导电层填充所述第二贯通孔以和所述场限环连。
在本发明提供的IGBT器件中，由于在终端区的衬底中形成有场板沟槽，并使场板结构延伸入场板沟槽中，具体的将第一导电层设置在场板沟槽中，即相当于使场板结构嵌入到衬底中，从而可使场板结构相对于衬底表面的高度大大降低。如此，即可有效缩减终端区和有源区之间的高度差异，降低了后续工艺的制备难度。
进一步的，在本发明提供的IGBT器件的制备方法中，可使终端区中的场板沟槽和有源区中栅极沟槽同时形成，而不需要额外的增加工艺流程即可实现场板沟槽的形成，有利于简化工艺。
附图说明
图1a为一种IGBT器件其终端区的结构示意图；
图1b为一种IGBT器件其有源区的结构示意图；
图2a为本发明一实施例中的IGBT器件的有源区和终端区的位置关系示意图；
图2b为本发明一实施例中的IGBT器件的结构示意图；
图3为本发明一实施例中的IGBT器件的形成方法的流程示意图；
图4a～4f为本发明一实施例中的IGBT器件的形成方法在其制备过程中的结构示意图。
具体实施方式
如背景技术所述，现有的IGBT器件中，由于有源区和终端区之间存在较大的高度差，从而会对后续的工艺造成不利的影响。因此，如何缩减有源区和终端区之间的高度差尤为重要。
图1a为一种IGBT器件其终端区的结构示意图，图1b为一种IGBT器件其有源区的结构示意图。结合图1a和图1b所示，IGBT器件包括一衬底1，所述衬底1中定义有一有源区20和一终端区10。
首先参考图1a所示，所述终端区10中形成有至少一个场板结构10A，所述场板结构10A例如包括依次形成在衬底1表面上的场板介质层11、第一场板12、层间介质层13和第二场板14。即，所述场板结构10A具有依次堆叠在衬底1表面上的多层叠层结构，其相对于衬底1表面的高度大约等于多层叠层结构的厚度总和。
接着参考图1b所示，在所述有源区20中形成有多个元胞结构20A。其中，所述元胞结构20A可以为平面型绝缘栅双极型晶体管，也可以为沟槽型绝缘栅双极型晶体管。当所述元胞结构20A为沟槽型绝缘栅双极型晶体管时，则所述元胞结构20A的栅极21形成在衬底1的栅极沟槽中，即元胞结构20A的栅极21嵌入到衬底1中，从而使元胞结构20A相对于衬底1的表面高度较小。
可见，终端区10中场板结构10A相对于衬底1表面的高度远远高于有源区20中的元胞结构20A相对于衬底1表面的高度，从而导致终端区10和有源区20之间存在较大的高度差异，如此，将对后续的工艺产生不利的影响，例如，导致光刻工艺的难度加剧。具体的，一方面，高度差异会导致光刻工艺中的涂布不均，形成类似“溅影”等工艺异常；另一方面，还需使光刻胶的厚度增加，以确保光刻胶能够兼顾覆盖不同高度的器件，然而较大厚度的光刻胶将进一步影响光刻精度，例如，光刻定义出的关键尺寸(CD)的精度差异以及光刻对准偏差(Overlay)等工艺控制能力下降。
为此，本发明提供了一种IGBT器件，包括：一衬底，所述衬底中具有一有源区和一位于所述有源区***的终端区，在所述有源区中形成有多个元胞结构，在所述终端区中形成有至少一个场板结构；
其中，在所述终端区的衬底中形成有至少一个场板沟槽，所述场板结构包括第一介质层和第一导电层，所述第一介质层覆盖所述场板沟槽的侧壁和底部，所述第一导电层形成在所述第一介质层上并位于所述场板沟槽中。
在本发明提供的IGBT器件中，由于终端区中的场板结构嵌入到衬底中，从而使场板结构相对于衬底表面的高度大大降低，如此有利于缩减终端区和有源区之间的高度差异。
以下结合附图和具体实施例对本发明提出的IGBT器件及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2a为本发明一实施例中的IGBT器件的有源区和终端区的位置关系示意图，图2b为本发明一实施例中的IGBT器件的结构示意图。
结合图2a和图2b所示，IGBT器件包括：衬底100，所述衬底100中具有一有源区100B和一位于所述有源区100B***的终端区100A，如图2a所示，所述终端区100A围绕在所述有源区100B的***。在所述有源区100B中形成有多个元胞结构101B，在所述终端区100A中形成有至少一个场板结构101A。此外，在所述衬底中还具有一栅极区100C，所述栅极区100C用于控制元胞结构的导通或关断。
其中，在所述终端区100A的衬底100中形成有至少一个场板沟槽120A，所述场板沟槽120A沿着有源区100B的边界围绕在所述有源区100B的***。结合图2a所示，本实施例中，具有多个所述场板沟槽120A，且多个所述场板沟槽120A往远离所述有源区100的方向以环形结构依次排布。
所述场板结构101A包括第一介质层130A和第一导电层140A。其中，第一介质层130A覆盖所述终端区100A中的所述场板沟槽120A的侧壁和底部，当然所述第一介质层130A还可进一步延伸覆盖所述衬底100的表面，以使后续形成在衬底表面上的膜层能够与衬底隔离。以及，第一导电层140A形成在所述第一介质层130A上并位于所述沟槽120A中。
可以理解的是，场板结构101A嵌入到衬底100中，因此相对于将场板结构形成在衬底表面上而言，将场板结构101A嵌入到衬底中大大降低了场板结构101A相对于衬底表面的高度位置，从而可相应的降低终端区100A的高度位置。
如图2b所示，本实施例中，场板结构101A中的第一导电层140A形成在场板沟槽120A的侧壁上。然而应当认识到，根据所形成的场板结构的具体性能，可相应地的调整第一导电层140在场板沟槽120A中的延伸尺寸，例如，可使所述第一导电层140A进一步延伸至场板沟槽120A的底部。
继续结合图2a和图2b所示，在所述终端区100A的衬底100中还形成有多个场限环，可以理解的是，所述场限环沿着有源区100B的边界围绕在所述有源区100B的***，多个所述场限环往远离所述有源区100的方向呈现环形结构依次排布。具体参考图2b所示，所述场限环包括第一导电类型的第一掺杂区110A，所述第一掺杂区110A从所述衬底100的表面向所述衬底的内部扩展延伸，并延伸至所述场板沟槽120A的侧壁上。
进一步的，所述第一导电层140A覆盖所述场板沟槽120A的侧壁，以间隔所述第一介质层130A从所述场板沟槽120A的侧壁覆盖所述场限环(相应的覆盖第一掺杂区110A)。即，本实施例中，第一导电层140A形成在场板沟槽120A的侧壁上，所述第一掺杂区110A延伸至场板沟槽120A的侧壁上，因此在平行于衬底表面的方向上，所述第一导电层140A和所述第一掺杂区110A部分空间重合，从而可使电场能够往远离有源区100B的方向在终端区100A中扩展，以实现IGBT器件的横向分压过程。
此外，所述场板结构101A还包括：
第二介质层170A，覆盖所述第一导电层140A，以隔离所述第一导电层140A，并且所述第二介质层170A中对应所述第一导电层140A的位置上开设有第一贯通孔，所述第一贯通孔贯穿所述第二介质层170A；本实施例中，所述第二介质层170A还覆盖衬底100的表面，以相应的覆盖第一掺杂区110A，并且所述第二介质层170A中对应所述第一掺杂区110A的位置上还开设有第二贯通孔，所述第二贯通孔贯穿所述第二介质层170A；
第二导电层180A，形成在所述第二介质层170A上，并且所述第二导电层180A填充所述第一贯通孔以和所述第一导电层213连接；以及，所述第二导电层180A进一步填充第二贯通孔以和所述第一掺杂区110A电性连接。即，所述第一导电层140A和场限环的第一掺杂区110A均与所述第二导电层180A电性连接，从而在实现IGBT器件的分压过程时，可使第一导电层140A和第二导电层180A为等电位状态。
接着参考图2b所示，本实施例中，多个元胞结构101B例如呈阵列式排布在有源区100B中，以及所述元胞结构101B为沟槽型绝缘栅双极性型晶体管，即所述元胞结构101B的栅极嵌入到衬底100中。具体的，在所述有源区100B的衬底中形成有栅极沟槽，元胞结构101B的栅极中其栅介质层130B形成在所述栅极沟槽的侧壁和底部上，栅导电层140B形成在所述栅介质层130B上并填充在所述栅极沟槽中。
进一步的，所述元胞结构101B还包括阱区，所述阱区由第一导电类型的第二掺杂区110B构成。所述第二掺杂区110B从所述衬底的表面往衬底的内部扩散延伸，并且所述第二掺杂区110B还进一步延伸至所述栅极沟槽的侧壁上，从而使栅介质层130B和栅导电层140B在平行于衬底表面的方向上与阱区至少部分空间重叠。
此外，所述元胞结构101B还包括一发射极区150B和一源区160B，所述发射极区150B和所述源区160B均形成在所述阱区的第二掺杂区110B中，其中所述源区160B位于所述栅极的侧边上。
图3为本发明一实施例中的IGBT器件的形成方法的流程示意图，图4a～4f为本发明一实施例中的IGBT器件的形成方法在其制备过程中的结构示意图。以下结合附图对本实施例中的IGBT器件的形成方法进行详细说明。
在步骤S110中，具体参考图4a所示，提供一衬底100，所述衬底100中定义有一用于形成元胞结构的有源区100B和一位于所述有源区100B***的终端区100A。
具体的，所述衬底100例如可以为第一导电类型的衬底，其中所述有源区100B的衬底中掺杂有第一导电类型的离子区，所述第一导电类型的离子区可用于构成所形成的元胞结构的基区。本实施例中，所述第一导电类型为N型，即后续所形成的元胞结构中其基区为N型。
进一步的，所述终端区100A的衬底中形成有至少一个第一掺杂区110A，所述第一掺杂区110A用于构成场限环；以及，所述有源区100B的衬底中还形成有多个第二掺杂区110B，所述第二掺杂区110B用于构成所形成的元胞结构的阱区。
优选的方案中，终端区100A中的第一掺杂区110A和有源区100B中的第二掺杂区110B在同一工艺步骤中形成，具体可参考图4a所示。
首选，在所述衬底100上形成一第一掩膜层210，所述第一掩膜层210同时形成在有源区100B和终端区100A中。其中，所述第一掩膜层210中开设有多个开口，部分开口对应后续需形成的第二掺杂区而暴露出有源区100B中的衬底，另一部分开口对应后续需形成的第一掺杂区而暴露出终端区100A的衬底。
接着，利用离子注入工艺，分别在有源区100B中形成第二掺杂区110B，以及在终端区100A中形成第一掺杂区110A。在形成所述第一掺杂区110A和第二掺杂区110B之后，即可去除所述第一掩膜层210。
此外，可选的方案中，在执行离子注入工艺之后，还包括执行热退火工艺，以激活注入的离子并驱使注入的离子扩散而形成分布均匀的掺杂区。
在步骤S120中，具体参考图4b所示，在所述终端区100A的衬底100中形成至少一个场板沟槽120A。通过形成所述场板沟槽120A，以实现后续所形成的场板结构能够嵌入到衬底100中。
本实施例中，在有源区100B中所形成的元胞结构为沟槽型绝缘栅双极性型晶体管，即，元胞结构的栅极形成在衬底的栅极沟槽中。
优选的方案中，在终端区100A中形成场板沟槽120A的过程中，还同时在有源区100B中形成栅极沟槽120B。或者也可以理解为，在形成栅极沟槽120B的同时，在终端区中同时形成场板沟槽120A，即，可利用栅极沟槽120B的形成工艺同时形成场板沟槽120A，可见，在形成场板沟槽120A时并不会对原来的形成工艺造成影响，不需要再额外的增加工艺步骤。
结合图4b所示，所述栅极沟槽120B和所述场板沟槽120A的形成方法例如为：
第一步骤，所述衬底100上形成一第二掩膜层220，所述第二掩膜层220同时形成在有源区100B和终端区100A中；其中，所述第二掩膜层220中开设有多个开口，部分开口对应后续需形成的栅极沟槽而暴露出有源区100B的衬底，另一部分开口对应后续需形成的场板沟槽而暴露出终端区100A的衬底；
进一步的，第二掩膜层220中对应在有源区100B中的开口，其暴露出部分第二掺杂区110B的边界，并往远离所述第二掺杂区110B的方向扩展以暴露出非对应第二掺杂区的衬底；以及，第二掩膜层220中对应在终端区100A中的开口，其暴露出部分第一掺杂区110A的边界，并往远离所述第一掺杂区110A的方向扩展以暴露出非对应第一掺杂区的衬底；
第二步骤，以所述第二掩膜层220为掩膜刻蚀所述衬底100，以分别在有源区100B中形成栅极沟槽120B，以及在终端区100A中形成场板沟槽120A。相应的，所形成的栅极沟槽120B的侧壁扩展至所述第二掺杂区110B，以使所述栅极沟槽120B和所述第二掺杂区110B在平行于衬底表面的方向上至少部分空间重叠，如此一来，后续填充在栅极沟槽中120A的栅极与由第二掺杂区110B构成的阱区，两者也相应的在平行于衬底表面的方向上至少部分空间重叠。以及，所形成的场板沟槽120A的侧壁扩展至所述第一掺杂区110A，以使所述场板沟槽120A和所述第一掺杂区110A在平行于衬底表面的方向上至少部分空间重叠。
在形成所述栅极沟槽120B和所述场板沟槽120A之后，即可去除所述第二掩膜层220。
此外，所述场板沟槽120A的开口尺寸可进一步大于所述栅极沟槽120B的尺寸。即，场板沟槽120A具备较大的开口尺寸，因此可为后续需形成的场板结构提供一较大的形成空间，从而在需要对场板结构的尺寸进行调整时，能够具备较大的调节灵敏度。
在步骤S130中，具体参考图4c所示，在所述终端区100A的衬底100上形成第一介质层130A，所述第一介质层130A覆盖所述场板沟槽120A的底部和侧壁。当然，所述第一介质层130A还可进一步覆盖所述衬底100的表面。
优选的方案中，当在终端区100A中形成第一介质层130A的同时，还在有源区100B中形成栅介质层130B，所述栅介质层130B覆盖所述栅极沟槽120B的底部和侧壁，当然还可进一步延伸覆盖所述衬底的表面。所述第一介质层130A和所述栅介质层130B的材料例如可以为氧化硅等。
此外，所述第一介质层130A和所述栅介质层130B可通过热氧化工艺形成。具体的，可利用同一道热氧化工艺，同时在终端区100A中形成第一介质层130A和在有源区100B中形成栅介质层130B。
在步骤S140中，具体参考图4d所示，在所述场板沟槽120A中形成第一导电层140A，所述第一导电层140A位于所述第一介质层130A上。本实施例中，所形成的第一导电层140A仅位于场板沟槽120A中，以使后续所构成的场板结构嵌入到衬底100中，由此即可有效降低场板结构相对于衬底表面的高度，相应的减小了整个终端区的高度。
本实施例中，所述第一导电层140A覆盖所述场板沟槽120A的侧壁。当然，在其他实施例中，还可根据实际需要调整第一导电层140A的尺寸，例如可使第一导电层140A进一步覆盖所述场板沟槽120A的底部，以增加第一导电层140A的尺寸。因此，通过使场板沟槽120A具备较大的开口尺寸，有利于控制和调整第一导电层140A的尺寸等。
进一步的，在该步骤中还包括在有源区100B中形成栅导电层140B，所述栅导电层140B填充在所述栅极沟槽中，所述栅介质层130B和所述栅导电层140B用于构成元胞结构的栅极。其中，所述第一导电层140A和所述栅导电层140B可采用相同的材质形成，例如可均包括多晶硅等。
优选的方案中，所述第一导电层140A和栅导电层140B也可在同一工艺步骤中形成。例如可包括如下步骤。
步骤一，在衬底100上形成导电材料层，所述导电材料层覆盖所述衬底100表面以及覆盖所述场板沟槽120A的底部和侧壁，并完全填充所述栅极沟槽。需说明的是，本实施例中，场板沟槽120A的开口尺寸大于栅极沟槽的开口尺寸，因此导电材料层能够完全填充栅极沟槽，并且仅覆盖场板沟槽120A的底部和侧壁而不会完全填充所述场板沟槽120A。
步骤二，对所述导电材料层执行回刻蚀工艺，以去除导电材料层中位于衬底表面上的部分。即，此时有源区100B中剩余的导电材料层仅填充在栅极沟槽中，用于构成栅导电层140B；而终端区100A中，位于衬底100表面和场板沟槽120A底部的导电材料层被去除，而位于场板沟槽120A侧壁上的导电材料层被保留，用于构成第一导电层140A。
此外，具体参考图4e所示，在形成所述栅导电层之后，即可在所述有源区100B的衬底中形成第一导电类型的发射极区150B和第二导电类型的源区160B，所述发射极区150B和所述源区160B均形成在所述阱区(第二掺杂区110B)中，并且所述源区160B位于所述栅极的侧边。
本实施例中，第一导电类型的第二掺杂区110B为N型，第一导电类型的发射极区150B也为N型，以及第二导电类型的源区160B为P型。其中，所述发射极区150B的掺杂浓度大于所述第二掺杂区110B的掺杂浓度。
可选的，在该步骤中还可包括去除栅介质层中位于衬底表面上的部分，并暴露栅介质层130B中位于栅极沟槽中的部分。
在步骤S150中，具体参考图4f所示，在终端区100A的衬底上依次形成第二介质层170A和第二导电层180A。即，本实施例中，所形成的场板结构101A为多级场板结构。
其中，所述第二介质层170A覆盖所述第一导电层140A，并且所述第二介质层170A中对应所述第一导电层140A的位置上开设有第一贯通孔。以及，所述第二导电层180A填充所述第一贯通孔以和所述第一导电层140A连接。
继续参考图4f所示，本实施例中，在所述终端区100A的衬底中形成多个第一导电类型的第一掺杂区110A，所述第一掺杂区110A用于构成场限环。所述第二介质层170A相应的覆盖所述第一掺杂区110A，以对所述第一掺杂区110A进行隔离保护。并且，在所述第二介质层170A中对应所述第一掺杂区110A的位置上开设有第二贯通孔，所述第二导电层180A进一步填充所述第二贯通孔以和所述场限环连接。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (15)
1.一种IGBT器件，其特征在于，包括一衬底，所述衬底中具有一有源区和一位于所述有源区***的终端区，在所述有源区中形成有多个元胞结构，在所述终端区中形成有至少一个场板结构；
其中，在所述终端区的衬底中形成有至少一个场板沟槽，所述场板结构包括第一介质层和第一导电层，所述第一介质层覆盖所述场板沟槽的侧壁和底部，所述第一导电层形成在所述第一介质层上并位于所述场板沟槽中。
2.如权利要求1所述的IGBT器件，其特征在于，在所述终端区的衬底中还形成有多个场限环，所述场限环包括第一导电类型的第一掺杂区，所述第一掺杂区从所述衬底的表面向所述衬底的内部扩展延伸，并延伸至所述场板沟槽的侧壁上。
3.如权利要求1所述的IGBT器件，其特征在于，所述场板结构还包括：
第二介质层，覆盖所述第一导电层，并且所述第二介质层中对应所述第一导电层的位置上开设有第一贯通孔，所述第一贯通孔贯穿所述第二介质层；以及，
第二导电层，形成在所述第二介质层上，所述第二导电层填充所述第一贯通孔以和所述第一导电层连接。
4.如权利要求3所述的IGBT器件，其特征在于，在所述终端区的衬底中还形成有多个场限环，所述场限环包括一第一导电类型的第一掺杂区，所述第一掺杂区从所述衬底的表面向所述衬底的内部扩展延伸；所述第二介质层还覆盖所述第一掺杂区，并且在所述第二介质层中对应所述第一掺杂区的位置上开设有第二贯通孔，所述第二贯通孔贯穿所述第二介质层；所述第二导电层填充所述第二贯通孔以和所述场限环连接。
5.如权利要求1所述的IGBT器件，其特征在于，在所述有源区的所述衬底中形成有多个栅极沟槽，所述元胞结构包括：
栅介质层，形成在所述栅极沟槽的底部和侧壁上；以及，
栅导电层，形成在所述栅介质层上并填充在所述栅极沟槽中。
6.如权利要求5所述的IGBT器件，其特征在于，所述元胞结构还包括阱区，所述阱区包括第一导电类型的第二掺杂区，所述第二掺杂区从所述衬底的表面向所述衬底的内部扩展延伸，并延伸至所述栅极沟槽的侧壁上。
7.一种IGBT器件的形成方法，其特征在于，包括：
提供一衬底，所述衬底中定义有一用于形成元胞结构的有源区和一位于所述有源区***的终端区；
在所述终端区的衬底中形成至少一个场板沟槽；
在所述终端区的衬底上形成第一介质层，所述第一介质层覆盖所述场板沟槽的侧壁和底部；以及，
在所述场板沟槽中形成第一导电层，所述第一导电层位于所述第一介质层上。
8.如权利要求7所述的IGBT器件的形成方法，其特征在于，在形成所述场板沟槽之前还包括：在所述终端区的衬底中形成至少一个第一导电类型的第一掺杂区，所述第一掺杂区用于构成场限环；以及，在形成所述场板沟槽时，所述场板沟槽的侧壁扩展至所述第一掺杂区。
9.如权利要求8所述的IGBT器件的形成方法，其特征在于，在所述终端区形成所述第一掺杂区时，还同时在所述有源区中形成一第一导电类型的第二掺杂区，所述第二掺杂区用于构成所述元胞结构的阱区。
10.如权利要求7所述的IGBT器件的形成方法，其特征在于，在所述终端区的衬底中形成所述场板沟槽时，还同时在所述有源区的衬底中形成栅极沟槽。
11.如权利要求10所述的IGBT器件的形成方法，其特征在于，所述场板沟槽的开口尺寸大于所述栅极沟槽的开口尺寸。
12.如权利要求10所述的IGBT器件的形成方法，其特征在于，在所述终端区的衬底上形成所述第一介质层时，还同时在所述有源区的衬底上形成栅介质层，所述栅介质层覆盖所述栅极沟槽的侧壁和底部。
13.如权利要求10所述的IGBT器件的形成方法，其特征在于，在所述场板沟槽中形成第一导电层时，还同时在所述场板沟槽中形成栅导电层，所述第一导电层和所述栅导电层的形成方法包括：
在所述衬底上形成一导电材料层，所述导电材料层覆盖所述衬底的表面以及覆盖所述场板沟槽的底部和侧壁，并填充所述栅极沟槽；
执行回刻蚀工艺，去除所述导电材料层中位于衬底表面上的部分，使位于所述有源区中剩余的导电材料层仅填充在所述栅极沟槽中，以构成所述栅导电层，以及位于所述终端区中剩余的导电材料层覆盖所述场板沟槽的侧壁，以构成所述第一导电层。
14.如权利要求7所述的IGBT器件的形成方法，其特征在于，还包括：
在所述终端区的衬底上形成一第二介质层，所述第二介质层覆盖所述第一导电层，并且所述第二介质层中开设有第一贯通孔，所述第一贯通孔暴露出所述第一导电层；
在所述第二介质层上形成第二导电层，所述第二导电层填充所述第一贯通孔以和所述第一导电层连接。
15.如权利要求14所述的IGBT器件的形成方法，其特征在于，在所述终端区的衬底中形成至少一个第一导电类型的第一掺杂区，所述第一掺杂区用于构成场限环；所述第二介质层覆盖所述第一掺杂区，并且所述第二介质层中还开设有第二贯通孔，所述第二贯通孔暴露出所述第一掺杂区；所述第二导电层填充所述第二贯通孔以和所述场限环连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810322007.3A CN110364568B (zh) | 2018-04-11 | 2018-04-11 | Igbt器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810322007.3A CN110364568B (zh) | 2018-04-11 | 2018-04-11 | Igbt器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110364568A true CN110364568A (zh) | 2019-10-22 |
| CN110364568B CN110364568B (zh) | 2024-02-02 |
Family
ID=68214542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810322007.3A Active CN110364568B (zh) | 2018-04-11 | 2018-04-11 | Igbt器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110364568B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021114735A1 (zh) * | 2019-12-12 | 2021-06-17 | 珠海格力电器股份有限公司 | 一种终端结构、其制作方法及电子器件 |
| CN113889407A (zh) * | 2021-09-27 | 2022-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型igbt器件的制作方法、沟槽型igbt器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101395719A (zh) * | 2005-12-22 | 2009-03-25 | 飞兆半导体公司 | 用于功率器件的沟道场板末端 |
| CN102832234A (zh) * | 2012-09-10 | 2012-12-19 | 张家港凯思半导体有限公司 | 一种沟槽型半导体功率器件及其制造方法和终端保护结构 |
| US20130168761A1 (en) * | 2011-12-30 | 2013-07-04 | Feei Cherng Enterprise Co., Ltd. | Semiconductor power device having improved termination structure for mask saving |
| CN105679667A (zh) * | 2016-03-09 | 2016-06-15 | 上海道之科技有限公司 | 一种沟槽igbt器件的终端结构制造方法 |
-
2018
- 2018-04-11 CN CN201810322007.3A patent/CN110364568B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101395719A (zh) * | 2005-12-22 | 2009-03-25 | 飞兆半导体公司 | 用于功率器件的沟道场板末端 |
| US20130168761A1 (en) * | 2011-12-30 | 2013-07-04 | Feei Cherng Enterprise Co., Ltd. | Semiconductor power device having improved termination structure for mask saving |
| CN102832234A (zh) * | 2012-09-10 | 2012-12-19 | 张家港凯思半导体有限公司 | 一种沟槽型半导体功率器件及其制造方法和终端保护结构 |
| CN105679667A (zh) * | 2016-03-09 | 2016-06-15 | 上海道之科技有限公司 | 一种沟槽igbt器件的终端结构制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021114735A1 (zh) * | 2019-12-12 | 2021-06-17 | 珠海格力电器股份有限公司 | 一种终端结构、其制作方法及电子器件 |
| CN112993006A (zh) * | 2019-12-12 | 2021-06-18 | 珠海格力电器股份有限公司 | 一种终端结构、其制作方法及电子器件 |
| CN113889407A (zh) * | 2021-09-27 | 2022-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型igbt器件的制作方法、沟槽型igbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110364568B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3979306A1 (en) | Semiconductor device having stepped multi-stack transistor structure | |
| JP5379045B2 (ja) | トレンチ金属酸化膜半導体素子 | |
| US6885061B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US6396102B1 (en) | Field coupled power MOSFET bus architecture using trench technology | |
| JP5285874B2 (ja) | 半導体装置の製造方法 | |
| JP2003258254A (ja) | 絶縁ゲート型半導体装置及びゲート配線構造の製造方法 | |
| US10325867B2 (en) | Semiconductor device and radio frequency module formed on high resistivity substrate | |
| CN110364568A (zh) | Igbt器件及其形成方法 | |
| WO2022095834A1 (zh) | 介质共用的电阻场板场效应mos器件及其制备方法 | |
| US20130069143A1 (en) | Trench type power transistor device and method of fabricating the same | |
| US20230124023A1 (en) | Shield gate trench mosfet device and method for manufacturing the same | |
| TWI414070B (zh) | 半導體功率元件 | |
| KR20040002204A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN109994551B (zh) | 高压mos器件 | |
| JP2023537095A (ja) | ハイブリッドゲート電界効果トランジスタ、ハイブリッドゲート電界効果トランジスタを製造する方法、及びスイッチ回路 | |
| CN210866185U (zh) | 一种半导体终端结构及半导体结构 | |
| JP5876008B2 (ja) | 半導体装置 | |
| CN117276349B (zh) | 抗辐射动态阈值调制半导体器件、工艺、电路及芯片 | |
| US20240170572A1 (en) | Hv device and method for manufacturing same | |
| TWI843211B (zh) | 電晶體結構和其形成方法 | |
| JP2004228553A (ja) | 絶縁ゲート型半導体素子及びその製造方法 | |
| CN111326581B (zh) | 栅驱动集成电路及其形成方法 | |
| KR102119483B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| CN115842045A (zh) | 一种功率集成电路及其制备方法 | |
| CN117438463A (zh) | 一种适用于并联应用的集成sbd二极管的vdmosfet及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |