CN110364524A - 电极结构、半导体结构和电极结构的制造方法 - Google Patents

电极结构、半导体结构和电极结构的制造方法 Download PDF

Info

Publication number
CN110364524A
CN110364524A CN201910752870.7A CN201910752870A CN110364524A CN 110364524 A CN110364524 A CN 110364524A CN 201910752870 A CN201910752870 A CN 201910752870A CN 110364524 A CN110364524 A CN 110364524A
Authority
CN
China
Prior art keywords
electrode structure
contact zone
semiconductor
groove
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910752870.7A
Other languages
English (en)
Other versions
CN110364524B (zh
Inventor
杜益成
王猛
喻慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd
Original Assignee
Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd filed Critical Silicon Lijie Semiconductor Technology (hangzhou) Co Ltd
Publication of CN110364524A publication Critical patent/CN110364524A/zh
Application granted granted Critical
Publication of CN110364524B publication Critical patent/CN110364524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种电极结构，半导体结构以及电极结构的制造方法，所述电极结构包括半导体基底；由所述半导体基底上表面延伸至所述半导体基底内部的沟槽；由所述半导体基底的上表面延伸至所述半导体基底内部的接触区,以及填充在沟槽内部的填充材料，其中，所述接触区与所述沟槽外侧壁相接触。本发明的电极结构用于吸收半导体中电子/空穴，以防止半导体中的寄生结构导通。另外，所述电极结构的面积较小，降低了制造成本。

Description

电极结构、半导体结构和电极结构的制造方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种电极结构、半导体结构和电极结构的制造方法。
背景技术
诸如电机等驱动芯片的内部，往往都会存在多个半桥电路，两个半桥电路之间会连接有感性负载。如图1所示，其为现有的电机驱动芯片的局部结构示意，该驱动芯片的多个半桥电路中的其中一个半桥电路的高压侧HS MOSFET通过电感L与另一个半桥电路的低压侧LS MOSFET相连，其中，在图1中，高压侧HS MOSFET与低压侧LS MOSFET均位于N型阱区Nwell，二者均包括位于阱区Nwell中的P型体区Pbody、位于Pbody中的源极区N+和体接触区P+、栅介质层(图1中未标记)、位于栅介质层上的栅极导体Poly以漏极区N+，高压侧HSMOSFET的漏电极D接输入电压VIN，源电极S与衬底电极相连的节点通过电感L与低压侧LSMOSFET的漏电极D相连，低压侧LS MOSFET的衬底电极相连的节点接参考地电压GND。在图1所示的驱动芯片正常工作时，两路半桥电路会通过中间的电感L来实现正向MOSFET的导通和反向体二极管的续流过程。其中，在反向体二极管的续流过程中，高压侧HS MOSFET和低压侧LS MOSFET之间寄生的PNPN结构处于正向偏置状态，并伴随着PNP(Pbody-Nwell-Psub)的导通，以及伴随着NPN(Nwell-Psub-Nwell)的导通，当高压侧PNP的集电极电流(也可表述为空穴载流子)到达低压侧并作为低压侧NPN的基极电流且促进低压侧的Nwell向Psub注入电子的时候，当低侧NPN的集电极电流(也可以表述为电子载流子)到达高压侧的Nwell并作为高压侧PNP的基极电流的时候，就会导致PNPN晶闸管开启并导致驱动芯片内部电流不受控而坏死。
对于上述驱动芯片存在的问题，常规的解决方案是在高压侧HS MOSFET和低压侧LS MOSFET之间设置隔离区ISO，并在隔离区ISO形成如图1所示的P型隔离环Pring和N型隔离环Nring，以分别N型隔离环用于吸收高压侧注入的空穴载流子，P型隔离环Pring用于吸收低压侧注入的电子载流子，但这往往需要耗费非常大的面积，才可以保证芯片在额定电压额定电流下不触发内部正偏的PNPN晶闸管开启。
发明内容
有鉴于此，本发明提供一种电极结构、半导体结构和电极结构的制造方法，以减小电极结构的面积，并可确保驱动芯片在额定电压额定电流下不触发内部晶闸管的开启。
根据本发明的第一方面，提供一种电极结构，包括：半导体基底；由所述半导体基底的上表面延伸至所述半导体基底内部的沟槽；由所述半导体基底的上表面延伸至所述半导体基底内部的接触区,以及填充在沟槽内部的填充材料，其中，所述接触区与所述沟槽外侧壁相接触。
优选地，所述沟槽为顶部宽度大于底部宽度的梯形沟槽。
优选地，还包括，位于所述沟槽侧壁外和底部下方的掺杂层，其中，所述掺杂层的掺杂类型和所述接触区的掺杂类型相同。
优选地，还包括，位于所述沟槽两侧的阱区，其中，所述接触区位于所述阱区中，所述阱区与所述接触区的掺杂类型相同。
优选地，所述接触区通过连接端子连接预定的电位。
优选地，当所述接触区为不同的掺杂类型时，其连接的电位不同。
优选地，所述接触区的掺杂类型为N型时连接的电位高于所述接触区的掺杂类型为P型时连接的电位。
优选地，当所述接触区的掺杂类型为P型时，所述接触区连接至GND电位。
优选地，所述填充材料为氧化物，或未掺杂的多晶材料或硼酸玻璃。
优选地，所述填充材料为金属或掺杂的多晶材料。
根据本发明的第二方面，提供一种电极结构的制作方法，包括：提供一半导体基底；以所述半导体基底的上表面作为蚀刻起点蚀刻所述半导体基底，以形成由所述半导体基底上表面延伸至所述半导体基底内部的沟槽；采用填充材料填充所述沟槽；以及在所述沟槽的侧壁外形成由所述半导体基底的上表面延伸至所述半导体基底内部的接触区，其中，所述接触区与所述沟槽外侧壁相接触。
优选地，所述沟槽为顶部宽度大于底部宽度的梯形沟槽。
优选地，在所述沟槽形成之后，还包括通过离子注入在所述沟槽侧壁外和底部下方形成掺杂层，其中，所述掺杂层的掺杂类型和所述接触区的掺杂类型相同。
优选地，在形成所述接触区之前，还包括在所述沟槽两侧形成阱区，其中，所述接触区位于所述阱区中，所述阱区与所述接触区的掺杂类型相同。
优选地，还包括形成与所述接触区连接预定电位的连接端子。
优选地，当所述接触区为不同的掺杂类型时，其连接的电位不同。
优选地，所述填充材料为氧化物，或未掺杂的多晶材料或硼酸玻璃。
优选地，所述填充材料为金属或掺杂的多晶材料。
根据本发明的第三方面，提供一种半导体结构，包括：位于所述半导体基底第一区域的第一MOS晶体管；位于所述半导体基底第二区域的第二MOS晶体管；以及上述任一所述的电极结构，其中，所述电极结构位于所述第一MOS晶体管和所述第二MOS晶体管之间，用于吸收所述第一MOS晶体管和所述第二MOS晶体管之间流动的载流子，以避免第一MOS晶体管和所述第二MOS晶体管之间的寄生结构导通。
优选地，第一MOS晶体管和所述第二MOS晶体管都为N型MOS晶体管。
优选地，所述第一MOS晶体管位于源极区域中的P型体区，所述第一MOS晶体管的第一N型阱区和半导体基底构成寄生的PNP晶体管，所述第一阱区、所述半导体基底以及所述第二MOS晶体管中的N型区域构成寄生的NPN晶体管，所述N型区域与所述半导体基底相邻，当所述PNP晶体管导通时，第一载流子由经所述PNP晶体管向所述第二区域方向流动，当所述NPN晶体管导通时，第二载流子由经所述NPN晶体管向所述第一区域方向流动。
优选地，所述电极结构在衬底中的延伸深度不大于所述第一MOS晶体管在衬底中的深度。
优选地，所述电极结构在衬底中的延伸深度不大于所述第二MOS晶体管在衬底中的深度。
优选地，所述电极结构吸收由经所述PNP晶体管向所述第二区域方向流动的第一载流子，以及吸收由经所述NPN晶体管向所述第一区域方向流动的第二载流子。
由上可见，本发明提供的电极结构包括半导体基底；由所述半导体基底上表面延伸至所述半导体基底内部的沟槽；由所述半导体基底的上表面延伸至所述半导体基底内部的接触区,以及填充在沟槽内部的填充材料，其中，所述电极结构中的沟槽结构为梯形沟槽，因此沟槽的深度可以设置的很深；所述接触区与所述沟槽外侧壁相接触，当给沟槽两侧的接触区连接一定的电位时，所述掺杂区形成一个等电位，深入至半导体内部，以作为电子/空穴的吸收源，防止半导体中的寄生结构导通。另外，所述电极结构的面积较小，降低了制造成本。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1现有的电机驱动芯片的局部结构示意图；
图2为依据本发明实施例一的电极结构剖面图；
图3为依据本发明实施例二的电极结构剖面图；
图4为依据本发明实施例一的半导体结构剖面图；
图5为依据本发明实施例二的半导体结构剖面图；
图6为依据本发明实施例三的半导体结构剖面图；
图7为依据本发明实施例四的半导体结构剖面图；
图8a-图8d为所述制造方法中形成所述电极结构的一个实施例中各个步骤形成的结构图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明提供了一种电极结构，包括半导体基底；由所述半导体基底上表面延伸至所述半导体基底内部的沟槽；由所述半导体基底的上表面延伸至所述半导体基底内部的接触区,以及填充在沟槽内部的填充材料，其中，所述接触区与所述沟槽两侧相接触。进一步地，图2和图3分别示出了依据本发明各实施例的电极结构剖面图，下面将结合图2和图3进一步描述本发明提供的电极结构。
具体地，如图2所示，所述电极结构包括半导体基底200，由所述半导体基底上表面延伸至所述半导体基底内的沟槽201，位于所述沟槽201的侧壁外和底部下方的掺杂层202，以及填充在所述沟槽201的填充材料203，其中，所述沟槽为顶部宽度大于底部宽度的梯形沟槽，所述填充材料为氧化物，或未掺杂的多晶材料或硼酸玻璃等传统BCD工艺中有的物质。进一步地，所述电极结构还包括与沟槽外侧壁相邻的阱区204和接触区205，具体地，阱区204和接触区205与所述掺杂层202接触，所述接触区205位于所述阱区204中。其中，所述接触区通过连接端子206连接一定的电位，所述掺杂层202，阱区204以及接触区205的掺杂类型相同。在本实施例中，所述掺杂层202，阱区204以及接触区205的掺杂类型为P型，则接触区连接的电位较低，具体地，本实施例中的接触区连接至GND端。
在本实施例中，所述半导体基底为P型，所述阱区204可以省略，但在其他实施例中，若所述半导体基底为N型时，所述阱区用于保护所述接触区，以防接触区与衬底之间发生击穿，使得所述接触区的接触更好。
本实施例中的电极结构作为电子/空穴的吸收源，主要作用是复合电子，吸收空穴，防止半导体基底中的寄生结构导通。
如图3所示为本发明的第二实施例的电极结构，其与图2所示的电极结构的区别仅在于掺杂层，阱区以及接触区的掺杂类型不同，其他结构都基本相同，在此不再赘述。在本实施例中，掺杂层302，阱区304以及接触区305的掺杂类型为N型，则通过连接端子306与所述接触区305连接的电位为高电位，其中当接触区的掺杂类型为N型时，接触区连接的电位高于接触区的掺杂类型为P型时连接的电位。
在本实施例中，所述半导体基底为N型，所述阱区用于保护所述接触区，以防接触区与衬底之间发生击穿，使得所述接触区的接触更好。另外，为了使得掺杂区与半导体基底之间的耐压更大，可以通过多次离子注入，延长退火时间等使得掺杂区的扩散的面积更大，使得掺杂区的掺杂较轻且面积较大。
本实施例中的电极结构作为电子/空穴的吸收源，主要作用是复合空穴，吸收电子，防止半导体基底中的寄生结构导通。
本发明提供的电极结构中的沟槽结构优选为梯形沟槽，因此沟槽的深度可以很深，并且在沟槽的侧壁和底部形成掺杂区，通过退火使其具有一定耐压能力，当给沟槽两侧的接触区连接一定的电位时，所述掺杂区形成一个等电位，深入至半导体内部，以作为电子/空穴的吸收源。另外，所述电极结构的面积较小，降低了成本。
在其他的实施例中，针对不同的应用，可调整电极结构的深度，即沟槽的深度。其中，沟槽的深度可以根据所述半导体结构的所需要承受的电压和电流来决定，所述电压和电流越大，沟槽的深度也需要越大。
需要注意的是，所述电极结构中的填充材料也可为金属或者掺杂的多晶硅，当接触区连接预定的电位时，沟槽中的填充材料也会带电，形成一个等电体，此时位于沟槽侧壁外和底部下方的掺杂区就可以省略不要，沟槽也可选择为垂直的沟槽结构。
根据本发明的另一方面，本发明还提出一种半导体结构，所述半导体结构主要包括半导体衬底和位于所述半导体衬底的隔离区域中的电极结构，其中，所述半导体衬底还具有第一区域和第二区域，所述隔离区域位于所述第一区域和第二区域之间，所述电极结构用于复合由所述第一区域向所述第二区域方向流动的第一载流子，且用于抽取由所述第二区域向所述第一区域方向流动的第二载流子。所述电极结构与连接端子电连接，所述连接端子接收预定电位，使得所述第二载流子在流动至所述电极结构时，大部分由经所述电极结构被抽取到所述连接端子端后被泄放。此外为了使所述电极结构能更多的阻止所述第一载流子和第二载流子在所述第一区域和第二区域之间的流动，所述沿所述半导体衬底厚度方向，所述电极结构在所述半导体衬底中延伸的深度大于所述第一区域中的半导体器件的延伸深度，且所述电极结构在所述半导体衬底中延伸的深度大于所述第二区域中的半导体器件的延伸深度。其中所述半导体衬底的厚度方向与所述第一区域、隔离区域和第二区域的排列方向垂直的区域。
由于本发明提供的半导体结构的电极结构可以阻挡大部分的所述第一区域的第一载流子流到所述第二区域中，以及阻挡大部分第二区域中的第二载流子流到所述第一区域中，因此所述第一区域和第二区域中可以不设置的P型隔离环和N型隔离环，从而可以有效的减小所述隔离区域的面积，从而降低了整个所述半导体结构的面积。
为了进一步详细的阐述本发明提供的半导体结构，图4-图7分别示出了依据本发明各实施例的半导体结构剖面图。下面将结合图4-图7进一步解释本发明提供的半导体结构。
实施例一
依据本发明实施例一的半导体结构剖面图如图4所示，在实施例一中，所述的第一载流子为空穴载流子，第二载流子为电子载流子，则所述电极结构与所述半导体衬底相邻的部分为N型掺杂，且所述电极结构接的电位高于所述半导体衬底所接的电位，这样当空穴载流子在向所述第二区域方向流动时，当流动到所述电极结构所在的位置，就会被所述电极结构中的N型掺杂部分中的多子复合掉，而电子载流子在向所述第一区域方向流动时，由于所述电极结构接的电位高于所述半导衬底接的电位，电子会朝着电位更高的方向流动，因而会大部分流动到所述电极结构中，被所述电极结构抽取到电极结构所接的连接端子端被泄放掉，即大部分所述电子载流子均可以通过所述电极结构抽取到所述半导体衬底之外，以避免了大量的所述电子载流子流向所述第一区域，同时还能避免大量的所述空穴载流子流向所述第二区域。
如图4所示，实施例一中，所述半导体衬底为P型半导体衬底Psub，所述半导体衬底Psub的第一区域Ⅰ中具有N型的第一阱区Nwell，可选择的，所述半导体衬底Psub的第二区域Ⅱ中还可具有N的第二阱区Nwell，第一阱区Nwell和第二阱区Nwell中分别设置有第一N型金属氧化物半导体场效应晶体管和第二N型金属氧化物半导体场效应晶体管。所述第一N型金属氧化物半导体场效应晶体管和第二N型金属氧化物半导体场效应晶体管均可包括位于源极区域(晶体管的源极所在的区域)的P型体区Pbody，位于Pbody中的N型源极区N+，以及位于漏极区域(晶体管的漏极所在的区域)中的漏极区N+，位于所述半导衬底Psub的表面的栅氧化层(图中未标记)和位于栅氧化层上的栅极导体Poly，此外，还均包括位于P型体区Pbody中的P型体接触区P+，其可以与所述源极区N+接相同的电位。在实施例一中，所述第一N型金属氧化物半导体场效应晶体管相对于第二N型金属氧化物半导体场效应晶体管而言，为高压晶体管，即所述第一N型金属氧化物半导体场效应晶体管上所加的电压大于第二N型金属氧化物半导体场效应晶体管上的电压，例如，所述第一N型金属氧化物半导体场效应晶体管为第一半桥电路的高压侧晶体管，所述第二N型金属氧化物半导体场效应晶体管为第二半桥电路的低压侧晶体管。因此，第一N型金属氧化物半导体场效应晶体管的漏电极D接的第一电位大于第二N型金属氧化物半导体场效应晶体管的源电极S接的第二电位，而第一N型金属氧化物半导体场效应晶体管的源电极S例如通过一个感性元件电感L耦合到第二N型金属氧化物半导体场效应晶体管的漏电极D。在实施例一中，所述第一电位可以为输入电源VIN的电位，所述第二电位可以为参考地GND的电位。
由图4可以看出，所述第一N型金属氧化物半导体场效应晶体管的P型体区Pbody、所述第一阱区Nwell以及所述半导体衬底Psub构成寄生的PNP晶体管，而所述第一阱区Nwell、半导体衬底Psub以及所述第二N型金属氧化物半导体场效应晶体管中的N型区域构成寄生的NPN晶体管。其中，所述N型区域与所述半导体衬底Psub相邻，例如在实施例一中为第二阱区Nwell，在其它实施例中，若所述第二区域Ⅱ中不包括第二阱区Nwell的话，所述N型区域也可以为第二N型金属氧化物半导体场效应晶体管的漏极区N+。当所述第一N型金属氧化物半导体场效应晶体管与第二N型金属氧化物半导体场效应晶体管均处于关断状态下，且电感L通过第一N型金属氧化物半导体场效应晶体管体二极管和第二N型金属氧化物半导体场效应晶体管的体二极管续流期间，有所述PNP晶体管和NPN晶体管构成的寄生的PNPN晶闸管处于正向偏置状态下时，伴随着所述PNP晶体管和NPN晶体管的导通，所述第一载流子由经所述PNP晶体管向所述第二区域方向流动，当所述NPN晶体管导通时，所述第二载流子由经所述NPN晶体管向所述第一区域方向流动。若此时，不阻止所述第一载流子向所述第二区域方向流动，以及不阻止所述第二载流子向所述第一区域方向电流动的话，所述第一载流子到达所述第二区域会进一步促进所述第二阱区Nwell向半导体衬底Psub注入更多的所述第二载流子，更多的所述第二载流子到达所述第一区域时，会导致所述PNPN晶闸管的开启并导致所述半导体结构因内部的电流不受控而失效。
而在实施例一中，所述电极结构为N型掺杂，其主要包括沿厚度方向，由所述隔离区域ISO表面向半导体衬底Psub内部延伸的沟槽T，以及填充在沟槽中的N型掺杂的多晶硅N-Poly，沟槽T的深度可以根据所述半导体结构的所需要承受的电压和电流来决定，所述电压和电流越大，沟槽的深度也需要越大，一般而言，为了使得所述电极结构能够更好的复合所述第一载流子以及抽取所述第二载流子，沿半导体衬底Psub的厚度方向，所述电极结构在半导体衬底Psub中延伸的深度需要不小于第一阱区Nwell在半导体衬底Psub中的延伸深度，优选地，所述电极结构在半导体衬底Psub中延伸的深度需要大于第一阱区Nwell在半导体衬底Psub中的延伸深度，即沟槽T在半导体衬底Psub中延伸的深度需要大于第一阱区Nwell在半导体衬底Psub中的延伸深度。由于沟槽T的宽度较小，填充在其内部的N-Poly不便于直接与所述连接端子I接触，因此在实施例一中，所述电极结构还包括位于所述隔离区域表面且与沟槽T接触的N型接触区N+，其中，接触区N+可以直接位于沟槽T的顶部，以用于与连接端子I接触，连接端子所接的电位可以与所述第一电位相同。沟槽T的个数也不局限为只有一个，可以依需求，设置多个，且在图2中，各个漏电极D、源电极S以及连接端子I均仅用连接端子示意，并未画出各个电极的具体结构图。
实施例二
依据本发明实施例二的半导体结构剖面图如图5所示，在实施例二中，所述的第一载流子为电子载流子，第二载流子为空穴载流子，所述电极结构与所述半导体衬底相邻的部分为P型掺杂，且所述电极结构接的电位不高于所述半导体衬底所接的电位，这样当电子载流子在向所述第二区域方向流动时，当流动到所述电极结构所在的位置，就会被所述电极结构中的P型掺杂部分中的多子复合掉，而空穴载流子在向所述第一区域方向流动时，由于所述电极结构接的电位与所述半导衬底接的电位相同，空穴载流子会朝着低电位且距离短的方向流动(一般衬底很厚)，因而会大部分流动到所述电极结构中，被所述电极结构抽取到电极结构所接的连接端子端被泄放掉，即大部分所述空穴载流子均可以通过所述电极结构抽取到所述半导体衬底之外，以避免了大量的所述空穴载流子流向所述第一区域，同时还能避免大量的所述电子载流子流向所述第二区域。
如图5所示，在实施例二中，所述半导体衬底也为P型衬底Psub，在P型衬底Psub第二区域Ⅱ中也设置N型掺杂的第二阱区Nwell，且可选择的在所述在P型衬底Psub第一区域Ⅰ中，可以设置第一阱区Nwell。第一阱区Nwell和第二阱区Nwell中分别设置有第一N型金属氧化物半导体场效应晶体管和第二N型金属氧化物半导体场效应晶体管。所述第一N型金属氧化物半导体场效应晶体管和第二N型金属氧化物半导体场效应晶体管的具体结构可以与实施例一的相同，只是在实施例二中，所述第二N型金属氧化物半导体场效应晶体管相对于第一N型金属氧化物半导体场效应晶体管而言，为高压晶体管，即所述第二N型金属氧化物半导体场效应晶体管上所加的电压大于第一N型金属氧化物半导体场效应晶体管上的电压，例如，所述第二N型金属氧化物半导体场效应晶体管为第二半桥电路的高压侧晶体管，所述第一N型金属氧化物半导体场效应晶体管为第一半桥电路的低压侧晶体管。因此，第二N型金属氧化物半导体场效应晶体管的漏电极D接的第一电位大于第一N型金属氧化物半导体场效应晶体管的源电极S接的第二电位，而第二N型金属氧化物半导体场效应晶体管的源电极S例如通过一个感性元件电感L耦合到第一N型金属氧化物半导体场效应晶体管的漏电极D。在实施例一中，所述第一电位可以为输入电源VIN的电位，所述第二电位可以为参考地GND的电位。
由图5可以看出，所述第二N型金属氧化物半导体场效应晶体管的P型体区Pbody、所述第二阱区Nwell以及所述半导体衬底构Psub成寄生的PNP晶体管，而所述第二阱区Nwell、半导体衬底Psub以及所述第一N型金属氧化物半导体场效应晶体管中的N型区域构成寄生的NPN晶体管。其中，所述N型区域与所述半导体衬底Psub相邻，例如在实施例二中为第一阱区Nwell，在其它实施例中，若所述第一区域Ⅰ中不包括第一阱区Nwell的话，所述N型区域也可以为第一N型金属氧化物半导体场效应晶体管的漏极区N+。同样，当所述第一N型金属氧化物半导体场效应晶体管与第二N型金属氧化物半导体场效应晶体管均处于关断状态下，且电感L通过第一N型金属氧化物半导体场效应晶体管体二极管和第二N型金属氧化物半导体场效应晶体管的体二极管续流期间，由所述PNP晶体管和NPN晶体管构成的寄生的PNPN晶闸管处于正向偏至状态下时，伴随着所述PNP晶体管和NPN晶体管的导通，所述第一载流子由经所述PNP晶体管向所述第二区域方向流动，当所述NPN晶体管导通时，所述第二载流子由经所述NPN晶体管向所述第一区域方向流动。
所述电极结构均为P型掺杂，其主要包括沿厚度方向，由所述隔离区域ISO表面向半导体衬底Psub内部延伸的沟槽T，以及填充在沟槽中的P型掺杂的多晶硅P-Poly，同样，沟槽T的深度可以根据所述半导体结构的所需要承受的电压和电流来决定，所述电压和电流越大，沟槽的深度也需要越大，一般而言，为了使得所述电极结构能够更好的复合所述第一载流子以及抽取所述第二载流子，沿半导体衬底Psub的厚度方向，所述电极结构在半导体衬底Psub中延伸的深度需要不小于第二阱区Nwell在半导体衬底Psub中的延伸深度，优选地，所述电极结构在半导体衬底Psub中延伸的深度需要大于第二阱区Nwell在半导体衬底Psub中的延伸深度，即沟槽T在在半导体衬底Psub中延伸的深度需要大于第二阱区Nwell在半导体衬底Psub中的延伸深度。同样，所述电极结构还包括位于所述隔离区域表面且与沟槽T接触的P型接触区P+，其中，接触区P+可以直接位于沟槽T的顶部，以用于与连接端子I接触。且沟槽T的个数也不局限为只有一个，可以依需求，设置多个，且在图5中，各个漏电极D、源电极S以及连接端子I也均仅用连接端子示意，并未画出各个电极的具体结构图。
实施三
图6为依据本发明实施例三提供的半导体结构剖面示意图，如图6所示，实施例三与实施例二所示的半导体结构基本相同，不同的是，所述电极结构的构成不同。在实施二中，所述电极结构的沟槽T中全部填充P型多晶硅P-Poly，这就需要含P型掺杂剂的靶材，然而这样的靶材大部分有毒，不利于生产。因此，在实施例三中，为了实现所述电极结构与半导体衬底Psub相邻的区域为P型掺杂区，可以在仅在沟槽T的侧壁和底部注入P型掺杂剂来使得沟槽T的侧壁和底部为P型区P，然后再用填充材料填充沟槽T即可，所述填充材料可以为氧化物O等绝缘材料。所述隔离部件还包括位于所述隔离区域ISO的表面，且与沟槽T中的P型区接触的接触区P+，在本实施例中，接触区P+可以位于沟槽T的两侧，且为了在沟槽侧壁更好的注入P型掺杂剂以形成P型区，实施例三中的沟槽T可以为顶部宽度大，底部宽度小的梯形沟槽。此外，在其它实施例中，形成于沟槽T侧壁和底部的P型区还可以用包含金属的导电材料替代，该导电材料能够复合电子载流子。
实施例四
图7为依据本发明实施例四提供的半导体结构剖面示意图，如图7所示，实施例四与实施例二所示的半导体结构基本相同，不同的是，所述电极结构的构成不同。在实施例四中，沟槽T中填充的并非为P型多晶硅P-Poly，而是填充包含金属的导电材料，例如包含Ti和TiN的导电材料，所述导电材料能够复合电子载流子。
本发明还提供了一种驱动芯片，例如电机驱动芯片，其通常包括第一半桥电路和第二半桥电路，包括例如实施例一中所述的半导体结构和感性元件，其中，实施例一中的第一N型金属氧化物半导体场效应晶体管为所述驱动芯片中第一半桥电路的高压侧晶体管，实施例一中的第二N型金属氧化物半导体场效应晶体管为所述驱动芯片中第二半桥电路的低压侧晶体管，其中，第一N型金属氧化物半导体场效应晶体管的源电极通过感性元件耦合到第二N型金属氧化物半导体场效应晶体管的漏电极。
本发明还提供了另一种驱动芯片，同样也可以为电机驱动芯片，该驱动芯片可以包括权利实施例二至实施例五中任意一个所述的半导体结构和感性元件，实施例二至实施例五中的第二N型金属氧化物半导体场效应晶体管为所述驱动芯片中第二半桥电路的高压侧晶体管，实施例二至实施例五中第一N型金属氧化物半导体场效应晶体管为所述驱动芯片中第一半桥电路的低压侧晶体管，其中，第二N型金属氧化物半导体场效应晶体管的源电极通过感性元件耦合到所述第一N型金属氧化物半导体场效应晶体管的漏电极。
此外，本发明还提供了一种半导体结构的制造方法，其主要包括提供一半导体衬底，所述半导体衬底具有第一区域，第二区域以及位于所述第一区域和第二区域之间隔离区域，以及在所述隔离区域中形成电极结构，使得当所述第一载流子从所述第一区域向所述第二区域方向流动到所述电极结构时，所述电极结构复合所述第一载流子，以及使得当所述第二载流子从所述第二区域向所述第一区域方向流动到所述电极结构时，所述电极结构抽取所述第二载流子。其中，形成所述电极结构的步骤为：以所述隔离区域的表面作为蚀刻起点蚀刻所述半导体衬底，以形成由所述半导体衬底表面延伸至所述半导体衬底内部的沟槽，且至少在所述沟槽的侧壁和底部形成掺杂区或包含金属的导体区，再将所述半导体区或导体区接预定电位，使得所述电极结构可以复合所述第一载流子以及抽取所述第二载流子。
在形成所述电极结构之前，还包括在所述第一区域中形成第一N型金属氧化物半导体场效应晶体管以及在所述二区域中形成第二N型金属氧化物半导体场效应晶体管，该步骤可包括：在所述第一区域和第二区域中分别形成N形掺杂的第一阱区和第二阱区，在所述第一阱区和第二阱区中分别形成所述第一N型金属氧化物半导体场效应晶体管和第二N型金属氧化物半导体场效应晶体管，所述第一N型金属氧化物半导体场效应晶体管和第二N型金属氧化物半导体场效应晶体管均包括位于各自源极区域的P型体区，位于各自漏极区域的N型漏极和位于各自P型体区中的N型源极区。
可以使所述第一N型金属氧化物半导体场效应晶体管的漏电极接第一电位，源电极耦合到所述第二N型金属氧化物半导体场效应晶体管的漏电极，且使得第二N型金属氧化物半导体场效应晶体管的源电极接第二电位，所述第一电位大于第二电位，则所述第一载流子为空穴载流子，所述第二载流子为电子载流子，至少在所述沟槽侧壁和底部的形成N型掺杂区，且使所述预定电位大于所述半导体衬底所接的电位。
也可以使所述第二N型金属氧化物半导体场效应晶体管的漏电极接第一电位，源电极耦合到所述第一N型金属氧化物半导体场效应晶体管的漏电极，且使得第一N型金属氧化物半导体场效应晶体管的源电极接第二电位，所述第一电位大于第二电位，则所述第一载流子为电子载流子，所述第二载流子为空穴载流子，至少在所述沟槽侧壁和底部的形成P型掺杂区或包含金属的导体区，且使所述预定电位等于所述半导体衬底所接的电位。
图8a-图8d为所述制造方法中形成所述电极结构电极结构的一个实施例中各个步骤形成的结构图，各图中仅示出的电极结构电极结构所在的区域，而省略了其它区域。
由图8a-图8d所示，形成所述电极结构电极结构主要包括：
步骤1：，在所述半导体衬底Psub的表面设置第一掩模Mask，第一掩模Mask裸露部分所述隔离区域，并蚀刻被第一掩模Mask裸露的所述隔离区域，以形成所述沟槽T，沟槽T为顶部大底部小的梯形沟槽，
步骤2：由经第一掩模Mask，在所述梯形沟槽的侧壁和底部中注入掺杂剂，通过退火工艺以在所述梯形沟槽的侧壁外和底部下方形成所述掺杂区，例如在图6b中注入的为P型掺杂剂，形成的为P型掺杂区，而在其它实施例中，也可以注入N型掺杂剂形成N型掺杂区。
步骤3：可以采用填充材料填充在沟槽T，所述填充材料可以为类似oxide/零参杂的poly/硼酸玻璃等传统BCD工艺中有的物质
步骤4：在所述半导体衬底Psub的表面形成与所述掺杂区掺杂类型相同的接触区，如P形接触区P+，所述接触区与所述掺杂区接触。
在形成所述接触区之前，还包括在所述沟槽两侧形成由所述半导体衬底Psub延伸至半导体衬底Psub内部的阱区，其中，所述接触区位于所述阱区中。
此外，还需要进一步形成与所述接触区电连接的连接端子，所述连接端子接收所述预定电位。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (24)

1.一种电极结构，其特征在于，包括：
半导体基底；
由所述半导体基底的上表面延伸至所述半导体基底内部的沟槽；
由所述半导体基底的上表面延伸至所述半导体基底内部的接触区,以及
填充在沟槽内部的填充材料，
其中，所述接触区与所述沟槽外侧壁相接触。
2.根据权利要求1所述的电极结构，其特征在于，所述沟槽为顶部宽度大于底部宽度的梯形沟槽。
3.根据权利要求1所述的电极结构，其特征在于，还包括，位于所述沟槽侧壁外和底部下方的掺杂层，其中，所述掺杂层的掺杂类型和所述接触区的掺杂类型相同。
4.根据权利要求1所述的电极结构，其特征在于，还包括，位于所述沟槽两侧的阱区，其中，所述接触区位于所述阱区中，所述阱区与所述接触区的掺杂类型相同。
5.根据权利要求1所述的电极结构，其特征在于，所述接触区通过连接端子连接预定的电位。
6.根据权利要求5所述的电极结构，其特征在于，当所述接触区为不同的掺杂类型时，其连接的电位不同。
7.根据权利要求5所述的电极结构，其特征在于，所述接触区的掺杂类型为N型时连接的电位高于所述接触区的掺杂类型为P型时连接的电位。
8.根据权利要求5所述的电极结构，其特征在于，当所述接触区的掺杂类型为P型时，所述接触区连接至GND电位。
9.根据权利要求2所述的电极结构，其特征在于，所述填充材料为氧化物，或未掺杂的多晶材料或硼酸玻璃。
10.根据权利要求1所述的电极结构，其特征在于，所述填充材料为金属或掺杂的多晶材料。
11.一种电极结构的制作方法，其特征在于，包括：
提供一半导体基底；
以所述半导体基底的上表面作为蚀刻起点蚀刻所述半导体基底，以形成由所述半导体基底上表面延伸至所述半导体基底内部的沟槽；
采用填充材料填充所述沟槽；以及
在所述沟槽的侧壁外形成由所述半导体基底的上表面延伸至所述半导体基底内部的接触区，
其中，所述接触区与所述沟槽外侧壁相接触。
12.根据权利要求11所述的方法，其特征在于，所述沟槽为顶部宽度大于底部宽度的梯形沟槽。
13.根据权利要求11所述的方法，其特征在于，在所述沟槽形成之后，还包括通过离子注入在所述沟槽侧壁外和底部下方形成掺杂层，其中，所述掺杂层的掺杂类型和所述接触区的掺杂类型相同。
14.根据权利要求11所述的方法，其特征在于，在形成所述接触区之前，还包括在所述沟槽两侧形成阱区，其中，所述接触区位于所述阱区中，所述阱区与所述接触区的掺杂类型相同。
15.根据权利要求11所述的方法，还包括形成与所述接触区连接预定电位的连接端子。
16.根据权利要求15所述的方法，其特征在于，当所述接触区为不同的掺杂类型时，其连接的电位不同。
17.根据权利要求12所述的方法，其特征在于，所述填充材料为氧化物，或未掺杂的多晶材料或硼酸玻璃。
18.根据权利要求11所述的方法，其特征在于，所述填充材料为金属或掺杂的多晶材料。
19.一种半导体结构，其特征在于，包括：
位于所述半导体基底第一区域的第一MOS晶体管；
位于所述半导体基底第二区域的第二MOS晶体管；以及
根据权利要求1-9任一所述的电极结构，
其中，所述电极结构位于所述第一MOS晶体管和所述第二MOS晶体管之间，用于吸收所述第一MOS晶体管和所述第二MOS晶体管之间流动的载流子，以避免第一MOS晶体管和所述第二MOS晶体管之间的寄生结构导通。
20.根据权利要求19所述的半导体结构，其特征在于，第一MOS晶体管和所述第二MOS晶体管都为N型MOS晶体管。
21.根据权利要求20所述的半导体结构，其特征在于，所述第一MOS晶体管位于源极区域中的P型体区，所述第一MOS晶体管的第一N型阱区和半导体基底构成寄生的PNP晶体管，
所述第一阱区、所述半导体基底以及所述第二MOS晶体管中的N型区域构成寄生的NPN晶体管，所述N型区域与所述半导体基底相邻，
当所述PNP晶体管导通时，第一载流子由经所述PNP晶体管向所述第二区域方向流动，
当所述NPN晶体管导通时，第二载流子由经所述NPN晶体管向所述第一区域方向流动。
22.根据权利要求19所述的半导体结构，其特征在于，所述电极结构在衬底中的延伸深度不大于所述第一MOS晶体管在衬底中的深度。
23.根据权利要求19所述的半导体结构，其特征在于，所述电极结构在衬底中的延伸深度不大于所述第二MOS晶体管在衬底中的深度。
24.根据权利要求19所述的半导体结构，所述电极结构吸收由经所述PNP晶体管向所述第二区域方向流动的第一载流子，以及吸收由经所述NPN晶体管向所述第一区域方向流动的第二载流子。
CN201910752870.7A 2018-08-17 2019-08-15 电极结构、半导体结构和电极结构的制造方法 Active CN110364524B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2018109430037 2018-08-17
CN201810943003.7A CN109346467A (zh) 2018-08-17 2018-08-17 半导体结构、驱动芯片和半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN110364524A true CN110364524A (zh) 2019-10-22
CN110364524B CN110364524B (zh) 2022-06-17

Family

ID=65291711

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201810943003.7A Pending CN109346467A (zh) 2018-08-17 2018-08-17 半导体结构、驱动芯片和半导体结构的制造方法
CN201910753221.9A Active CN110429083B (zh) 2018-08-17 2019-08-15 半导体结构、驱动芯片和半导体结构的制造方法
CN201910752870.7A Active CN110364524B (zh) 2018-08-17 2019-08-15 电极结构、半导体结构和电极结构的制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201810943003.7A Pending CN109346467A (zh) 2018-08-17 2018-08-17 半导体结构、驱动芯片和半导体结构的制造方法
CN201910753221.9A Active CN110429083B (zh) 2018-08-17 2019-08-15 半导体结构、驱动芯片和半导体结构的制造方法

Country Status (2)

Country Link
US (3) US11417647B2 (zh)
CN (3) CN109346467A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346466B (zh) * 2018-08-17 2020-10-16 矽力杰半导体技术(杭州)有限公司 半导体结构和驱动芯片
US11183452B1 (en) * 2020-08-12 2021-11-23 Infineon Technologies Austria Ag Transfering informations across a high voltage gap using capacitive coupling with DTI integrated in silicon technology
CN113629982B (zh) * 2021-07-02 2023-07-14 华为技术有限公司 一种桥臂开关管的驱动电路、驱动电路及功率变换器
CN113419591B (zh) * 2021-07-23 2022-06-17 深圳英集芯科技股份有限公司 基于带隙集电极的漏电流补偿结构、方法、装置及设备
TWI797796B (zh) * 2021-10-25 2023-04-01 大陸商常州欣盛半導體技術股份有限公司 閘極驅動電路及包含其之驅動晶片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003266A1 (en) * 1993-08-13 2002-01-10 Monte Manning Apparatus improving latchup immunity in a dual-polysilicon gate
CN101512751A (zh) * 2006-05-31 2009-08-19 先进模拟科技公司 集成电路的隔离结构及形成其的模块方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69128936T2 (de) * 1991-11-25 1998-07-16 Cons Ric Microelettronica Hochstrom-MOS-Transistor enthaltende integrierte Brückenstruktur mit optimierten Übertragungsleistungsverlusten
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
US6781212B1 (en) * 1998-08-31 2004-08-24 Micron Technology, Inc Selectively doped trench device isolation
US6333532B1 (en) * 1999-07-16 2001-12-25 International Business Machines Corporation Patterned SOI regions in semiconductor chips
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US20050250289A1 (en) * 2002-10-30 2005-11-10 Babcock Jeffrey A Control of dopant diffusion from buried layers in bipolar integrated circuits
US7220633B2 (en) 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7074659B2 (en) 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
KR100589489B1 (ko) 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US7868378B1 (en) 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
TWI347675B (en) 2006-12-07 2011-08-21 Vanguard Int Semiconduct Corp Laterally diffused metal oxide semiconductor transistors
KR100819711B1 (ko) * 2006-12-27 2008-04-04 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
US7999318B2 (en) 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
KR100974697B1 (ko) 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
TWI397180B (zh) 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
US8319283B2 (en) 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
US8138049B2 (en) 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US8129234B2 (en) * 2009-09-09 2012-03-06 International Business Machines Corporation Method of forming bipolar transistor integrated with metal gate CMOS devices
CN102097465B (zh) * 2009-12-15 2012-11-07 上海华虹Nec电子有限公司 BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法
US8318574B2 (en) * 2010-07-30 2012-11-27 International Business Machines Corporation SOI trench DRAM structure with backside strap
FR2974238A1 (fr) * 2011-04-12 2012-10-19 St Microelectronics Crolles 2 Procede de realisation d'un capteur d'images a eclairement par la face arriere
CN102684457B (zh) * 2012-05-15 2014-10-22 上海先进半导体制造股份有限公司 高压桥式电路及其制作方法
US9121661B2 (en) * 2012-11-02 2015-09-01 Ardesa, S.A. Inline hammerless percussion firing system for muzzleloader firearms
US9082846B2 (en) 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
JP6208579B2 (ja) * 2013-12-26 2017-10-04 トヨタ自動車株式会社 半導体装置
JP2016039315A (ja) * 2014-08-08 2016-03-22 株式会社東芝 固体撮像素子
FR3027156A1 (fr) * 2014-10-10 2016-04-15 St Microelectronics Crolles 2 Sas Photodiode pincee a faible courant d'obscurite
JP2016187007A (ja) * 2015-03-27 2016-10-27 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
JP6488204B2 (ja) * 2015-07-07 2019-03-20 株式会社豊田中央研究所 半導体装置の製造方法
US9887288B2 (en) * 2015-12-02 2018-02-06 Texas Instruments Incorporated LDMOS device with body diffusion self-aligned to gate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003266A1 (en) * 1993-08-13 2002-01-10 Monte Manning Apparatus improving latchup immunity in a dual-polysilicon gate
CN101512751A (zh) * 2006-05-31 2009-08-19 先进模拟科技公司 集成电路的隔离结构及形成其的模块方法

Also Published As

Publication number Publication date
CN109346467A (zh) 2019-02-15
US20220384427A1 (en) 2022-12-01
US11417647B2 (en) 2022-08-16
US20220392890A1 (en) 2022-12-08
US20200058644A1 (en) 2020-02-20
CN110364524B (zh) 2022-06-17
CN110429083A (zh) 2019-11-08
CN110429083B (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
CN110364524A (zh) 电极结构、半导体结构和电极结构的制造方法
US8835977B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
US8338854B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
CN101350351B (zh) 半导体结构及其形成方法
TWI572003B (zh) 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法
US8455315B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
KR20120081830A (ko) 반도체 장치 및 그 제조 방법
CN106057781B (zh) 静电放电保护器件的制造方法
EP2087520A2 (en) Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter
JP2009253139A (ja) 半導体装置およびその製造方法
US20230352338A1 (en) Structure and Method for Enhancing Robustness of ESD Device
CN106229314A (zh) 静电放电保护器件及其制造方法
US8115273B2 (en) Deep trench isolation structures in integrated semiconductor devices
CN103378087A (zh) 静电释放保护结构及其制造方法
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
CN111223931A (zh) 沟槽mosfet及其制造方法
CN112151532B (zh) 用于静电防护的半导体器件
CN111199970B (zh) 用于静电防护的晶体管结构及其制造方法
CN107833915A (zh) 半导体器件
CN101110447A (zh) 半导体结构
CN113629052B (zh) 触发电压可调的esd保护结构及其制备方法
CN109585444A (zh) 一种半导体晶片
CN108630742A (zh) 一种肖特基半导体装置
CN102738141A (zh) 半导体结构及其制造方法与操作方法
US9461039B2 (en) Die including a Schottky diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant