CN110310991A - 一种场效应晶体管及其制备方法和晶体管阵列器件 - Google Patents

一种场效应晶体管及其制备方法和晶体管阵列器件 Download PDF

Info

Publication number
CN110310991A
CN110310991A CN201810259749.6A CN201810259749A CN110310991A CN 110310991 A CN110310991 A CN 110310991A CN 201810259749 A CN201810259749 A CN 201810259749A CN 110310991 A CN110310991 A CN 110310991A
Authority
CN
China
Prior art keywords
layer
effect transistor
field effect
gate dielectric
type contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810259749.6A
Other languages
English (en)
Other versions
CN110310991B (zh
Inventor
何正宇
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810259749.6A priority Critical patent/CN110310991B/zh
Publication of CN110310991A publication Critical patent/CN110310991A/zh
Application granted granted Critical
Publication of CN110310991B publication Critical patent/CN110310991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种场效应晶体管,包括绝缘衬底,设于绝缘衬底上的沟道材料层,间隔设于沟道材料层上的两个p型接触层,设置于两个p型接触层之间的沟道材料层上的栅介质层和栅极,分别设置于两个p型接触层上的源极和漏极,沟道材料层的材质为二维过渡金属硫族化合物,p型接触层的材质为MOX,M为过渡金属,0<x<3,且M与沟道材料层中的过渡金属种类相同。本发明通过在源漏极与沟道材料之间设置p型接触层,形成了良好的p型接触,提高了场效应晶体管质量。本发明还将栅介质层的材料设置为沟道材料层中相应过渡金属的氧化物MO3,实现了超薄、高介电常数栅介质层的制备,进一步提高了场效应晶体管质量。

Description

一种场效应晶体管及其制备方法和晶体管阵列器件
技术领域
本发明涉及场效应晶体管技术领域,特别是涉及一种场效应晶体管及其制备方法和晶体管阵列器件。
背景技术
TMD(Transition Metal Dichalcogenide,二维过渡金属硫族化合物)材料由于其原子级的厚度以及具有较大的带隙(1.8eV-2.4eV),被认为非常适合作为沟道材料来制作CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)电路,得到场效应晶体管。然而,目前为了制备获得高质量TMD FET(Field Effect Transistor,场效应晶体管),还需解决如下两方面的问题:1.如何使源漏极金属与TMD材料之间形成良好的电学接触;2.如何在TMD材料上制备高质量的栅介质层。
对于电学接触这一问题,可从以下两方面进行:(1)降低源漏极金属和TMD材料之间的接触电阻;(2)使源漏极金属与TMD材料有效地形成N/P型导电接触。其中,有效地形成N/P型导电接触主要取决于金属和TMD材料的导带底或价带顶之间的相对位置。由于间隙态和金属-TMD材料合金的形成,金属的功函数与TMD材料之间会形成很强的费米钉扎效应,也就是即使选用不同功函数的金属,其相对于TMD材料导带底或价带顶之间的相对位置变化很小。因此对于TMD材料来说,形成较好的某种类型的电学接触较为容易,而形成另外一种电学接触就会比较困难。例如,对于常见的TMD(MoS2,WS2,MoSe2,WSe2)材料来说,形成N型电学接触比形成P型接触容易。而如果想要把TMD材料用于CMOS电路,能够可控地实现N型或P型接触非常重要,但因为传统硅掺杂二维TMD材料的方法会破坏二维材料晶格,从而影响电学性能,因此有必要寻找新的方法实现在金属与TMD材料之间有效地形成P型导电接触,以得到高性能的TMD FET。
另外,高质量栅介质层可对TMD材料形成稳定可靠的栅极控制,并得到稳定的阈值电压和较小的亚阈值摆幅。但是,由于TMD材料表面没有悬挂键,因而在TMD材料表面形成高质量的薄层栅介质变得异常困难,因此有必要寻找新的有效的方法实现在TMD材料表面形成高质量的薄层栅介质,以得到高性能的TMD FET。
发明内容
鉴于此,本发明实施例第一方面提供了一种场效应晶体管,其通过在源漏极金属与沟道TMD材料之间设置p型接触层,实现良好的p型接触,提高场效应晶体管性能和质量,以解决现有TMD FET中源漏极金属与TMD材料之间难以形成良好p型接触,导致高性能、高质量TMD FET制备困难的问题。
具体地,本发明实施例第一方面提供了一种场效应晶体管,包括:
绝缘衬底;
沟道材料层,设置于所述绝缘衬底上,所述沟道材料层的材质为二维过渡金属硫族化合物;
两个p型接触层,间隔设置于所述沟道材料层上,所述p型接触层的材质为过渡金属氧化物,所述过渡金属氧化物的通式为MOX,其中M为过渡金属,0<x<3,且所述p型接触层中的过渡金属种类与所述沟道材料层中的过渡金属种类相同;
栅介质层,设置于所述两个p型接触层之间的沟道材料层上;
源极和漏极,分别设置于所述两个p型接触层上;
栅极,设置于所述栅介质层上。
本发明第一方面中,所述二维过渡金属硫族化合物包括二硫化钼(MoS2),二硫化钨(WS2),二硒化钼(MoSe2),二硒化钨(WSe2),二碲化钼(MoTe2),二碲化钨(WTe2)中的一种或多种。
本发明第一方面中,所述MOX中,所述M为钼(Mo)或钨(W),即所述MOX为MoOX或WOX
本发明第一方面中,所述p型接触层的厚度为1nm-6nm。
本发明第一方面中,所述p型接触层由所述沟道材料层材料经原位氧化获得,所述p型接触层与所述沟道材料层之间通过化学键结合。
本发明第一方面一实施方式中,所述栅介质层的材质为过渡金属氧化物,所述过渡金属氧化物的通式为MO3,其中M为过渡金属,且所述栅介质层中的过渡金属种类与所述沟道材料层中的过渡金属种类相同。具体地,所述栅介质层的材质为三氧化钼(MoO3)或三氧化钨(WO3)。本发明第一方面中,所述栅介质层由所述沟道材料层材料经原位氧化获得,所述栅介质层与所述沟道材料层之间通过化学键结合。
本发明第一方面中,所述两个p型接触层与所述栅介质层连接在一起,或者所述两个p型接触层分别与所述栅介质层间隔设置。
本发明第一方面另一实施方式中,所述栅介质层的材质为氧化铝、氧化铪中的至少一种。
本发明第一方面中,所述栅介质层的厚度为1nm-6nm;所述栅介质层的厚度等于、大于或小于所述p型接触层的厚度。
本发明第一方面中,所述沟道材料层为等厚度或非等厚度,所述沟道材料层的最大厚度处的厚度为1nm-10nm。
本发明第一方面中,所述绝缘衬底的材质包括Si、SiO2、SOI、SiC、蓝宝石中的至少一种。
本发明第一方面中,所述源极和所述漏极的材质分别包括铂、铜、镍、钯、金、钛、铬中的一种或多种。
本发明第一方面中,所述栅极的材质包括金、钯、钨中的一种。
本发明实施例第一方面提供的场效应晶体管,利用沟道材料原位氧化产物由于氧化程度不同而导致电学特性的不同,通过在源漏极金属与沟道材料层之间设置P型接触层,该P型接触层的材质为沟道材料原位不完全氧化产物MOx,该氧化产物导电性较高,功函数高,从而有助于空穴注入,进而可使得源漏极金属与沟道材料层之间实现良好的P型接触,提高场效应晶体管性能和质量;以及本发明实施例进一步将栅介质层的材料设置为沟道材料完全氧化产物MO3,实现了超薄、高介电常数栅介质层的制备,从而进一步提高了场效应晶体管性能和质量。
本发明实施例第二方面提供了一种场效应晶体管,包括:
绝缘衬底;
沟道材料层,设置于所述绝缘衬底上,所述沟道材料层的材质为二维过渡金属硫族化合物;
源极和漏极,间隔设置于所述沟道材料层上;
栅介质层,设置于所述源极和漏极之间的沟道材料层上,所述栅介质层的材质为过渡金属氧化物,所述过渡金属氧化物的通式为MO3,其中M为过渡金属,且所述栅介质层中的过渡金属种类与所述沟道材料层中的过渡金属种类相同;
栅极,设置于所述栅介质层上。
本发明第二方面中,所述二维过渡金属硫族化合物包括MoS2,WS2,MoSe2,WSe2,MoTe2,WTe2中的一种或多种。
本发明第二方面中,所述MOX中,所述M为Mo或W。
本发明第二方面中,所述栅介质层的厚度为1nm-6nm。
本发明第二方面中,所述栅介质层由所述沟道材料层材料经原位完全氧化获得,所述栅介质层与所述沟道材料层之间通过化学键结合。
本发明第二方面中,所述源极与所述沟道材料层之间设置有一p型接触层,所述漏极与所述沟道材料层之间设置有一p型接触层,两个所述p型接触层的材料均为过渡金属氧化物,所述过渡金属氧化物的通式为MOX,其中M为过渡金属,0<x<3,且所述p型接触层中的过渡金属种类与所述沟道材料层中的过渡金属种类相同。
本发明第二方面中,所述p型接触层的厚度为1nm-6nm。
本发明第二方面中,所述p型接触层由所述沟道材料层材料经原位氧化获得,所述p型接触层与所述沟道材料层之间通过化学键结合。
本发明第二方面中,所述两个p型接触层与所述栅介质层连接在一起,或者所述两个p型接触层分别与所述栅介质层间隔设置。
本发明第二方面中,所述栅介质层的厚度等于、大于或小于所述p型接触层的厚度。
本发明第二方面中,所述沟道材料层为等厚度或非等厚度,所述沟道材料层的最大厚度处的厚度为1nm-10nm。
本发明实施例第二方面提供的场效应晶体管,利用沟道材料原位氧化产物由于氧化程度不同而导致电学特性的不同,通过将栅介质层的材料设置为沟道材料原位完全氧化产物MO3,该氧化产物为绝缘体,介电常数大,且能够被可控制备,因此实现了超薄、高介电常数栅介质层的制备,提高了场效应晶体管性能和质量;以及本发明实施例进一步在源漏极金属与沟道材料层之间设置P型接触层,该P型接触层的材料为沟道材料原位不完全氧化产物MOx,该氧化产物导电性较高,功函数高,从而有助于空穴注入,进而可使得源漏极金属与沟道材料层之间实现良好的P型接触,提高场效应晶体管性能和质量。
本发明实施例第三方面还提供了一种场效应晶体管的制备方法,包括以下步骤:
提供绝缘衬底,在所述绝缘衬底上设置二维过渡金属硫族化合物材料层,所述二维过渡金属硫族化合物材料层上包括位于所述绝缘衬底上的源漏区域和位于源漏区域之间的栅极区域;
采用光刻胶保护所述栅极区域,并在富氧或臭氧环境中对未被光刻胶保护的所述源漏区域进行加热,使所述源漏区域的二维过渡金属硫族化合物材料层表面发生不完全氧化生成过渡金属氧化物得到p型接触层,未被氧化的所述二维过渡金属硫族化合物材料层即构成沟道材料层,所述过渡金属氧化物的通式为MOX,其中M为过渡金属,0<x<3,且所述p型接触层中的过渡金属种类与所述沟道材料层中的过渡金属种类相同;
在所述源漏区域形成源极和漏极,以及洗去光刻胶后在所述栅极区域依次形成栅介质层和栅极,得到场效应晶体管。
本发明第三方面中,形成所述栅介质层的具体操作为:采用光刻胶保护所述源极和漏极,并在富氧或臭氧环境中对未被光刻胶保护的所述栅极区域进行加热,使所述栅极区域的二维过渡金属硫族化合物材料层表面发生完全氧化生成过渡金属氧化物得到所述栅介质层,所述过渡金属氧化物的通式为MO3,其中M为过渡金属,所述栅介质层中的过渡金属种类与所述沟道材料层中的过渡金属种类相同。
本发明实施例第四方面还提供了一种场效应晶体管的制备方法,包括以下步骤:
提供绝缘衬底,在所述绝缘衬底上设置二维过渡金属硫族化合物材料层,所述二维过渡金属硫族化合物材料层上包括位于所述绝缘衬底上的源漏区域和位于源漏区域之间的栅极区域;
采用光刻胶保护所述源漏区域,并在富氧或臭氧环境中对未被光刻胶保护的所述栅极区域进行加热,使所述栅极区域的二维过渡金属硫族化合物材料层表面发生完全氧化生成过渡金属氧化物得到栅介质层,未被氧化的所述二维过渡金属硫族化合物材料层即构成沟道材料层,所述过渡金属氧化物的通式为MO3,其中M为过渡金属,且所述栅介质层中的过渡金属种类与所述沟道材料层中的过渡金属种类相同;
再在所述栅介质层上栅极,以及洗去光刻胶后在源漏区域形成源极和漏极,得到场效应晶体管。
本发明第四方面中,在制备所述源极和漏极之前,先在所述源漏区域制备两个p型接触层,所述p型接触层的具体制备过程为:采用光刻胶保护所述栅极,并在富氧或臭氧环境中对未被光刻胶保护的所述源漏区域进行加热,使所述源漏区域的二维过渡金属硫族化合物材料层表面发生不完全氧化生成过渡金属氧化物得到两个所述p型接触层,所述过渡金属氧化物的通式为MOX,其中M为过渡金属,0<x<3,所述p型接触层中的过渡金属种类与所述沟道材料层中的过渡金属种类相同。
本发明实施例利用TMD材料能够被逐层氧化,而且氧化产物的电学特性会随着氧缺陷密度的变化而变化这一特点,采用同一种工艺方法及设备,通过对TMD材料层表面进行不同程度地氧化,同时解决了TMD FET的P型电学接触和超薄栅介质生长两个问题,工艺简单,大大降低了器件制造成本。具体地,本发明实施例利用TMD材料被不完全氧化后得到的产物MOx具有较高导电率,高功函数的特点,通过对源漏区域的表层TMD材料进行不完全氧化获得p型接触层,从而解决了TMD FET P型电学接触差这一难题;同时本发明实施例利用TMD材料被完全氧化后得到的产物MO3具有高电阻率,高介电常数的特点,通过对栅极区域表层TMD材料进行完全氧化得到栅介质层,从而解决了在TMD FET均匀且超薄栅介质生长这一难题。
本发明实施例第五方面提供了一种晶体管阵列器件,包括由本发明实施例第一方面或第二方面所述的场效应晶体管形成的阵列结构。
附图说明
为了更清楚地说明本发明实施例或背景技术中的技术方案,下面将对本发明实施例或背景技术中所需要使用的附图进行说明。
图1为本发明一实施方式中的场效应晶体管的结构示意图;
图2为本发明另一实施方式中的场效应晶体管的结构示意图;
图3为本发明另一实施方式中的场效应晶体管的结构示意图;
图4为本发明实施方式中图1所示的场效应晶体管的制备流程示意图;
图5为本发明实施方式中图3所示的场效应晶体管的制备流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例进行说明。
TMD材料由于其原子级的厚度以及具有较大的带隙,而被广泛用作沟道材料来制备场效应晶体管,然而,目前有两个问题的出现正在不断阻挠高质量TMD FET的制备:1.如何使源漏极金属与TMD材料之间形成良好的电学接触;2.如何在TMD材料上制备高质量的栅介质层。为了有效解决上述问题,制备得到高质量TMD FET,本发明实施例利用TMD材料被不完全氧化后得到的氧化产物具有较高导电率和高功函数的特点,以及TMD材料被完全氧化后得到的氧化产物具有较高电阻率和高介电常数的特点,提供了一种新的场效应晶体管结构。
具体地,如图1和图2所示,本发明实施例提供了一种场效应晶体管,包括:绝缘衬底10;设置于所述绝缘衬底10上的沟道材料层20,设置于所述沟道材料层20上且分别位于所述绝缘衬底10相对的两端的两个p型接触层31、32,分别设置于所述两个p型接触层31、32上的源极40和漏极50;设置于所述两个p型接触层31、32之间的沟道材料层20上的栅介质层160或260,以及设置于所述栅介质层160或260上的栅极70;其中,所述沟道材料层20的材质为二维过渡金属硫族化合物;所述p型接触层31、32的材质为过渡金属氧化物,所述过渡金属氧化物的通式为MOX,其中M为过渡金属,0<x<3,且所述p型接触层31、32中的过渡金属种类与所述沟道材料层20中的过渡金属种类相同。
本发明实施例提供的场效应晶体管,由于沟道材料二维过渡金属硫族化合物,经不同程度氧化后可获得氧缺陷密度不同的氧化产物,而氧化产物的电学特性随氧缺陷密度的变化而变化,因此利用沟道材料原位氧化产物由于氧化程度不同(氧化程度高,氧缺陷密度则低)而导致电学特性不同的特性,通过在源漏极金属与沟道材料层之间设置P型接触层,其材质为沟道材料层材料的原位不完全氧化产物,该氧化产物导电性较高,功函数高,从而有助于空穴注入,进而可使得源漏极金属与沟道材料层之间实现良好的P型接触,提高场效应晶体管性能和质量,且该P型接触层通过对所述沟道材料层材料进行原位不完全氧化即可获得,制备工艺简单。
本发明实施方式中,所述二维过渡金属硫族化合物包括MoS2,WS2,MoSe2,WSe2,MoTe2,WTe2中的一种或多种。相应地,所述p型接触层31、32的材质为MOX,所述MOX中,M为Mo或W。具体地,例如可以是沟道材料层20的材质为MoS2、MoSe2、MoTe2中的一种或多种,相应地所述p型接触层31、32的材质为MoOX;也可以是沟道材料层20的材质为WS2、WSe2、WTe2中的一种或多种,相应地所述p型接触层31、32的材质为WOX
本发明实施方式中,不同程度氧化(不完全氧化或完全氧化)可以通过调控氧化过程的具体工艺参数而实现。需要说明的是,本发明实施例的沟道材料氧化后所得氧化产物的厚度会大于原始沟道材料的厚度,例如单层结构厚度约为1nm的沟道材料经氧化后得到的氧化产物厚度增加,约为1.3nm。
本发明实施方式中,所述p型接触层31、32由所述沟道材料层20材料经原位不完全氧化获得,所述p型接触层31、32与所述沟道材料层20之间通过化学键结合。所述沟道材料层20材料经不完全氧化获得的氧化产物MOX具有较高导电率和高功函数的特点,因此p型接触层31、32的引入可以有效提升空穴注入,使得源漏极金属40和50与沟道材料层20之间实现良好的P型接触,从而提高场效应晶体管性能和质量。
本发明实施方式中,所述p型接触层31、32的厚度大于单层二维过渡金属硫族化合物材料的厚度,可选地p型接触层31、32的厚度为1nm-6nm,具体可选地为2nm-5nm,3nm-4nm。
如图1所示,本发明一具体实施方式中,所述栅介质层160的材质为过渡金属氧化物,所述过渡金属氧化物的通式为MO3,其中M为过渡金属,且所述栅介质层160中的过渡金属种类与所述沟道材料层20中的过渡金属种类相同。本发明实施例通过进一步将栅介质层160的材料设置为沟道材料层20中相应过渡金属的氧化物MO3,实现了超薄、高介电常数栅介质层160的制备,从而进一步提高了场效应晶体管质量。具体地,所述栅介质层160的材质为三氧化钼或三氧化钨。本发明实施方式中,所述栅介质层160由所述沟道材料层20材料经原位完全氧化获得,所述栅介质层160与所述沟道材料层20之间通过化学键结合。所述沟道材料层20材料经完全氧化获得的氧化产物MO3具有较高电阻率和高介电常数的特点,且能够获得均匀超薄的高质量栅介质。该实施方式中,当所述栅介质层160的材质为沟道材料层20中相应过渡金属的氧化物MO3时,所述沟道材料层20在所述p型接触层31、32所在区域和所述栅介质层160所在区域的厚度可以相等,也可以不相等。所述栅介质层160的厚度可以等于、大于或小于所述p型接触层31、32的厚度。具体地,所述栅介质层160的厚度大于单层二维过渡金属硫族化合物材料的厚度,可选地为1nm-6nm,进一步可选地厚度为2nm-5nm,3nm-4nm。
本发明一实施方式中,所述两个p型接触层31、32与所述栅介质层160连接在一起构成一厚度相等或不等的整体膜层。本发明另一实施方式中,所述两个p型接触层31、32分别与所述栅介质层160间隔设置。
如图2所示,本发明另一具体实施方式中,所述栅介质层260的材质为氧化铝、氧化铪中的至少一种。该实施方式中,所述栅介质层260的厚度等于、大于或小于所述p型接触层31、32的厚度,可选地,所述栅介质层260的厚度大于所述p型接触层31、32的厚度。
此外,需要注意的是,图1和图2中所示的栅介质层160或260是设置于两个P型接触层31和32之间,但是栅介质层实质上是为了控制两个P型接触层下方的沟道层的导通和关闭,因此只要栅介质层160或260能够对两个P型接触层31和32之间的沟道材料层产生影响即可,其本身位置并不需要一定要设置在两个P型接触层31和32之间。比如,考虑到晶体管结构的三维布局的可能性,所述栅介质层160或260可以被形成在与两个P型接触层相垂直的平面上,而栅介质层160或260在所述两个P型接触层31和32之间。同样的道理,两个P型接触层也可以不在一个平面上。
本发明实施方式中,可选地,所述沟道材料层20的二维过渡金属硫族化合物大于等于单层厚度,例如1-10层,每一层厚度包括三个原子层厚度。本发明一实施方式中,所述沟道材料层20为等厚度。本发明另一实施方式中,所述沟道材料层20为非等厚度,具体地,所述沟道材料层20在所述p型接触层31、32所在区域和所述p型接触层31、32以外区域具有不同厚度,可选地,所述p型接触层31、32以外区域的沟道材料层20厚度大于所述p型接触层31、32所在区域的沟道材料层20厚度。具体可选地,在等厚度或非等厚度情况下,所述沟道材料层20的最大厚度处的厚度为1nm-10nm,具体地,可以是2nm-8nm、3nm-7nm,4nm-6nm,5nm-9nm;当为等厚度时,所述最大厚度处的厚度即为所述沟道材料层20任意一处的厚度。
本发明实施方式中,所述绝缘衬底10的材质包括Si、SiO2、SOI、SiC、蓝宝石中的至少一种。
本发明实施方式中,所述源极40和所述漏极50的材质分别包括铂、铜、镍、钯、金、钛、铬中的一种或多种。当所述源极40和所述漏极50的材质包括上述多种材料时,源极40和漏极50可以是多层层叠结构,例如为层叠设置的Ti/Au、Pt/Au、Cr/Au等。
本发明实施方式中,所述栅极70的材质包括金、钯、钨中的一种。
本发明实施例上述提供的场效应晶体管,通过在源漏极金属与沟道材料层之间设置P型接触层,该P型接触层的材料为沟道材料层中相应过渡金属的氧化物MOX,该氧化物MOX导电性较高,功函数高,从而有助于空穴注入,进而可使得源漏极金属与沟道材料层之间实现良好的P型接触,提高场效应晶体管质量;本发明实施例进一步将栅介质层的材料设置为沟道材料层中相应过渡金属的氧化物MO3,实现了超薄、高介电常数栅介质层的制备,从而进一步提高了场效应晶体管质量。
如图3所示,为本发明另一实施例提供的场效应晶体管,包括:绝缘衬底10;设置于所述绝缘衬底10上的沟道材料层20,设置于所述沟道材料层20上且分别位于所述绝缘衬底10相对的两端的源极40和漏极50;设置于所述源极40和漏极50之间的沟道材料层20上的栅介质层160,以及设置于所述栅介质层160上的栅极70;其中,所述沟道材料层20的材质为二维过渡金属硫族化合物;所述栅介质层160的材质为过渡金属氧化物,所述过渡金属氧化物的通式为MO3,其中M为过渡金属,且所述栅介质层160中的过渡金属种类与所述沟道材料层20中的过渡金属种类相同。本发明实施例中,所述二维过渡金属硫族化合物包括MoS2,WS2,MoSe2,WSe2,MoTe2,WTe2中的一种或多种。所述MO3中,所述M为Mo或W。本实施例上述提供的场效应晶体管,通过将栅介质层的材料设置为沟道材料层中相应过渡金属的氧化物MO3,该氧化物为绝缘体,介电常数大,且能够被可控制备,因此实现了超薄、高介电常数栅介质层的制备,提高了场效应晶体管质量。
相应地,如图4所示,本发明实施例还提供了上述如图1、图2所示场效应晶体管的制备方法,包括以下步骤:
步骤1:如图4中(a)所示,提供绝缘衬底10,所述绝缘衬底10的材质包括Si、SiO2、SOI、SiC、蓝宝石中的至少一种,具体可以是SiO2层与P型掺杂Si层形成的复合结构等。
步骤2:如图4中(b)所示,在绝缘衬底10上设置TMD材料层21,所述TMD材料层21的厚度要超过两层,例如可以是2-10层,其中单层TMD材料由三个原子层构成,所述TMD材料层21可以采用化学气相沉积法直接在绝缘衬底10上生长得到,也可以先在另外的基底上制备好,再转移到绝缘衬底10表面得到。在所述TMD材料层上21上定义出位于所述绝缘衬底10相对两端的源漏区域和位于源漏区域之间的栅极区域。
步骤3:如图4中(c)-(d)所示,用光刻技术在所述栅极区域上方用光刻胶11保护底下TMD材料,然后把器件整体放入富氧环境中,用激光对光刻胶11未保护区域(即源漏区域)进行局域加热,使所述源漏区域的沟道材料层表面发生不完全氧化生成过渡金属氧化物MOX,得到p型接触层31和32,其中M为过渡金属,0<x<3。氧化过程中,通过调整激光加热的功率以及加热时间,就可以调控源漏区域的TMD材料氧化的程度以及被氧化的厚度。氧化完成后,采用电子束蒸发的方法在p型接触层31和32上覆盖源漏金属,形成源极40和漏极50,所述源极和所述漏极的材质通常是高功函数金属,具体可包括铂、铜、镍、钯、金、钛、铬中的一种或多种。可选地,加热功率为0.5W-3W,加热时间为6s-15s。具体地,加热功率可以是1W,加热时间为10s。当然在其他实施方式中,也可以是在臭氧中加热,加热的方式也可以不采用激光,而是普通加热方式,例如置于热板上加热,使源漏区域的沟道材料层表面发生不完全氧化生成过渡金属氧化物得到p型接触层,可选地,普通加热方式的加热温度为100℃-150℃。
步骤4:如图4中(e)-(f)所示,洗去栅极区域上方光刻胶11,再用光刻胶12和13保护源极40和漏极50,然后把器件整体放入富氧环境中,用激光对光刻胶未保护区域(即栅极区域)进行局域加热,加热过程中选择适合的激光加热功率以及加热时间,使得栅极区域特定厚度的TMD材料被完全氧化成MO3,形成栅介质层160。完成这一步的氧化后,未被氧化的TMD材料则构成沟道材料层20,再采用电子束蒸发的方法在栅介质层160上覆盖金属,形成栅极70,然后洗去源极40和漏极50上方的光刻胶12和13,最后得到如图4中(f)所示的场效应晶体管。所述栅极70的材质包括金、钯、钨中的一种。可选地,加热功率为8W-15W,加热时间为25s-35s。具体地,加热功率可以是10W,加热时间为30s。当然在其他实施方式中,也可以是在臭氧中加热,加热的方式也可以不采用激光,而是普通加热方式,例如置于热板上加热,使源漏区域的沟道材料层表面发生不完全氧化生成过渡金属氧化物得到p型接触层,可选地,普通加热方式的加热温度为100℃-150℃。
本发明实施例中,当栅介质层160采用现有常规材质(如氧化铝、氧化铪中的至少一种)时,则步骤4可以在洗去栅极区域上方光刻胶后,再用光刻胶保护源极40和漏极50,根据现有常规方法制备得到栅介质层260,以及栅极70,例如采用原子层沉积的方法制备栅介质层160,采用电子束蒸镀的方法制备栅极70。
如图5所示,本发明实施例还提供了上述图3所示场效应晶体管的制备方法,包括以下步骤:
步骤1:如图5中(a)所示,提供绝缘衬底10,所述绝缘衬底10的材质包括Si、SiO2、SOI、SiC、蓝宝石中的至少一种,具体可以是SiO2层与P型掺杂Si层形成的复合结构等。
步骤2:如图5中(b)所示,在绝缘衬底10上设置TMD材料层21,所述TMD材料层21的厚度要超过两层,例如可以是2-10层,其中单层TMD材料由三个原子层构成,所述TMD材料层21可以采用化学气相沉积法直接在绝缘衬底10上生长得到,也可以先在另外的基底上制备好,再转移到绝缘衬底10表面得到。在所述TMD材料层上21上定义出位于所述绝缘衬底10相对两端的源漏区域和位于源漏区域之间的栅极区域。
步骤3:如图5中(c)-(d)所示,保护栅极区域,采用电子束蒸发的方法在源漏区域覆盖金属,形成源极40和漏极50,再用光刻胶保护源极40和漏极50,然后把器件整体放入富氧环境中,用激光对光刻胶未保护区域(即栅极区域)进行局域加热,加热过程中选择适合的激光加热功率以及加热时间,使得栅极区域特定厚度的TMD材料被完全氧化成MO3,得到栅介质层160。完成这一步的氧化后,采用电子束蒸发的方法在栅介质层160上覆盖金属,形成栅极70。所述源极和所述漏极的材质通常是高功函数金属,具体可包括铂、铜、镍、钯、金、钛、铬中的一种或多种。所述栅极70的材质包括金、钯、钨中的一种。
步骤4:如图5中(e)所示,洗去源漏区域上方光刻胶,最后得到如图5中(e)所示的场效应晶体管。
本发明实施例提供的上述制备方法,工艺简单,易于实现工业化生产,且通过简单的加热氧化工艺方法同时解决了TMD场效应晶体管制备过程的两大难题,不但提高了场效应晶体管质量,且大大降低了生产成本。
需要说明的是,本发明实施例主要围绕TMD材料展开,但其他能够被氧化,而且氧化产物的导电性能可以随着氧缺陷密度的变化而变化的半导体材料,也可以按本发明的思路制备得到相应的场效应晶体管。
下面分多个实施例对本发明实施例进行进一步的说明。
实施例1
一种场效应晶体管的制备方法,包括以下步骤:
步骤1:提供绝缘衬底,所述绝缘衬底为SiO2层与P型掺杂Si层形成的复合结构;
步骤2:采用化学气相沉积法在绝缘衬底的SiO2层上生长得到具有2层结构的WSe2层(每一层结构包括3个原子层厚度),在所述WSe2层上定义出位于绝缘衬底相对两端的源漏区域和位于源漏区域之间的栅极区域;
步骤3:采用光刻技术在栅极区域上方用光刻胶保护底下WSe2材料,然后把器件整体放入富氧环境中,用激光对光刻胶未保护的源漏区域进行局域加热,加热过程中,调整激光加热的功率以及加热时间,使源漏区域的WSe2层表面的1层厚度发生不完全氧化生成过渡金属氧化物WOX,0<x<3,得到两个p型接触层。氧化完成后,采用电子束蒸发的方法在两个p型接触层上覆盖金属,形成源极和漏极,源极和漏极的金属均为层叠设置的Ti/Au,Ti/Au的厚度为10nm/90nm,下层为钛(Ti),上层为金(Au)。
步骤4:洗去栅极区域上方的光刻胶,并采用原子层沉积法在栅极区域沉积制备栅介质层,栅介质层的材料为氧化铝(Al2O3),再在栅介质层氧化铝层上制备金属金栅极,得到场效应晶体管,其结构如图2所示。
实施例2
一种场效应晶体管的制备方法,包括以下步骤:
步骤1:提供绝缘衬底,所述绝缘衬底为蓝宝石;
步骤2:采用化学气相沉积法在绝缘衬底上生长得到具有4层结构的WTe2层,在所述WTe2层上定义出位于绝缘衬底相对两端的源漏区域和位于源漏区域之间的栅极区域;
步骤3:采用光刻技术在栅极区域上方用光刻胶保护底下WTe2材料,然后把器件整体放入富氧环境中,用激光对光刻胶未保护的源漏区域进行局域加热,加热过程中,调整激光加热的功率以及加热时间,使源漏区域的WTe2层表面的2层厚度发生不完全氧化生成过渡金属氧化物WOX,0<x<3,得到两个p型接触层。氧化完成后,采用电子束蒸发的方法在两个p型接触层上覆盖金属,形成源极和漏极,源极和漏极的金属均为层叠设置的Pt/Au,Pt/Au的厚度为8nm/90nm,下层为铂(Pt),上层为金(Au)。
步骤4:洗去栅极区域上方光刻胶,再用光刻胶保护源极和漏极,然后把器件整体放入富氧环境中,用激光对光刻胶未保护的栅极区域进行局域加热,加热过程中选择适合的激光加热功率以及加热时间,使得栅极区域特定厚度的WTe2材料被完全氧化成WO3,得到栅介质层。完成这一步的氧化后,未被氧化的WTe2材料则构成沟道材料层,再采用电子束蒸发的方法在栅介质层上覆盖金属金,形成栅极,然后洗去源极和漏极上方的光刻胶,最后得到场效应晶体管,其结构如图1所示。
实施例3
一种场效应晶体管的制备方法,包括以下步骤:
步骤1:提供绝缘衬底,所述绝缘衬底为SiO2层与P型掺杂Si层形成的复合结构;
步骤2:采用化学气相沉积法在绝缘衬底的SiO2层上生长得到具有10层结构的WS2层,在所述WS2层上定义出位于绝缘衬底相对两端的源漏区域和位于源漏区域之间的栅极区域;
步骤3:采用电子束蒸发的方法在源漏区域覆盖金属,形成源极和漏极,源极和漏极的金属均为层叠设置的Cr/Au,Cr/Au的厚度为2nm/90nm,下层为铬(Cr),上层为金(Au)。再用光刻胶保护源极和漏极,然后把器件整体放入富氧环境中,用激光对光刻胶未保护的栅极区域进行局域加热,加热过程中选择适合的激光加热功率以及加热时间,使得栅极区域4层结构厚度的WS2材料被完全氧化成WO3,得到栅介质层。完成这一步的氧化后,采用电子束蒸发的方法在栅介质层上覆盖金属金,形成栅极;
步骤4:洗去源漏区域上方光刻胶,得到场效应晶体管,其结构如图3所示。
实施例4
一种场效应晶体管的制备方法,包括以下步骤:
步骤1:提供绝缘衬底,所述绝缘衬底为蓝宝石;
步骤2:采用化学气相沉积法在绝缘衬底上生长得到具有8层结构的MoS2层,在所述MoS2层上定义出位于绝缘衬底相对两端的源漏区域和位于源漏区域之间的栅极区域;
步骤3:采用光刻技术在栅极区域上方用光刻胶保护底下MoS2材料,然后把器件整体放入富氧环境中,用激光对光刻胶未保护的源漏区域进行局域加热,加热过程中,调整激光加热的功率以及加热时间,使源漏区域的MoS2层表面的2层厚度发生不完全氧化生成过渡金属氧化物MoOX,0<x<3,得到两个p型接触层。氧化完成后,采用电子束蒸发的方法在两个p型接触层上覆盖金属,形成源极和漏极,源极和漏极的金属均为层叠设置的Ti/Au,Ti/Au的厚度为10nm/90nm,下层为钛(Ti),上层为金(Au)。
步骤4:洗去栅极区域上方光刻胶,再用光刻胶保护源极和漏极,然后把器件整体放入富氧环境中,用激光对光刻胶未保护的栅极区域进行局域加热,加热过程中选择适合的激光加热功率以及加热时间,使得栅极区域2层厚度的MoS2材料被完全氧化成MoO3,得到栅介质层。完成这一步的氧化后,未被氧化的MoS2材料则构成沟道材料层,再采用电子束蒸发的方法在栅介质层上覆盖金属金,形成栅极,然后洗去源极和漏极上方的光刻胶,最后得到场效应晶体管。
实施例5
一种场效应晶体管的制备方法,包括以下步骤:
步骤1:提供绝缘衬底,所述绝缘衬底为SiO2层与P型掺杂Si层形成的复合结构;
步骤2:采用化学气相沉积法在绝缘衬底的SiO2层上生长得到具有5层结构的MoSe2层,在所述MoSe2层上定义出位于绝缘衬底相对两端的源漏区域和位于源漏区域之间的栅极区域;
步骤3:采用光刻技术在栅极区域上方用光刻胶保护底下MoSe2材料,然后把器件整体放入富氧环境中,用激光对光刻胶未保护的源漏区域进行局域加热,加热过程中,调整激光加热的功率以及加热时间,使源漏区域的MoSe2层表面的2层厚度发生不完全氧化生成过渡金属氧化物MoOX,0<x<3,得到两个p型接触层。氧化完成后,采用电子束蒸发的方法在两个p型接触层上覆盖金属,形成源极和漏极,源极和漏极的金属均为层叠设置的Cr/Au,Cr/Au的厚度为2nm/90nm,下层为铬(Cr),上层为金(Au)。
步骤4:洗去栅极区域上方光刻胶,再用光刻胶保护源极和漏极,然后把器件整体放入富氧环境中,用激光对光刻胶未保护的栅极区域进行局域加热,加热过程中选择适合的激光加热功率以及加热时间,使得栅极区域2层厚度的MoSe2材料被完全氧化成MoO3,得到栅介质层。完成这一步的氧化后,未被氧化的MoSe2材料则构成沟道材料层,再采用电子束蒸发的方法在栅介质层上覆盖金属金,形成栅极,然后洗去源极和漏极上方的光刻胶,最后得到场效应晶体管。
实施例6
一种场效应晶体管的制备方法,包括以下步骤:
步骤1:提供绝缘衬底,所述绝缘衬底为蓝宝石;
步骤2:采用化学气相沉积法在绝缘衬底上生长得到具有6层结构的MoTe2层,在所述MoTe2层上定义出位于绝缘衬底相对两端的源漏区域和位于源漏区域之间的栅极区域;
步骤3:采用光刻技术在栅极区域上方用光刻胶保护底下MoTe2材料,然后把器件整体放入富氧环境中,用激光对光刻胶未保护的源漏区域进行局域加热,加热过程中,调整激光加热的功率以及加热时间,使源漏区域的MoTe2层表面的2层厚度发生不完全氧化生成过渡金属氧化物MoOX,0<x<3,得到两个p型接触层。氧化完成后,采用电子束蒸发的方法在两个p型接触层上覆盖金属,形成源极和漏极,源极和漏极的金属均为层叠设置的Pt/Au,Pt/Au的厚度为8nm/90nm,下层为铂(Pt),上层为金(Au)。
步骤4:洗去栅极区域上方光刻胶,再用光刻胶保护源极和漏极,然后把器件整体放入富氧环境中,用激光对光刻胶未保护的栅极区域进行局域加热,加热过程中选择适合的激光加热功率以及加热时间,使得栅极区域2层厚度的MoTe2材料被完全氧化成MoO3,得到栅介质层。完成这一步的氧化后,未被氧化的MoS2材料则构成沟道材料层,再采用电子束蒸发的方法在栅介质层上覆盖金属金,形成栅极,然后洗去源极和漏极上方的光刻胶,最后得到场效应晶体管。

Claims (26)

1.一种场效应晶体管,其特征在于,包括:
绝缘衬底;
沟道材料层,设置于所述绝缘衬底上,所述沟道材料层的材质为二维过渡金属硫族化合物;
两个p型接触层,间隔设置于所述沟道材料层上,所述p型接触层的材质为过渡金属氧化物,所述过渡金属氧化物的通式为MOX,其中M为过渡金属,0<x<3,且所述p型接触层中的过渡金属种类与所述沟道材料层中的过渡金属种类相同;
栅介质层,设置于所述两个p型接触层之间的沟道材料层上;
源极和漏极,分别设置于所述两个p型接触层上;
栅极,设置于所述栅介质层上。
2.如权利要求1所述的场效应晶体管,其特征在于,所述二维过渡金属硫族化合物包括MoS2,WS2,MoSe2,WSe2,MoTe2,WTe2中的一种或多种。
3.如权利要求1或2所述的场效应晶体管,其特征在于,所述MOX中,所述M为Mo或W。
4.如权利要求1所述的场效应晶体管,其特征在于,所述p型接触层的厚度为1nm-6nm。
5.如权利要求1所述的场效应晶体管,其特征在于,所述p型接触层由所述沟道材料层材料经原位不完全氧化获得,所述p型接触层与所述沟道材料层之间通过化学键结合。
6.如权利要求1-5任一项所述的场效应晶体管,其特征在于,所述栅介质层的材质为过渡金属氧化物,所述过渡金属氧化物的通式为MO3,其中M为过渡金属,且所述M与所述沟道材料层中的过渡金属种类相同。
7.如权利要求6所述的场效应晶体管,其特征在于,所述栅介质层的材质为MoO3或WO3
8.如权利要求6所述的场效应晶体管,其特征在于,所述栅介质层由所述沟道材料层材料经原位完全氧化获得,所述栅介质层与所述沟道材料层之间通过化学键结合。
9.如权利要求6所述的场效应晶体管,其特征在于,所述两个p型接触层与所述栅介质层连接在一起,或者所述两个p型接触层分别与所述栅介质层间隔设置。
10.如权利要求1-5任一项所述的场效应晶体管,其特征在于,所述栅介质层的材质为氧化铝、氧化铪中的至少一种。
11.如权利要求1所述的场效应晶体管,其特征在于,所述栅介质层的厚度为1nm-6nm,所述栅介质层的厚度等于、大于或小于所述p型接触层的厚度。
12.如权利要求1所述的场效应晶体管,其特征在于,所述沟道材料层的最大厚度处的厚度为1nm-10nm。
13.如权利要求1所述的场效应晶体管,其特征在于,所述绝缘衬底的材质包括Si、SiO2、SOI、SiC、蓝宝石中的至少一种。
14.如权利要求1所述的场效应晶体管,其特征在于,所述源极和所述漏极的材质分别包括铂、铜、镍、钯、金、钛、铬中的一种或多种。
15.如权利要求1所述的场效应晶体管,其特征在于,所述栅极的材质包括金、钯、钨中的一种。
16.一种场效应晶体管,其特征在于,包括:
绝缘衬底;
沟道材料层,设置于所述绝缘衬底上,所述沟道材料层的材质为二维过渡金属硫族化合物;
源极和漏极,间隔设置于所述沟道材料层上;
栅介质层,设置于所述源极和漏极之间的沟道材料层上,所述栅介质层的材质为过渡金属氧化物,所述过渡金属氧化物的通式为MO3,其中M为过渡金属,且所述M与所述沟道材料层中的过渡金属种类相同;
栅极,设置于所述栅介质层上。
17.如权利要求16所述的场效应晶体管,其特征在于,所述二维过渡金属硫族化合物包括MoS2,WS2,MoSe2,WSe2,MoTe2,WTe2中的一种或多种。
18.如权利要求16或17所述的场效应晶体管,其特征在于,所述MO3中,所述M为Mo或W。
19.如权利要求16所述的场效应晶体管,其特征在于,所述栅介质层的厚度为1nm-6nm。
20.如权利要求16所述的场效应晶体管,其特征在于,所述栅介质层由所述沟道材料层材料经原位完全氧化获得,所述栅介质层与所述沟道材料层之间通过化学键结合。
21.如权利要求16所述的场效应晶体管,其特征在于,所述源极与所述沟道材料层之间设置有一p型接触层,所述漏极与所述沟道材料层之间设置有一p型接触层,两个所述p型接触层的材质均为过渡金属氧化物,所述过渡金属氧化物的通式为MOX,其中M为过渡金属,0<x<3,且所述M与所述沟道材料层中的过渡金属种类相同。
22.一种场效应晶体管的制备方法,其特征在于,包括以下步骤:
提供绝缘衬底,在所述绝缘衬底上设置二维过渡金属硫族化合物材料层,所述二维过渡金属硫族化合物材料层上包括位于所述绝缘衬底上的源漏区域和位于源漏区域之间的栅极区域;
采用光刻胶保护所述栅极区域,并在富氧或臭氧环境中对未被光刻胶保护的所述源漏区域进行加热,使所述源漏区域的二维过渡金属硫族化合物材料层表面发生不完全氧化生成过渡金属氧化物得到p型接触层,未被氧化的所述二维过渡金属硫族化合物材料层即构成沟道材料层,所述过渡金属氧化物的通式为MOX,其中M为过渡金属,0<x<3,且所述M与所述沟道材料层中的过渡金属种类相同;
在所述源漏区域形成源极和漏极,以及洗去光刻胶后在所述栅极区域依次形成栅介质层和栅极,得到场效应晶体管。
23.如权利要求22所述的制备方法,其特征在于,形成所述栅介质层的具体操作为:采用光刻胶保护所述源极和漏极,并在富氧或臭氧环境中对未被光刻胶保护的所述栅极区域进行加热,使所述栅极区域的二维过渡金属硫族化合物材料层表面发生完全氧化生成过渡金属氧化物得到所述栅介质层,所述过渡金属氧化物的通式为MO3,其中M为过渡金属,所述M与所述沟道材料层中的过渡金属种类相同。
24.一种场效应晶体管的制备方法,其特征在于,包括以下步骤:
提供绝缘衬底,在所述绝缘衬底上设置二维过渡金属硫族化合物材料层,所述二维过渡金属硫族化合物材料层上包括位于所述绝缘衬底上的源漏区域和位于源漏区域之间的栅极区域;
采用光刻胶保护所述源漏区域,并在富氧或臭氧环境中对未被光刻胶保护的所述栅极区域进行加热,使所述栅极区域的二维过渡金属硫族化合物材料层表面发生完全氧化生成过渡金属氧化物得到栅介质层,未被氧化的所述二维过渡金属硫族化合物材料层即构成沟道材料层,所述过渡金属氧化物的通式为MO3,其中M为过渡金属,且所述M与所述沟道材料层中的过渡金属种类相同;
再在所述栅介质层上栅极,以及洗去光刻胶后在源漏区域形成源极和漏极,得到场效应晶体管。
25.如权利要求24所述的制备方法,其特征在于,在制备所述源极和漏极之前,先在所述源漏区域制备两个p型接触层,所述p型接触层的具体制备过程为:采用光刻胶保护所述栅极,并在富氧或臭氧环境中对未被光刻胶保护的所述源漏区域进行加热,使所述源漏区域的二维过渡金属硫族化合物材料层表面发生不完全氧化生成过渡金属氧化物得到两个所述p型接触层,所述过渡金属氧化物的通式为MOX,其中M为过渡金属,0<x<3,所述M与所述沟道材料层中的过渡金属种类相同。
26.一种晶体管阵列器件,其特征在于,包括由权利要求1-15或16-21任一项所述的场效应晶体管形成的阵列结构。
CN201810259749.6A 2018-03-27 2018-03-27 一种场效应晶体管及其制备方法和晶体管阵列器件 Active CN110310991B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810259749.6A CN110310991B (zh) 2018-03-27 2018-03-27 一种场效应晶体管及其制备方法和晶体管阵列器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810259749.6A CN110310991B (zh) 2018-03-27 2018-03-27 一种场效应晶体管及其制备方法和晶体管阵列器件

Publications (2)

Publication Number Publication Date
CN110310991A true CN110310991A (zh) 2019-10-08
CN110310991B CN110310991B (zh) 2021-05-07

Family

ID=68073712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810259749.6A Active CN110310991B (zh) 2018-03-27 2018-03-27 一种场效应晶体管及其制备方法和晶体管阵列器件

Country Status (1)

Country Link
CN (1) CN110310991B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783179A (zh) * 2019-11-14 2020-02-11 苏州大学 二维材料场效应晶体管的制备方法
CN111864006A (zh) * 2020-06-22 2020-10-30 杭州电子科技大学 基于引入氧缺陷的多层TMDs光电器件及制备方法
CN113284889A (zh) * 2021-04-20 2021-08-20 湖南大学 一种二维异质结阵列器件及其制备方法
US20210265473A1 (en) * 2018-11-30 2021-08-26 Mitsubishi Electric Corporation Semiconductor device
CN114171392A (zh) * 2021-11-17 2022-03-11 北京大学 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257048A (zh) * 2007-02-28 2008-09-03 三星电子株式会社 薄膜晶体管及其制造方法
CN106057880A (zh) * 2015-04-07 2016-10-26 三星电子株式会社 包括二维材料的电子器件以及制造该电子器件的方法
JP2017079313A (ja) * 2015-10-22 2017-04-27 富士通株式会社 電子デバイス及び電子デバイスの製造方法
CN107017303A (zh) * 2016-01-06 2017-08-04 台湾积体电路制造股份有限公司 半导体装置结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257048A (zh) * 2007-02-28 2008-09-03 三星电子株式会社 薄膜晶体管及其制造方法
CN106057880A (zh) * 2015-04-07 2016-10-26 三星电子株式会社 包括二维材料的电子器件以及制造该电子器件的方法
JP2017079313A (ja) * 2015-10-22 2017-04-27 富士通株式会社 電子デバイス及び電子デバイスの製造方法
CN107017303A (zh) * 2016-01-06 2017-08-04 台湾积体电路制造股份有限公司 半导体装置结构

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210265473A1 (en) * 2018-11-30 2021-08-26 Mitsubishi Electric Corporation Semiconductor device
CN110783179A (zh) * 2019-11-14 2020-02-11 苏州大学 二维材料场效应晶体管的制备方法
CN111864006A (zh) * 2020-06-22 2020-10-30 杭州电子科技大学 基于引入氧缺陷的多层TMDs光电器件及制备方法
CN113284889A (zh) * 2021-04-20 2021-08-20 湖南大学 一种二维异质结阵列器件及其制备方法
CN113284889B (zh) * 2021-04-20 2023-06-09 湖南大学 一种二维异质结阵列器件及其制备方法
CN114171392A (zh) * 2021-11-17 2022-03-11 北京大学 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法
CN114171392B (zh) * 2021-11-17 2024-03-15 北京大学 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法

Also Published As

Publication number Publication date
CN110310991B (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
CN110310991A (zh) 一种场效应晶体管及其制备方法和晶体管阵列器件
KR101156620B1 (ko) 그라핀 채널층을 가지는 전계 효과 트랜지스터
JP5498662B2 (ja) 半導体装置および半導体装置の製造方法
JP2007081362A (ja) 透明薄膜トランジスタ及びその製造方法
KR20120081100A (ko) 터널 전계 효과 트랜지스터 및 그 제조 방법
US10872973B2 (en) Semiconductor structures with two-dimensional materials
EP3134919B1 (en) Tunable barrier transistors for high power electronics
CN109196651B (zh) 场效应晶体管结构及其制作方法
CN110828564B (zh) 具有半导体性栅极的场效应晶体管
JP2014075570A (ja) 半導体装置、及び半導体装置の製造方法
CN109920842A (zh) 冷源结构mos晶体管及其制作方法
JP5089020B2 (ja) 基板上に作製された半導体電子デバイス
TW201115735A (en) Ohmic contact of III-V semiconductor device and manufacturing method
CN107919388A (zh) 降低二维材料场效应晶体管接触电阻的方法
JP2006245589A (ja) 物性変換層を利用したトランジスタと、その動作及び製造方法
JP5174495B2 (ja) n型及びp型CISを含む薄膜トランジスタ及びその製造方法
CN116153933A (zh) 一种GaN基CMOS器件及其制备方法
CN113224143B (zh) 基于二硫化钨/锑化镓结型场效应晶体管及其制备方法
CN112292762A (zh) 隧穿场效应晶体管
JPS58119671A (ja) 電界効果トランジスタ
CN105702733B (zh) 半导体装置
KR101929805B1 (ko) 다중 드레인 이종접합 트랜지스터의 제조 방법
JPH0719888B2 (ja) 電界効果型トランジスタ及びその製造方法
JP2008010566A (ja) 半導体デバイス
KR20240078077A (ko) 부분 p형 또는 부분 n형 기반 온/오프 전류 비율을 갖는 음의 차동 트랜스컨덕턴스 이종 접합 트랜지스터 및 이를 이용한 다진법 논리 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant