KR101929805B1 - 다중 드레인 이종접합 트랜지스터의 제조 방법 - Google Patents

다중 드레인 이종접합 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101929805B1
KR101929805B1 KR1020170109384A KR20170109384A KR101929805B1 KR 101929805 B1 KR101929805 B1 KR 101929805B1 KR 1020170109384 A KR1020170109384 A KR 1020170109384A KR 20170109384 A KR20170109384 A KR 20170109384A KR 101929805 B1 KR101929805 B1 KR 101929805B1
Authority
KR
South Korea
Prior art keywords
drain
layer
algan
gan
heterojunction
Prior art date
Application number
KR1020170109384A
Other languages
English (en)
Inventor
양전욱
심규환
조제희
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020170109384A priority Critical patent/KR101929805B1/ko
Application granted granted Critical
Publication of KR101929805B1 publication Critical patent/KR101929805B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명에 따른 다중 드레인 이종접합 트랜지스터의 제조 방법은 드레인에 다수의 쇼트키 접합을 갖는 전극을 형성하되 쇼트키 전극의 전류주입 효율이 개선되도록 하여 트랜지스터를 형성하는 것을 특징으로 한다.
본 발명에 의하면 다수의 드레인 전극은 역방향으로 접속된 쇼트키 접합들을 구성하고 있어 드레인 전극들간의 전류 흐름이 제한되며 각각의 드레인 전류는 하나의 게이트로 스위칭 될 수 있으므로 상태가 다른 다수의 출력을 갖는 회로를 구성할 수 있고 여러 개의 다이오드를 갖는 정류회로를 하나의 부품으로 대체할 수 있으므로 회로의 크기를 줄일 수 있을 뿐 아니라 양산성을 높일 수 있다.

Description

다중 드레인 이종접합 트랜지스터의 제조 방법{Method for manufacturing multi drain heterojunction transistor}
본 발명은 다수의 드레인을 갖는 AlGaN/GaN 반도체 트랜지스터의 제조방법에 관한 것으로서, 구체적으로는 드레인에 다수의 쇼트키 접합을 갖는 전극을 형성하되 쇼트키 전극의 전류주입 효율이 개선되도록 하여 트랜지스터를 형성하는 방안에 관한 것이다.
AlGaN/GaN 구조는 넓은 밴드갭을 가지며 피에조 전계효과에 의해 도핑되지 않은 상태에서도 매우 높은 전자밀도와 이동도 특성을 갖는 이차원전자 층을 형성하므로 고전력 고주파 회로에 적합한 AlGaN/GaN high electron mobility transistor (HEMT)의 제작에 이용된다.
AlGaN/GaN HEMT는 게이트에 쇼트키 금속접합, 소스와 드레인에 저항성금속접촉으로 전극이 형성되어 있으며 주로 스위칭 회로와 증폭기 회로에 적용되는데 회로의 구성에서 드레인에 상태가 다른 다수의 전극 연결이 필요할 경우가 있다. 이 경우 종래의 트랜지스터는 드레인이 저항성 접촉으로 이루어져 있으므로 드레인에 상태가 다른 다수의 전극을 연결할 수 없다.
따라서, 상태가 다른 전극을 연결하고자 하면 전기적으로 분리된 다수의 드레인이 있어야 하며 이에 따른 부가회로가 필요하다. 또한, 드레인에서 소스의 한쪽 방향으로만 전류가 흐르도록 하고자 하는 경우 드레인과 소스의 전압이 역전되지 않도록 하거나 채널을 차단해야 한다. 종래의 기술에서 이와 같이 드레인에 다수의 전극을 연결하거나 한쪽 방향으로만 전류가 흐르도록 할 수 있는 방법으로는 드레인에 쇼트키 접촉을 형성하면 용이하게 형성할 수 있다.
그러나 종래의 방법으로 형성되는 AlGaN/GaN 구조의 쇼트키 접촉은 전류주입 효율이 좋지 않아 드레인을 형성하기 위해서 많은 금속 접촉 면적을 필요로 하므로 효율적이지 않다.
또한, 다른 종래의 트랜지스터 기술에서는 저항성 접촉을 형성하되 저항성 접촉의 가장자리에 접하여 채널을 리세스하고 쇼트키 전극을 형성하여 역방향 전류를 차단하고 있다. 이 경우 리세스 식각이 많이 될 경우 채널이 차단되어 트랜지스터의 기능을 상실하므로 리세스 식각을 정확히 해야 하는 문제가 있다.
본 발명은 상기 종래의 문제점을 해소하고자 하는 것으로서, 기존의 드레인에 저항성 접촉을 형성하는 AlGaN/GaN 구조의 트랜지스터와 달리 드레인에 다수의 쇼트키 접합을 갖도록 트랜지스터를 형성하며 전류주입 효율을 높이기 위하여 AlGaN/GaN 이종접합면이 쇼트키 금속과 많이 접하도록 형상을 형성하여 전류주입 효율을 향상시킨 것을 특징으로 한다.
또한, 이를 통해 트랜지스터는 역방향으로 전류가 흐르는 것이 제한되어 드레인에서 소스로 향하는 한쪽 방향의 전류만 흐르는 단방향 트랜지스터의 특성을 가지며 각각의 드레인이 상호 영향을 받지 않으므로 다중 상태 출력 회로 구성이 가능한 방안을 제공하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 관점에 따른 다중 드레인 이종접합 트랜지스터는 단결정 GaN층 및 상기 단결정 GaN층 상에 적층된 AlGaN 층을 갖는 AlGaN/GaN 이종접합 반도체 층; 상기 AlGaN 층 상에 형성되며 저항성 접촉 성질을 갖는 소스 전극; 상기 AlGaN 층 상에서 상기 소스 전극과 이격 형성되는 게이트 전극; 및 상기 AlGaN/GaN 이종접합 반도체 층의 식각된 경계면 상에 접촉 형성되는 다수의 드레인 쇼트키 전극;을 포함하고, 상기 다수의 드레인 쇼트키 전극은 상기 AlGaN/GaN 이종접합 반도체 층을 이루는 이종접합면이 선택적으로 드러나도록 형성된 다수의 홈에 위치하는 것을 특징으로 한다.
상기 다수의 드레인 쇼트키 전극의 하부는 리세스 식각으로 드러난 AlGaN/GaN 이종접합면과 채널층에 인접한 AlGaN, GaN 층을 통해 상기 드레인 쇼트키 전극의 순방향 전류주입 상승을 가능하게 한다.
상기 다수의 드레인 쇼트키 전극은 상기 AlGaN/GaN 이종접합 반도체 층 상에서 독립적으로 전원이 인가될 수 있도록 반복적으로 연달아 배치된다.
상기와 같은 목적을 달성하기 위한 본 발명의 다른 관점에 따른 다중 드레인 이종접합 트랜지스터의 제조 방법은 베이스 기판, 상기 베이스 기판 상에 적층되는 버퍼층, 상기 버퍼층을 덮는 단결정 GaN층 및 상기 단결정 GaN층 상에 적층된 AlGaN 층을 갖는 AlGaN/GaN 이종접합 반도체 층을 준비하는 단계; 리소그라피와 식각을 통하여 상기 AlGaN/GaN 이종접합 반도체 층의 이종접합면이 선택적으로 드러나도록 다수의 홈을 형성하는 단계; 상기 AlGaN 층 상에 소스의 저항성금속 접촉을 형성되도록 리소그라피, 금속막 증착 및 리프트-오프 공정을 수행하는 단계; 및 상기 AlGaN 층 상에 리소그라피, Ni/Au의 금속막 증착 및 리프트-오프 공정을 이용하여 게이트와 드레인의 쇼트키 접합을 형성하는 단계;를 포함하고, 상기 다수의 드레인 쇼트키 전극은 상기 AlGaN/GaN 이종접합 반도체 층을 이루는 이종접합면이 선택적으로 드러나도록 형성된 다수의 홈에 위치하는 것을 특징으로 한다.
상기 소스의 저항성 접촉은 상기 AlGaN/GaN 층 위에 Ti,Al,Ni,Au 을 포함하는 그룹 중 어느 하나의 금속막이 적층되도록 한 뒤 소정 온도 및 소정 시간 동안 열처리하여 형성한다.
상기 AlGaN 층은 Al을 25% 함유한 상태에서 30 nm의 두께로 성장시킨다.
상기 베이스 기판은 Si, SiC 및 사파이어를 포함하는 그룹 중 어느 하나의 재료를 이용한다.
상기 드레인의 쇼트키 접합을 형성한 후, 상기 드레인 쇼트키 전극의 순방향 전류주입 효과를 높이기 위하여 열처리 공정을 수행한다.
본 발명은 상기 제조 방법을 이용하여 제조된 다중 드레인 이종접합 트랜지스터를 이용한 회로를 제공한다.
상술한 바와 같은 본 발명에 따른 다중 드레인 이종접합 트랜지스터의 제조 방법을 통해 이차원전자층을 갖는 AlGaN/GaN 접합을 이용하여 트랜지스터를 제작함으로써, 트랜지스터의 소스는 반도체에서 금속 전극으로 전류가 흘러나갈 수 있도록 저항성 접촉을 형성하고, 게이트는 금속이 AlGaN/GaN 과 직접 접촉하는 쇼트키 게이트이거나 절연막이 삽입된 금속과 절연막 반도체 구조를 갖는 게이트로 형성되어 전류를 조절하며 소스의 반대편에 다수의 쇼트키 드레인 전극이 형성된다.
본 발명은 드레인의 쇼트키 금속이 형성되는 영역을 리세스 식각으로 얕은 깊이를 갖는 채널을 형성하여 역방향 누설전류를 줄이고 AlGaN/GaN 이종접합의 경계면이 많이 노출되도록 부분적으로 리세스 식각을 더하여 형상을 형성함으로써 순방향 전압에서 금속으로부터 이종접합으로 전류의 주입이 더욱 잘 이루어지도록 한다.
즉, 금속과 접촉되는 반도체 이종접합면이 크게 증가하게 됨으로써 금속으로부터 활성층에 주입되는 전류의 양이 크게 증가하여 결과적으로 다이오드의 전류밀도가 증가하고 온저항이 감소하여 트랜지스터의 순방향 특성이 현저히 개선된다.
이를 통해서 트랜지스터는 역방향으로 전류가 흐르는 것이 제한되어 드레인에서 소스로 향하는 한쪽 방향의 전류만 흐르게 하는 단방향 트랜지스터의 특성을 갖게 한다.
또한, 다수의 드레인을 형성했을 때 각각의 드레인이 상호 영향을 받지 않으므로 다중 상태 출력이 가능하도록 하는 회로 구성이 가능하게 한다.
즉, 다수의 드레인 전극은 역방향으로 접속된 쇼트키 접합들을 구성하고 있어 드레인 전극들 간의 전류 흐름이 제한되며 각각의 드레인 전류는 하나의 게이트로 스위칭될 수 있으므로 상태가 다른 다수의 출력을 갖는 회로를 구성할 수 있게 하는바, 이를 통해서 여러 개의 다이오드를 갖는 정류회로를 하나의 부품으로 대체할 수 있으므로 회로의 크기를 줄일 수 있을 뿐 아니라 양산성을 높일 수 있다.
도 1은 본 발명의 일 실시 예에 따라서 이중 드레인 트랜지스터의 제작 공정 단계를 나타낸 도면이다.
도 2는 본 발명의 다른 실시 예에 따라서 두 드레인을 반복해서 배치하여 형성한 트랜지스터를 나타낸 평면도이다.
도 3은 본 발명의 또다른 실시 예에 따라서 드레인 금속의 가장자리에 접한 채널층 위의 AlGaN 층을 선택적으로 식각하여 형성한 트랜지스터를 나타낸 평면도이다.
도 4는 본 발명을 통해 제조된 이중 드레인 트랜지스터의 특성을 나타낸 심볼이다.
도 5는 본 발명에 따라 제조된 이중 드레인 트랜지스터를 이용한 회로의 일례로 스위칭이 가능한 정류 회로를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 더욱 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
본 발명은 이차원전자층을 갖는 AlGaN/GaN 접합을 이용하여 트랜지스터를 제작한다.
트랜지스터는 소스와 드레인이 게이트를 사이에 두고 배치되어 형성되며 소스는 반도체에서 금속 전극으로 전류가 흘러나갈 수 있도록 저항성 접촉으로 형성하고 게이트는 금속이 AlGaN/GaN 과 직접 접촉하는 쇼트키 접합이거나 AlGaN 위에 절연막과 금속이 적층된 구조로 형성되며 소스의 반대편에 다수의 쇼트키 전극을 형성하여 드레인으로 구성한다.
본 발명 상에서, 드레인의 쇼트키 금속이 형성되는 영역은 리세스 식각으로 얕은 채널을 형성하여 역방향 누설전류를 줄이고 AlGaN/GaN 이종접합의 경계면이 많이 노출되도록 부분적으로 리세스 식각을 더하여 형상을 형성하므로써 순방향 전압에서 금속으로부터 이종접합으로 전류의 주입이 더욱 잘 이루어지도록 하는 것을 특징으로 한다.
종래의 AlGaN/GaN 이종접합을 이용한 트랜지스터에서는 쇼트키금속의 게이트에 AlGaN/GaN의 이종접합면이 접촉될 경우 도전층으로 전류가 쉽게 주입될 수 있어 트랜지스터의 특성을 저하시키므로 게이트 금속과 이종AlGaN/GaN 이종접합의 경계면과 접촉을 최소화 하거나 피하여 제작된다.
본 발명에서는 이와 달리 드레인에서 AlGaN/GaN 이종접합의 경계면이 금속과 많이 접하도록 하여 순방향으로 전압이 가해진 경우에는 금속과 AlGaN/GaN 이종접합면이 접촉될 경우 결정의 불연속으로 인한 많은 결함을 통하여 전하의 이동이 보다 용이하므로 전류주입 특성이 개선된다.
또한, 역방향전압 상태에서 누설전류를 차단하기 위하여 금속과 접하는 영역을 식각하여 역방향 상태에서 도전층이 모두 공핍되도록 한다.
이하, 도 1을 참조하여 본 발명의 일 실시 예에 따라서 AlGaN/GaN 구조를 이용한 이중 드레인 트랜지스터의 제작 공정 단계를 설명한다.
먼저, 도 1의 (a)를 참조하면, Si 기판(1) 위에 버퍼층(2)을 성장하고 그 위에 전도성을 갖지 않는 양질의 단결정 GaN층(3)을 성장한 다음, Al을 25% 함유한 AlGaN 층(4)을 30 ㎚의 두께로 성장하여 이차원 전자층이 형성되도록 기판을 준비한다.
본 발명의 실시 예에서는 이차원전자층의 특성을 개선하기 위하여 Al의 함유와 박막의 두께를 변화할 수 있으며, SiN, 또는 GaN 와 같이 표면 보호를 위한 막이 AlGaN 층 위에 형성될 수 있고, Si 기판을 대신하여 기판 위에 GaN를 성장할 수 있는 SiC, 또는 사파이어와 같은 기판 재료가 이용될 수 있다.
다음으로, 도 1의 (b)와 같이, 리소그라피 방법을 이용하여 레지스트막으로 준비된 기판에서 소자의 활성층 영역을 차단하여 구분한 다음 레지스트막을 식각 마스크로 이용하여 AlGaN 층 전부와 GaN을 일부 식각하여 활성층 영역을 제외한 곳의 이차원전자층이 모두 제거되도록 하고 레지스트막을 제거한다.
다음으로, 도 1의 (c)와 같이, 리소그라피와 식각을 통하여 드레인의 쇼트키접합이 형성될 부분에 AlGaN/GaN의 이종접합면이 선택적으로 드러나도록 다수의 홈(5)을 형성한다.
이 때, 드레인 영역의 식각된 형상들은 도 1의 (d)에 보인 평면도와 같이 두 드레인 전극이 사용하고자 하는 역방향 전압에 충분히 견딜 수 있도록 구분하여 형성한다.
본 발명에서 드레인의 식각 홈 형성은 드레인 전류주입 특성의 개선에 기여하므로 금속과 AlGaN/GaN 접합면이 많이 접하도록 다양한 형상으로 이루어질 수 있다. 일 예로 규칙적으로 배열된 사각형의 형상일 수 있으며 또 다른 일 예로 불규칙한 형상으로 이루이질 수도 있다. 이상의 활성층을 구분하기 위한 식각과 드레인 영역 홈을 형성하기 위한 식각은 하나의 식각 마스크를 이용한 한 번의 식각으로 수행될 수도 있다.
다음으로, 도 1의 (e)와 같이, 활성층 영역의 한 부분에 소스의 저항성금속 접촉(6)이 형성되도록 리소그라피와 금속막 증착 및 리프트-오프 공정을 수행한다.
저항성 접촉은 전자선진공증착, 열적진공증착과 같은 통상의 방법으로 AlGaN/GaN 위에 Ti/Al/Ni/Au의 금속막이 적층되도록 한 뒤 850 ℃의 온도에서 30초 동안 열처리하여 형성한다. 이 과정에서 Ti/Al/Ni/Au의 금속 적층은 저항성 접촉을 형성하기 위한 일 실시 예를 보인 것으로서 본 발명의 다른 실시 예에서는 더 낮은 접촉저항 특성을 나타내기 위하여 금속의 두께, 열처리 온도와 시간이 달라질 수 있고 다른 금속이 이용될 수도 있다.
다음으로, 도 1의 (f)와 같이, 리소그라피와 Ni/Au의 금속막 증착 및 리프트-오프 공정을 이용하여 게이트(7)와 드레인(8)의 쇼트키 접합을 형성한다. 이 과정에서 Ni/Au의 금속 적층은 쇼트키 접촉을 형성하기 위한 실시 예를 든 것으로 쇼트키 접합특성을 나타내는 다른 금속이 이용될 수 있다.
도 1의 (g)를 참조하면, 본 발명을 통해 제작된 두 개의 드레인 전극(8-1, 8-2)을 갖고 있는 트랜지스터를 위에서 본 형상을 나타낸 도면을 보인다.
두 드레인 전극은 쇼트키 접합으로 형성되어 독립적으로 전압이 인가될 수 있으며 높은 전압이 인가된 전극을 통한 전극으로 전류가 주로 흐르고 드레인에 역방향 전압이 걸리게 되면 전류가 흐르지 않는다. 또한, 두 드레인은 쇼트키 접합으로 형성되어 있으므로 드레인 사이에는 전류는 흐르지 않는다.
본 발명의 다른 실시 예로서는 전술된 실시 예들과 동일하게 수행하되 도 2와 같이 두 드레인을 반복해서 배치하여 형성할 수 있다.
이러한 실시 예는 드레인과 게이트 사이의 걸리는 전압을 균일하게 함으로써 두 드레인에 가해지는 전압에 따른 전류의 비를 높이는 효과를 나타낼 수 있다.
본 발명의 또 다른 실시 예로서는 전술된 실시 예들과 동일하게 수행하되 도 3에서 보이는 바와 같이 리소그라피 공정과 식각을 통하여 드레인 금속의 가장자리에 접한 채널층 위의 AlGaN 층을 선택적으로 식각함으로써 역방향 누설전류를 다소 감소시킬 수 있다.
이 때 식각되는 두께는 드레인 금속에 역방향 전압이 인가된 상태에서 금속과 접촉된 부분의 채널이 공핍될 수 있도록 정하여 식각한다.
본 발명의 또 다른 실시 예로서는 전술된 실시 예들과 동일하게 수행하되 게이트와 드레인의 금속 증착 후 열처리를 통해 드레인의 전류주입 효율을 높일 수도 있다.
본 발명을 통해 제조된 더블 드레인 트랜지스터의 특성을 고려하면 두 드레인의 특성이 쇼트키 특성을 나타내며 두 드레인은 전기적으로 분리되어 있으므로 도 4와 같은 회로기호로 나타낼 수 있다.
본 발명의 더블 드레인 트랜지스터를 이용한 회로의 일 실시예로서는 도 5와 같은 스위칭이 가능한 정류회로를 구성할 수 있다.
변압기를 통해서 들어온 전압은 각각의 드레인에 순방향 전압이 인가되었을 때 전류가 흐를 수 있으므로 변압기 전압의 방향이 바뀌면 전류가 흐르는 드레인이 달라지므로 트랜지스터는 항상 순방향의 드레인 전압이 인가된다.
따라서, 트랜지스터의 게이트가 턴-온될 때 전류가 흐르게 되므로 전파 정류된 전압의 전류가 흐르는 상태를 본 발명의 트랜지스터 하나로 조절할 수 있다.
상기한 발명의 실시 예들은 예시적으로 기술된 것으로서 AlGaN/GaN 뿐 아니라 다른 재료를 사용한 이종접합을 이용하여 제작되는 금속 반도체 접합 트랜지스터에 이용할 수 있다.
상술한 바와 같이 본 발명에 따른 다중 드레인 이종접합 트랜지스터의 제조 방법에 의하면 드레인에 다수의 쇼트키 접합을 갖도록 트랜지스터를 형성하며 전류주입 효율을 높이기 위하여 AlGaN/GaN 이종접합면이 쇼트키 금속과 많이 접하도록 형상을 형성하여 전류주입 효율을 향상시킨다.
이를 통해서, 트랜지스터는 역방향으로 전류가 흐르는 것이 제한되어 드레인에서 소스로 향하는 한쪽 방향의 전류만 흐르는 단방향 트랜지스터의 특성을 가지며 각각의 드레인이 상호 영향을 받지 않으므로 다중 상태 출력이 가능하도록 하는 회로 구성을 가능하게 한다.
또한, 본 발명은 드레인의 쇼트키 금속이 형성되는 영역은 리세스 식각으로 얕은 채널을 형성하여 역방향 누설전류를 줄이고 AlGaN/GaN 이종접합의 경계면이 많이 노출되도록 부분적으로 리세스 식각을 더하여 형상을 형성하므로써 순방향 전압에서 금속으로부터 이종접합으로 전류의 주입이 더욱 잘 이루어지게 한다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
1 : Si 기판
2 : 버퍼층
3 : GaN 층
4 : AlGaN 층
5 : 식각에 의한 드레인 영역의 홈
6 : 소스의 저항성금속 접합
7 : 게이트
8 : 드레인 금속 접합
8-1 : 제1 드레인
8-2 : 제2 드레인

Claims (9)

  1. 단결정 GaN층 및 상기 단결정 GaN층 상에 적층된 AlGaN 층을 갖는 AlGaN/GaN 이종접합 반도체 층;
    상기 AlGaN 층 상에 형성되며 저항성 접촉 성질을 갖는 소스 전극;
    상기 AlGaN 층 상에서 상기 소스 전극과 이격 형성되는 게이트 전극; 및
    상기 AlGaN/GaN 이종접합 반도체 층의 식각된 경계면 상에 접촉 형성되는 다수의 드레인 쇼트키 전극;을 포함하고,
    상기 다수의 드레인 쇼트키 전극을 형성하는 과정에서 드레인의 바깥 측 가장자리 상에 접한 채널층 위의 AlGaN 층 및 GaN 층을 선택적으로 식각하여 역방향 누설전류를 감소하게 하며,
    상기 AlGaN/GaN 이종접합 반도체 층의 최외측에서는 AlGaN 층 전부 및 GaN 층의 상부층을 식각하고, 상기 AlGaN 층의 가장자리 내측은 단차를 갖는 구조이고,
    상기 다수의 드레인 쇼트키 전극은 상기 AlGaN/GaN 이종접합 반도체 층을 이루는 이종접합면이 선택적으로 드러나도록 형성된 다수의 홈에 위치하며, 이를 통해 턴온 전압의 감소와 전류 주입 효과를 개선하는 것을 특징으로 하는,
    다중 드레인 이종접합 트랜지스터.
  2. 제 1 항에 있어서,
    상기 드레인 쇼트키 전극의 하부는 리세스 식각으로 형성되어 채널을 통한 누설전류 감소 및 상기 드레인 쇼트키 전극의 순방향 전류주입 상승을 가능하게 하는,
    다중 드레인 이종접합 트랜지스터.
  3. 제 1 항에 있어서,
    상기 다수의 드레인 쇼트키 전극은 상기 AlGaN/GaN 이종접합 반도체 층 상에서 전류가 균일하게 분포하도록 반복적으로 연달아 배치되는,
    다중 드레인 이종접합 트랜지스터.
  4. 베이스 기판, 상기 베이스 기판 상에 적층되는 버퍼층, 상기 버퍼층을 덮는 단결정 GaN층 및 상기 단결정 GaN층 상에 적층된 AlGaN 층을 갖는 AlGaN/GaN 이종접합 반도체 층을 준비하는 단계;
    리소그라피와 식각을 통하여 상기 AlGaN/GaN 이종접합 반도체 층의 이종접합면이 선택적으로 드러나도록 다수의 홈을 형성하는 단계;
    상기 AlGaN 층 상에 소스의 저항성금속 접촉을 형성되도록 리소그라피, 금속막 증착 및 리프트-오프 공정을 수행하는 단계; 및
    상기 AlGaN 층 상에 리소그라피, Ni/Au의 금속막 증착 및 리프트-오프 공정을 이용하여 게이트와 드레인의 쇼트키 접합을 형성하는 단계;를 포함하고,
    상기 AlGaN/GaN 이종접합 반도체 층의 식각된 경계면 상에 접촉 형성되는 다수의 드레인 쇼트키 전극은 상기 AlGaN/GaN 이종접합 반도체 층을 이루는 이종접합면이 선택적으로 드러나도록 형성된 다수의 홈에 위치하고,
    상기 다수의 드레인 쇼트키 전극을 형성하는 과정에서 상기 드레인의 바깥 측 가장자리 상에 접한 채널층 위의 AlGaN 층 및 GaN 층 을 선택적으로 식각하여 역방향 누설전류를 감소하게 하고,
    상기 AlGaN/GaN 이종접합 반도체 층의 최외측에서는 AlGaN 층 전부 및 GaN 층의 상부층을 식각하고, 상기 AlGaN 층의 가장자리 내측은 단차를 갖는 구조이고, 이를 통해 턴온 전압의 감소와 전류 주입 효과를 개선하는 것을 특징으로 하는,
    다중 드레인 이종접합 트랜지스터의 제조 방법.
  5. 제 4 항에 있어서,
    상기 소스의 저항성 접촉은 상기 AlGaN/GaN 이종접합 반도체 층 위에 Ti,Al,Ni,Au 을 포함하는 그룹 중 어느 하나의 금속막이 적층되도록 한 뒤 소정 온도 및 소정 시간 동안 열처리하여 형성하는,
    다중 드레인 이종접합 트랜지스터의 제조 방법.
  6. 제 4 항에 있어서,
    상기 AlGaN 층은 Al을 25% 함유한 상태에서 30 nm의 두께로 성장시키는,
    다중 드레인 이종접합 트랜지스터의 제조 방법.
  7. 제 4 항에 있어서,
    상기 베이스 기판은 Si, SiC 및 사파이어를 포함하는 그룹 중 어느 하나의 재료를 이용하는,
    다중 드레인 이종접합 트랜지스터의 제조 방법.
  8. 제 4 항에 있어서,
    상기 드레인의 쇼트키 접합을 형성한 후, 상기 드레인 쇼트키 전극의 순방향 전류주입 효과를 높이기 위하여 열처리 공정을 수행하는,
    다중 드레인 이종접합 트랜지스터의 제조 방법.
  9. 제 4 항 내지 제 8 항 중 어느 하나의 제조 방법을 이용하여 제조된 다중 드레인 이종접합 트랜지스터를 이용한 회로.
KR1020170109384A 2017-08-29 2017-08-29 다중 드레인 이종접합 트랜지스터의 제조 방법 KR101929805B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170109384A KR101929805B1 (ko) 2017-08-29 2017-08-29 다중 드레인 이종접합 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170109384A KR101929805B1 (ko) 2017-08-29 2017-08-29 다중 드레인 이종접합 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR101929805B1 true KR101929805B1 (ko) 2018-12-18

Family

ID=64952222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170109384A KR101929805B1 (ko) 2017-08-29 2017-08-29 다중 드레인 이종접합 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR101929805B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823849A (zh) * 2022-04-15 2022-07-29 晶通半导体(深圳)有限公司 氮化镓反向阻断晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114823849A (zh) * 2022-04-15 2022-07-29 晶通半导体(深圳)有限公司 氮化镓反向阻断晶体管

Similar Documents

Publication Publication Date Title
CN106449727B (zh) 防雪崩的准垂直hemt
CN104051520B (zh) 高电子迁移率的半导体器件及其方法
US8482037B2 (en) Gated AlGaN/GaN Schottky device
US8853742B2 (en) Semiconductor device having nitride layers
JP5780613B2 (ja) 改良された接着力を有する半導体デバイス及びその製造方法
JP6972382B2 (ja) 半導体装置
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
JP2013520014A (ja) 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和***
CN108807527A (zh) 具有栅极堆叠中的隧道二极管的iiia族氮化物hemt
JPWO2009110254A1 (ja) 電界効果トランジスタ及びその製造方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN105103295B (zh) 具有垂直漂移区的横向GaN JFET
CN103875075A (zh) 利用再生长沟道的GaN垂直JFET的方法和***
CN107534060A (zh) 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管
KR102071019B1 (ko) 노멀리 오프 타입 트랜지스터 및 그 제조방법
CN105206664A (zh) 基于硅衬底的hemt器件及其制造方法
CN103811541B (zh) 功率半导体器件
KR101067124B1 (ko) 반도체 소자 및 그 제조 방법
JP4875660B2 (ja) Ｉｉｉ−ｖ族窒化物半導体装置
KR101929805B1 (ko) 다중 드레인 이종접합 트랜지스터의 제조 방법
CN205177852U (zh) 基于硅衬底的hemt器件
JP2014110311A (ja) 半導体装置
KR20130063833A (ko) 모노리식 반도체 소자 및 그 제조 방법
CN216250739U (zh) 一种具有高导通能力的氮化镓晶体管

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant