CN110262606A - 带隙基准电压源电路 - Google Patents

带隙基准电压源电路 Download PDF

Info

Publication number
CN110262606A
CN110262606A CN201910541372.8A CN201910541372A CN110262606A CN 110262606 A CN110262606 A CN 110262606A CN 201910541372 A CN201910541372 A CN 201910541372A CN 110262606 A CN110262606 A CN 110262606A
Authority
CN
China
Prior art keywords
triode
field
effect tube
current
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910541372.8A
Other languages
English (en)
Inventor
朱敏
吴汉明
周航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xin Chuangzhi (beijing) Microelectronics Co Ltd
Original Assignee
Xin Chuangzhi (beijing) Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xin Chuangzhi (beijing) Microelectronics Co Ltd filed Critical Xin Chuangzhi (beijing) Microelectronics Co Ltd
Priority to CN201910541372.8A priority Critical patent/CN110262606A/zh
Publication of CN110262606A publication Critical patent/CN110262606A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及一种带隙基准电压源电路。该带隙基准电压源电路包括核心电路和偏置电流生成电路，核心电路包括三极管。偏置电流生成电路包括与三极管对应的场效应管。该带隙基准电压源电路还包括补偿电流生成电路。补偿电流生成电路包括与核心电路中不同三极管的基极分别相连的第一电流输出端和第二电流输出端，第一电流输出端输出的电流强度与第二电流输出端输出的电流强度之比为2：1。这种带隙基准电压源电路在产生对温度电压不敏感的基准电压的同时，既不要求采用大β值的三极管，也不需要叠加额外的场效应管和更高的电源电压，降低了器件成本，简化了电路结构。

Description

带隙基准电压源电路
技术领域
本发明属于电子电路领域，具体涉及一种带隙基准电压源电路。
背景技术
现有的带隙基准电压源通常采用如图1所示的大体电路结构。如图1所示，这种带隙基准电压源包括核心电路110和与核心电路110相连的偏置电流生成电路120。图2示出图1所示的电路结构的一个具体例子。
如图2所示，核心电路110包括第一三极管Q111、第二三极管Q112和第三三极管Q113。一般来说，基准电压源采用双阱工艺，利用DEEPNWELL形成NPN管作为核心电路110中的三极管。核心电路110还包括第一电阻R111和第二电阻R112。第一三极管Q111的集电极(C)与基极(B)短接，第一三极管Q111的发射极(E)接地VSS130，第一三极管Q111的基极与第二三极管Q112的基极相连。第二三极管Q112的发射极与第一电阻R111一端相连，第一电阻R111另一端接地VSS130。第三三极管Q113的集电极与基极短接，第三三极管Q113的发射极与第二电阻R112一端相连，第二电阻R112另一端接地VSS130。
偏置电流生成电路120包括与第一三极管Q111对应的第一场效应(FET)管MP121、与第二三极管Q112对应的第二场效应管MP122、以及与第三三极管Q113对应的第三场效应管MP123。第一场效应管MP121的漏极与第一三极管Q111的集电极相连，第一场效应管MP121的源极连接电压源VDD140，第一场效应管MP121的栅极与第二场效应管MP122的栅极相连并与第二场效应管MP122的漏极相连。第二场效应管MP122的漏极与第二三极管Q112的集电极相连，第二场效应管MP122的源极连接电压源VDD140。第三场效应管MP123的漏极与第三三极管Q113的集电极相连，第三效应管MP123的栅极与第一场效应管MP121的栅极和第二场效应管MP122的栅极相连。第一场效应管MP121、第二场效应管MP122和第三场效应管MP123可以是PMOS管。
从第三三极管Q113的集电极引出输出电压VREF150。
上述电路结构具有如下优点：1)较小的失调；2)能够工作于较低的电压；3)在不考虑基极电流的情况下，其输出电压VREF150为
VREF＝[VBE(Q1)-VBE(Q2)]*R2/R1+VBE(Q3)(1)
其中，[VBE(Q1)-VBE(Q2)]/R1为第二三极管Q112的发射极电流。由于[VBE(Q1)-VBE(Q2)]*R2/R1具有正温度系数，是PTAT(全称Proportional to absolute temperature，与绝对温度成正比)电流，而VBE(Q3)具有负温度系数，因而可以得到一个对温度不敏感的电压。
如图2所示，第一三极管Q111的集电极需要提供电流给第一三极管Q111和第二三极管Q112的基极，这种连接方式造成第一三极管Q111和第二三极管Q112集电极电流不一致，特别是在三极管的β值较小的情况下，使得镜像到第二场效应管MP123的电流和第二三极管Q112的发射极电流不一致，而导致以下缺点：增大失配、以及具有较差的温度特性。
为解决上述问题，一种解决方案是采用大β值的三极管，然而并非所有工艺都能提供。另一种解决方案是将第一三极管Q111和第二三极管Q112都采用二极管的连接方式，这种连接方式需要额外的场效应管比如NMOS管叠加在第一三极管Q111和第二三极管Q112之上以稳定输出，因此将需要更高的电压源VDD140。
发明内容
针对现有技术中存在的缺陷，本发明的目的是提供一种带隙基准电压源电路。该带隙基准电压源电路在产生对温度电压不敏感的基准电压的同时，既不要求采用大β值的三极管，也不需要叠加额外的场效应管和更高的电源电压。
为达到以上目的，本公开采用的技术方案如下：
提供一种带隙基准电压源电路。所述带隙基准电压源电路包括核心电路和偏置电流生成电路，所述核心电路包括三极管，所述偏置电流生成电路包括与所述三极管对应的场效应管。所述带隙基准电压源电路还包括补偿电流生成电路，所述补偿电流生成电路包括与所述核心电路中不同三极管的基极分别相连的第一电流输出端和第二电流输出端，所述第一电流输出端输出的电流强度与所述第二电流输出端输出的电流强度之比为2：1。
进一步，所述补偿电流生成电路包括运算放大器、以及与所述运算放大器的输出端相连的两个场效应管。
进一步，所述两个场效应管为PMOS管。
进一步，所述核心电路包括第一三极管、第二三极管、以及第三三极管。
进一步，所述核心电路还包括一端与第二三极管的射极相连的第一电阻和一端与第三三极管的射极相连的第二电阻。
进一步，所述第一三极管、所述第二三极管和所述第三三极管为NPN管。
进一步，所述偏置电流生成电路包括与第一三极管对应的第一场效应管、与第二三极管对应的第二场效应管、以及与第三三极管对应的第三场效应管，第一场效应管的栅极、第二场效应管的栅极和第三场效应管的栅极连接并与第一场效应管的漏极连接。
进一步，所述运算放大器的反相输入端和正相输入端分别连接第一三极管的集电极和第二三极管的集电极。
进一步，所述补偿电流生成电路中的所述两个场效应管的栅极均与所述运算放大器的输出端相连，其中一个场效应管的漏极作为所述第一电流输出端连接第一三极管的基极和第二三极管的基极，另一个场效应管的漏极作为所述第二电流输出端连接第三三极管的基极。
进一步，所述漏极作为所述第一电流输出端的场效应管和所述漏极作为所述第二电流输出端的场效应管的镜像之比为2：1。
本公开的技术方案的效果如下：
本公开所述的带隙基准电压源电路将核心电路产生的PTAT电流分离为集电极和基极电流。集电流电流由三极管核心电路产生，而基极电流则通过由运算放大器构成的压控电流源产生，所产生的集电极电流和基极电流流经第二电阻和第三三极管而产生基准电压，在产生对温度电压不敏感的基准电压的同时，既不要求采用大β值的三极管，也不需要叠加额外的场效应管和更高的电源电压，降低了器件成本，简化了电路结构。
附图说明
图1示出现有的带隙基准电压源的大体电路结构；
图2示出图1所示的电路结构的一个具体例子；
图3示出本公开一个实施例所述的带隙基准电压源电路的大体电路结构；以及
图4示出图3所示的电路结构的一个具体例子。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步描述。
图3示出本公开一个实施例所述的带隙基准电压源电路的大体电路结构。如图3所示，本公开一个实施例所述的带隙基准电压源电路包括核心电路310、与核心电路310的集电极相连的偏置电流生成电路320和与核心电路310的基极相连的补偿电流生成电路330。核心电路310包括三极管。偏置电流生成电路320包括与三极管对应的场效应管。补偿电流生成电路330包括与核心电路310中不同三极管的基极分别相连的第一电流输出端和第二电流输出端。第一电流输出端输出的电流强度与第二电流输出端输出的电流强度之比为2：1。
补偿电流生成电路330可以采用具有两个电流输出端并且两个电流输出端输出的电流强度之比为2：1的任何形式的电路。图4示出补偿电流生成电路的一个例子。
如图4所示，核心电路310包括第一三极管Q311、第二三极管Q312、以及第三三极管Q313。第一三极管Q311、第二三极管Q312和第三三极管Q313可以为NPN管。核心电路310还包括第一电阻R311和第二电阻R312。第一电阻R311一端与第二三极管Q312的射极相连，第二电阻R312一端与第三三极管Q313的射极相连，第一电阻R311另一端、第二电阻R312另一端、以及第一三极管Q311的发射极共同接地VSS340。
电流偏置电路320包括与第一三极管Q311对应的第一场效应管MP321、与第二三极管Q312对应的第二场效应管MP322、以及与第三三极管Q313对应的第三场效应管MP323。第一场效应管MP321、第二场效应管MP322和第三场效应管MP323可以为PMOS管。
图4中的核心电路310和图2中的核心电路110相比，不同之处包括第一三极管Q311不再以二极管的连接方式连接，也就是说第一三极管Q311的基极和集电极不再短接，而是第一三极管Q311的基极偏置电流通过补偿电流生成电路330提供，补偿电流生成电路330是电压控制电流源，该电流源由图4中的第一三极管Q311和第二三极管Q312的集电极差分电压决定，此差分电压通过运算放大器放大以后去偏置晶体场效应管，即可得到此电流源。这样，在第一场效应管MP321和第二场效应管MP322中流过的电流分别只有第一三极管Q311和第二三极管Q312的集电极电流，其值等于
ic＝ie-ib＝[VBE(Q1)-VBE(Q2)]/R1-ib (2)
其中，[VBE(Q1)-VBE(Q2)]/R1既为第一三极管Q311发射极电流，又为第二三极管Q312发射极电流。ib既为第一三极管Q311的基极电流，又为第二三极管Q312的基极电流。
通过镜像关系，第一三极管Q311的集电极电流流经第三三极管Q313和第二电阻R312。由于集电极中缺失基极电流，因而得不到较好的温度特性，鉴于此，由补偿电流生成电路330产生的基极电流以2：1的方式镜像到第三三极管Q313和第二电阻R312，这样便可以得到式(1)，并且不需要考虑三极管的β值到底有多低，也不会用到更高的电压源VDD350。
补偿电流生成电路330包括运算放大器opa331、以及与运算放大器opa331的输出端相连的两个场效应管MP332和MP333。这两个场效应管MP332和MP333可以为PMOS管。补偿电流生成电路330中的两个场效应管MP332和MP333的栅极均与运算放大器opa331的输出端相连，其中一个场效应管MP332的漏极作为第一电流输出端连接第一三极管Q311和第二三极管Q312的基极，另一个场效应管MP333的漏极作为第二电流输出端连接第三三极管Q313的基极。两个场效应管MP332和MP333的源极均连接电压源VDD350。运算放大器opa331的反相输入端和正相输入端分别连接第一三极管Q311和第二三极管Q312的集电极，以保证其电压一致，运算放大器opa331的输出端控制漏极作为第一电流输出端的场效应管MP332，以产生合适的基极电流提供给第一三极管Q311和第二三极管Q312，而漏极作为第二电流输出端的场效应管MP333则镜像漏极作为第一电流输出端的场效应管MP332的电流到第三三极管Q313和第二电阻R312，漏极作为第一电流输出端的场效应管MP332和漏极作为第二电流输出端的场效应管MP333的镜像之比为2：1。这样，可以得到输出电压VREF360为与式(1)相同的公式如下：
VREF＝[VBE(Q1)-VBE(Q2)]*R2/R1+VBE (Q3)
图4中的偏置电流生成电路320和图2中的偏置电流生成电路120相比，不同之处包括第一场效应管MP321的栅极、第二场效应管MP322的栅极和第三场效应管MP323的栅极连接并与第一场效应管MP321的漏极连接。
本公开上述实施例的带隙基准电压源电路采用NPN构建核心电路以产生对温度电压不敏感的基准电压。将核心电路产生的PTAT电流分离为集电极和基极电流。集电流电流由NPN核心电流产生，而基极电流则通过由运算放大器构成的压控电流源产生。上述产生的集电极电流和基极电流流经第二电阻R312和第三NPN管Q313而产生基准电压，降低了器件成本，简化了电路结构。
本领域技术人员应该明白，本发明所述的方法和***并不限于具体实施方式中所述的实施例，上面的具体描述只是为了解释本发明的目的，并非用于限制本发明。本领域技术人员根据本发明的技术方案得出其他的实施方式，同样属于本发明的技术创新范围，本发明的保护范围由权利要求及其等同物限定。

Claims (10)

1.一种带隙基准电压源电路，其特征在于，包括核心电路和偏置电流生成电路，所述核心电路包括三极管，所述偏置电流生成电路包括与所述三极管对应的场效应管，所述带隙基准电压源电路还包括补偿电流生成电路，所述补偿电流生成电路包括与所述核心电路中不同三极管的基极分别相连的第一电流输出端和第二电流输出端，所述第一电流输出端输出的电流强度与所述第二电流输出端输出的电流强度之比为2：1。
2.如权利要求1所述的带隙基准电压源电路，其特征在于，所述补偿电流生成电路包括运算放大器、以及与所述运算放大器的输出端相连的两个场效应管。
3.如权利要求2所述的带隙基准电压源电路，其特征在于，所述两个场效应管为PMOS管。
4.如权利要求2或3所述的带隙基准电压源电路，其特征在于，所述核心电路包括第一三极管、第二三极管、以及第三三极管。
5.如权利要求4所述的带隙基准电压源电路，其特征在于，所述核心电路还包括一端与第二三极管的射极相连的第一电阻和一端与第三三极管的射极相连的第二电阻。
6.如权利要求4所述的带隙基准电压源电路，其特征在于，所述第一三极管、所述第二三极管和所述第三三极管为NPN管。
7.如权利要求4所述的带隙基准电压源电路，其特征在于，所述偏置电流生成电路包括与第一三极管对应的第一场效应管、与第二三极管对应的第二场效应管、以及与第三三极管对应的第三场效应管，第一场效应管的栅极、第二场效应管的栅极和第三场效应管的栅极连接并与第一场效应管的漏极连接。
8.如权利要求4所述的带隙基准电压源电路，其特征在于，所述运算放大器的反相输入端和正相输入端分别连接第一三极管的集电极和第二三极管的集电极。
9.如权利要求4所述的带隙基准电压源电路，其特征在于，所述补偿电流生成电路中的所述两个场效应管的栅极均与所述运算放大器的输出端相连，其中一个场效应管的漏极作为所述第一电流输出端连接第一三极管的基极和第二三极管的基极，另一个场效应管的漏极作为所述第二电流输出端连接第三三极管的基极。
10.如权利要求9所述的带隙基准电压源电路，其特征在于，所述漏极作为所述第一电流输出端的场效应管和所述漏极作为所述第二电流输出端的场效应管的镜像之比为2：1。
CN201910541372.8A 2019-06-21 2019-06-21 带隙基准电压源电路 Pending CN110262606A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910541372.8A CN110262606A (zh) 2019-06-21 2019-06-21 带隙基准电压源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910541372.8A CN110262606A (zh) 2019-06-21 2019-06-21 带隙基准电压源电路

Publications (1)

Publication Number Publication Date
CN110262606A true CN110262606A (zh) 2019-09-20

Family

ID=67920215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910541372.8A Pending CN110262606A (zh) 2019-06-21 2019-06-21 带隙基准电压源电路

Country Status (1)

Country Link
CN (1) CN110262606A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111026221A (zh) * 2019-12-12 2020-04-17 芯创智（北京）微电子有限公司 一种工作在低电源电压下的电压基准电路
CN115390611A (zh) * 2022-09-13 2022-11-25 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581174A (en) * 1993-12-03 1996-12-03 U.S. Philips Corporation Band-gap reference current source with compensation for saturation current spread of bipolar transistors
CN1928766A (zh) * 2005-09-07 2007-03-14 株式会社瑞萨科技 参考电压产生电路、半导体集成电路及其装置
CN1967428A (zh) * 2005-11-16 2007-05-23 联发科技股份有限公司 能带隙电压参考电路
CN101052933A (zh) * 2004-10-08 2007-10-10 飞思卡尔半导体公司 基准电路
CN103760944A (zh) * 2014-02-10 2014-04-30 绍兴光大芯业微电子有限公司 实现基极电流补偿的无运放内部电源结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581174A (en) * 1993-12-03 1996-12-03 U.S. Philips Corporation Band-gap reference current source with compensation for saturation current spread of bipolar transistors
CN101052933A (zh) * 2004-10-08 2007-10-10 飞思卡尔半导体公司 基准电路
CN1928766A (zh) * 2005-09-07 2007-03-14 株式会社瑞萨科技 参考电压产生电路、半导体集成电路及其装置
CN1967428A (zh) * 2005-11-16 2007-05-23 联发科技股份有限公司 能带隙电压参考电路
CN103760944A (zh) * 2014-02-10 2014-04-30 绍兴光大芯业微电子有限公司 实现基极电流补偿的无运放内部电源结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111026221A (zh) * 2019-12-12 2020-04-17 芯创智（北京）微电子有限公司 一种工作在低电源电压下的电压基准电路
CN115390611A (zh) * 2022-09-13 2022-11-25 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片
CN115390611B (zh) * 2022-09-13 2024-01-23 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片

Similar Documents

Publication Publication Date Title
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN107305403B (zh) 一种低功耗电压产生电路
CN107390771B (zh) 同时产生多种温度特性参考电流的带隙基准参考源电路
CN106200732A (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
CN102053645A (zh) 一种宽输入电压高电源抑制比基准电压源
CN110362144A (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN103869868B (zh) 一种带温度补偿的带隙基准参考电路
CN108037791A (zh) 一种无运放的带隙基准电路
CN105912064B (zh) 一种高精度高电源抑制比的带隙基准源
CN102981546B (zh) 指数补偿带隙基准电压源
CN103760944B (zh) 实现基极电流补偿的无运放内部电源结构
CN201936216U (zh) 一种宽输入电压高电源抑制比基准电压源
CN102622031A (zh) 一种低压高精度带隙基准电压源
CN108351662A (zh) 具有曲率补偿的带隙参考电路
CN102270008A (zh) 宽输入带曲率补偿的带隙基准电压源
CN209433274U (zh) 一种自偏置的恒流生成电路结构
CN107168442B (zh) 带隙基准电压源电路
CN103399612B (zh) 无电阻的带隙基准源
CN108646845B (zh) 基准电压电路
CN110262606A (zh) 带隙基准电压源电路
CN108427468A (zh) 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源
CN101149628B (zh) 一种基准电压源电路
CN103197722A (zh) 一种低静态功耗的电流模带隙基准电压电路
CN112230703A (zh) 一种基于钳位技术的高精度带隙基准电流源
CN103645769B (zh) 低压带隙基准源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190920

RJ01 Rejection of invention patent application after publication