CN108351662A - 具有曲率补偿的带隙参考电路 - Google Patents
具有曲率补偿的带隙参考电路 Download PDFInfo
- Publication number
- CN108351662A CN108351662A CN201680064472.0A CN201680064472A CN108351662A CN 108351662 A CN108351662 A CN 108351662A CN 201680064472 A CN201680064472 A CN 201680064472A CN 108351662 A CN108351662 A CN 108351662A
- Authority
- CN
- China
- Prior art keywords
- transistor
- grid
- mirrored
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 230000008859 change Effects 0.000 description 15
- 238000010276 construction Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 241000208340 Araliaceae Species 0.000 description 5
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 5
- 235000003140 Panax quinquefolius Nutrition 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 235000008434 ginseng Nutrition 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
Abstract
在具有曲率补偿的带隙参考电路(20)的所描述的实例中，所述电路(20)包含反射由带隙参考(VBG)传导的电流(Ic)的第一电流镜(25)。两个支路中的栅极‑源极电压之间的差以非线性温度稳定性提供第一镜像电流(Ix)。所述第一镜像电流(Ix)由第二电流镜(35)反射，其中镜像晶体管(34a、34b)具有不同栅极‑源极电压，同时来自所述第二电流镜(35)的电流耦合到所述带隙参考(VBG)以补偿CTAT电流随温度的曲率。
Description
此大体上涉及电压和电流参考电路，以及更具体地说，涉及带隙参考类型的参考电路中的曲率补偿。
背景技术
由现代集成电路提供的强大计算和运算功能性已实现计算能力在更大规模***中的更广泛分布。此类分布式电子功能性的一个实例是所谓的“物联网”(IoT)，其涵盖如传感器和控制器的电子装置的广泛部署，其中那些装置之间具有连网通信。现代智能电话和可佩戴物还将计算和运算功能性部署到大量分布式节点中。可植入医疗装置构成另一类型的分布式功能性。这些应用中的许多应用需要使用电池或能量利用装置来对集成电路供电。因此，呼吁许多现代集成电路是“电力感知”的，其被设计成在操作和备用期间消耗最小电力。
电压和电流参考电路是广泛范围的现代模拟、数字和混合信号集成电路中的重要功能，以便优化此类电路如运算放大器、比较器、模/数和数/模转换器、振荡器、锁相回路和其它时钟电路的性能。此优化对于其中在电路和***设计中耗电可能是主导因素的电力感知应用尤其重要。电压和电流参考电路理想地以随过程参数、电源电压电平和操作温度变化是稳定的方式生成其参考电平。
图1说明以常规方式构造而成的“带隙”参考电路10。在此实例中，p沟道金属氧化物半导体(PMOS)晶体管6p，其中其源极在Vdd电源电压下，充当两个双极晶体管支路的电流源，所述p沟道金属氧化物半导体晶体管6p的漏极通过电阻器7连接到所述两个双极晶体管支路。一个支路通过连接于电阻器7与p-n-p晶体管8a的发射极之间的电阻器9a形成，而另一支路通过连接于电阻器7与电阻器11之间、继而连接到p-n-p晶体管8b的发射极的电阻器9b形成。通常，晶体管8b将具有为晶体管8a的发射极面积的一定倍数N:1的发射极面积，从而使得由两个晶体管传导的电流类似地成比例。晶体管8a、8b的基极和集电极连接到Vss参考电平。由于双极p-n-p晶体管8a、8b在CMOS结构中通常呈现为寄生装置，因此参考电路10的此构造在互补型金属氧化物半导体(CMOS)集成电路中是常见的。在此常规布置中，晶体管8a的发射极连接到放大器15的一个输入端，而放大器15的另一输入端连接到电阻器9b与11之间的节点。放大器15的输出端AMPOUT连接到晶体管6p的栅极。
根据此构造，来自放大器15的输出电压AMPOUT是基于以与绝对温度互补(CTAT)的方式变化的一个参数与和温度成比例地(PTAT)变化的另一参数的组合。此电路中的CTAT参数是晶体管8a的基极-发射极电压，且PTAT参数是晶体管8a、8b的基极-发射极电压的差，所述差反映为电阻器11两端的电压降。这两个电压的总和因此随温度变化、至少对于第一近似值是恒定的，且在晶体管6p的漏极处显现为输出电压VBG。此输出电压VBG通常在约半导体的带隙电压(例如，对于硅为1.2伏)下，且因此参考电路10通常被称为“带隙参考电路”。额外晶体管(未示出)通常与PMOS晶体管6p成镜像以形成和提供类似地随温度变化稳定的输出电流。可通过偏压放大器15使参考电路10“自偏压”，其中电流拷贝由晶体管6p传导，在所述情况下电路对Vdd电源电压变化将是相对不敏感的。
然而，由于双极结晶体管(BJT)饱和电流的非线性温度行为，因此双极晶体管8a、8b的基极-发射极电压随温度不是精确线性的。CTAT基极-发射极电压与基极-发射极电压的PTAT差的组合因此常常不足以达到参考电压的所需温度稳定性。此基极-发射极电压(Vbe)随温度的变化大体上被称为Vbe的“曲率”，其是指Vbe相对于根据线性CTAT理想的温度特性的曲线。
图2说明根据一个常规技术的包含曲率补偿的参考电路10'的简化示意图。参考电路10'与上文结合图1所描述的参考电路10类似地构造而成，但其中n沟道MOS(NMOS)晶体管6n代替PMOS晶体管6p。在此常规参考电路10'中，曲率补偿由电阻器13提供，所述电阻器13以n型阱形成于集成电路中。相比之下，电阻器9a、9b、11通常以多晶硅形成。由于电阻器13以n阱形成，因此其将呈现非线性温度系数，且因此集电极电流将在电阻器13两端形成非线性电压。电阻器13两端的此电压降的非线性往往会补偿Vbe随温度的非线性。虽然此曲率补偿相对地易于设计和实施而无需对现有电路进行大量修改，但是电阻器13的n阱实现引入额外过程敏感度，尤其是对n阱薄层电阻变化的敏感度，其是难以控制典型过程窗口的参数。此曲率补偿方法因此通常没有良好产量和性能所需的那么稳健。
用于曲率补偿的另一常规方法涉及引入非线性偏压电流以抵消Vbe随温度的非线性。费兰诺维斯基(Filanovsky)等人的“BiCMOS级联带隙电压参考(BiCMOS CascadedBandgap Voltage Reference)”，电路和***第39届IEEE中西部研讨会(IEEE 39thMidwest symposium on Circuits and Systems)，卷2(IEEE,1996)，第943-946页，描述此方法，其由线性跨导电流多项式电路实行以产生与第三等级PTAT(即，与T3成比例)的电流和与第四等级PTAT的电流。将这些电流与集电极电流一起添加到参考电路中以补偿非线性。然而，此方法需要形成级联双极晶体管，且因此不利于实施CMOS技术(其中寄生双极装置的集电极全部连接到衬底)。
另一曲率补偿方法描述于第U.S.6,255,807号专利中，所述专利通过引用并入本文中。根据此技术，将额外放大器增益级添加到参考电路，且将非线性添加到反馈回路中。此技术实现良好曲率补偿，但是额外放大器级需要大量芯片面积来实施和消耗额外电力，从而使得其对于电力感知应用并不是最优的。
作为进一步的背景，2015年8月11日发布的在此共同转让且通过引用并入本文中的第U.S.9,104,217号专利描述一种参考电路，其中曲率补偿由线性跨导电路实施，所述参考电路从双极集电极电流引出非线性电流且可由MOS晶体管实现。
发明内容
在所描述实例中，具有曲率补偿的参考电路可由嵌套电流镜实施。第一电流镜包含第一电阻器，所述第一电阻器使带隙参考核心中的电流控制晶体管的栅极-源极电压以不同于镜像晶体管的栅极-源极电压的方式偏压。由镜像晶体管传导的电流被传送到第二电流镜中的参考晶体管，所述参考晶体管被偏压成具有不同于第二镜像晶体管的栅极-源极电压的栅极-源极电压。此第二镜像晶体管从带隙参考核心引出线性跨导电流，所述线性跨导电流与温度非线性地变化以提供所需曲率补偿。
附图说明
图1(现有技术)是呈示意图形式的常规带隙参考电路的电气图。
图2(现有技术)是呈示意图形式的另一常规带隙参考电路的电气图。
图3是根据一实施例的呈示意图形式的具有曲率补偿的带隙参考电路的电气图。
图4a到4c是根据所述实施例的电流、斜率和带隙电压分别随如由图3的电路展现的温度的曲线图。
具体实施方式
在此描述中，实例提供有效电路来实施以互补型金属氧化物半导体(CMOS)技术实施的带隙参考电路的曲率补偿。而且，所描述的实例提供对生产过程参数变化是稳健的这种电路。此外，所描述的实例提供消耗相对极少的电力且因此适合用于电力感知应用中的这种电路。此外，所描述的实例提供完成曲率校正的具有极好电源抑制和温度漂移稳定性的这种电路。
本说明书中所描述的一或多个实施例在由互补型金属氧化物半导体(CMOS)技术实现的带隙参考电路中实施，原因是此类实施方案特别有利于所述情境。然而，实例实施例可有益地应用到其它应用，例如通过双极CMOS(BiCMOS)技术构造而成的集成电路。
图3说明根据一实施例的参考电路20的构造。如本说明书中将描述的，参考电路20包含典型带隙参考电路构造的温度行为的非线性补偿。
根据此实施例，参考电路20包含大体上类似于上文相对于图1和2所描述的电路的常规带隙参考电路核心。更具体地说，此常规带隙核心包含p-n-p双极晶体管对28a、28b，其各自的集电极接地；晶体管28a、28b的基极分别耦合到接地通路(任选的)电阻器27a、27b。通常，晶体管28b的发射极面积将比晶体管28a的发射极面积大一定倍数(例如，约20)。因为晶体管28a、28b的集电极均接地，所以根据此实施例的参考电路20适合于通过寄生p-n-p结构实现晶体管28a、28b而在CMOS集成电路中实施，其中集电极节点自然在衬底处(即，对于CMOS装置在Vss下)。如果包含，电阻器27a、27b可以是多晶硅或n阱电阻器。晶体管28a、28b因此在参考电路20中提供已连接的并联支路对。
在此实施例中，放大器35是差分运算跨导放大器(OTA)，且具有耦合到两个支路中的每一个的输入端。放大器35的正(非反相)输入端在一个支路上连接到晶体管28a的发射极，且放大器35的负(反相)输入端经由多晶硅电阻器31在另一支路上连接到晶体管28b的发射极。多晶硅电阻器29a、29b将相应支路中的这些放大极输入节点一起耦合在一节点处，所述节点在本说明书中将被称为公共节点CN，如图3所示。
P沟道MOS(PMOS)晶体管26p使其漏极经由多晶硅电阻器27耦合到公共节点CN。根据此实施例，晶体管26p的栅极从放大器35的输出端接收电平AMPOUT，且晶体管26p的源极通过多晶硅电阻器30被偏压到Vdd电源。晶体管26p因此响应于由放大器35产生的电压AMPOUT控制两个支路中的电流(即，由晶体管28、28b传导)的总和。如图3所示，可在晶体管26p的漏极节点处得到带隙参考电压VBG。
在根据此实施例的参考电路20中，晶体管28a、28b的基极-发射极电压的非线性变化补偿由嵌套电流镜25、35实施。电流镜25操作来反射由晶体管26p传导的电流IC以产生由镜像晶体管32p传导的镜像电流IX，所述电流IC是双极晶体管支路中的电流总和。在图3的实施例中，镜像晶体管32p是PMOS晶体管，其中其源极在Vdd电源处且其栅极连接到晶体管26p的栅极。晶体管32p的强度(例如，宽度对长度比)根据需要可以是晶体管26p的强度的倍数，在所述情况下电流IX将是电流IC的对应倍数。然而，电流镜25中的电阻器30使得晶体管26p的栅极-源极电压Vgs由于电阻器30两端的电压降而不同于镜像晶体管32p的栅极-源极电压。类似地，电阻器还可存在于晶体管32p的源极与Vdd电源之间，只要其具有与电阻器30的电阻不同的电阻以形成晶体管26p和32p的栅极-源极电压差即可。如下文将论述，此栅极-源极电压差有助于在参考电路20中达到曲率补偿。
在此实施例中，电流IX传达到第二电流镜35。具体地说，PMOS晶体管26p的漏极连接到n沟道MOS(NMOS)晶体管34a的漏极和栅极；NMOS晶体管34a的源极通过多晶硅电阻器36耦合到地(即，Vss电压)。电流镜35还包含镜像晶体管34b，所述镜像晶体管34b是NMOS晶体管，其中其源极在Vss下，其栅极连接到晶体管34a的栅极和漏极，且其漏极连接到公共节点CN。根据需要，NMOS镜像晶体管34b的宽度对长度比可以是晶体管34a的宽度对长度比的倍数。因此以对应于晶体管34a、34b的相对宽度对长度的倍数将由晶体管34a传导的电流IX反射为由晶体管34b传导的电流IPTATn。类似于电流镜25中，晶体管34a的栅极-源极电压具体地说由于电阻器36两端的电压降而不同于晶体管36a的栅极-源极电压。如下文将论述，此栅极-源极电压差有助于向参考电路20提供曲率补偿。
参考电路20的特定构造可不同于上文所描述和图3中所说明的构造。举例来说，与差OTA不同类型的放大器可用于实现放大器35，或针对晶体管28a、28b可使用不同晶体管类型(例如，n-p-n双极或专门制造的装置而非寄生结构)代替寄生p-n-p结构。而且，辅助电路可结合如图3所示的参考电路20实施。举例来说，一或多个输出晶体管或互补晶体管对可耦合到参考电路20，例如具有晶体管26p的额外电流镜，以基于相同带隙操作驱动输出参考电流。而且，启动电路可提供来确保参考电路20在所需操作点加电；2015年9月15日提交的在此共同转让和通过引用并入本文中的我们的共同未决申请S.N.14/854,600描述适合与参考电路20一起使用的启动电路的实例。
参考电路20的带隙参考核心以对此类型的自偏压电路常规的方式操作，其中双极晶体管28a、28b的支路根据由晶体管26p传导的电流IC的相对装置强度和串联电阻而使所述电流分流。放大器35操作来控制晶体管26p的栅极处的电压AMOUT，且因此控制此电流IC的电平。具体地说，放大器35的输出端处的电压电平AMPOUT是基于CTAT(与绝对温度互补)电压和PTAT(与绝对温度成比例)电压的组合，所述CTAT电压即晶体管28a的基极-发射极电压，所述PTAT电压即电阻器31两端的对应于晶体管28a和28b的基极-发射极电压差的电压降。因为这些电压随温度彼此相反地变化，所以此组合对于温度、至少对于一阶近似值是相对不敏感的。然而，双极饱和电流随温度变化的非线性在晶体管28a的基极-发射极电压的CTAT电压与其线性理想的曲率上反映。嵌套电流镜25、35补偿此曲率，如现在将描述。
如上文所描述，电流镜25中的电阻器30使PMOS晶体管26p的栅极-源极电压Vgs不同于PMOS镜像晶体管32p的栅极-源极电压。更具体地说，镜像晶体管32p的栅极-源极电压Vgs32关于电流控制晶体管26p的栅极-源极电压Vgs26是：
Vgs32＝Vgs26+IC·R30
其中R30是电阻器30的电阻，且由镜像晶体管32p传导的电流IX是：
IX～m·(Vgs26+(IC·R30)-VT32)2
其中m是镜像晶体管32p相对于晶体管26p的缩放比(例如，W/L比率的比率)，且VT32是晶体管32p的阈值电压。晶体管26p与32p之间的此栅极-源极电压差导致镜像电流IX随温度的变化相对于其所基于的电流IC的温度变化的失真。此失真在图4a中说明，其针对参考电路20的实例说明电流IX随温度的曲率。图4b绘制IX相对于温度曲线图随相同温度范围的斜率，其更清楚地示出镜像电流IX随温度的非线性(精确线性温度变化将显现为图4b中的水平线)。
电流镜35以类似方式操作以进一步使镜像电流IPTATn中的温度行为与镜像电流IX相比失真。如果晶体管34b的晶体管强度(W/L比率)相对于晶体管34a的晶体管强度成比率，那么电流IPTATn将类似地相对于电流IX成比率。如上文所描述，镜像晶体管34b的栅极-源极电压Vgs34b不同于传导电流IX的参考晶体管34a的栅极-源极电压Vgs34a：
Vgs34b＝Vgs34a+IX·R36
其中R36是连接于参考晶体管34a的源极与图3的实施例中的接地之间的电阻器36的电阻。电流IPTAT n与栅极-源极电压Vgs34b的关系将取决于晶体管34b处的偏压。具体地说，如果晶体管34b在弱反相中，那么电流IPTAT n将以指数方式取决于栅极-源极电压Vgs34b，且如果晶体管34b在强反相中，那么电流IPTAT n将根据二乘法取决于栅极-源极电压Vgs34b；使晶体管34b在靠近那些区的边界的点处偏压将在两者之间的某处产生依赖性。参考电路20是可配置的，从而使得在所需点处偏压晶体管34b以获得所需电流-电压关系。
在任何情况下，晶体管34a与34b之间的栅极-源极电压差使镜像电流IPTATn随温度的温度变化相对于电流IX的温度变化而失真，所述栅极-源极电压差自身相对于带隙核心中的参考电流IC呈现失真的温度变化。因此，镜像电流IPTATn的温度变化比电流IX相对线性甚至更加失真，如由其如图4a所示的电流-温度平面中的更强烈曲率所示出。此额外失真更显著地在图4b中所说明，其示出对于参考电路20的实例，镜像电流IPTATn的温度变化的改变速率比电流IX的温度变化的改变速率更陡。
如上文所描述且如图3所示，镜像电流IPTATn是从公共节点CN引出且因此从由双极晶体管28a、28b的支路传导的电流的总和引出的线性跨导电流。此镜像电流IPTATn与温度的非线性基本上是与温度的n次幂PTAT关系，如由术语IPTATn所指示。此关系的特定幂n将取决于晶体管34b的偏压点(即，弱反相、强反相或两者之间的某处)。适当偏压适用于获得此指数n的所需值，从而使得镜像电流IPTATn将补偿由于基极-发射极电压与参考电路20的双极支路中的温度的非线性所致的电流IC的CTAT行为的曲率。通过此电流IPTATn对电流IC进行调整将随温度变化而使由参考电路20形成的参考电压和电流稳定。
具体地说，根据此实施例，输出带隙电压VBG随温度的改进的稳定性将由参考电路20达到。由于基极-发射极电压随温度的非线性所致的CTAT电流的曲率通常显现为输出带隙电压与温度的抛物线关系。相比之下，根据此实施例补偿的参考电路20的输出带隙电压VBG将呈现随温度的二阶校正行为，例如由图4c中的实例说明。此二阶校正行为是曲率补偿的标志。根据此实施例的参考电路20的输出带隙电压VBG的整体变化通常将极小，例如约5mV或更小。
图3所示的参考电路的实施方案的变化和替代方案是可能的。一个这种变化是添加一或多个额外线性跨导级，例如呈额外不匹配电流镜的形式，从而促成了电流IPTATn的建立。参考图3，额外电流镜将包含PMOS晶体管32p的另一例子，其中类似地其栅极在线AMPOUT上接收放大器35的输出且其源极从Vdd电源电压偏压成具有与晶体管26p不同的栅极-源极电压；由此并联PMOS晶体管传导的电流将施加到电流镜35的另一例子，以便从公共节点CN引出电流IPTATn的额外分量。
根据这些实施例的对电压参考电路的曲率校正的实施方案提供重要益处和优点。由此方法提供的一个这种优点是其将线性跨导电流模式电路(例如，电流镜25、35)提供到参考电路中以便自偏压。更具体地说，图3的的参考电路20中无需外部偏压电流来形成补偿镜像电流IPTATn。因此，由于电源电压或生产过程参数的变化所致的参考电路20的主支路的电流IC变化将在镜像电流IX和IPTATn上反映。此自偏压提高了这些实施例与先前曲率补偿技术的电源抑制，其中所施加的偏压电流随电源电压的变化与正调节的电流IC无关。
而且，根据这些实施例的曲率补偿可以简单而有效的方式实施。在此布置中的额外电流镜的实施方案需要相对较少数目的额外晶体管和其它装置，且因此可从芯片面积的角度有效地实现。此构造还准许在广泛范围的自偏压带隙参考电路设计中应用曲率校正。而且，将追踪嵌套电流镜中的装置中的带隙电路核心中的晶体管参数或多晶硅薄层电阻变化，从而产生随温度、过程参数和电源电压变化非常稳健的参考电路设计，同时具有良好温度漂移稳定性。此外，根据这些实施例的由曲率补偿功能消耗的额外电力极低，从而使得此方法能够用于电力感知应用。
在所描述的实施例中可能进行修改，且其它实施例在权利要求的范围内是可能的。
Claims (13)
1.一种参考电路，包括：
第一支路，其包括双极晶体管和与所述双极晶体管的公共节点与接地电压之间的导电路径串联连接的电阻器；
第二支路，其包括双极晶体管和与所述双极晶体管的所述公共节点与所述接地电压之间的导电路径串联连接的电阻器对；
电流控制晶体管，其具有导电路径和栅极；
第一电阻器，其连接到所述公共节点且与所述电流控制晶体管的所述导电路径串联；
放大器，其具有耦合到所述第一和第二支路中的节点的输入端和耦合到所述电流控制晶体管的所述栅极的输出端；
第一电流镜，其包括第一镜像晶体管，所述第一镜像晶体管具有耦合到所述放大器的所述输出端和所述电流控制晶体管的所述栅极的栅极，且具有在一侧上连接到所述电源电压的导电路径，从而使得所述第一镜像晶体管具有不同于所述电流控制晶体管的栅极-源极电压的栅极-源极电压；和
第二电流镜，其包括：参考晶体管，所述参考晶体管具有连接在一起且连接到所述第一镜像晶体管的所述导电路径的另一侧的栅极和漏极，且具有源极；和第二镜像晶体管，所述第二镜像晶体管具有连接到所述公共节点的漏极、连接到所述参考晶体管的所述栅极和漏极的栅极、和连接到所述接地电压的源极，从而使得所述第二镜像晶体管具有不同于所述参考晶体管的栅极-源极电压的栅极-源极电压。
2.根据权利要求1所述的电路，其中所述第一电流镜进一步包括：
连接于所述电流控制晶体管的所述导电路径与电源电压之间的第二电阻器，所述第二电阻器在所述电流控制晶体管处形成如不同于所述第一镜像晶体管的所述栅极-源极电压的所述栅极-源极电压。
3.根据权利要求2所述的电路，其中所述第二电流镜进一步包括：
连接于所述参考晶体管的所述源极与所述接地电压之间的第三电阻器，所述第二电阻器在所述参考晶体管处形成如不同于所述第二镜像晶体管的所述栅极-源极电压的所述栅极-源极电压。
4.根据权利要求2所述的电路，其中所述电流镜进一步包括：
连接于所述第一镜像晶体管的所述导电路径与所述电源电压之间的第四电阻器，所述第四电阻器具有不同于所述第一晶体管的电阻的电阻以形成所述第一镜像晶体管的如不同于所述电流控制晶体管的所述栅极-源极电压的所述栅极-源极电压。
5.根据权利要求1所述的电路，其中所述电流控制晶体管和所述第一镜像晶体管各自是p沟道金属氧化物半导体晶体管。
6.根据权利要求5所述的电路，其中所述参考晶体管和所述第二镜像晶体管各自是n沟道金属氧化物半导体晶体管。
7.根据权利要求1所述的电路，其中所述放大器的一个输入端连接到所述双极晶体管的所述导电路径与所述第一支路中的所述电阻器之间的节点，且其中所述放大器的另一输入端连接到所述第二支路中的所述电阻器对之间的节点。
8.根据权利要求1所述的电路，进一步包括：
第三电流镜，其包括第三镜像晶体管，所述第三镜像晶体管具有耦合到所述放大器的所述输出端和所述电流控制晶体管的所述栅极的栅极，且具有在一侧上连接到所述电源电压的导电路径，从而使得所述第三镜像晶体管具有不同于所述电流控制晶体管的所述栅极-源极电压的栅极-源极电压；和
第四电流镜，包括：参考晶体管，所述参考晶体管具有连接在一起且连接到所述第一镜像晶体管的所述导电路径的另一侧的栅极和漏极，且具有源极；第四镜像晶体管，所述第四镜像晶体管具有连接到所述公共节点的漏极、连接到所述参考晶体管的所述栅极和漏极的栅极、和连接到所述接地电压的源极，从而使得所述第四镜像晶体管具有不同于所述参考晶体管的所述栅极-源极电压的栅极-源极电压；和连接于所述参考晶体管的所述源极与所述接地电压之间的第五电阻器，所述第五电阻器在所述参考晶体管处形成如不同于所述第四镜像晶体管的所述栅极-源极电压的所述栅极-源极电压。
9.一种生成参考电压的方法，包括：
通过电流控制晶体管传导第一电流；
在第一与第二支路之间的公共节点处使所述第一电流分流，所述第一与第二支路各自包含双极晶体管；
响应于所述第一和第二支路中的相应节点处的电压控制所述电流控制晶体管的栅极电压；
使第一镜像晶体管偏压成具有与所述电流控制晶体管不同的栅极-源极电压，所述第一镜像晶体管具有连接到所述电流控制晶体管的所述栅极的栅极以产生第一镜像电流；和
使参考晶体管和第二镜像晶体管偏压成具有彼此不同的栅极-源极电压，所述参考晶体管和第二镜像晶体管具有彼此连接的栅极，所述参考晶体管具有连接来接收所述第一镜像电流的源极-漏极路径，且所述第二镜像晶体管具有连接到所述公共节点的源极-漏极路径。
10.根据权利要求9所述的方法，其中使所述第一镜像晶体管偏压的步骤包括通过连接于所述电流控制晶体管的所述源极与电源电压之间的电阻器传导所述第一电流；其中所述第一镜像晶体管的所述源极连接到所述电源电压。
11.根据权利要求9所述的方法，其中使所述参考晶体管和所述第二镜像晶体管偏压的步骤包括通过连接于所述参考晶体管的所述源极与接地电压之间的电阻器传导所述第一镜像电流；其中所述第二镜像晶体管的所述源极连接到所述接地电压。
12.根据权利要求9所述的方法，进一步包括：
在所述电流控制晶体管的漏极节点处获得带隙参考电压。
13.根据权利要求9所述的方法，其中所述电流控制晶体管和所述第一镜像晶体管各自是p沟道金属氧化物半导体晶体管，且其中所述参考晶体管和所述第二镜像晶体管各自是n沟道金属氧化物半导体晶体管。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/947,525 | 2015-11-20 | ||
| US14/947,525 US9582021B1 (en) | 2015-11-20 | 2015-11-20 | Bandgap reference circuit with curvature compensation |
| PCT/US2016/063107 WO2017087952A2 (en) | 2015-11-20 | 2016-11-21 | Bandgap reference circuit with curvature compensation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108351662A true CN108351662A (zh) | 2018-07-31 |
| CN108351662B CN108351662B (zh) | 2021-01-05 |
Family
ID=58056781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680064472.0A Active CN108351662B (zh) | 2015-11-20 | 2016-11-21 | 具有曲率补偿的带隙参考电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9582021B1 (zh) |
| CN (1) | CN108351662B (zh) |
| WO (1) | WO2017087952A2 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109764972A (zh) * | 2018-12-29 | 2019-05-17 | 杭州士兰微电子股份有限公司 | 温度检测模块、温度监控电路以及功率芯片 |
| CN110879627A (zh) * | 2019-12-23 | 2020-03-13 | 中国电子科技集团公司第四十九研究所 | 一种具有电流输出能力的带隙基准电压的拓扑结构 |
| TWI710876B (zh) * | 2019-04-11 | 2020-11-21 | 力旺電子股份有限公司 | 帶差參考電路 |
| CN113467561A (zh) * | 2020-03-31 | 2021-10-01 | 爱思开海力士有限公司 | 参考电压生成电路 |
| CN114995583A (zh) * | 2018-09-04 | 2022-09-02 | 意法半导体国际有限公司 | 亚带隙补偿参考电压生成电路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10671109B2 (en) * | 2018-06-27 | 2020-06-02 | Vidatronic Inc. | Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation |
| US11656646B2 (en) * | 2020-07-20 | 2023-05-23 | Macronix International Co., Ltd. | Managing reference voltages in memory systems |
| TWI792977B (zh) * | 2022-04-11 | 2023-02-11 | 立錡科技股份有限公司 | 具有高次溫度補償功能的參考訊號產生電路 |
| CN117093049B (zh) * | 2023-10-19 | 2023-12-22 | 上海芯龙半导体技术股份有限公司 | 基准电压源电路及参数调整方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060006927A1 (en) * | 2004-07-07 | 2006-01-12 | Akira Nakada | Reference voltage generator circuit |
| CN1967428A (zh) * | 2005-11-16 | 2007-05-23 | 联发科技股份有限公司 | 能带隙电压参考电路 |
| US7453252B1 (en) * | 2004-08-24 | 2008-11-18 | National Semiconductor Corporation | Circuit and method for reducing reference voltage drift in bandgap circuits |
| CN102141818A (zh) * | 2011-02-18 | 2011-08-03 | 电子科技大学 | 温度自适应带隙基准电路 |
| CN102483637A (zh) * | 2009-09-25 | 2012-05-30 | 密克罗奇普技术公司 | 补偿带隙 |
| US20130249527A1 (en) * | 2010-02-12 | 2013-09-26 | Texas Instruments Incorporated | Electronic Device and Method for Generating a Curvature Compensated Bandgap Reference Voltage |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255807B1 (en) | 2000-10-18 | 2001-07-03 | Texas Instruments Tucson Corporation | Bandgap reference curvature compensation circuit |
| US20070052473A1 (en) * | 2005-09-02 | 2007-03-08 | Standard Microsystems Corporation | Perfectly curvature corrected bandgap reference |
| KR100790476B1 (ko) * | 2006-12-07 | 2008-01-03 | 한국전자통신연구원 | 저전압 밴드갭 기준전압 발생기 |
| US7636010B2 (en) * | 2007-09-03 | 2009-12-22 | Elite Semiconductor Memory Technology Inc. | Process independent curvature compensation scheme for bandgap reference |
| TW201342003A (zh) * | 2012-04-05 | 2013-10-16 | Novatek Microelectronics Corp | 參考電壓／電流產生裝置 |
| TWI457743B (zh) * | 2012-09-20 | 2014-10-21 | Novatek Microelectronics Corp | 能帶隙參考電路及其雙輸出自我參考穩壓器 |
| KR101567843B1 (ko) * | 2014-03-26 | 2015-11-11 | 한양대학교 에리카산학협력단 | 낮은 공급 전압을 제공하는 고정밀 cmos 밴드갭 기준 회로 |
| CN103869865B (zh) * | 2014-03-28 | 2015-05-13 | 中国电子科技集团公司第二十四研究所 | 温度补偿带隙基准电路 |
-
2015
- 2015-11-20 US US14/947,525 patent/US9582021B1/en active Active
-
2016
- 2016-11-21 WO PCT/US2016/063107 patent/WO2017087952A2/en active Application Filing
- 2016-11-21 CN CN201680064472.0A patent/CN108351662B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060006927A1 (en) * | 2004-07-07 | 2006-01-12 | Akira Nakada | Reference voltage generator circuit |
| US7453252B1 (en) * | 2004-08-24 | 2008-11-18 | National Semiconductor Corporation | Circuit and method for reducing reference voltage drift in bandgap circuits |
| CN1967428A (zh) * | 2005-11-16 | 2007-05-23 | 联发科技股份有限公司 | 能带隙电压参考电路 |
| CN102483637A (zh) * | 2009-09-25 | 2012-05-30 | 密克罗奇普技术公司 | 补偿带隙 |
| US20130249527A1 (en) * | 2010-02-12 | 2013-09-26 | Texas Instruments Incorporated | Electronic Device and Method for Generating a Curvature Compensated Bandgap Reference Voltage |
| CN102141818A (zh) * | 2011-02-18 | 2011-08-03 | 电子科技大学 | 温度自适应带隙基准电路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114995583A (zh) * | 2018-09-04 | 2022-09-02 | 意法半导体国际有限公司 | 亚带隙补偿参考电压生成电路 |
| CN114995583B (zh) * | 2018-09-04 | 2024-07-09 | 意法半导体国际有限公司 | 亚带隙补偿参考电压生成电路 |
| CN109764972A (zh) * | 2018-12-29 | 2019-05-17 | 杭州士兰微电子股份有限公司 | 温度检测模块、温度监控电路以及功率芯片 |
| TWI710876B (zh) * | 2019-04-11 | 2020-11-21 | 力旺電子股份有限公司 | 帶差參考電路 |
| CN110879627A (zh) * | 2019-12-23 | 2020-03-13 | 中国电子科技集团公司第四十九研究所 | 一种具有电流输出能力的带隙基准电压的拓扑结构 |
| CN113467561A (zh) * | 2020-03-31 | 2021-10-01 | 爱思开海力士有限公司 | 参考电压生成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017087952A2 (en) | 2017-05-26 |
| WO2017087952A3 (en) | 2017-06-22 |
| CN108351662B (zh) | 2021-01-05 |
| US9582021B1 (en) | 2017-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108351662A (zh) | 具有曲率补偿的带隙参考电路 | |
| US10599176B1 (en) | Bandgap reference circuit and high-order temperature compensation method | |
| CN105116954B (zh) | 一种宽输入电压范围和高精度输出的自偏置带隙基准电路 | |
| CN106527572B (zh) | 一种低功耗低温漂cmos亚阈值基准电路 | |
| CN105786081B (zh) | 基准电压源电路 | |
| CN101369162B (zh) | 基准电压电路 | |
| Rajput et al. | Low voltage, low power, high performance current mirror for portable analogue and mixed mode applications | |
| CN101901018B (zh) | 电压基准电路 | |
| CN101930248B (zh) | 可调负电压基准电路 | |
| CN104199509B (zh) | 一种用于带隙基准源的温度补偿电路 | |
| CN106200732A (zh) | 生成输出电压的电路及低压降稳压器的输出电压的设置方法 | |
| CN104516391B (zh) | 一种低功耗低温漂的cmos基准电压源 | |
| CN105912064B (zh) | 一种高精度高电源抑制比的带隙基准源 | |
| CN102176185A (zh) | 亚阈值cmos基准源 | |
| CN102622031A (zh) | 一种低压高精度带隙基准电压源 | |
| CN100383691C (zh) | 低温度系数和低电源电压系数的参考电流源 | |
| CN105955391A (zh) | 一种带隙基准电压产生方法及电路 | |
| CN101149628B (zh) | 一种基准电压源电路 | |
| CN202041870U (zh) | 一种无电阻的带隙基准电压源 | |
| US6043718A (en) | Temperature, supply and process-insensitive signal-controlled oscillators | |
| CN106155171A (zh) | 线性温度系数补偿的带隙电压基准电路 | |
| CN103123512A (zh) | 带隙基准电路 | |
| US7123081B2 (en) | Temperature compensated FET constant current source | |
| CN110262606A (zh) | 带隙基准电压源电路 | |
| CN106527571A (zh) | 偏压电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |