CN110196822B - 存储器装置、存储器控制器和存储器***及其操作方法 - Google Patents

存储器装置、存储器控制器和存储器***及其操作方法 Download PDF

Info

Publication number
CN110196822B
CN110196822B CN201811351690.XA CN201811351690A CN110196822B CN 110196822 B CN110196822 B CN 110196822B CN 201811351690 A CN201811351690 A CN 201811351690A CN 110196822 B CN110196822 B CN 110196822B
Authority
CN
China
Prior art keywords
memory
memory device
controller
interface
current state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811351690.XA
Other languages
English (en)
Other versions
CN110196822A (zh
Inventor
金志烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110196822A publication Critical patent/CN110196822A/zh
Application granted granted Critical
Publication of CN110196822B publication Critical patent/CN110196822B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开提供了一种存储器***，该存储器***可以包括：存储器装置，存储数据并且包括与存储器控制器通信的存储器接口；以及存储器控制器，控制存储器装置并且包括与存储器装置通信的控制器接口，并且，其中当存储器装置不可访问时，存储器控制器从存储器装置请求包括存储器接口的当前操作模式的当前状态信息，并且根据从存储器装置接收的当前状态信息来改变控制器接口的操作模式以匹配存储器接口的当前操作模式。

Description

存储器装置、存储器控制器和存储器***及其操作方法
相关申请的交叉引用
本申请要求于2018年2月27日提交的申请号为10-2018-0023715的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
各种实施例涉及存储器相关的技术，并且更特别地，涉及一种存储器装置、存储器控制器和包括这些部件的存储器***以及操作该***的方法。
背景技术
计算环境范例已经转变为可随时随地使用的普适计算***。因此，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经迅速增长。通常，这些便携式电子装置使用具有用于存储数据的一个或多个存储器装置的存储器***。存储器***可以用作便携式电子装置的主存储装置或辅助存储装置。
由于与硬盘装置相比，存储器***不具有移动部件，因此存储器***提供优异的稳定性和耐用性、高信息访问速度和低功耗。具有这种优点的存储器***的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
各种实施例涉及一种能够提高操作效率的存储器装置、存储器控制器和包括存储器装置和存储器控制器的存储器***，以及操作存储器装置、存储器控制器和存储器***的方法。
在实施例中，存储器***可以包括：存储器装置，其存储数据并且包括与存储器控制器通信的存储器接口；以及该存储器控制器，其控制存储器装置并且包括与存储器装置通信的控制器接口，并且，其中当存储器装置不可访问时，存储器控制器从存储器装置请求包括存储器接口的当前操作模式的当前状态信息，并且根据从存储器装置接收的当前状态信息来改变控制器接口的操作模式以匹配存储器接口的当前操作模式。
在上述存储器***中，存储器接口和控制器接口中的每一个可以以双倍数据速率(DDR)模式或单倍数据速率(SDR)模式进行操作。存储器控制器可以使用当前状态请求信号来请求当前状态信息，该当前状态请求信号在被激活之后保持特定逻辑值达第一时间段。当前状态请求信号可以包括读取使能信号。存储器装置可以监视当前状态请求信号并且在经过第一时间段之后输出当前状态信息。存储器装置可以输出当前状态信息直到当前状态请求信号变成未激活或者达第二时间段，该第二时间段从经过了第一时间段时起。存储器装置可以使用数据信号输出当前状态信息。当前状态信息包括数据结构，该数据结构包括具有指示存储器接口的操作模式的逻辑高值或逻辑低值的位。当前状态信息可以进一步包括以下中的至少一个：关于是否需要重置存储器装置的信息以及关于是否需要存储器装置的内容可寻址存储器(CAM)读取的信息。存储器控制器可以根据当前状态信息将重置命令和CAM读取命令中的至少一个输出至存储器装置。当前状态信息可以包括数据结构，该数据结构包括以下中的至少一个：具有指示是否需要重置存储器装置的逻辑高值或逻辑低值的位以及具有指示是否需要存储器装置的CAM读取的逻辑高值或逻辑低值的位。
在实施例中，控制器可以包括：第一接口，其用于与存储器装置通信；以及处理器，其中当存储器装置不可访问时，处理器从存储器装置请求包括存储器装置的第二接口的当前操作模式的当前状态信息，并且根据从存储器装置接收的当前状态信息来改变第一接口的操作模式以匹配第二接口的当前操作模式。
在上述控制器中，第一接口和第二接口中的每一个可以双倍数据速率(DDR)模式或单倍数据速率(SDR)模式进行操作。处理器可以使用当前状态请求信号来请求当前状态信息，该当前状态请求信号在被激活之后保持特定逻辑值达第一时间段。当前状态请求信号可以包括读取使能信号。当前状态信息可以进一步包括以下中的至少一个：关于是否需要重置存储器装置的信息和关于是否需要存储器装置的内容可寻址存储器(CAM)读取的信息。处理器可以根据当前状态信息将重置命令和CAM读取命令中的至少一个输出至存储器装置。
在实施例中，存储器装置可以包括：接口，其用于与存储器控制器通信；以及处理器，其中响应于存储器控制器对当前状态信息的请求，处理器将关于接口的当前操作模式的当前状态信息输出至存储器控制器。
在上述存储器装置中，接口可以以双倍数据速率(DDR)模式或单倍数据速率(SDR)模式进行操作。可以使用当前状态请求信号来执行对当前状态信息的请求，该当前状态请求信号在被激活之后保持特定逻辑值达第一时间段，并且处理器可以监视当前状态请求信号并在经过第一时间段之后输出当前状态信息。处理器可以输出当前状态信息直到当前状态请求信号变成未激活或达第二时间段，该第二时间段从经过了第一时间时起。处理器可以使用数据信号来输出当前状态信息。当前状态信息可以包括数据结构，该数据结构包括根据存储器接口的操作模式而具有逻辑高值或逻辑低值的位。当前状态信息可以进一步包括以下中的至少一个：关于是否需要重置存储器装置的信息和关于是否需要存储器装置的内容可寻址存储器(CAM)读取的信息。当前状态信息可以包括数据结构，该数据结构包括以下中的至少一个：根据是否需要重置存储器装置而具有逻辑高值或逻辑低值的位以及根据是否需要存储器装置的CAM读取而具有逻辑高值或逻辑低值的位。
在实施例中，提供了一种存储器***的操作方法，该存储器***包括存储数据的存储器装置和控制存储器装置的存储器控制器，该方法可以包括：当存储器装置不可访问时，存储器控制器向存储器装置请求包括存储器接口的当前操作模式的当前状态信息；存储器装置根据对当前状态信息的请求生成当前状态信息并将当前状态信息输出至存储器控制器；存储器控制器分析当前状态信息以确定存储器接口的当前操作模式是否与存储器控制器的控制器接口的当前操作模式匹配；并且如果确定存储器接口的当前操作模式与控制器接口的当前操作模式不一致，则存储器控制器改变控制器接口的当前操作模式。
在上述方法中，当前状态信息可以进一步包括关于是否需要重置存储器装置的信息，并且存储器控制器可以分析当前状态信息，并且如果确定了需要重置储器装置，则在改变控制器接口的当前操作模式之后执行重置存储器装置。当前状态信息可以进一步包括关于是否需要存储器装置的内容可寻址存储器(CAM)读取的信息，存储器控制器可以分析当前状态信息，并且如果确定需要进行存储器装置的CAM读取，则在改变控制器接口的当前操作模式之后执行存储器装置的CAM读取。存储器接口和控制器接口中的每一个可以以双倍数据速率(DDR)模式或单倍数据速率(SDR)模式进行操作。可以使用当前状态请求信号来执行对当前状态信息的请求，当前状态请求信号在被激活之后保持特定逻辑值达第一时间。当前状态请求信号可以包括读取使能信号。输出当前状态信息可以包括监视当前状态请求信号并且从经过了第一时间时起输出当前状态信息。输出当前状态信息可以包括输出当前状态信息直到当前状态请求信号变成未激活或达第二时间，该第二时间从经过了第一时间时起。可以使用数据信号来输出当前状态信息。
在实施例中，提供了用于控制存储器装置的控制器的操作方法，该方法包括：当存储器装置不可访问时，向存储器装置请求包括存储器接口的当前操作模式的当前状态信息；分析从存储器装置接收的当前状态信息以确定存储器接口的当前操作模式是否匹配控制器的控制器接口的当前操作模式；并且如果确定存储器接口的当前操作模式与控制器接口的当前操作模式不一致，则改变控制器接口的当前操作模式。
在上述方法中，当前状态信息可以进一步包括关于是否需要重置存储器装置的信息，并且控制器可以分析当前状态信息，并且如果确定需要重置存储器装置，则在改变控制器接口的当前操作模式之后执行重置存储器装置。当前状态信息可以进一步包括关于是否需要存储器装置的内容可寻址存储器(CAM)读取的信息，并且控制器可以分析当前状态信息，并且在确定存储器装置需要进行CAM读取时，在改变控制器接口的当前操作模式之后执行存储器装置的CAM读取。存储器接口和控制器接口中的每一个可以以双倍数据速率(DDR)模式或单倍数据速率(SDR)模式操作。可以使用当前状态信息请求信号来执行对当前状态信息的请求，当前状态请求信号在被激活之后保持特定逻辑值达第一时间。当前状态请求信号可以包括读取使能信号。
在实施例中，提供了一种存储器装置的操作方法，存储器装置由存储器控制器控制，该方法包括：根据存储器控制器对当前状态信息的请求生成包括存储器装置的当前操作模式的当前状态信息；并且将当前状态信息输出至存储器控制器。
在上述方法中，当前状态信息可以进一步包括关于是否需要重置存储器装置的信息。当前状态信息可以进一步包括关于是否需要存储器装置的内容可寻址存储器(CAM)读取的信息。存储器接口和控制器接口中的每一个可以以双倍数据速率(DDR)模式或单倍数据速率(SDR)模式进行操作。可以使用当前状态请求信号来执行对当前状态信息的请求，当前状态请求信号在被激活之后保持特定逻辑值达第一时间，并且输出当前状态信息可以包括监视当前状态请求信号并且从经过了第一时间时起输出当前状态信息。输出当前状态信息可以包括输出当前状态信息直到当前状态请求信号变成未激活或者达第二时间，该第二时间从经过了第一时间时起。可以使用数据信号输出当前状态信息。
在实施例中，存储器***可以包括：存储器装置，其被配置成以多种操作模式中的任何一种进行操作，存储器装置包括存储数据的单元以及存储器接口，存储器接口被配置成具有分别启用存储器装置的多种操作模式的多种接口状态中的任何一种；以及存储器控制器，其配置成以多种操作模式中的任何一种进行操作，存储器控制器包括与存储器接口通信的控制器接口，控制器接口被配置成具有分别启用存储器控制器的多种操作状态的多种接口状态中的任何一种；其中当存储器装置不可访问时，存储器控制器从存储器装置请求包括存储器接口的当前状态的信息，存储器装置将所请求的信息发送至存储器控制器，并且存储器控制器基于该信息改变控制器接口的当前接口状态。
附图说明
从以下参照附图的详细描述中，本公开的这些和其它特征和优点对于本公开所述领域的技术人员将变得显而易见。
图1是示出包括根据本公开的实施例的存储器***的数据处理***的框图。
图2是示出图1所示的存储器***中采用的存储器装置的示例性配置的示意图。
图3是示出图2所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
图4是示出图2所示的存储器装置的示例性三维结构的示意图。
图5是示出根据本公开另一实施例的存储器***的示图。
图6是示出图5的存储器装置中生成的当前状态信息的数据结构的示例的示图。
图7是示出从存储器控制器520输出的当前状态请求信号和响应于当前状态请求信号从存储器装置510输出的当前状态响应信号之间的示例性关系的时序图。
图8是示出根据本公开另一实施例的存储器***的操作方法的流程图。
图9至图17是示意性示出根据本公开的各个实施例的图1所示的数据处理***的示例性应用的示图。
具体实施方式
以下参照附图更详细地描述本公开的各个实施例。然而，注意到的是，本公开的元件和特征可以与本文中示出或描述的元件和特征不同方式来配置或布置。因此，本发明不限于本文所阐述的实施例。相反，提供所描述的实施例使得本公开完整和全面，并将本发明充分地传达给本公开所属领域的技术人员。在整个本公开中，相同的附图标记在本公开的各个附图和实施例中始终表示相同的部件。
将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三”等来标识各个元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与在其它情况下具有相同或相似名称的另一个元件区分开。因此，在不脱离本公开的精神和范围的情况下，一个示例中的第一元件可在另一示例中被标识为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。
将进一步理解的是，当元件被称为“连接至”、“联接到”另一元件或“与另一元件通信”时，这种连接、联接或通信可以直接进行或者通过一个或多个中间元件来进行。另外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语是为了描述特定实施例，并不旨在限制本公开。如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式，反之亦然。将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，但不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任意和全部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本公开所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与它们在本公开和相关技术语境中的含义一致的含义，并且不以理想化或过于形式化的意义来解释，除非本文中明确地这样定义。
在下面的描述中，为了提供对本公开的全面理解，描述了大量具体细节。本公开可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本公开，未详细地描述公知的进程结构和/或进程。
还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。而且，在整个说明书中，对“实施例”或“另一实施例”等的参考不一定是仅针对一个实施例，并且对任何这种术语的不同参考不一定是针对相同的实施例。
图1是示出包括根据本公开的实施例的存储器***110的数据处理***100的框图。
参照图1，数据处理***100可包括主机102和存储器***110。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、TV和投影仪的非便携式电子装置。
存储器***110可响应于主机102的请求进行操作以存储用于主机102的数据。存储器***110的非限制性示例包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用串行总线(USB)装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协议(PCMCIA)卡和记忆棒。MMC可以包括嵌入式MMC(eMMC)、小尺寸MMC(RS-MMC)和微型MMC。SD卡可以包括迷你SD卡和微型SD卡。
存储器***110可由各种类型的存储装置来实施。存储器***110中包括的存储装置的非限制性示例包括诸如DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置，以及诸如以下的非易失性存储器装置：只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器。闪存存储器可以具有三维(3D)堆叠结构。
存储器***110可包括存储器装置150和控制器130。存储器装置150可以存储用于主机102的数据。控制器130可控制将数据存储到存储器装置150中。
控制器130和存储器装置150可被集成到单个半导体装置中，单个半导体装置可被包括在如上所描述的各种类型的存储器***的任何一种中。
存储器***110的非限制性应用示例包括：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航***、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境中传送/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或构成计算***的各种部件之一。
存储器装置150可以是非易失性存储器装置，即使在不供应电力时，其也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据。存储器装置150可以通过读取操作将其中存储的数据提供至主机102。存储器装置150可包括多个存储器管芯(未示出)，每个存储器管芯包括多个页面(未示出)，每个页面包括多个存储块152至156。存储块152至156中的每一个可包括多个页面，并且页面中的每一个可包括联接至字线的多个存储器单元。
控制器130可响应于来自主机102的请求来控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供至主机102，并且将从主机102提供的数据存储到存储器装置150中。对此操作，控制器130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可包括主机接口(I/F)132、处理器134、错误校正码部件(ECC)138、电源管理电路(PMU)140、NAND闪存控制器(NFC)142以及存储器144，其全部通过内部总线可操作地联接或通信。
主机接口132可被配置成处理主机102的命令和数据，并可根据诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速***组件互连(PCI-E)、小型计算机***接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
ECC 138可检测并校正从存储器装置150读取的数据中包含的错误。换言之，ECC138可以通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC 138可以输出信号，例如错误校正成功或失败信号。当错误位的数量大于可校正错误位的阈值时，ECC138可以不校正错误位，而是可输出错误校正失败信号。
ECC 138可通过诸如以下的编码调制来执行错误校正：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon)码、卷积码、递归***码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)。然而，ECC 138不限于这些错误校正技术。因此，ECC 138可包括用于适当的错误校正的所有电路、模块、***或装置。
PMU 140可管理在控制器130中使用和提供的电力。
NFC 142可用作用于接口连接控制器130和存储器装置150的存储器/存储接口，以使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或特别是NAND闪速存储器时，NFC 142可在处理器134的控制下生成用于存储器装置150的控制信号以处理提供给存储器装置150的数据。NFC 142可以用作用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，NFC 142可以支持控制器130和存储器装置150之间的数据传输。
存储器144可用作存储器***110和控制器130的工作存储器。存储器144可以存储支持存储器***110和控制器130的操作的数据。控制器130可响应于来自主机102的请求控制存储器装置150执行读取操作、写入操作和擦除操作。控制器130可将从存储器装置150读取的数据提供至主机102，并且可将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可通过易失性存储器来实现。例如，存储器144可通过静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实现。存储器144可以被设置在控制器130的内部或外部。图1示出了存储器144设置在控制器130内部的示例。在另一实施例中，存储器144可通过具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器来实施。
处理器134可控制存储器***110的全部操作。处理器134可使用固件来控制存储器***110的全部操作。固件可称为闪存转换层(FTL)。
控制器130的处理器134可以包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以执行检查存储器装置150中的多个存储块152至156中的坏块的坏块管理操作。坏块可以是由于NAND闪速存储器的特性而在编程操作期间发生编程失败的块。管理单元可以将坏块编程失败的数据写入新的存储块中。在具有3D堆叠结构的存储装置150中，坏块管理操作可以减小存储器装置150的使用效率和存储器***110的可靠性。因此，需要更可靠的来执行坏块管理操作。
在根据本公开的实施例的存储器***中，控制器130可以对存储器装置150执行与从主机102接收的多个命令相对应的多个命令操作。例如，控制器130可以执行与多个写入命令相对应的多个编程操作、与多个读取命令对应相的多个读取操作以及与多个擦除命令相对应的多个擦除操作。对应于执行命令操作，控制器130可以升级元数据，特别是映射数据。具体地，在根据本公开的实施例的存储器***中，当控制器130对多个存储块执行与从主机102接收的多个命令相对应的命令操作时，在存储块中可能会发生特性劣化，因此，存储器装置150的操作可靠性可能会劣化。因此，对应于执行命令操作，控制器130基于用于存储器装置150的参数在存储器装置150的存储块中执行命令操作和交换操作。
在根据本公开的实施例的存储器***中，由于对存储块执行命令操作，在存储块中可能会发生特性劣化。当对发生了这种特性劣化的存储块执行命令操作时，命令操作的执行可能会失败。因此，在存储器***中，控制器130检查执行命令操作的存储块的参数。特别地，对于在多个存储块中执行的擦除操作和编程操作，控制器130可以检查擦除计数、编程计数、编程/擦除(P/E)循环或擦除/写入(E/W)循环。为了减少或最小化执行命令操作时由于存储块的特性劣化而发生失败，控制器130根据参数来执行命令操作和交换操作。由于下面将参照图5至图8来详细描述根据存储器装置150的存储块的参数来执行命令操作和交换操作，因此在此将省略对其的进一步描述。
用于执行存储器装置150的坏块管理的管理单元(未示出)可被包括在控制器130的处理器134中或由处理器134实施。管理单元检查多个存储块152、154、156中的坏块。管理单元可通过识别坏块或将坏块标记为“坏”的来执行坏块管理。在存储器装置150为闪速存储器，例如NAND闪速存储器的情况下，由于NAND闪速存储器的特性，在控制器130利用写入数据执行编程操作，即执行数据编程的期间可能发生编程失败。在这种情况下，坏块管理指：将已经发生编程失败的存储块确定为“坏”并且将编程失败的数据写入，即编程在新的存储块中。而且，即使在存储器装置150具有如上所述的三维堆叠结构的情况下，相应的坏存储块也被处理为坏块。因为存储器装置150的使用效率和存储器***110的可靠性会突然劣化，所以需要可靠地执行坏块管理。下面将参照图2至图4详细描述根据本公开的实施例存储器***中的存储器装置。
图2是示出存储器装置150的示例的示意图。
参照图2，存储器装置150可包括多个存储块，例如BLOCK0(210)、BLOCK1(220)、BLOCK2(230)至BLOCKN-1(240)，并且这些块中的每一个可包括多个页面，例如2M个页面，页面的数量可根据电路设计而变化。包括在各个存储块中的存储器单元可以是存储一位数据的单层单元(SLC)或存储两位或更多位数据的多层单元(MLC)中的一个或多个。在实施例中，存储器装置150可以包括多个三层单元(TLC)，每一个三层单元均存储三位数据。在另一实施例中，存储器装置可以包括多个四层单元(QLC)，每一个四层单元存储四位数据。
图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。
参照图3，存储块330可以对应于存储器***110的存储器装置150中的多个存储块152至156中的任何一个，并且可以包括联接到多个相应位线BL0至BLm-1的多个单元串340。每列的单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至MCn-1可串联地联接在漏极选择晶体管DST和源极选择晶体管SST之间。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可通过能够存储多位的数据信息的MLC实现。单元串340中的每一个可电联接到多个位线BL0至BLm-1中的相应位线。例如，如在图3中所示的，第一单元串联接至第一位线BL0，并且最后的单元串联接至最后的位线BLm-1。
虽然图3示出了NAND闪速存储器，但本公开不限于这种方式。在另一实施例中，存储器单元可以是NOR闪速存储器单元或是包括其中组合了两种或更多种存储器单元的混合闪速存储器单元。并且，应注意的是存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或者是包括作为电荷存储层的绝缘层的电荷撷取闪存(CTF)存储器装置。
存储器装置150可以进一步包括电压供给单元310，该电压供给单元310可提供包括编程电压、读取电压和通过电压的字线电压以根据操作模式供应给字线。电压供给单元310的电压生成操作可以由控制电路(未示出)控制。在控制电路的控制下，电压供给单元310可选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择存储块的字线中的一个，并根据需要将字线电压提供至所选择字线和未选择字线。
存储器装置150可以包括读取/写入电路320，该读取/写入电路320由控制电路控制。在验证/正常读取操作期间，读取/写入电路320可用作用于从存储器单元阵列读取数据的读出放大器，以。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据来驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并且可以根据接收到的数据施加电流或电压以驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326。页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
图4是示出存储器装置150的示例性3D结构的示意图。
存储器150可以由2D或3D存储器装置来实施。具体地，如图4所示，存储器装置150可由具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1，存储块BLK0至BLKN-1中每一个具有3D结构(或垂直结构)。
下面将进一步描述诸如以上所描述的存储器***的控制器和存储器装置状态之间的接口连接。
存储器***可以根据需要以各种模式进行操作。例如，存储器***可以以单倍数据速率(SDR)模式或双倍数据速率(DDR)模式进行操作，在单倍数据速率(SDR)模式中，与时钟信号的上升沿或下降沿同步地输入/输出数据，在双倍数据速率(DDR)模式中，与时钟信号的上升沿和下降沿同步地输入/输出数据。也就是说，存储器***可以是组合的SDR/DDR存储器***。存储器***可以SDR模式进行操作以保证诸如启动的初始操作的可靠性，并且可以DDR模式进行操作以确保诸如编程/读取/擦除操作的其它一般操作的快速操作速度。
为了使存储器***以SDR模式操作，存储器装置和存储器控制器两者可以设置为SDR模式。而且，为了使存储器***以DDR模式操作，存储器装置和存储器控制器两者可以设置为DDR模式。为此，存储器装置和存储器控制器可以包括被实施为选择性地以SDR模式或DDR模式进行操作的存储器接口和控制器接口。换言之，当存储器装置和存储器控制器设置为SDR模式时，存储器接口和控制器接口两者可以用作SDR接口。当存储器装置和存储器控制器两者设置为DDR模式时，存储器接口和控制器接口两者可以用作DDR接口。
然而，在某些情况下，当存储器控制器处于特定状态时，存储器装置的操作模式可能会发生改变，并且因此存储器控制器不能识别该改变，从而在存储器装置和存储器控制器之间的接口连接中引起问题。例如，当在存储器控制器进入睡眠模式并且未被唤醒的状态下，即在存储器控制器的睡眠模式期间，存储器装置的电源，例如VCC断开并且然后再接通时，存储器控制器不能识别存储器装置OFF之前的状态。然而，当存储器装置的电源断开并且然后接通时，存储器装置可以被初始化并且自动设置为SDR模式。因此，如果存储器***在存储器控制器进入睡眠模式之前以DDR模式操作，则存储器控制器在唤醒之后可以保持DDR模式，而存储器装置处于SDR模式。也就是，在存储器装置的存储器接口以SDR模式操作，而存储器控制器的控制器接口以DDR模式操作的情况下，可能会发生接口不匹配。因此，存储器控制器可能不会访问存储器装置。
在本发明之前，如果存储器控制器未能访问存储器装置，例如存储器控制器将读取ID输出至存储器装置但没有接收到正常响应，则考虑重置存储器装置并执行CAM(内容可寻址存储器)读取。CAM读取可以由存储器装置执行，并且包括响应于存储器控制器的CAM读取命令而读取存储在特定区域，例如CAM单元中的存储器***的操作所需的各种选项信息，并且根据选项信息执行所需操作。选项信息可以包括用于控制诸如编程/读取/擦除操作的各种操作的操作设置信息、修复地址信息、坏块信息等。所需操作可以包括根据从CAM单元读取的操作设置信息生成具有预定电平的操作电压，根据修复地址信息设置冗余路径，根据坏块信息将坏存储块设置为未使用等。当存储器装置的CAM读取操作完成时，存储器装置可以将指示可以执行下一个操作的就绪状态的就绪信号输出至存储器控制器。存储器控制器可以检测从存储器装置输出的就绪信号或忙碌信号。当根据就绪信号或忙碌信号可以识别存储器装置处于就绪状态时，控制器可以控制存储器装置以执行后续的正常操作，诸如编程/读取/擦除操作。
然而，由于上述重置或CAM读取是一种初始操作并且花费相当长的时间来完成，因此由于存储控制器不能访问存储器装置而引起的无条件重置和CAM读取操作会导致低效率，诸如增加存储器***的总体操作时间。
根据本公开的实施例，代替执行无条件重置和CAM读取，存储器装置可以向存储器控制器通知其当前状态(即，操作模式)，以使存储器控制器基于通知的状态，根据需要选择仅改变其接口还是执行重置和/或CAM读取。将参照图5至图8给出更详细的描述。
图5是示出根据本公开的另一实施例的存储器***的示图。
参照图5，存储器***500可以各种模式，例如SDR模式或DDR模式中的任何一种来进行操作。存储器***500可以包括存储数据的存储器装置510以及响应于从主机(未示出)接收的命令来控制对存储器装置510执行的操作的存储器控制器520。
存储器控制器520可以包括控制器接口521，控制器接口521可以用作SDR接口或DDR接口以支持存储器***500的SDR模式或DDR模式。如稍后将描述，控制器接口521可以根据存储器装置510的当前状态信息从SDR接口改变成DDR接口或从DDR接口改变成SDR接口。
当存储器控制器520进入睡眠模式时，其在被唤醒之前不能知道存储器装置510的状态改变。因此，当在存储器控制器520的睡眠模式期间存储器装置510断电并且然后再接通时，由于相对于存储器装置520的模式的不匹配，存储器控制器520可能不能访问存储器装置510。如果存储器控制器520未能访问存储器装置510，例如，如果唤醒后的存储器控制器520将读取ID输出至存储器装置510但接收到异常响应，则存储器控制器520可以假设存储器装置510的状态已经改变。存储器控制器520可以将用于确认存储器装置510的当前状态的信号，即当前状态请求信号输出至存储器装置510。
此处，当前状态请求信号可以是在被激活后能够保持在特定逻辑值，例如“高”或“低”达设定或预定时间段的信号。可以通过存储器控制器520的各种控制端子将当前状态请求信号输出至存储器装置510。控制端子可以包括读取使能(RE)、写入使能(WE)端子、写入保护(WP)端子等。当施加读取使能(RE)信号时，读取使能(RE)端子用于输出数据。在施加写入使能(WE)信号时，写入使能(WE)端子用于输入数据或命令。当执行突发编程或擦除操作时，施加了写入保护(WP)信号的写入保护(WP)端子用于保护存储器装置510。换言之，存储器控制器520可以将诸如读取使能信号、写入使能信号、写入保护信号等的一些常规控制信号用作当前状态请求信号。然而，在另一实施例中，存储器控制器520可以生成新控制信号并将该新控制信号用作当前状态请求信号。将通过示例的方式来描述将读取使能信号用作当前状态请求信号的情况。此外，存储器控制器520可以使用这些控制信号来控制存储器装置510的操作。存储器控制器520可以通过应用数据的DQ端子与存储器装置510交换数据。
存储器控制器520可以从存储器装置510接收存储器装置510的当前状态信息，其中存储器装置510响应于当前状态请求。存储器控制器520可以分析接收的当前状态信息以确定用于访问存储器装置510的后续进程。为此，存储器控制器520可以包括控制器处理器523。
控制器处理器523可以分析从存储器装置510输入的当前状态信息，并且根据分析的结果控制控制器接口521和/或存储器装置510。当前状态信息可以包括指示存储器装置510的当前接口状态，即存储器接口511正用作SDR接口还是DDR接口的信息。此外，当前状态信息可以进一步包括指示存储器装置510是否处于需要重置的状态和/或需要进行CAM读取的另一种状态的信息。
作为状态信息分析的结果，如果存储器装置510的当前接口状态与存储器控制器520的当前接口状态不同，则控制器处理器523可以改变控制器接口521的状态(或操作模式)以匹配存储器装置510的当前接口状态。例如，当存储器装置510的存储器接口511当前用作SDR接口时，可以将当前以DDR模式操作的控制器接口521改变成以SDR模式操作。当控制器处理523将控制器接口521的状态与存储器接口511的状态进行了匹配时，存储器控制器520可以访问存储器装置510以执行后续的正常操作，例如，编程/读取/擦除操作。
然而，在某些情况下，可能不能仅通过将控制器接口521的状态从SDR模式改变成DDR模式或者反之从DDR模式改变成SDR模式来访问存储器装置510。
例如在卡住状态下可能发生这种情况，其中在卡住状态下，即使存储器装置510进入操作也不能执行正常的操作。在这种情况下，存储器控制器520不能检查就绪/忙碌信号的就绪状态，并且不能将命令输出至存储器装置510，并且因此，可能需要重置存储器装置510。可以通过存储器装置510来确认卡住状态。更具体地，存储器装置510可以评估其操作时间并且通过其内部时钟来确定是否已经经过了评估的操作时间。当已经经过了评估的操作时间时，存储器装置510可以确定其处于卡住状态。因此，由存储器装置510生成的当前状态信息可以包括关于是否需要重置存储器装置510的信息。作为由控制器处理器523进行的状态信息分析的结果，当确定需要重置存储器装置510时，可以将重置命令通过DQ端子输出至存储器装置510以便可以重置存储器装置510。当重置了存储器装置510时，存储器装置510可以返回至未卡住状态。由于在进行了存储器控制器520和存储器装置510之间接口匹配之后进行这种重置操作，所以在重置命令的传送中可能不会发生错误。因此，随后可以访问存储器装置510以执行后续的一般操作，例如，编程/读取/擦除操作。
作为另一示例，当存储器装置510在进入操作之前处于尚未读取存储在特定区域，例如CAM单元中的各种选项信息的状态下时，可能不能仅通过改变控制器接口521的状态来访问存储器装置510。在这种情况下，可能需要存储器装置150的CAM读取。同时，存储器装置510可以自己确定其是否已经读取了CAM单元信息。因此，由存储器装置510生成的当前状态信息可以包括关于是否需要进行CAM读取的信息。作为控制器处理器523的状态信息分析的结果，当确定需要进行存储器装置510的CAM读取时，可以将CAM读取命令通过DQ端子输出至存储器装置510，以便可以执行存储器装置510的CAM读取。当执行了存储器装置510的CAM读取时，存储器装置510可以进入操作模式。由于在进行了存储器控制器520和存储器装置510之间的接口匹配之后进行这种CAM读取操作，因此在CAM读取命令的传送中可能不会发生错误。因此，可以访问存储器装置510以执行后续的一般操作，例如编程/读取/擦除操作。
总之，存储器控制器520可以根据对存储器装置510的当前状态信息的分析来改变存储器控制器520的接口，控制存储器装置510的重置，或控制存储器装置510的CAM读取。
作为示例，存储器装置510可以是NAND闪速存储器。存储器装置510可以包括存储器接口511，存储器接口511可以用作SDR接口或DDR接口以用于上述存储器***500的SDR模式或DDR模式的操作。
在存储器控制器520不能识别的情况下，存储器装置510的电源，例如VCC可以断开并且再次接通。当存储器装置510关闭并且然后再打开时，存储器装置510可以被初始化，并且不论存储器装置510的先前操作模式而被设置为SDR模式。也就是说，存储器接口511可以SDR模式操作。
存储器装置510可以响应于从存储器控制器520输入的当前状态请求而生成存储器装置510的当前状态信息，并且将该信息输出至存储器控制器520。当前状态信息可以被包括在输出至存储器控制器520的DQ端子的数据信号中。然而，在另一的示例中，可以增加新的信号来发送当前状态信息。为此，除了上述的存储器接口511以外，存储器装置510可以进一步包括存储器处理器513。
存储器处理器513可以监视从存储器控制器520接收的控制信号，特别是当前状态请求信号，以确定是否从存储器控制器520请求存储器装置510的当前状态信息。存储器处理器513可以监视当前状态请求信号，并且如果当前状态请求信号被激活并且保持在特定逻辑值达设定或预定时间段，则确定从存储器控制器520请求当前状态信息。例如，当读取使能信号用作当前状态请求信号时，如果读取使能信号从“高”转变成“低”，可以确定当前状态请求信号被激活。如果当前状态请求信号保持在低达设定或预定时间段，则确定可以从存储器控制器520请求了当前状态信息。存储器处理器513可以通过存储器装置510的内部时钟来确认是否已经经过了设定或预定时间，即低保持时间。
如果存储器控制器513确定请求当前状态信息，则存储器处理器513可以生成当前状态信息并且通过存储器接口511输出当前状态信息。如上所述，当前状态信息可以包括存储器装置510的当前操作模式，即当前接口状态。此外，当前状态信息可以包括指示存储器装置510是否处于需要重置和/或CAM读取的状态的信息。稍后将参照待被描述的图6以示例的方式对此进行描述。
在当前状态信息被包括在通过存储器控制器520的DQ端子输出的数据信号中时，从确定了请求当前状态信息的时间起，存储器装置510可以具有操作DQ端子的权限。在设定或预定的当前状态信息输出时段期间，该数据信号可以被输出为固定值。当前状态信息输出时段可以在确定请求当前状态信息的时间开始，并且在当前状态请求信号未激活时终止，例如，直到读取使能信号从“低”转变成“高”或者直到已经经过了预定时间。
在存储器装置510的当前状态信息输出时段中，存储器装置510的存储器接口511和存储器控制器520的控制器接口521的操作模式可能不一致。这是因为存储器控制器520可能尚不能确认存储器装置510的当前状态信息。然而，由于从存储器装置510输出的数据信号保持固定值而没有变换，因此数据信号可以被传送至存储器控制器520，而不论存储器接口511和控制器接口521的操作模式如何。
图6是示出图5的存储器装置510中生成的当前状态信息的数据结构的示例的示图。
参照图6，当包括当前状态信息的数据具有多位，例如8位的长度时，最后位可以用于指示存储器装置510的当前接口状态。例如，当最后位的值为“0”时，存储器装置510的当前接口可以是SDR接口，并且当最后位的值为“1”时，存储器装置510的当前接口可以是DDR接口。换言之，如果最后位的值为“0”，则该数据可以指示存储器装置510被设置为SDR模式，并且如果最后位的值为“1”，则该数据可以指示存储器装置510被设置为DDR模式。
此外，该8位数据的倒数第二位可以用来指示是否需要存储器装置510的CAM读取。例如，当倒数第二位的值为“0”时，可不需要存储器装置510的CAM读取，并且当倒数第二位的值为“1”时，可需要存储器装置510的CAM读取。
此外，该8位数据的倒数第三位可以用来指示是否需要重置存储器装置510。例如，当倒数第三位的值为“0”时，可不需要重置存储器装置510，并且当倒数第三位的值为“1”时，可需要重置存储器装置510。
然而，本发明不限于图6的数据结构，并且可以进行各种修改。例如，处于不同于上述的位置的位可以用于指示当前接口状态，是否需要CAM读取，以及是否需要重置存储器装置510。
图7是示出从存储器控制器520输出的当前状态请求信号与响应于当前状态请求信号从存储器装置510输出的当前状态响应信号之间的示例性关系的时序图。在该示例中，读取使能信号可以用作当前状态请求信号，并且数据信号可以用作当前状态响应信号。
参照图7，可以通过将读取使能信号从“1”转变至“0”来激活读取使能信号RE_N。当激活了读取使能信号RE_N时，存储器装置510的存储器处理器513可以通过使用内部时钟来检查保持逻辑值“0”的期间的时间。如果该时间超过了预约时间tStateOut，则可以触发存储器处理器513生成当前状态信息。因此，存储器装置510可以进入当前状态信息输出时段。
可以将生成的当前状态信息作为数据信号DQ输出，直到从预约时间tStateOut起经过设定或预定时间或直到读取使能信号RE_N为未激活，即从“0”转变成“1”。
图8是示出根据本公开另一实施例的存储器***的操作方法的流程图。
参照图8，存储器控制器520可以进入睡眠模式(s801)。
然后，在存储器控制器520处于睡眠模式的同时可以关闭(s803)并再次打开(s805)存储器装置510。因此，存储器装置510可以被初始化并被设置为SDR模式。
然后，可以执行唤醒存储器控制器520(s807)。被唤醒的存储器控制器520可能不知道存储器装置510之前的断电以及由此引起的模式变化，从而对存储器装置510的访问可能会发生失败。因此，可以执行后面的步骤s809至s823。
存储器控制器520可以从存储器装置510请求当前状态信息(s809)。也就是说，存储器控制器520可以将当前状态请求信号输出至存储器装置510。当前状态请求信号可以是在被激活之后能够被保持在特定逻辑值，例如“低”达设定或预定时间段的信号，并且可以使用例如读取使能信号。由于当前状态请求信号在设定或预定时间段具有固定值，因此即使存储器控制器520和存储器装置510之间的接口不匹配，信号传送也可没有问题。
存储器装置510可以监视当前状态请求信号。如果确定当前状态请求信号被激活并且被保持了设定或预定的时间段，则存储器装置510可以生成当前状态信息并且以当前状态响应信号的方式将其输出(s811)。例如，数据信号可以用作当前状态响应信号。由于当前状态响应信号在预设或预定时间段也具有固定值，因此即使存储器控制器520和存储器装置510之间的接口不匹配，信号传送也可没有问题。
当存储器控制器520接收到当前状态响应信号时，即接收到包括当前状态信息的数据时，存储器控制器520可以分析数据以确定是否改变接口，是否执行重置，是否执行CAM读取等。
首先，存储器控制器520可以将分析后的存储器装置510的接口状态与存储器控制器520的接口状态进行比较，以确定是否需要改变存储器控制器520的接口(s813)。
如果确定存储器装置510的接口状态与存储器控制器520的接口状态不同，则存储器控制器520可以改变其接口状态(s815)。另一方面，如果存储器装置510的接口状态与存储器控制器520的接口状态相同，则存储器控制器520可以不改变其接口状态。也就是说，由于在步骤s813和s815之后，存储器装置510和存储器控制器520的接口彼此一致，因此存储器装置510和存储器控制器520之间的接口连接可没有问题，所以存储器控制器520可以访问存储器装置510并且可以控制存储器装置510的操作。
然后，存储器控制器520可以通过分析后的存储器装置510的当前状态信息来确定是否需要重置存储器装置510(s817)。
作为确定的结果，当需要重置存储器装置510时，可以通过将重置命令传送至存储器装置510来重置存储器装置510(s819)。作为参考，在该步骤中，当存储器控制器520和存储器装置510以DDR模式操作并且存储器装置510被重置时，存储器装置510可以被再次设置为SDR模式。然而，在该步骤中，由于存储器装置510的模式改变是通过存储器控制器520的重置命令进行的，因此存储器控制器520可以识别这种改变。因此，存储器控制器520可以自己将其接口改变成SDR模式，从而实现存储器控制器520和存储器装置510之间的接口连接。另一方面，作为确定的结果，可以不必重置存储器装置510。
然后，存储器控制器520可以基于分析后的存储器装置510的当前状态信息来确定是否需要存储器装置510的CAM读取(s821)。
作为确定的结果，如果需要存储器装置510的CAM读取，则可以通过将CAM读取命令传送至存储器装置510来执行存储器装置510的CAM读取(s823)。另一方面，作为确定的结果，可以不必执行存储器装置510的CAM读取。
因此，可以适当地匹配存储器装置510和存储器控制器520之间的接口连接，并且可以通过存储器装置510和存储器控制器520之间的通信来对存储器装置510执行操作。因此，可以执行后续的正常操作。
根据上述存储器***及其操作方法的实施例，存储器装置可以向存储器控制器通知存储器装置的操作状态，从而改进存储器控制器和存储器装置之间的接口连接，并且避免命令传输错误。并且，存储器控制器可以选择性地执行所需的操作，从而可以增加操作效率。
将参照图9至图17详细描述应用存储器***110的数据处理***和电子设备，其中存储器***包括根据本公开实施例的上述存储器装置150和控制器130的存储器***110。
图9至图17是示意性说明图1的数据处理***的示例性应用的示图。
图9是示意性示出包括根据实施例的存储器***的数据处理***的另一示例的示图。图9示意性示出了应用存储器***的存储卡***。
参照图9，存储卡***6100可包括存储器控制器6120、存储器装置6130和连接器6110。
存储器控制器6120可被连接至通过非易失性存储器实施的存储器装置6130。存储器控制器6120可以被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机之间的接口并使用固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1至图8描述的存储器***110的控制器130，并且存储器装置6130可对应于参照图1至图8描述的存储器***110的存储器装置150。
因此，存储器控制器6120可包括RAM、处理器、主机接口、存储器接口和错误校正部件。存储器控制器6120可进一步包括图1至图8所示的元件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成根据诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WIFI以及蓝牙。因此，存储器***和数据处理***可应用于有线/无线电子装置，特别是移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置中的任何一种来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。存储器装置6130可包括如图1至图8的存储器装置150中的多个管芯。
存储器控制器6120和存储器装置6130可被集成至单个半导体装置中。例如，存储器控制器6120和存储器装置6130可以如此集成以形成固态驱动器(SSD)。可选地，存储器控制器6120和存储器装置6130可以如此集成以形成存储卡，诸如PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)以及通用闪存(UFS)。
图10是示意性示出包括根据实施例的存储器***的数据处理***的另一示例的示图。
参照图10，数据处理***6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图10所示的数据处理***6200可用作如参照图1所描述的诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可对应于图1至图8所示的存储器***110中的存储器装置150，并且存储器控制器6220可对应于图1至图8所示的存储器***110中的控制器130。
存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件***管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作。RAM6222可以用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，通过CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传输到存储器装置6230的数据或从存储器装置6230传输到主机6210的数据。当RAM 6222用作高速缓冲存储器时，RAM 6222可辅助低速存储器装置6230以高速运行。
ECC电路6223可对应于图1所示的控制器130的ECC138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用LDPC码、BCH码、turbo码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可通过主机接口6224向主机6210传输数据/接收来自主机6210的数据。存储器控制器6220可以通过NVM接口6225向存储器装置6230传输数据/接收来自存储器装置6230的数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接至主机6210。存储器控制器6220可利用诸如WiFi或长期演进(LTE)的移动通信协议具有无线通信功能。存储器控制器6220可连接至外部装置，例如主机6210或另一个外部装置，然后向外部装置传输数据/接收来自外部装置的数据。特别地，由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置通信，因此根据实施例的存储器***和数据处理***可被应用于有线/无线电子装置，特别是移动电子装置。
图11是示意性示出包括根据实施例的存储器***的数据处理***的另一示例的示图。图11示意性示出了应用存储器***的SSD。
参照图11，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1至图8的存储器***110中的控制器130，并且存储器装置6340可对应于图1至图8的存储器***中的存储器装置150。
更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324以及存储器接口，例如非易失性存储器接口6326。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。图10示出了缓冲存储器6325设置在控制器6320中。然而，缓冲存储器6325可存在于控制器6320的外部。
ECC电路6322可在编程操作期间计算待被编程到存储器装置6340的数据的ECC值。ECC电路6322可以在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并可以在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与诸如主机6310的外部装置的接口功能。非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供应用了图1至图8的存储器***110的多个SSD 6300来实施数据处理***，例如，RAID(独立磁盘冗余阵列)***。RAID***可包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，在SSD 6300中选择一个或多个存储器***或SSD 6300。RAID控制器可以将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD 6300中选择一个或多个存储器***或SSD 6300。RAID控制器可以将从所选择的SSD 6300读取的数据提供给主机6310。
图12是示意性示出包括根据实施例的存储器***的数据处理***的另一示例的示图。图12示意性示出应用了存储器***的嵌入式多媒体卡(eMMC)。
参照图12，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1至图8的存储器***110中的控制器130，并且存储器装置6440可对应于图1至图8的存储器***110中的存储器装置150。
更具体地，控制器6430可通过多个通道连接至存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如NAND接口6433的存储器接口。
内核6432可控制eMMC 6400的全部操作。主机接口6431可提供控制器6430和主机6410之间的接口功能。NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431可用作串行接口，例如UHS((超高速)-I/UHS-II)接口。
图13至图16是示意性示出包括根据实施例的存储器***的数据处理***的其它示例的示图。图13至图16示意性示出应用该存储器***的UFS(通用闪存)***。
参照图13至图16，UFS***6500、6600、6700、6800可分别包括主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830。主机6510、6610、6710和6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720、6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730、6830可用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS***6500、6600、6700、6800中的主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过UFS协议与诸如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过图1所示的存储器***110来实施。例如，在UFS***6500、6600、6700、6800中，UFS装置6520、6620、6720、6820可以参照图10至图12描述的数据处理***6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以参照图9描述的存储卡***6100的形式来实施。
此外，在UFS***6500、6600、6700和6800中，主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过UFS接口，例如，MIPI(移动行业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)彼此通信。此外，UFS装置6520、6620、6720、6820与UFS卡6530、6630、6730、6830可通过除UFS协议以外的各种协议，例如，UFD、MMC、SD、迷你SD和微型SD彼此通信。
在图13中示出的UFS***6500中，主机6510、UFS装置6520和UFS卡6530中的每一者可以包括UniPro。主机6510可以执行交换操作以便与UFS装置6520和UFS卡6530通信。具体地，主机6510可以通过链路层交换例如在UniPro处的L3交换与UFS装置6520或UFS卡6530通信。UFS装置6520和UFS卡6530可以在主机6510的UniPro处同构链路层交换彼此通信。在本实施例中，示出了一个UFS装置6520和一个UFS卡6530联接至主机6510的配置。然而，在另一实施例中，多个UFS装置和UFS卡可以并联或以星形的形式连接至主机6410。星形形式是单个集中部件被联接至用于并联处理的多个装置的布置。多个UFS卡可以并联或以星形形式连接至UFS装置6520或者串联或以链的形式连接至UFS装置6520。
在图14中示出的UFS***6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可以包括UniPro，并且主机6610可以通过执行交换操作的交换模块6640，例如通过执行UniPro处的链路层交换例如L3交换的交换模块6640与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可以通过UniPro处的交换模块6640的链路层交换而彼此通信。在本实施例中，示出了一个UFS装置6620和一个UFS卡6630连接至交换模块6640的配置。然而，在另外的实施例中，多个UFS装置和UFS卡可以并联或以星形的形式连接至交换模块6640，并且多个UFS卡可以串联或以链的形式连接至UFS装置6620。
在图15中示出的UFS***6700中，主机6710、UFS装置6720和UFS卡6730中的每一个均可以包括UniPro，并且主机6710可以通过执行交换操作的交换模块6740，例如通过执行UniPro处的链路层交换例如L3交换的交换模块6740与UFS装置6720或UFS卡6730通信。UFS装置6720和UFS卡6730可以通过UniPro处的交换模块6740的链路层交换彼此通信，并且交换模块6740可以在UFS装置6720的内侧或外侧与UFS装置6720集成为一个模块。在本实施例中，示出了UFS装置6720和一个UFS卡6730连接至交换模块6740的配置。然而，在另一实施例中，每一个均包括交换模块6740和UFS装置6720多个模块可以并联或以星形的形式连接至主机6710或者串联或以链的形式连接至彼此。此外，多个UFS卡可以并联或以星形的形式连接至UFS装置6720。
在图16中示出的UFS***6800中，主机6810、UFS装置6820和UFS卡6830中的每一者均可以包括M-PHY和UniPro。UFS装置6820可以执行交换操作以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可以通过与主机6810通信的M-PHY和UniPro模块和与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作而与主机6810或UFS卡6830通信。主机6810和UFS卡6830可以通过UFS装置6820的M-PHY模块和UniPro模块之间的目标ID交换而彼此通信。在本实施例中，示出了一个UFS装置6820连接至主机6810并且一个UFS卡6830连接至UFS装置6820的配置。然而，在另一实施例中，多个UFS装置可以并联或以星形连接至主机6810或者串联或以链的形式连接至主机6810，并且多个UFS卡可以并联或以星形的形式联接至UFS装置6820或者串联或以链的形式连接至UFS装置6820。
图17是示意性示出包括根据实施例的存储器***的数据处理***的另一示例的示图。图17是示意性示出应用了该存储器***的用户***的示图。
参照图17，用户***6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户界面6910。
更具体地，应用处理器6930可驱动包括在诸如OS的用户***6900中的组件，并且包括控制包括在用户***6900中的组件的控制器、接口和图形引擎。应用处理器6930可作为片上***(SoC)被提供。
存储器模块6920可用作用户***6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2 SDRAM或LPDDR3 SDRAM的易失性RAM，或诸如PRAM、ReRAM、MRAM或FRAM的非易失性RAM。例如，可基于POP(堆叠式封装)封装和安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且还支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置，特别是移动电子装置通信。因此，根据本公开的实施例的存储器***和数据处理***可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传输到应用处理器6930。存储模块6950可通过诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存的非易失性半导体存储器装置来实施，并且可被提供为诸如用户***6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可对应于参照图1至图8描述的存储器***110。此外，存储模块6950可被实施为如上参照图11至图16所述的SSD、eMMC和UFS。
用户界面6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户界面6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。
此外，当图1至图8的存储器***110应用于用户***6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作。网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户界面6910可在移动电子装置的显示/触摸模块上显示通过处理器6930处理的数据。此外，用户界面6910可以支持从触摸面板接收数据的功能。
根据实施例的存储器***及其操作方法可以减小或最小化存储器***的复杂度和性能劣化，并且可以提高或最大化存储器装置的使用效率，从而快速且稳定地处理关于存储器装置的数据。
虽然已经描述并示出了各种实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本公开的实质和范围的情况下，可进行各种改变和修改。

Claims (19)

1.一种存储器***，包括：
存储器装置，所述存储器装置存储数据并且包括与存储器控制器通信的存储器接口；以及
存储器控制器，所述存储器控制器控制所述存储器装置并且包括与所述存储器装置通信的控制器接口，并且，
其中当所述存储器装置不可访问时，所述存储器控制器从所述存储器装置请求包括所述存储器接口的当前操作模式的当前状态信息，并且根据从所述存储器装置接收的所述当前状态信息来改变所述控制器接口的操作模式以匹配所述存储器接口的所述当前操作模式，并且
其中所述当前状态信息进一步包括以下中的至少一个：关于是否需要重置所述存储器装置的信息以及关于是否需要所述存储器装置的内容可寻址存储器即CAM读取的信息。
2.根据权利要求1所述的存储器***，其中所述存储器接口和所述控制器接口中的每一个以双倍数据速率即DDR模式或单倍数据速率即SDR模式进行操作。
3.根据权利要求1所述的存储器***，其中所述存储器控制器使用当前状态请求信号来请求所述当前状态信息，所述当前状态请求信号在被激活之后将特定逻辑值保持第一时间段。
4.根据权利要求3所述的存储器***，其中所述当前状态请求信号包括读取使能信号。
5.根据权利要求3所述的存储器***，其中所述存储器装置监视所述当前状态请求信号并且在经过所述第一时间段之后输出所述当前状态信息。
6.根据权利要求5所述的存储器***，其中所述存储器装置输出所述当前状态信息直到所述当前状态请求信号变成未激活或者达第二时间段，所述第二时间段从经过了所述第一时间段时起。
7.根据权利要求1所述的存储器***，其中所述存储器装置使用数据信号输出所述当前状态信息。
8.根据权利要求1所述的存储器***，其中所述当前状态信息包括数据结构，所述数据结构包括具有指示所述存储器接口的操作模式的逻辑高值或逻辑低值的位。
9.根据权利要求1所述的存储器***，其中所述存储器控制器根据所述当前状态信息将重置命令和CAM读取命令中的至少一个输出至所述存储器装置。
10.根据权利要求1所述的存储器***，其中所述当前状态信息包括数据结构，所述数据结构包括以下中的至少一个：具有指示是否需要重置所述存储器装置的逻辑高值或逻辑低值的位以及具有指示是否需要所述存储器装置的CAM读取的逻辑高值或逻辑低值的位。
11. 一种控制器，包括：
第一接口，所述第一接口用于与存储器装置通信；以及
处理器，
其中当所述存储器装置不可访问时，所述处理器从所述存储器装置请求包括所述存储器装置的第二接口的当前操作模式的当前状态信息，并且根据从所述存储器装置接收的所述当前状态信息来改变所述第一接口的操作模式以匹配所述第二接口的所述当前操作模式，并且
其中所述当前状态信息进一步包括以下中的至少一个：关于是否需要重置所述存储器装置的信息以及关于是否需要所述存储器装置的内容可寻址存储器即CAM读取的信息。
12.根据权利要求11所述的控制器，其中所述第一接口和所述第二接口中的每一个以双倍数据速率即DDR模式或单倍数据速率即SDR模式进行操作。
13.根据权利要求11所述的控制器，其中所述处理器使用当前状态请求信号来请求所述当前状态信息，所述当前状态请求信号在被激活之后将特定逻辑值保持第一时间段。
14.根据权利要求13所述的控制器，其中所述当前状态请求信号包括读取使能信号。
15.根据权利要求11所述的控制器，其中所述处理器根据所述当前状态信息将重置命令和CAM读取命令中的至少一个输出至所述存储器装置。
16. 一种存储器装置，包括：
接口，所述接口用于与存储器控制器通信；以及
处理器，
其中所述处理器响应于所述存储器控制器的对当前状态信息的请求，将关于所述接口的当前操作模式的所述当前状态信息输出至所述存储器控制器，并且
其中所述当前状态信息包括以下中的至少一个：关于是否需要重置所述存储器装置的信息以及关于是否需要所述存储器装置的内容可寻址存储器即CAM读取的信息。
17. 根据权利要求16所述的存储器装置，其中所述接口以双倍数据速率即DDR模式或单倍数据速率即SDR模式进行操作。
18.根据权利要求16所述的存储器装置，其中使用当前状态请求信号来执行对所述当前状态信息的请求，所述当前状态请求信号在被激活之后将特定逻辑值保持第一时间段，并且
所述处理器监视所述当前状态请求信号并且经过所述第一时间段之后输出所述当前状态信息。
19. 一种存储器***，包括：
存储器装置，所述存储器装置以多种操作模式中的任何一种进行操作，所述存储器装置包括存储数据的单元以及存储器接口，所述存储器接口具有分别启用所述存储器装置的多种操作模式的多种接口状态中的任何一种；以及
存储器控制器，所述存储器控制器以所述多种操作模式中的任何一种进行操作，所述存储器控制器包括与所述存储器接口通信的控制器接口，所述控制器接口具有分别启用所述存储器控制器的多种操作模式的多种接口状态中的任何一种；
其中当所述存储器装置不可用时，所述存储器控制器从所述存储器装置请求包括所述存储器接口的当前状态的信息，所述存储器装置将所请求的信息发送至所述存储器控制器，并且所述存储器控制器基于所述信息改变所述控制器接口的当前接口状态，并且
其中所述信息进一步包括以下中的至少一个：关于是否需要重置所述存储器装置的信息以及关于是否需要所述存储器装置的内容可寻址存储器即CAM读取的信息。
CN201811351690.XA 2018-02-27 2018-11-14 存储器装置、存储器控制器和存储器***及其操作方法 Active CN110196822B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180023715A KR102511341B1 (ko) 2018-02-27 2018-02-27 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법
KR10-2018-0023715 2018-02-27

Publications (2)

Publication Number Publication Date
CN110196822A CN110196822A (zh) 2019-09-03
CN110196822B true CN110196822B (zh) 2023-06-13

Family

ID=67685849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811351690.XA Active CN110196822B (zh) 2018-02-27 2018-11-14 存储器装置、存储器控制器和存储器***及其操作方法

Country Status (3)

Country Link
US (1) US10915259B2 (zh)
KR (1) KR102511341B1 (zh)
CN (1) CN110196822B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200075184A (ko) * 2018-12-17 2020-06-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US11335405B2 (en) 2018-12-17 2022-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
US11626149B2 (en) * 2020-09-15 2023-04-11 Integrated Silicon Solution, (Cayman) Inc. SPI NOR memory with optimized read and program operation
US11687483B1 (en) * 2021-12-05 2023-06-27 Western Digital Technologies, Inc. Embedded physical layers with passive interfacing for configurable integrated circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080084082A (ko) * 2007-03-14 2008-09-19 삼성전자주식회사 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
JP2012198965A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030009616A1 (en) * 1994-11-30 2003-01-09 Brian K. Langendorf Method and apparatus for integrating and determining whether a memory subsystem is installed with standard page mode memory or an extended data out memory
US7103742B1 (en) * 1997-12-03 2006-09-05 Micron Technology, Inc. Burst/pipelined edo memory device
JP2000067577A (ja) * 1998-06-10 2000-03-03 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3948141B2 (ja) * 1998-09-24 2007-07-25 富士通株式会社 半導体記憶装置及びその制御方法
KR101107152B1 (ko) 2004-12-16 2012-02-06 삼성전자주식회사 동작 성능이 향상된 메모리 저장 장치
KR100892668B1 (ko) * 2007-09-04 2009-04-15 주식회사 하이닉스반도체 뱅크 선택 제어 블록을 포함하는 반도체 집적 회로
KR101529291B1 (ko) 2008-02-27 2015-06-17 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 플래시 메모리시스템
KR101987426B1 (ko) 2012-09-07 2019-09-30 삼성전자주식회사 불휘발성 메모리 모듈, 불휘발성 메모리 모듈을 포함하는 메모리 시스템, 그리고 불휘발성 메모리 모듈의 제어 방법
KR20140071639A (ko) * 2012-12-04 2014-06-12 에스케이하이닉스 주식회사 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20150070528A (ko) * 2013-12-17 2015-06-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102319392B1 (ko) * 2015-06-09 2021-11-01 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR20180076765A (ko) * 2016-12-28 2018-07-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080084082A (ko) * 2007-03-14 2008-09-19 삼성전자주식회사 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
JP2012198965A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US10915259B2 (en) 2021-02-09
KR20190102791A (ko) 2019-09-04
KR102511341B1 (ko) 2023-03-20
CN110196822A (zh) 2019-09-03
US20190265900A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
US10528469B2 (en) Memory system for writing data based on types of command and data and operating method of the same
CN107562649B (zh) 存储器***及其操作方法
US10157007B2 (en) Memory system and operating method thereof
US10635333B2 (en) Memory system
CN109213622B (zh) 存储***及其操作方法
CN108268212B (zh) 控制器及操作方法
CN108388525B (zh) 存储器***及其操作方法
US10929236B2 (en) Memory system, method of operating the same, and data processing system including the same
US10901633B2 (en) Memory system for increasing a read reclaim count
CN110196822B (zh) 存储器装置、存储器控制器和存储器***及其操作方法
US20190087126A1 (en) Memory system and operating method of memory system
US10445194B2 (en) Memory system storing checkpoint information and operating method thereof
CN110556152B (zh) 存储器装置、其操作方法以及包括其的存储器***
US20180374552A1 (en) Memory system and operation method thereof
CN108536622B (zh) 存储装置、数据处理***以及操作存储装置的方法
US20190107945A1 (en) Controller for controlling one or more memory devices and operation method thereof
US20190140659A1 (en) Controller and operating method thereof
US10635347B2 (en) Memory system and operating method thereof
US10235046B2 (en) Memory system and operating method thereof
CN110196816B (zh) 控制器、其操作方法以及包括控制器的存储器***
US10977117B2 (en) Memory device, a memory system and an operating method thereof
CN108665920B (zh) 存储器***及其操作方法
US10803960B2 (en) Memory device and operation method thereof
CN110349615B (zh) 控制器、其操作方法及包括控制器的存储器***
US20190220394A1 (en) Memory system and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant