KR102511341B1 - 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법 - Google Patents

메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법 Download PDF

Info

Publication number
KR102511341B1
KR102511341B1 KR1020180023715A KR20180023715A KR102511341B1 KR 102511341 B1 KR102511341 B1 KR 102511341B1 KR 1020180023715 A KR1020180023715 A KR 1020180023715A KR 20180023715 A KR20180023715 A KR 20180023715A KR 102511341 B1 KR102511341 B1 KR 102511341B1
Authority
KR
South Korea
Prior art keywords
memory
memory device
interface
controller
current state
Prior art date
Application number
KR1020180023715A
Other languages
English (en)
Other versions
KR20190102791A (ko
Inventor
김지열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180023715A priority Critical patent/KR102511341B1/ko
Priority to US16/169,203 priority patent/US10915259B2/en
Priority to CN201811351690.XA priority patent/CN110196822B/zh
Publication of KR20190102791A publication Critical patent/KR20190102791A/ko
Application granted granted Critical
Publication of KR102511341B1 publication Critical patent/KR102511341B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법이 개시될 수 있다. 상기 메모리 시스템은, 데이터가 저장되고 메모리 컨트롤러와의 접속을 위한 메모리 인터페이스를 포함하는 메모리 장치; 및 상기 메모리 장치를 제어하고 상기 메모리 장치와의 접속을 위한 컨트롤러 인터페이스를 포함하는 상기 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는, 상기 메모리 장치로 접근할 수 없는 경우, 상기 메모리 장치로 상기 메모리 인터페이스의 현재 동작 모드를 포함하는 현재 상태 정보를 요청하고, 수신된 상기 현재 상태 정보에 따라 상기 컨트롤러 인터페이스의 동작 모드를 상기 메모리 인터페이스의 상기 현재 동작 모드와 일치시킬 수 있다.

Description

메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법{MEMORY DEVICE, MEMORY CONTROLLER AND MEMORY SYSTEM INCLUDING THEM, AND METHOD FOR OPERATING THEM}
본 발명은 메모리 관련 기술에 관한 것으로, 보다 구체적으로는 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitouscomputing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus)메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예들이 해결하려는 과제는, 동작 효율성을 증가시킬 수 있는 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 메모리 시스템은, 데이터가 저장되고 메모리 컨트롤러와의 접속을 위한 메모리 인터페이스를 포함하는 메모리 장치; 및 상기 메모리 장치를 제어하고 상기 메모리 장치와의 접속을 위한 컨트롤러 인터페이스를 포함하는 상기 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는, 상기 메모리 장치로 접근할 수 없는 경우, 상기 메모리 장치로 상기 메모리 인터페이스의 현재 동작 모드를 포함하는 현재 상태 정보를 요청하고, 수신된 상기 현재 상태 정보에 따라 상기 컨트롤러 인터페이스의 동작 모드를 상기 메모리 인터페이스의 상기 현재 동작 모드와 일치시킨다.
위 메모리 시스템이 있어서, 상기 메모리 인터페이스 및 상기 컨트롤러 인터페이스 각각은, DDR(Double Data Rate) 모드 또는 SDR(Single Data Rate) 모드로 동작할 수 있다. 상기 메모리 컨트롤러는, 활성화된 후 제1 시간 동안 특정 논리값을 유지하는 현재 상태 요청 신호를 이용하여 상기 현재 상태 정보 요청을 수행할 수 있다. 상기 현재 상태 요청 신호는, 리드 인에이블 신호를 포함할 수 있다. 상기 메모리 장치는, 상기 현재 상태 요청 신호를 감시하여 상기 제1 시간의 경과 시점부터 상기 현재 상태 정보를 출력할 수 있다. 상기 메모리 장치는, 상기 현재 상태 요청 신호가 신호가 비활성화 될 때까지 또는 상기 제1 시간의 경과 시점부터 제2 시간 동안 상기 현재 상태 정보를 출력할 수 있다. 상기 메모리 장치는, 데이터 신호를 이용하여 상기 현재 상태 정보를 출력할 수 있다. 상기 현재 상태 정보는, 상기 메모리 인터페이스의 동작 모드에 따라 하이 또는 로우의 논리값을 갖는 비트를 포함하는 데이터 구조를 가질 수 있다. 상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 관한 정보 및 상기 메모리 장치의 캠 리드가 필요한지 여부에 관한 정보 중 적어도 하나를 더 포함할 수 있다. 상기 메모리 컨트롤러는, 상기 현재 상태 정보에 따라 상기 메모리 장치로 리셋 커맨드 및 캠 리드 커맨드 중 적어도 하나를 출력할 수 있다. 상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 따라 하이 또는 로우의 논리값을 갖는 비트 및 상기 메모리 장치의 캠 리드가 필요한지 여부에 따라 하이 또는 로우의 논리값을 갖는 다른 비트 중 적어도 하나를 포함하는 데이터 구조를 가질 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 컨트롤러는, 메모리 장치와의 접속을 위한 제1 인터페이스; 및 프로세서를 포함하고, 상기 프로세서는, 상기 메모리 장치로 접근할 수 없는 경우, 상기 메모리 장치로 상기 메모리 장치의 제2 인터페이스의 현재 동작 모드를 포함하는 현재 상태 정보를 요청하고, 수신된 상기 현재 상태 정보에 따라 상기 제1 인터페이스의 동작 모드를 상기 제2 인터페이스의 상기 현재 동작 모드와 일치시킬 수 있다.
위 컨트롤러에 있어서, 상기 제1 인터페이스 및 상기 제2 인터페이스 각각은, DDR(Double Data Rate) 모드 또는 SDR(Single Data Rate) 모드로 동작할 수 있다. 상기 프로세서는, 활성화된 후 제1 시간 동안 특정 논리값을 유지하는 현재 상태 요청 신호를 이용하여 상기 현재 상태 정보 요청을 수행할 수 있다. 상기 현재 상태 요청 신호는, 리드 인에이블 신호를 포함할 수 있다. 상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 관한 정보 및 상기 메모리 장치의 캠 리드가 필요한지 여부에 관한 정보 중 적어도 하나를 더 포함할 수 있다. 상기 프로세서는, 상기 현재 상태 정보에 따라 상기 메모리 장치로 리셋 커맨드 및 캠 리드 커맨드 중 적어도 하나를 출력할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 메모리 장치는, 메모리 컨트롤러와의 접속을 위한 인터페이스; 및 프로세서를 포함하고, 상기 프로세서는, 상기 메모리 컨트롤러의 현재 상태 정보 요청에 응답하여, 상기 인터페이스의 현재 동작 모드 정보를 포함하는 현재 상태 정보를 상기 메모리 컨트롤러로 출력할 수 있다.
위 메모리 장치에 있어서, 상기 인터페이스는, DDR(Double Data Rate) 모드 또는 SDR(Single Data Rate) 모드로 동작할 수 있다. 상기 현재 상태 정보 요청이, 활성화된 후 제1 시간 동안 특정 논리값을 유지하는 현재 상태 요청 신호를 이용하여 수행되는 경우, 상기 프로세서는, 상기 현재 상태 요청 신호를 감시하여 상기 제1 시간의 경과 시점부터 상기 현재 상태 정보를 출력할 수 있다. 상기 프로세서는, 상기 현재 상태 요청 신호가 신호가 비활성화 될 때까지 또는 상기 제1 시간의 경과 시점부터 제2 시간 동안 상기 현재 상태 정보를 출력할 수 있다. 상기 프로세서는, 데이터 신호를 이용하여 상기 현재 상태 정보를 출력할 수 있다. 상기 현재 상태 정보는, 상기 인터페이스의 동작 모드에 따라 하이 또는 로우의 논리값을 갖는 비트를 포함하는 데이터 구조를 가질 수 있다. 상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 관한 정보 및 상기 메모리 장치의 캠 리드가 필요한지 여부에 관한 정보 중 적어도 하나를 더 포함할 수 있다. 상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 따라 하이 또는 로우의 논리값을 갖는 비트 및 상기 메모리 장치의 캠 리드가 필요한지 여부에 따라 하이 또는 로우의 논리값을 갖는 다른 비트 중 적어도 하나를 포함하는 데이터 구조를 가질 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법은, 데이터가 저장되는 메모리 장치 및 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법으로서, 상기 메모리 컨트롤러가 상기 메모리 장치로 접근할 수 없는 경우, 상기 메모리 장치로 메모리 인터페이스의 현재 동작 모드 정보를 포함하는 현재 상태 정보를 요청하는 단계; 상기 메모리 장치가 상기 현재 상태 정보 요청에 따른 현재 상태 정보를 생성하여 상기 메모리 컨트롤러로 출력하는 단계; 상기 메모리 컨트롤러가 상기 현재 상태 정보를 분석하여, 상기 메모리 인터페이스의 현재 동작 모드가 상기 메모리 컨트롤러의 컨트롤러 인터페이스의 현재 동작 모드와 일치하는지 판단하는 단계; 및 상기 메모리 인터페이스의 현재 동작 모드와 상기 컨트롤러 인터페이스의 현재 동작 모드가 불일치하다고 판단되면, 상기 메모리 컨트롤러가 상기 컨트롤러 인터페이스의 현재 동작 모드를 변경하는 단계를 포함할 수 있다.
위 동작 방법에 있어서, 상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 관한 정보를 더 포함하고, 상기 메모리 컨트롤러가 상기 현재 상태 정보를 분석하여, 메모리 장치의 리셋이 필요하다고 판단되면, 상기 컨트롤러 인터페이스의 현재 동작 모드 변경 단계 후에 상기 메모리 장치의 리셋을 수행할 수 있다. 상기 현재 상태 정보는, 상기 메모리 장치의 캠 리드가 필요한지 여부에 관한 정보를 더 포함하고, 상기 메모리 컨트롤러가 상기 현재 상태 정보를 분석하여, 메모리 장치의 캠 리드가 필요하다고 판단되면, 상기 컨트롤러 인터페이스의 현재 동작 모드 변경 단계 후에 상기 메모리 장치의 캠 리드를 수행할 수 있다. 상기 메모리 인터페이스 및 상기 컨트롤러 인터페이스 각각은, DDR(Double Data Rate) 모드 또는 SDR(Single Data Rate) 모드로 동작할 수 있다. 상기 현재 상태 정보 요청 단계는, 활성화된 후 제1 시간 동안 특정 논리값을 유지하는 현재 상태 요청 신호를 이용하여 수행할 수 있다. 상기 현재 상태 요청 신호는, 리드 인에이블 신호를 포함할 수 있다. 상기 현재 상태 정보 출력 단계는, 상기 현재 상태 요청 신호를 감시하여 상기 제1 시간의 경과 시점부터 상기 현재 상태 정보를 출력할 수 있다. 상기 현재 상태 정보 출력 단계는, 상기 현재 상태 요청 신호가 신호가 비활성화 될 때까지 또는 상기 제1 시간의 경과 시점부터 제2 시간 동안 상기 현재 상태 정보를 출력할 수 있다. 상기 현재 상태 정보 출력 단계는, 데이터 신호를 이용하여 수행될 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 메모리 장치를 제어하는 컨트롤러의 동작 방법은, 상기 메모리 장치로 접근할 수 없는 경우, 상기 메모리 장치로 메모리 인터페이스의 현재 동작 모드 정보를 포함하는 현재 상태 정보를 요청하는 단계; 수신된 상기 현재 상태 정보를 분석하여, 상기 메모리 인터페이스의 현재 동작 모드가 상기 컨트롤러의 컨트롤러 인터페이스의 현재 동작 모드와 일치하는지 판단하는 단계; 및 상기 메모리 인터페이스의 현재 동작 모드와 상기 컨트롤러 인터페이스의 현재 동작 모드가 불일치하다고 판단되면, 상기 컨트롤러 인터페이스의 현재 동작 모드를 변경하는 단계를 포함할 수 있다.
위 동작 방법에 있어서, 상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 관한 정보를 더 포함하고, 상기 현재 상태 정보를 분석하여, 상기 메모리 장치의 리셋이 필요하다고 판단되면, 상기 컨트롤러 인터페이스의 현재 동작 모드 변경 단계 후에 상기 메모리 장치의 리셋을 수행할 수 있다. 상기 현재 상태 정보는, 상기 메모리 장치의 캠 리드가 필요한지 여부에 관한 정보를 더 포함하고, 상기 현재 상태 정보를 분석하여, 상기 메모리 장치의 캠 리드가 필요하다고 판단되면, 상기 컨트롤러 인터페이스의 현재 동작 모드 변경 단계 후에 상기 메모리 장치의 캠 리드를 수행할 수 있다. 상기 메모리 인터페이스 및 상기 컨트롤러 인터페이스 각각은, DDR(Double Data Rate) 모드 또는 SDR(Single Data Rate) 모드로 동작할 수 있다. 상기 현재 상태 정보 요청 단계는, 활성화된 후 제1 시간 동안 특정 논리값을 유지하는 현재 상태 요청 신호를 이용하여 수행할 수 있다. 상기 현재 상태 요청 신호는, 리드 인에이블 신호를 포함할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 메모리 컨트롤러에 의해 제어되는 메모리 장치의 동작 방법은, 상기 메모리 컨트롤러의 현재 상태 정보 요청에 응답하여 자신의 인터페이스의 현재 동작 모드를 포함하는 현재 상태 정보를 생성하는 단계; 및 상기 현재 상태 정보를 상기 메모리 컨트롤러로 출력하는 단계를 포함할 수 있다.
위 메모리 장치의 동작 방법에 있어서, 상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 관한 정보를 더 포함할 수 있다. 상기 현재 상태 정보는, 상기 메모리 장치의 캠 리드가 필요한지 여부에 관한 정보를 더 포함할 수 있다. 상기 메모리 장치의 인터페이스는, DDR(Double Data Rate) 모드 또는 SDR(Single Data Rate) 모드로 동작할 수 있다. 상기 현재 상태 정보 요청은, 활성화된 후 제1 시간 동안 특정 논리값을 유지하는 현재 상태 요청 신호를 이용하여 수행되고, 상기 현재 상태 정보 출력 단계는, 상기 현재 상태 요청 신호를 감시하여 상기 제1 시간의 경과 시점부터 상기 현재 상태 정보를 출력할 수 있다. 상기 현재 상태 정보 출력 단계는, 상기 현재 상태 요청 신호가 신호가 비활성화 될 때까지 또는 상기 제1 시간의 경과 시점부터 제2 시간 동안 상기 현재 상태 정보를 출력할 수 있다. 상기 현재 상태 정보 출력 단계는, 데이터 신호를 이용하여 수행될 수 있다.
상술한 본 발명의 실시예들에 의하면, 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법에 있어서 동작 효율성을 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 5는 본 발명의 다른 일 실시예에 따른 메모리 시스템을 나타내는 도면이다.
도 6은 도 5의 메모리 장치(510)에서 생성되는 현재 상태 정보의 데이터 구조의 일례를 설명하기 위한 도면이다.
도 7은 메모리 컨트롤러(520)로부터 출력되는 현재 상태 요청 신호와 이 신호에 응답하여 메모리 장치(510)로부터 출력되는 현재 상태 응답 신호의 관계를 예시적으로 나타낸 타이밍도이다.
도 8은 본 발명의 다른 일 실시예에 따른 메모리 시스템의 동작 방법을 설명하기 위한 흐름도이다.
도 9 내지 도 17은 본 발명의 일 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 예들을 개략적으로 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)을 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운영 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix)등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: MultiMedia Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus)저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimediaplayer), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital MultimediaBroadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audiorecorder), 디지털 음성 재생기(digital audioplayer), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(3dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4에서 보다 구체적으로 설명할 것임으로, 여기서는 그에 관한 구체적인 설명을 생략하기로 한다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142), 및 메모리(Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus),MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
아울러, ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbocode, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스로서, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 낸드 플래시 메모리일 경우에, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 여기서, NFC(142)는, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 낸드 플래시 인터페이스의 동작을 수행하며 수행하며, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원한다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간에 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
일 예로, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152,154,156) 간 또는 메모리 블록들(152,154,156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152,154,156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함한다.
특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작, 예컨대 라이트 커맨드에 해당하는 프로그램 동작 또는 리드 커맨드에 리드 동작을, 메모리 장치(150)와 수행하며, 아울러 메모리 장치(150)의 동작 상태, 다시 말해 메모리 장치(150)에서 커맨드 동작의 수행 완료 여부를 확인할 수 있다.
아울러, 컨트롤러(130)의 프로세서(134)에는, 메모리 장치(150)의 배드 관리를 수행하기 위한 관리 유닛(도시하지 않음)이 포함될 수 있으며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 배드 블록을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리는, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한, 메모리 장치(150)가, 전술한 바와 같이, 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리하면, 메모리 장치(150)의 사용 효율 및 메모리 시스템(100)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다. 그러면 이하에서는, 도 2 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 3은 본 발명의 일 실시예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 4는 본 발명의 일 실시예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: MultiLevel Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가짐, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록 뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: QuadrupleLevel Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
그리고, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 3을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록(152,154,156)은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 아울러, 본 발명의 실시 예에 따른 메모리 장치(150)는, 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF) 메모리 장치 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 4에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들(152,154,156)을 보여주는 블록도로서, 각각의 메모리 블록들(152,154,156)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들(152,154,156)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들(152,154,156)에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
한편, 이하에서는, 위와 같은 메모리 시스템 또는 이와 유사한 메모리 시스템에 있어서, 컨트롤러와 메모리 장치 사이의 인터페이싱에 관하여 더 살펴보기로 한다.
메모리 시스템은, 필요에 따라, 다양한 모드로 동작할 수 있다. 일례로서, 메모리 시스템은 클럭 신호의 상승 또는 하강 에지에 동기되어 데이터가 입출력되는 SDR(Single Data Rate) 모드로 동작하거나 또는 클럭 신호의 상승 및 하강 에지에 동기되어 데이터가 입출력되는 DDR(Double Data Rate) 모드로 동작할 수 있다. 즉, 메모리 시스템은 SDR/DDR 겸용 메모리 시스템일 수 있다. 메모리 시스템은 부팅 등과 같은 초기화 동작에서는 신뢰성 확보를 위하여 SDR 모드로 동작할 수 있고, 그 외의 일반 동작 예컨대, 프로그램/리드/소거 동작 등에서는 빠른 동작 속도 확보를 위하여 DDR 모드로 동작할 수 있다.
메모리 시스템이 SDR 모드로 동작하기 위해서는 메모리 장치 및 메모리 컨트롤러도 모두 SDR 모드로 셋팅되고, 메모리 시스템이 DDR 모드로 동작하기 위해서는 메모리 장치 및 메모리 컨트롤러도 모두 DDR 모드로 셋팅될 수 있다. 이를 위하여, 메모리 장치 및 메모리 컨트롤러는 각각 SDR 모드 또는 DDR 모드에서 동작하도록 구현된 메모리 인터페이스 및 컨트롤러 인터페이스를 포함할 수 있다. 다시 말하면, 메모리 장치 및 메모리 컨트롤러가 SDR 모드로 셋팅된 경우, 메모리 인터페이스 및 컨트롤러 인터페이스 모두 SDR 인터페이스로 동작할 수 있고, 메모리 장치 및 메모리 컨트롤러가 DDR 모드로 셋팅된 경우, 메모리 인터페이스 및 컨트롤러 인터페이스 모두 DDR 인터페이스로 동작할 수 있다.
단, 어떠한 경우에는, 메모리 컨트롤러가 인지하지 못하는 상태에서 메모리 장치의 동작 모드가 변경되어 메모리 장치와 메모리 컨트롤러 사이의 인터페이싱에 문제가 발생할 수 있다. 일례로서, 메모리 컨트롤러가 슬립 모드(sleep mode)에 들어가고 웨이크 업(wake up)되기 전 즉, 메모리 컨트롤러의 슬립 모드 도중에 메모리 장치의 전원 예컨대, VCC가 오프되었다가 다시 온 되는 경우에는, 메모리 컨트롤러가 메모리 장치의 과거의 오프 상태를 인지할 수 없다. 그런데, 메모리 장치의 전원이 오프되었다가 온되는 경우에는, 메모리 장치가 초기화되어 자동적으로 SDR 모드로 셋팅될 수 있다. 따라서, 만약 메모리 컨트롤러의 슬립 모드 이전에 메모리 시스템이 DDR 모드로 동작하고 있었다면, 위와 같은 경우에, 웨이크 업 된 메모리 컨트롤러는 DDR 모드를 유지하는 반면, 메모리 장치는 SDR 모드를 갖게 된다. 즉, 메모리 컨트롤러의 컨트롤러 인터페이스는 DDR 인터페이스로 동작하는 반면, 메모리 장치의 메모리 인터페이스는 SDR 인터페이스로 동작하는 인터페이스 미스 매치 현상이 발생하여, 메모리 컨트롤러가 메모리 장치로 접근할 수 없는 문제가 발생할 수 있다.
본 실시예가 제안되기 이전에는, 메모리 컨트롤러가 메모리 장치로의 접근에 실패하면, 예컨대, 메모리 장치로 리드 ID를 출력하였으나 정상적인 응답을 받지 못하면, 메모리 장치를 리셋하고 캠(CAM; Content addressable Memory) 리드를 수행하는 것이 고려되었다. 참고로, 캠 리드란, 메모리 컨트롤러의 캠 리드 명령에 응답하여 메모리 장치가 특정 영역 예컨대, 캠셀에 저장되어 있는 메모리 시스템의 동작에 필수적인 각종 옵션 정보 예컨대, 프로그램, 리드 또는 소거 동작의 제어를 위한 동작 설정 정보, 리페어 어드레스 정보, 배드 블록 정보 등을 읽어내고, 이 옵션 정보에 따라, 요구되는 동작들 예컨대, 캠셀로부터 리드된 동작 설정 정보에 따라 동작 전압들을 정해진 레벨로 생성하거나, 리페어 어드레스 정보에 따라 리던던시 경로를 설정하거나, 배드 블록 정보에 따라 불량 메모리 블록은 사용되지 않도록 설정하는 것 등을 수행하는 것을 포함할 수 있다. 메모리 장치의 캠 리드 동작이 완료되면, 메모리 장치는 레디/비지(ready/busy) 신호를 다음 동작을 수행할 수 있는 레디 상태로 하여 메모리 컨트롤러에 출력할 수 있고, 메모리 컨트롤러는 메모리 장치로부터 출력되는 레디/비지 신호가 레디 상태임을 감지하여 후속 일반 동작 예컨대, 프로그램/리드/소거 동작이 수행되도록 메모리 장치를 제어할 수 있다.
그러나, 위와 같은 리셋 및 캠 리드는 초기화 동작의 일종으로 상당한 시간이 소요되므로, 메모리 컨트롤러의 메모리 장치로의 접근 실패에 기인한 무조건적인 리셋 및 캠 리드 수행은 메모리 시스템의 전체적인 동작 시간을 증가시키는 등의 비효율을 초래할 수 있다.
본 실시예에서는, 무조건적인 리셋 및 캠 리드를 수행하는 대신, 메모리 장치가 메모리 컨트롤러로 자신의 현재 상태를 알림으로써, 메모리 컨트롤러가 단순히 자신의 인터페이스만 변경하거나 필요에 따라 리셋 및/또는 캠 리드까지 수행하는 것을 선택하게 하고자 한다. 이하, 도 5 내지 도 8을 참조하여 보다 상세히 설명하기로 한다.
도 5는 본 발명의 다른 일 실시예에 따른 메모리 시스템을 나타내는 도면이다.
도 5를 참조하면, 본 실시예에 따른 메모리 시스템(500)은, 다양한 모드 예컨대, SDR 모드 또는 DDR 모드로 동작할 수 있는 시스템으로서, 데이터가 저장되는 메모리 장치(510)와 호스트(미도시됨)로부터 수신되는 커맨드에 응답하여 메모리 장치(510)의 동작을 제어하는 메모리 컨트롤러(520)를 포함할 수 있다.
메모리 컨트롤러(520)는 위와 같은 메모리 시스템(500)의 SDR 모드 또는 DDR 모드의 동작을 위하여, SDR 인터페이스 또는 DDR 인터페이스로 동작할 수 있는 컨트롤러 인터페이스(521)를 포함할 수 있다. 후술하겠지만, 컨트롤러 인터페이스(521)는 메모리 장치(510)의 현재 상태 정보에 따라, SDR 인터페이스에서 DDR 인터페이스로 변경되거나 또는 DDR 인터페이스에서 SDR 인터페이스로 변경될 수 있다.
메모리 컨트롤러(520)는 슬립 모드에 진입하면, 웨이크 업 전까지는 메모리 장치(510)의 상태 변화를 알 수 없다. 그에 따라, 메모리 컨트롤러(520)의 슬립 모드 중 메모리 장치(510)의 전원이 오프되었다가 다시 온된 경우, 메모리 컨트롤러(520)가 메모리 장치(510)에 접근할 수 없는 경우가 발생할 수 있다. 메모리 컨트롤러(520)의 메모리 장치(510)로의 접근 실패가 발생하면, 예컨대, 웨이크 업 된 메모리 컨트롤러(520)가 리드 ID를 메모리 장치(510)로 출력하였으나, 비정상적인 응답을 수신하면, 메모리 컨트롤러(520)는 메모리 장치(510)의 상태가 변화하였다고 추정하여 메모리 장치(510)의 현재 상태를 확인하기 위한 신호 이하, 현재 상태 요청 신호를 메모리 장치(510)로 출력할 수 있다.
여기서, 현재 상태 요청 신호는 활성화된 후 약속된 일정 시간 동안 특정 논리값 예컨대, 하이 또는 로우로 유지될 수 있는 신호일 수 있다. 현재 상태 요청 신호는, 메모리 컨트롤러(520)의 다양한 제어 단자들을 통하여 메모리 장치(510)로 출력될 수 있다. 이러한 제어 단자로는, 예컨대, 리드 인에이블(Read Enable, RE) 신호가 인가되고 데이터의 출력시 사용되는 RE 단자, 라이트 인에이블(Write Enable, WE) 신호가 인가되고 데이터 또는 커맨드의 입력시 사용되는 WE 단자, 라이트 프로텍트(Write Protect, WP) 신호가 인가되고 돌발적인 프로그램 또는 소거 동작이 수행될 때 메모리 장치(510)를 보호하기 위하여 사용되는 WP 단자 등이 이용될 수 있다. 다시 말하면, 메모리 컨트롤러(520)는 리드 인에이블 신호, 라이트 인에이블 신호, 라이트 프로텍트 신호 등과 같은 기 제어 신호들을 현재 상태 요청 신호로 이용할 수 있다. 그러나, 다른 실시예에서, 새로운 제어 신호를 추가하여 현재 상태 요청 신호로 이용하는 것도 가능할 수 있다. 이하에서는, 설명의 편의를 위하여 리드 인에이블 신호가 현재 상태 요청 신호로 이용되는 경우에 관하여 설명하기로 한다. 그 외에, 메모리 커트롤러(520)는 이들 제어 신호를 이용하여 메모리 장치(510)의 동작을 제어하고 데이터가 인가되는 DQ 단자를 통하여 메모리 장치(510)와 데이터를 주고 받을 수 있음은 이미 잘 알려진 사실이므로 그 구체적인 설명은 생략하기로 한다.
메모리 컨트롤러(520)는 현재 상태 요청에 따른 메모리 장치(510)의 응답으로 메모리 장치(510)의 현재 상태 정보를 수신할 수 있고, 수신된 현재 상태 정보를 분석하여 메모리 장치(510)로 접근하기 위한 후속 동작을 결정할 수 있다. 이를 위하여 메모리 컨트롤러(520)는 컨트롤러 프로세서(523)를 포함할 수 있다.
컨트롤러 프로세서(523)는 메모리 장치(510)로부터 입력되는 현재 상태 정보를 분석하여 그 결과에 따라 컨트롤러 인터페이스(521) 및/또는 메모리 장치(510)를 제어할 수 있다. 현재 상태 정보는, 메모리 장치(510)의 현재 인터페이스 상태 즉, 메모리 인터페이스(511)가 SDR 인터페이스로 동작하는지 또는 DDR 인터페이스로 동작하는지를 알리는 정보를 포함할 수 있다. 더 나아가, 현재 상태 정보는, 메모리 장치(510)의 리셋이 필요한 상태인지 및/또는 캠 리드가 필요한 상태인지를 알리는 정보를 더 포함할 수 있다.
상태 정보 분석 결과, 메모리 장치(510)의 현재 인터페이스 상태가 메모리 컨트롤러(520)의 현재 인터페이스 상태와 상이한 경우, 컨트롤러 프로세서(523)는 컨트롤러 인터페이스(521)의 상태를 메모리 장치(510)의 현재 인터페이스 상태와 일치하도록 변경할 수 있다. 예컨대, 현재 메모리 장치(510)의 메모리 인터페이스(511)가 SDR 인터페이스라면, DDR 모드로 동작하던 컨트롤러 인터페이스(521)는 SDR 모드로 동작하도록 변경될 수 있다. 이와 같이 컨트롤러 프로세서(523)가 컨트롤러 인터페이스(521)의 상태를 메모리 인터페이스(511)의 상태와 일치시키면, 메모리 컨트롤러(520)의 메모리 장치(510)에 대한 접근이 가능하여 후속 일반 동작 예컨대, 프로그램/리드/소거 등을 수행할 수 있다.
그런데, 경우에 따라, 단순히 컨트롤러 인터페이스(521)의 상태 변경만으로는 메모리 장치(510)에 접근할 수 없는 경우도 있다.
일례로서, 메모리 장치(510)가 동작에 진입하더라도 정상적인 동작을 수행할 수 없는 스턱(stuck) 상태가 이에 해당할 수 있다. 이러한 경우, 메모리 컨트롤러(520)는 레디/비지 신호의 레디 상태를 확인할 수 없어 메모리 장치(510)로 커맨드를 출력할 수 없고, 그에 따라, 메모리 장치(510)의 리셋이 필요할 수 있다. 한편, 스턱 상태는 메모리 장치(510)가 확인할 수 있다. 구체적으로, 메모리 장치(510)는 자신의 동작 시간을 예측하고 예측한 시간을 경과하였는지를 내부 클럭을 통하여 확인할 수 있고, 예측된 동작 시간이 경과하면 자신이 스턱 상태에 있음을 판단할 수 있다. 따라서, 메모리 장치(510)에 의해 생성되는 현재 상태 정보에는 메모리 장치(510)의 리셋 필요 여부에 관한 정보가 포함될 수 있다. 컨트롤러 프로세서(523)의 상태 정보 분석 결과, 메모리 장치(510)의 리셋이 필요하다고 판단되면, DQ 단자를 통한 리셋 커맨드를 메모리 장치(510)로 출력하는 방식으로 메모리 장치(510)를 리셋시켜 메모리 장치(510)의 스턱 상태를 해소할 수 있다. 메모리 컨트롤러(520)와 메모리 장치(510)의 인터페이스 매칭 이후에 이러한 리셋 동작이 진행되므로, 리셋 커맨드 전달에 오류가 발생하지 않을 수 있다. 이후, 메모리 장치(510)에 접근함으로써 후속 일반 동작 예컨대, 프로그램/리드/소거 등을 수행할 수 있다.
또는, 다른 일례로서, 메모리 장치(510)가 동작에 진입하기 전 특정 영역 예컨대, 캠셀에 저장되어 있는 각종 옵션 정보를 읽지 않은 상태가 이에 해당할 수 있다. 이러한 경우에는, 메모리 장치(150)의 캠 리드가 필요할 수 있다. 한편, 메모리 장치(510)는 자신이 캠셀 정보를 읽었는지를 스스로 판단할 수 있다. 따라서, 메모리 장치(510)에 의해 생성되는 현재 상태 정보에는 캠 리드 필요 여부에 관한 정보가 포함될 수 있다. 컨트롤러 프로세서(523)의 상태 정보 분석 결과, 메모리 장치(510)의 캠 리드가 필요하다고 판단되면, DQ 단자를 통한 캠 리드 커맨드를 메모리 장치(510)로 출력하는 방식으로 메모리 장치(510)를 캠 리드시켜 메모리 장치(510)가 동작 모드에 진입하게 할 수 있다. 메모리 컨트롤러(520)와 메모리 장치(510)의 인터페이스 매칭 이후에 이러한 캠 리드 동작이 진행되므로, 캠 리드 커맨드 전달에 오류가 발생하지 않을 수 있다. 이후, 메모리 장치(510)에 접근함으로써 후속 일반 동작 예컨대, 프로그램/리드/소거 등을 수행할 수 있다.
요약하자면, 메모리 컨트롤러(520)는 메모리 장치(510)의 현재 상태 정보 분석 결과에 따라, 자신의 인터페이스를 변경하거나 메모리 장치(510)의 리셋을 제어하거나 메모리 장치(510)의 캠 리드를 제어할 수 있다.
메모리 장치(510)는, 일례로서, NAND 플래시 메모리일 수 있다. 메모리 장치(510)는 위에서 설명한 메모리 시스템(500)의 SDR 모드 또는 DDR 모드의 동작을 위하여, SDR 인터페이스 또는 DDR 인터페이스로 동작할 수 있는 메모리 인터페이스(511)를 포함할 수 있다.
메모리 장치(510)의 전원 예컨대, VCC는 메모리 컨트롤러(520)가 인지하지 못하는 상태에서 오프되었다가 다시 온될 수 있다. 메모리 장치(510)가 오프되었다가 다시 온 상태가 되면, 메모리 장치(510)의 이전 동작 모드와 관계 없이 메모리 장치(510)는 초기화되어 SDR 모드로 셋팅될 수 있다. 즉, 메모리 인터페이스(511)는 SDR 모드로 동작할 수 있다.
메모리 장치(510)는 메모리 컨트롤러(520)로부터 입력되는 현재 상태 요청에 응답하여 자신의 현재 상태 정보를 생성하고 이 정보를 메모리 컨트롤러(520)로 출력할 수 있다. 현재 상태 정보는, 메모리 컨트롤러(520)의 DQ 단자로 출력되는 데이터 신호에 포함될 수 있다. 그러나, 다른 실시예에서, 새로운 신호를 추가하여 현재 상태 정보를 실어 보내는 것도 가능할 수 있다. 이를 위하여, 메모리 장치(510)는 전술한 메모리 인터페이스(511)에 더하여 메모리 프로세서(513)를 더 포함할 수 있다.
메모리 프로세서(513)는 메모리 컨트롤러(520)로부터 메모리 장치(510)의 현재 상태 정보에 관한 요청이 있는지를 판단하기 위하여 메모리 컨트롤러(520)로부터 입력되는 제어 신호 특히, 현재 상태 요청 신호를 감시할 수 있다. 메모리 프로세서(513)는 현재 상태 요청 신호를 감시하다가 현재 상태 요청 신호가 활성화되고 약속된 일정 시간 동안 특정 논리값으로 유지되면, 메모리 컨트롤러(520)로부터 현재 상태 정보에 관한 요청이 있다고 판단할 수 있다. 일례로서, 현재 상태 요청 신호로 리드 인에이블 신호를 이용하는 경우, 리드 인에이블 신호가 하이에서 로우로 천이되면 현재 상태 요청 신호가 활성화되었다고 판단하고 그로부터 일정 시간 동안 로우로 유지되면, 메모리 컨트롤러(520)로부터 현재 상태 정보에 관한 요청이 있다고 판단할 수 있다. 메모리 프로세서(513)는 메모리 장치(510)의 내부 클럭을 통하여 일정 시간 경과 여부 즉, 로우 유지 시간을 확인할 수 있다.
위 메모리 프로세서(513)의 판단 결과, 현재 상태 정보에 관한 요청이 있다고 판단되면, 메모리 프로세서(513)는 현재 상태 정보를 생성하여 메모리 인터페이스(511)를 통하여 출력할 수 있다. 전술한 바와 같이, 현재 상태 정보는 메모리 장치(510)의 현재 동작 모드 즉, 현재 인터페이스 상태를 포함할 수 있고, 나아가, 메모리 장치(510)이 리셋이 필요한 상태인지 여부 및/또는 캠 리드가 필요한 상태인지 여부를 나타내는 정보를 더 포함할 수 있다. 이는 후술하는 도 6을 참조하여 예시적으로 설명하기로 한다.
현재 상태 정보가 메모리 컨트롤러(520)의 DQ 단자를 통한 데이터 신호를 통하여 출력되는 경우, 현재 상태 정보에 관한 요청이 있다고 판단되는 시점부터 메모리 장치(510)가 DQ 단자의 구동 권한을 가질 수 있다. 이 데이터 신호는 약속된 현재 상태 정보 출력 구간 동안 고정된 값(fixed value)으로 출력될 수 있다. 현재 상태 정보 출력 구간은, 현재 상태 정보에 관한 요청이 있다고 판단되는 시점부터 시작될 수 있고, 현재 상태 요청 신호가 불활성화되는 시점까지 예컨대, 리드 인에이블 신호가 로우에서 다시 하이로 천이되는 시점까지 또는 소정 정해진 시간까지 출력될 수 있다.
한편, 메모리 장치(510)의 현재 상태 정보 출력 구간에서는, 메모리 장치(510)의 메모리 인터페이스(511)와 메모리 컨트롤러(520)의 컨트롤러 인터페이스(521)의 동작 모드가 불일치할 수 있다. 메모리 컨트롤러(520)가 아직 메모리 장치(510)의 현재 상태 정보를 확인하지 못한 상태일 수 있기 때문이다. 그러나, 메모리 장치(510)로부터 출력되는 데이터 신호는 토글(toggle) 없이 고정된 값을 유지하므로, 메모리 인터페이스(511)와 컨트롤러 인터페이스(521)의 동작 모드와 관계 없이 메모리 컨트롤러(520)로 전달될 수 있다.
도 6은 도 5의 메모리 장치(510)에서 생성되는 현재 상태 정보의 데이터 구조의 일례를 설명하기 위한 도면이다.
도 6을 참조하면, 현재 상태 정보를 포함하는 데이터가 8 비트의 길이를 갖는 경우로서, 가장 마지막 비트가 메모리 장치(510)의 현재 인터페이스 상태를 나타내도록 약속될 수 있다. 예컨대, 가장 마지막 비트의 값이 '0'인 경우, 메모리 장치(510)의 현재 인터페이스는 SDR 인터페이스이고, 가장 마지막 비트의 값이 '1'인 경우, 메모리 장치(510)의 현재 인터페이스는 DDR 인터페이스임이 약속될 수 있다. 다시 말하면, 이 데이터는, 가장 마지막 비트의 값이 '0'인 경우, 메모리 장치(510)가 SDR 모드로 셋팅되어 있음을 나타내고, 가장 마지막 비트의 값이 '1'인 경우, 메모리 장치(510)가 DDR 모드로 셋팅되어 있음을 나타낼 수 있다.
또한, 이러한 8 비트 데이터 중 뒤에서 두번째 비트가 메모리 장치(510)의 캠 리드가 필요한 상태인지를 나타내도록 약속될 수 있다. 예컨대, 뒤에서 두번째 비트의 값이 '0'인 경우 메모리 장치(510)의 캠 리드가 필요하지 않고, 뒤에서 두번째 비트의 값이 '1'인 경우 메모리 장치(510)의 캠 리드가 필요하다고 약속될 수 있다.
또한, 이러한 8 비트 데이터 중 뒤에서 세번째 비트가 메모리 장치(510)의 리셋이 필요한 상태인지를 나타내도록 약속될 수 있다. 예컨대, 뒤에서 세번째 비트의 값이 '0'인 경우 메모리 장치(510)의 리셋이 필요하지 않고, 뒤에서 세번째 비트의 값이 '1'인 경우 메모리 장치(510)의 리셋이 필요하다고 약속될 수 있다.
그러나, 본 실시예가 도 6의 데이터 구조에 한정되는 것은 아니며, 다양한 변형이 가능할 수 있다.
도 7은 메모리 컨트롤러(520)로부터 출력되는 현재 상태 요청 신호와 이 신호에 응답하여 메모리 장치(510)로부터 출력되는 현재 상태 응답 신호의 관계를 예시적으로 나타낸 타이밍도이다. 본 예시에서는, 현재 상태 요청 신호로 리드 인에이블 신호가 이용되고, 현재 상태 응답 신호로 데이터 신호가 이용될 수 있다.
도 7을 참조하면, 리드 인에이블 신호(RE_N)는 '1'에서 '0'으로 천이함으로써 활성화될 수 있다. 리드 인에이블 신호(RE_N)가 활성화되면 전술한 메모리 장치(510)의 메모리 프로세서(513)가 내부 클럭을 이용하여 '0'의 논리값이 유지되는 시간을 체크하다가 이 시간이 소정 약속 시간(tStateOut)을 경과하면, 메모리 프로세서(513)에 의한 현재 상태 정보의 생성이 트리거(trigger)될 수 있다. 이로써, 메모리 장치(510)가 현재 상태 정보 출력 구간에 들어갈 수 있다.
생성된 현재 상태 정보는 위 약속 시간(tStateOut)으로부터 일정한 시간 또는 리드 인에이블 신호(RE_N)가 불활성화될 때까지 즉, '0'에서 '1'로 천이할 때까지, 데이터 신호(DQ)로서 출력될 수 있다.
도 8은 본 발명의 다른 일 실시예에 따른 메모리 시스템의 동작 방법을 설명하기 위한 흐름도이다.
도 8을 참조하면, 우선, 메모리 컨트롤러(520)가 슬립 모드에 진입할 수 있다(s801).
이어서, 메모리 컨트롤러(520)가 슬립 모드인 상태에서 메모리 장치(510)의 전원이 오프되었다가(s803), 다시 온 될 수 있다(s805). 그에 따라, 메모리 장치(510)는 초기화되어 SDR 모드로 셋팅될 수 있다.
이어서, 메모리 컨트롤러(520)이 웨이크 업이 진행될 수 있다(s807). 웨이크 업된 메모리 컨트롤러(520)는 메모리 장치(510)의 과거 전원 오프 및 그로 인한 모드 변경을 인지할 수 없어, 메모리 장치(510)로의 접근 실패가 발생할 수 있다. 따라서, 아래의 s809 내지 s823 단계가 수행될 수 있다.
메모리 컨트롤러(520)는 메모리 장치(510)로 현재 상태 정보를 요청할 수 있다(s809). 즉, 메모리 컨트롤러(520)는 메모리 장치(510)로 현재 상태 요청 신호를 출력할 수 있다. 이때, 현재 상태 요청 신호는, 활성화된 후 약속된 일정 시간 동안 특정 논리값 예컨대, 로우로 유지될 수 있는 신호일 수 있고, 예컨대, 리드 인에이블 신호를 이용할 수 있다. 현재 상태 요청 신호는, 일정 시간 동안 고정된 값을 갖기 때문에, 메모리 컨트롤러(520)와 메모리 장치(510)의 인터페이스 미스 매칭이 있더라도 신호 전달에는 문제가 발생하지 않을 수 있다.
메모리 장치(510)는 현재 상태 요청 신호를 감시하여 현재 상태 요청 신호가 활성화되고 약속된 일정 시간 동안 유지되었다고 판단되면, 현재 상태 정보를 생성하여 현재 상태 응답 신호에 실어 출력할 수 있다(s811). 이때, 현재 상태 응담 신호는, 예컨대, 데이터 신호를 이용할 수 있다. 현재 상태 응답 신호도, 일정 시간 동안 고정된 값을 갖기 때문에, 메모리 컨트롤러(520)와 메모리 장치(510)의 인터페이스 미스 매칭이 있더라도 신호 전달에는 문제가 발생하지 않을 수 있다.
메모리 컨트롤러(520)가 현재 상태 응답 신호 즉, 현재 상태 정보를 포함하는 데이터를 수신하면, 이 데이터를 분석하여, 인터페이스 변경 여부, 리셋 수행 여부 및 캠 리드 수행 여부 등을 결정할 수 있다.
우선, 메모리 컨트롤러(520)는 분석된 메모리 장치(510)의 인터페이스 상태를 메모리 컨트롤러(520)의 인터페이스 상태와 비교하여 자신의 인터페이스를 변경할 필요가 있는지 판단할 수 있다(s813).
판단 결과, 메모리 장치(510)의 인터페이스 상태와 메모리 컨트롤러(520)의 인터페이스 상태가 상이하면, 자신의 인터페이스를 변경할 수 있다(s815). 반면, 메모리 장치(510)의 인터페이스 상태와 메모리 컨트롤러(520)의 인터페이스 상태가 동일하면, 자신의 인터페이스를 변경하지 않을 수 있다. 즉, 단계 s813 및 s815 이후에는 메모리 장치(510)와 메모리 컨트롤러(520)의 인터페이스가 서로 일치하므로, 양자간의 인터페이싱에 문제가 없어 메모리 컨트롤러(520)가 메모리 장치(510)로 접근하여 그 동작을 제어할 수 있다.
이어서, 메모리 컨트롤러(520)는 분석된 메모리 장치(510)의 현재 상태 정보를 통하여 메모리 장치(510)의 리셋이 필요한 상태인지를 판단할 수 있다(s817).
판단 결과, 메모리 장치(510)의 리셋이 필요하면, 메모리 장치(510)로 리셋 커맨드를 전달함으로써 메모리 장치(510)를 리셋시킬 수 있다(s819). 참고로, 현 단계에서 메모리 컨트롤러(520) 및 메모리 장치(510)가 DDR 모드로 동작하다가 메모리 장치(510)가 리셋되는 경우, 메모리 장치(510)는 다시 SDR 모드로 셋팅될 수 있다. 그러나, 현 단계에서 메모리 장치(510)의 모드 변경은 메모리 컨트롤러(520)의 리셋 명령에 의한 것이어서 메모리 컨트롤러(520)가 인지하는 상태이다. 따라서, 메모리 컨트롤러(520)가 스스로 자신의 인터페이스를 SDR 모드로 변경할 수 있고, 그에 따라 메모리 컨트롤러(520)와 메모리 장치(510) 사이의 인터페이싱이 가능할 수 있다. 반면, 판단 결과, 메모리 장치(510)의 리셋이 필요하지 않을 수도 있다.
이어서, 메모리 컨트롤러520)는 분석된 메모리 장치(510)의 현재 상태 정보를 통하여 메모리 장치(510)의 캠 리드가 필요한 상태인지를 판단할 수 있다(s821).
판단 결과, 메모리 장치(510)의 캠 리드가 필요하면, 메모리 장치(510)로 캠 리드 커맨드를 전달함으로써 메모리 장치(510)를 캠 리드시킬 수 있다(s823). 반면, 판단 결과, 메모리 장치(510)의 캠 리드가 필요하지 않을 수도 있다.
이로써, 메모리 장치(510)와 메모리 컨트롤러(520) 사이에 인터페이싱이 가능한 상태 및 메모리 장치(510)의 동작이 가능한 상태가 이루어질 수 있어, 후속 일반 동작이 가능할 수 있다.
이상으로 설명한 메모리 시스템 및 그 동작 방법에 의하면, 메모리 장치가 자신의 현재 상태를 메모리 컨트롤러에게 알려 줌으로써, 메모리 컨트롤러와 메모리 장치 사이의 인터페이싱이 개선되어 명령 전달 오류가 방지될 수 있고, 메모리 컨트롤러가 필요한 동작만을 선택적으로 수행할 수 있어 동작 효율이 증가할 수 있다.
도 9는 본 발명의 실시예에 따른 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 9를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예컨대, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈, 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고, 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉, 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus),MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
그리고, 메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 10을 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230), 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 8에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224), 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
여기서, CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고, RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
아울러, ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 도 1에서 설명한 바와 같이, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한, ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예컨대, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbocode, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 11을 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
여기서, 버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함함 맵 데이터를 임시 저장한다. 또한, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 9에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
그리고, ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 또한, RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimediacard)를 개략적으로 도시한 도면이다.
도 12를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(2100)와 연결된다. 그리고, 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431), 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
여기서, 코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예컨대, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 13 내지 도 16을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 8 내지 도 10에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 9에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
그리고, 도 13에 도시한 UFS 시스템(6500)에서, 호스트(6510), UFS 장치(6520), 및 UFS 카드(6530)에는, UniPro이 각각 존재하며, 호스트(6510)는, UFS 장치(6520) 및 UFS 카드(6530)와 각각 통신을 수행하기 위해, 스위칭(swtiching) 동작을 수행하며, 특히 호스트(6510)는, UniPro에서의 링크 레이어(Link Layer) 스위칭, 예컨대 L3 스위칭을 통해, UFS 장치(6520)와 통신을 수행하거나 또는 UFS 카드(6530)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 호스트(6510)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6510)에 각각 하나의 UFS 장치(6520) 및 UFS 카드(6530)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 호스트(6410)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6520)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
또한, 도 14에 도시한 UFS 시스템(6600)에서, 호스트(6610), UFS 장치(6620), 및 UFS 카드(6630)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6640), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6640)을 통해, 호스트(6610)는, UFS 장치(6620)와 통신을 수행하거나 또는 UFS 카드(6630)와 통신을 수행한다. 이때, UFS 장치(6520)와 UFS 카드(6530) 간은, 스위칭 모듈(6640)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6640)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 복수의 UFS 장치들과 UFS 카드들이, 스위칭 모듈(6640)에 병렬 형태 또는 스타 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이, UFS 장치(6620)에, 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
아울러, 도 15에 도시한 UFS 시스템(6700)에서, 호스트(6710), UFS 장치(6720), 및 UFS 카드(6730)에는, UniPro이 각각 존재하며, 스위칭 동작을 수행하는 스위칭 모듈(6740), 특히 UniPro에서의 링크 레이어 스위칭, 예컨대 L3 스위칭 동작을 수행하는 스위칭 모듈(6740)을 통해, 호스트(6710)는, UFS 장치(6720)와 통신을 수행하거나 또는 UFS 카드(6730)와 통신을 수행한다. 이때, UFS 장치(6720)와 UFS 카드(6730) 간은, 스위칭 모듈(6740)의 UniPro에서 링크 레이어 스위칭을 통해, 통신을 수행할 수도 있으며, 스위칭 모듈(6740)은, UFS 장치(6720)의 내부 또는 외부에서 UFS 장치(6720)와 하나의 모듈로 구현될 수 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 스위칭 모듈(6740)에 각각 하나의 UFS 장치(6620) 및 UFS 카드(6630)가 연결되는 것을 일 예로 하여 설명하였지만, 스위칭 모듈(6740)과 UFS 장치(6720)가 각각 구현된 복수의 모듈들이, 호스트(6710)에 병렬 형태 또는 스타 형태로 연결되거나, 각각의 모듈들 간이 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 또한 복수의 UFS 카드들이 스위칭 모듈(6740)에 병렬 형태 또는 스타 형태로 연결될 수도 있다.
그리고, 도 16에 도시한 UFS 시스템(6800)에서, 호스트(6810), UFS 장치(6820), 및 UFS 카드(6830)에는, M-PHY 및 UniPro이 각각 존재하며, UFS 장치(6820)는, 호스트(6810) 및 UFS 카드(6830)와 각각 통신을 수행하기 위해, 스위칭 동작을 수행하며, 특히 UFS 장치(6820)는, 호스트(6810)와의 통신을 위한 M-PHY 및 UniPro 모듈과, UFS 카드(6830)와의 통신을 위한 M-PHY 및 UniPro 모듈 간, 스위칭, 예컨대 타겟(Target) ID(identifier) 스위칭을 통해, 호스트(6810)와 통신을 수행하거나 또는 UFS 카드(6830)와 통신을 수행한다. 이때, 호스트(6810)와 UFS 카드(6530) 간은, UFS 장치(6820)의 M-PHY 및 UniPro 모듈 간 타겟 ID 스위칭을 통해, 통신을 수행할 수도 있다. 여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 호스트(6810)에 하나의 UFS 장치(6820)가 연결되고, 또한 하나의 UFS 장치(6820)에 하나의 UFS 카드(6830)가 연결되는 것을 일 예로 하여 설명하였지만, 호스트(6810)에 복수의 UFS 장치들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있으며, 하나의 UFS 장치(6820)에 복수의 UFS 카드들이 병렬 형태 또는 스타 형태로 연결되거나 직렬 형태 또는 체인 형태로 연결될 수도 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 17은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 17을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
보다 구체적으로 설명하면, 애플리케이션 프로세서(6930)는, 사용자 시스템(6900)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6900)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6920)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division MultipleAccess), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision MultipleAccess), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6950)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 11 내지 도 16에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
그리고, 사용자 인터페이스(6910)는, 애플리케이션 프로세서(6930)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6910)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
또한, 본 발명의 실시 예에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6900)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6930)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6940)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6910)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6930)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
500: 메모리 시스템 510: 메모리 장치
511: 메모리 인터페이스 513: 메모리 프로세서
520: 메모리 컨트롤러 521: 컨트롤러 인터페이스
523: 컨트롤러 프로세서

Claims (20)

  1. 데이터가 저장되고 메모리 컨트롤러와의 접속을 위한 메모리 인터페이스를 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하고 상기 메모리 장치와의 접속을 위한 컨트롤러 인터페이스를 포함하는 상기 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 메모리 장치로 접근할 수 없는 경우, 상기 메모리 장치로 상기 메모리 인터페이스의 현재 동작 모드를 포함하는 현재 상태 정보를 요청하고, 수신된 상기 현재 상태 정보에 따라 상기 컨트롤러 인터페이스의 동작 모드를 상기 메모리 인터페이스의 상기 현재 동작 모드와 일치시키고,
    상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 관한 정보 및 상기 메모리 장치의 캠 리드가 필요한지 여부에 관한 정보 중 적어도 하나를 포함하는
    메모리 시스템.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 메모리 인터페이스 및 상기 컨트롤러 인터페이스 각각은, DDR(Double Data Rate) 모드 또는 SDR(Single Data Rate) 모드로 동작하는
    메모리 시스템.
  3. 데이터가 저장되고 메모리 컨트롤러와의 접속을 위한 메모리 인터페이스를 포함하는 메모리 장치; 및
    상기 메모리 장치를 제어하고 상기 메모리 장치와의 접속을 위한 컨트롤러 인터페이스를 포함하는 상기 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 메모리 장치로 접근할 수 없는 경우, 상기 메모리 장치로 상기 메모리 인터페이스의 현재 동작 모드를 포함하는 현재 상태 정보를 요청하고, 수신된 상기 현재 상태 정보에 따라 상기 컨트롤러 인터페이스의 동작 모드를 상기 메모리 인터페이스의 상기 현재 동작 모드와 일치시키고,
    상기 메모리 컨트롤러는,
    활성화된 후 제1 시간 동안 특정 논리값을 유지하는 현재 상태 요청 신호를 이용하여 상기 현재 상태 정보 요청을 수행하는
    메모리 시스템.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3 항에 있어서,
    상기 현재 상태 요청 신호는, 리드 인에이블 신호를 포함하는
    메모리 시스템.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제3 항에 있어서,
    상기 메모리 장치는,
    상기 현재 상태 요청 신호를 감시하여 상기 제1 시간의 경과 시점부터 상기 현재 상태 정보를 출력하는
    메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5 항에 있어서,
    상기 메모리 장치는,
    상기 현재 상태 요청 신호가 신호가 비활성화 될 때까지 또는 상기 제1 시간의 경과 시점부터 제2 시간 동안 상기 현재 상태 정보를 출력하는
    메모리 시스템.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 메모리 장치는,
    데이터 신호를 이용하여 상기 현재 상태 정보를 출력하는
    메모리 시스템.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 현재 상태 정보는, 상기 메모리 인터페이스의 동작 모드에 따라 하이 또는 로우의 논리값을 갖는 비트를 포함하는 데이터 구조를 갖는
    메모리 시스템.
  9. 삭제
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 메모리 컨트롤러는,
    상기 현재 상태 정보에 따라 상기 메모리 장치로 리셋 커맨드 및 캠 리드 커맨드 중 적어도 하나를 출력하는
    메모리 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제1 항에 있어서,
    상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 따라 하이 또는 로우의 논리값을 갖는 비트 및 상기 메모리 장치의 캠 리드가 필요한지 여부에 따라 하이 또는 로우의 논리값을 갖는 다른 비트 중 적어도 하나를 포함하는 데이터 구조를 갖는
    메모리 시스템.
  12. 메모리 장치와의 접속을 위한 제1 인터페이스; 및
    프로세서를 포함하고,
    상기 프로세서는,
    상기 메모리 장치로 접근할 수 없는 경우, 상기 메모리 장치로 상기 메모리 장치의 제2 인터페이스의 현재 동작 모드를 포함하는 현재 상태 정보를 요청하고, 수신된 상기 현재 상태 정보에 따라 상기 제1 인터페이스의 동작 모드를 상기 제2 인터페이스의 상기 현재 동작 모드와 일치시키고,
    상기 현재 상태 정보는, 상기 메모리 장치의 리셋이 필요한지 여부에 관한 정보 및 상기 메모리 장치의 캠 리드가 필요한지 여부에 관한 정보 중 적어도 하나를 포함하는
    컨트롤러.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12 항에 있어서,
    상기 제1 인터페이스 및 상기 제2 인터페이스 각각은, DDR(Double Data Rate) 모드 또는 SDR(Single Data Rate) 모드로 동작하는
    컨트롤러.
  14. 메모리 장치와의 접속을 위한 제1 인터페이스; 및
    프로세서를 포함하고,
    상기 프로세서는,
    상기 메모리 장치로 접근할 수 없는 경우, 상기 메모리 장치로 상기 메모리 장치의 제2 인터페이스의 현재 동작 모드를 포함하는 현재 상태 정보를 요청하고, 수신된 상기 현재 상태 정보에 따라 상기 제1 인터페이스의 동작 모드를 상기 제2 인터페이스의 상기 현재 동작 모드와 일치시키고,
    상기 프로세서는,
    활성화된 후 제1 시간 동안 특정 논리값을 유지하는 현재 상태 요청 신호를 이용하여 상기 현재 상태 정보 요청을 수행하는
    컨트롤러.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14 항에 있어서,
    상기 현재 상태 요청 신호는, 리드 인에이블 신호를 포함하는
    컨트롤러.
  16. 삭제
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제12 항에 있어서,
    상기 프로세서는,
    상기 현재 상태 정보에 따라 상기 메모리 장치로 리셋 커맨드 및 캠 리드 커맨드 중 적어도 하나를 출력하는
    컨트롤러.
  18. 메모리 컨트롤러와의 접속을 위한 인터페이스; 및
    프로세서를 포함하고,
    상기 프로세서는,
    상기 메모리 컨트롤러의 현재 상태 정보 요청에 응답하여, 상기 인터페이스의 현재 동작 모드 정보를 포함하는 현재 상태 정보를 상기 메모리 컨트롤러로 출력하고,
    상기 현재 상태 정보 요청이, 활성화된 후 제1 시간 동안 특정 논리값을 유지하는 현재 상태 요청 신호를 이용하여 수행되는 경우,
    상기 프로세서는,
    상기 현재 상태 요청 신호를 감시하여 상기 제1 시간의 경과 시점부터 상기 현재 상태 정보를 출력하는
    메모리 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18 항에 있어서,
    상기 인터페이스는, DDR(Double Data Rate) 모드 또는 SDR(Single Data Rate) 모드로 동작하는
    메모리 장치.
  20. 삭제
KR1020180023715A 2018-02-27 2018-02-27 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법 KR102511341B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180023715A KR102511341B1 (ko) 2018-02-27 2018-02-27 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법
US16/169,203 US10915259B2 (en) 2018-02-27 2018-10-24 Memory device, memory controller and memory system including them, and method for operating them for matching operation mode of memory interfaces
CN201811351690.XA CN110196822B (zh) 2018-02-27 2018-11-14 存储器装置、存储器控制器和存储器***及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180023715A KR102511341B1 (ko) 2018-02-27 2018-02-27 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190102791A KR20190102791A (ko) 2019-09-04
KR102511341B1 true KR102511341B1 (ko) 2023-03-20

Family

ID=67685849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023715A KR102511341B1 (ko) 2018-02-27 2018-02-27 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법

Country Status (3)

Country Link
US (1) US10915259B2 (ko)
KR (1) KR102511341B1 (ko)
CN (1) CN110196822B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200075184A (ko) * 2018-12-17 2020-06-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US11335405B2 (en) 2018-12-17 2022-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
US11626149B2 (en) * 2020-09-15 2023-04-11 Integrated Silicon Solution, (Cayman) Inc. SPI NOR memory with optimized read and program operation
US11687483B1 (en) * 2021-12-05 2023-06-27 Western Digital Technologies, Inc. Embedded physical layers with passive interfacing for configurable integrated circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140071744A1 (en) 2012-09-07 2014-03-13 Wonseok Lee Nonvolatile memory module, memory system including nonvolatile memory module, and controlling method of nonvolatile memory module
KR101529291B1 (ko) * 2008-02-27 2015-06-17 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 플래시 메모리시스템

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030009616A1 (en) * 1994-11-30 2003-01-09 Brian K. Langendorf Method and apparatus for integrating and determining whether a memory subsystem is installed with standard page mode memory or an extended data out memory
US7103742B1 (en) * 1997-12-03 2006-09-05 Micron Technology, Inc. Burst/pipelined edo memory device
JP2000067577A (ja) * 1998-06-10 2000-03-03 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3948141B2 (ja) * 1998-09-24 2007-07-25 富士通株式会社 半導体記憶装置及びその制御方法
KR101107152B1 (ko) 2004-12-16 2012-02-06 삼성전자주식회사 동작 성능이 향상된 메모리 저장 장치
KR101395778B1 (ko) * 2007-03-14 2014-05-19 삼성전자주식회사 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
KR100892668B1 (ko) * 2007-09-04 2009-04-15 주식회사 하이닉스반도체 뱅크 선택 제어 블록을 포함하는 반도체 집적 회로
JP2012198965A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 不揮発性半導体記憶装置
KR20140071639A (ko) * 2012-12-04 2014-06-12 에스케이하이닉스 주식회사 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20150070528A (ko) * 2013-12-17 2015-06-25 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102319392B1 (ko) * 2015-06-09 2021-11-01 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR20180076765A (ko) * 2016-12-28 2018-07-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101529291B1 (ko) * 2008-02-27 2015-06-17 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 플래시 메모리시스템
US20160005482A1 (en) 2008-02-27 2016-01-07 Samsung Electronics Co., Ltd. Flash memory device and flash memory system including the same
US20140071744A1 (en) 2012-09-07 2014-03-13 Wonseok Lee Nonvolatile memory module, memory system including nonvolatile memory module, and controlling method of nonvolatile memory module

Also Published As

Publication number Publication date
US10915259B2 (en) 2021-02-09
KR20190102791A (ko) 2019-09-04
US20190265900A1 (en) 2019-08-29
CN110196822B (zh) 2023-06-13
CN110196822A (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
KR102519572B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102430791B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR102485812B1 (ko) 메모리 시스템과 메모리 시스템의 동작방법 및 메모리 시스템을 포함하는 데이터 처리 시스템
US20190107961A1 (en) Memory system and operating method of the same
US10324630B2 (en) Memory system and operating method thereof
KR20180031853A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180030319A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102430798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11099981B2 (en) Memory system and operating method thereof
KR20190004094A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US10521158B2 (en) Memory system and operating method of the same
KR102511341B1 (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 메모리 시스템과, 이들의 동작 방법
KR20200008273A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180101760A (ko) 저장 장치, 데이터 처리 시스템 및 이의 동작 방법
KR20180046405A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20200042180A1 (en) Memory system and operating method thereof
US10803960B2 (en) Memory device and operation method thereof
KR102200247B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190073824A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190086921A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180045087A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190075563A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190086174A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190007665A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20180123266A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant