KR101690060B1

KR101690060B1 - 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법

Info

Publication number: KR101690060B1
Application number: KR1020100067034A
Authority: KR
Inventors: 이정호; 임성상; 김용우; 최병주
Original assignee: 삼성전자주식회사
Priority date: 2010-07-12
Filing date: 2010-07-12
Publication date: 2016-12-28
Also published as: US9094030B2; KR20120006351A; US8508399B2; US20120007758A1; US20130335245A1

Abstract

클럭신호의 상승 에지와 하강 에지 모두에서 비교 동작을 하는 아날로그-디지털 변환기가 개시된다. 아날로그-디지털 변환기는 디지털-아날로그 변환 회로, 비교 회로 및 신호처리 회로를 포함한다. 디지털-아날로그 변환 회로는 아날로그 입력신호를 샘플 홀드하고, 디지털 출력 데이터를 아날로그 신호로 변환하여 홀드 전압신호를 발생한다. 비교 회로는 클럭신호의 상승 에지와 하강 에지에 응답하여 홀드 전압신호를 기준 전압신호와 비교하여 비교 출력 전압신호를 발생한다. 신호처리 회로는 비교 출력 전압신호에 기초하여 연속 접근을 수행하여 디지털 출력 데이터를 발생한다. 따라서, 아날로그-디지털 변환기는 동작 속도가 빠르고 회로 구성이 간단하다.

Description

연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법{SUCCESSIVE APPROXIMATION ANALOG TO DIGITAL CONVERTER AND METHOD OF ANALOG TO DIGITAL CONVERSION}

본 발명은 아날로그-디지털 변환기에 관한 것으로, 특히 연속 접근 방식으로 아날로그-디지털 변환을 수행하는 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법에 관한 것이다.

아날로그-디지털 변환기(ADC)는 아날로그 신호의 각 신호 레벨들을 나타내는 디지털 코드들의 시퀀스를 발생하는 데 사용된다.

최근에는 반복적으로 디지털-아날로그 변환을 수행하여 데이터를 비교하고 디지털 코드의 비트들을 결정하는 연속 접근 방식이 사용되고 있다.

본 발명의 목적은 데이터의 처리 속도가 빠르고 연속 접근 방식으로 아날로그-디지털 변환을 수행하는 아날로그-디지털 변환기를 제공하는 것이다.

본 발명의 다른 목적은 상기 아날로그-디지털 변환기를 포함하는 반도체 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 데이터의 처리 속도가 빠르고 연속 접근 방식으로 아날로그-디지털 변환을 수행하는 아날로그-디지털 변환 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 아날로그-디지털 변환기는 디지털-아날로그 변환 회로, 비교 회로 및 신호처리 회로를 포함한다.

디지털-아날로그 변환 회로는 아날로그 입력신호를 샘플 홀드(sample and hold)하고, 디지털 출력 데이터를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생한다. 비교 회로는 클럭신호의 상승 에지(edge)와 하강 에지에 응답하여 상기 홀드 전압신호를 기준 전압신호와 비교하거나 차동 형태의 두 홀드 전압신호끼리 서로 비교하여 비교 출력 전압신호를 발생한다. 신호처리 회로는 상기 비교 출력 전압신호에 기초하여 연속 접근(successive approximation)을 수행하여 상기 디지털 출력 데이터를 발생한다.

본 발명의 하나의 실시예에 의하면, 상기 비교 회로는 제 1 비교 회로 및 제 2 비교 회로를 포함할 수 있다.

제 1 비교 회로는 제 1 클럭신호에 응답하여 상기 홀드 전압신호를 상기 기준 전압신호와 비교하여 제 1 비교 출력 전압신호를 발생한다. 제 2 비교 회로는 상기 제 1 클럭신호와 반대의 위상을 갖는 제 2 클럭신호에 응답하여 상기 홀드 전압신호를 상기 기준 전압신호와 비교하여 제 2 비교 출력 전압신호를 발생한다.

본 발명의 하나의 실시예에 의하면, 상기 비교 출력 전압신호는 상기 제 1 비교 출력 전압신호와 상기 제 2 비교 출력 전압신호를 교번적으로 더한 신호일 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 신호처리 회로는 디멀티플렉서(demultiplexer) 및 복수의 SR 래치들을 포함할 수 있다.

디멀티플렉서는 선택신호에 응답하여 상기 비교 출력 전압신호를 디멀티플렉싱한더. SR 래치들 각각은 변환 제어신호의 비트들 각각에 응답하여 상기 디멀티플렉서의 출력신호들 중 하나를 래치하고 출력한다.

본 발명의 하나의 실시예에 의하면, 상기 아날로그-디지털 변환기는 상기 디지털 출력 데이터를 저장하고, 상기 신호처리 회로에 의해 데이터가 확정되면, 상기 디지털 출력 데이터를 출력 데이터(DOUT)로서 출력하는 출력 레지스터를 더 포함할 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 아날로그-디지털 변환기는 상기 클럭신호와 변환 개시 신호에 기초하여 변환 제어신호를 발생하고 상기변환 제어신호를 상기 신호처리 회로에 제공하는 타이밍 회로를 더 포함할 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 디지털-아날로그 변환 회로는 이진 가중 커패시터(binary weighted capacitor) 형의 디지털-아날로그 변환 회로일 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 아날로그-디지털 변환기는 동기식 아날로그-디지털 변환기일 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 아날로그-디지털 변환기는 비동기식 아날로그-디지털 변환기일 수 있다.

본 발명의 하나의 실시형태에 따른 아날로그-디지털 변환기는 디지털-아날로그 변환 회로, 프리 앰프(preamplifier), 비교 회로 및 신호처리 회로를 포함한다.

디지털-아날로그 변환 회로는 아날로그 입력신호를 샘플 홀드(sampling and hold)하고, 디지털 출력 데이터를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생한다. 프리 앰프는 상기 홀드 전압신호와 기준 전압신호의 차이를 증폭한다. 비교 회로는 클럭신호의 상승 에지(edge)와 하강 에지에 응답하여 상기 프리 앰프의 차동출력 전압신호들을 서로 비교하여 비교 출력 전압신호를 발생한다. 신호처리 회로는 상기 비교 출력 전압신호에 기초하여 연속 접근(successive approximation)을 수행하여 상기 디지털 출력 데이터를 발생한다.

제 1 비교 회로는 제 1 클럭신호에 응답하여 상기 프리 앰프의 차동출력 전압신호들을 서로 비교하여 제 1 비교 출력 전압신호를 발생한다. 제 2 비교 회로는 상기 제 1 클럭신호와 반대의 위상을 갖는 제 2 클럭신호에 응답하여 상기 프리 앰프의 상기 차동출력 전압신호들을 서로 비교하여 제 2 비교 출력 전압신호를 발생한다.

본 발명의 하나의 실시예에 의하면, 상기 프리 앰프는 제 1 프리 앰프 및 제 2 프리 앰프를 포함할 수 있다.

제 1 프리 앰프는 상기 홀드 전압신호와 상기 기준 전압신호의 차이를 증폭하고, 제 2 프리 앰프는 상기 홀드 전압신호와 상기 기준 전압신호의 차이를 증폭한다.

제 1 비교 회로는 제 1 클럭신호에 응답하여 상기 제 1 프리 앰프의 차동출력 전압신호들을 서로 비교하여 제 1 비교 출력 전압신호를 발생한다. 제 2 비교 회로는 상기 제 1 클럭신호와 반대의 위상을 갖는 제 2 클럭신호에 응답하여 상기 제 2 프리 앰프의 차동출력 전압신호들을 서로 비교하여 제 2 비교 출력 전압신호를 발생한다.

본 발명의 하나의 실시예에 의하면, 상기 프리 앰프는 상기 비교기의 오프셋 전압의 크기를 감소시킬 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 프리 앰프는 상기 디지털-아날로그 변환 회로의 출력단자의 노이즈를 감소시킬 수 있다.

본 발명의 하나의 실시형태에 따른 반도체 장치는 아날로그-디지털 변환기 및 디지털 신호처리 회로를 포함한다.

아날로그-디지털 변환기는 아날로그 입력신호를 디지털 신호로 변환하여 디지털 출력 데이터를 발생하고, 디지털 신호처리 회로는 상기 디지털 출력신호에 대해 디지털 신호처리를 수행한다. 아날로그-디지털 변환기는 디지털-아날로그 변환 회로, 비교 회로 및 신호처리 회로를 포함한다. 디지털-아날로그 변환 회로는 아날로그 입력신호를 샘플 홀드(sample and hold)하고, 디지털 출력 데이터를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생한다. 비교 회로는 클럭신호의 상승 에지(edge)와 하강 에지에 응답하여 상기 홀드 전압신호를 기준 전압신호와 비교하여 비교 출력 전압신호를 발생한다. 신호처리 회로는 상기 비교 출력 전압신호에 기초하여 연속 접근(successive approximation)을 수행하여 상기 디지털 출력 데이터를 발생한다.

본 발명의 하나의 실시예에 의하면, 상기 디지털-아날로그 변환 회로는 상기 홀드 전압신호와 상기 기준 전압신호의 차이를 증폭하여 상기 비교 회로에 제공하는 프리 앰프를 더 포함할 수 있다.

본 발명의 하나의 실시형태에 따른 아날로그-디지털 변환 방법은 아날로그 입력신호를 샘플 홀드(sampling and hold)하는 단계, 디지털 출력 데이터를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생하는 단계, 클럭신호의 상승 에지(edge)와 하강 에지에 응답하여 상기 홀드 전압신호를 기준 전압신호와 비교하여 비교 출력 전압신호를 발생하는 단계, 및 상기 비교 출력 전압신호에 기초하여 연속 접근(successive approximation)을 수행하여 상기 디지털 출력 데이터를 발생하는 단계를 포함하는 포함한다.

본 발명의 하나의 실시예에 의하면, 상기 비교 출력 전압신호를 발생하는 단계는 제 1 클럭신호에 응답하여 상기 홀드 전압신호를 상기 기준 전압신호와 비교하여 제 1 비교 출력 전압신호를 발생하는 단계, 및 상기 제 1 클럭신호와 반대의 위상을 갖는 제 2 클럭신호에 응답하여 상기 홀드 전압신호를 상기 기준 전압신호와 비교하여 제 2 비교 출력 전압신호를 발생하는 단계를 포함할 수 있다.

본 발명의 실시예들에 따른 아날로그-디지털 변환기는 클럭신호의 상승 에지와 하강 에지 모두에서 비교 동작을 수행함으로써, 동작 속도가 빠르다. 또한, 본 발명의 실시예들에 따른 아날로그-디지털 변환기는 디멀티플렉서와 SR 래치를 구비한 신호처리 회로를 사용함으로써 회로 구성이 간단하고 클럭 발생 회로의 구성도 간단하다.

도 1은 본 발명의 하나의 실시예에 따른 아날로그-디지털 변환기를 나타내는 블록도이다.
도 2는 도 1의 아날로그-디지털 변환기에 포함된 디지털-아날로그 변환 회로(DAC)의 하나의 예를 나타내는 회로도이다.
도 3은 도 1의 아날로그-디지털 변환기에 포함된 디지털-아날로그 변환 회로(DAC)의 다른 하나의 예를 나타내는 회로도이다.
도 4는 도 1의 아날로그-디지털 변환기에 포함된 비교 회로의 하나의 예를 나타내는 회로도이다.
도 5는 도 4의 비교 회로의 동작을 설명하기 위한 타이밍도이다.
도 6은 도 1의 아날로그-디지털 변환기에 포함된 신호처리 회로의 하나의 예를 나타내는 회로도이다.
도 7은 본 발명의 다른 하나의 실시예에 따른 아날로그-디지털 변환기를 나타내는 블록도이다.
도 8은 도 7의 아날로그-디지털 변환기에 포함된 프리 앰프와 비교 회로의 구성의 하나의 예를 나타내는 회로도이다.
도 9는 도 7의 아날로그-디지털 변환기에 포함된 프리 앰프와 비교 회로의 구성의 다른 하나의 예를 나타내는 회로도이다.
도 10은 도 7의 아날로그-디지털 변환기의 동작을 나타내는 타이밍도이다.
도 11은 도 1 또는 도 7에 도시된 아날로그-디지털 변환기를 포함하는 반도체 장치의 하나의 예를 나타내는 블록도이다.
도 12는 본 발명의 하나의 실시예에 따른 아날로그-디지털 변환 방법을 나타내는 흐름도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.

도 1은 본 발명의 하나의 실시예에 따른 아날로그-디지털 변환기(100)를 나타내는 블록도이다.

도 1을 참조하면, 아날로그-디지털 변환기(100)는 디지털-아날로그 변환 회로(110), 비교 회로 (130) 및 신호처리 회로(150)를 포함한다.

디지털-아날로그 변환 회로(110)는 아날로그 입력신호를 샘플 홀드(sample and hold)하고, 디지털 출력 데이터(SAR<0:9>)를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생한다. 비교 회로 (130)는 클럭신호(CLK)의 상승 에지(edge)와 하강 에지에 응답하여 홀드 전압신호(VHOLD)를 기준 전압신호(VREF)와 비교하여 비교 출력 전압신호(COMPO)를 발생한다. 신호처리 회로(150)는 비교 출력 전압신호(COMPO)에 기초하여 연속 접근(successive approximation)을 수행하여 디지털 출력 데이터(SAR<0:9>)를 발생한다.

또한, 아날로그-디지털 변환기(100)는 타이밍 회로(160) 및 출력 레지스터(170)를 더 포함할 수 있다.

타이밍 회로(160)는 클럭신호(CLK)와 변환 개시 신호(ST)에 기초하여 변환 제어신호(CON<0:9>)를 발생하고, 변환 제어신호(CON<0:9>)를 신호처리 회로(150)에 제공한다. 출력 레지스터(170)는 디지털 출력 데이터(SAR<0:9>)를 저장하고, 신호처리 회로(150)에 의해 데이터가 확정되면, 디지털 출력 데이터(SAR<0:9>)를 출력 데이터(DOUT)로서 출력한다.

도 1에는 10 비트의 디지털 출력 데이터(SAR<0:9>)를 갖는 아날로그-디지털 변환기(100)가 하나의 예로서 도시되어 있다.

도 1에 도시된 아날로그-디지털 변환기(100)는 변환을 위해 연속 접근 방법(successive approximation technique)을 사용한다. 연속 접근 방법의 원리는 다음과 같다. 아날로그 신호의 샘플링된 값을 나타내는 디지털 코드의 각 비트는 최상위 비트(MSB)로부터 시작해서 하나의 반복 과정(single iteration)을 통해 결정된다. 최상위 비트(MSB)는 특별한 논리 값(예를 들면, 1)으로 두고, 다음 비트는 다른 논리 값(예를 들면, 0)으로 둔다. 결과 숫자는 디지털-아날로그 변환 회로(DAC)를 사용하여 중간(intermediate) 아날로그 신호로 변환된다. 아날로그 신호의 샘플링된 값이 중간 아날로그 신호보다 낮은 전압 레벨을 가지면, 디지털 코드의 최상위 비트(MSB)는 "0"으로 결정된다. 반대로, 아날로그 신호의 샘플링된 값이 중간 아날로그 신호보다 높은 전압 레벨을 가지면, 디지털 코드의 최상위 비트(MSB)는 "1"로 결정된다. 다음 최상위 비트(next significant bit)는 "1"로 설정되고, 그 다음 비트는 "0"으로 설정될 수 있다. 이런 식으로 결정된 숫자는 새로운 중간 아날로그 신호로 사용된다. 새로운 중간 아날로그 신호는 대응하는 디지털 코드의 다음 비트(next significant bit)를 결정하기 위해 아날로그 신호의 샘플링된 값과 비교된다. 디지털 코드의 모든 비트가 결정될 때까지 이러한 접근이 계속된다.

도 2는 도 1의 아날로그-디지털 변환기에 포함된 디지털-아날로그 변환 회로(DAC)(110)의 하나의 예를 나타내는 회로도이다. 도 2의 디지털-아날로그 변환 회로(110)는 이진 가중 커패시터(binary weighted capacitor) 형의 디지털-아날로그 변환 회로이다.

도 2를 참조하면, 디지털-아날로그 변환 회로(110)는 커패시터들(CD, C0~C(N-1)) 및 커패시터들(CD, C0~C(N-1))에 직렬 연결된 스위치들을 포함한다. 스위치들 각각은 디지털 출력 데이터(SAR<0:9>)의 각 비트에 응답하여 커패시터들(C0~C(N-1))을 아날로그 입력신호(VIN), 제 1 기준전압(VRH), 및 제 2 기준전압(VRL) 중에서 하나와 연결시킨다. 제 1 기준전압(VRH)은 전원전압(VDD)의 전압 레벨을 가질 수 있고, 제 2 기준전압(VRL)은 접지전압의 전압 레벨을 가질 수 있다. 아날로그 입력신호(VIN)가 입력될 때 스위치 제어신호(SW1)기 인에이블되고 커패시터들(CD)는 제 3 기준전압(VCM)에 연결된다. 제 3 기준전압(VCM)은 전원전압(VDD)의 1/2의 전압 레벨을 가질 수 있다. 도 2에 도시된 바와 같이, 커패시터들(C0~C(N-1))은 그 크기가 2의 배수로 증가한다. 디지털 출력 데이터(SAR<0:9>)의 값에 따라 홀드 전압신호(VHOLD)의 레벨이 바뀐다. 즉, 도 2의 디지털-아날로그 변환 회로(110)는 디지털 신호를 아날로그 신호로 변환하는 기능을 한다.

도 3은 도 1의 아날로그-디지털 변환기에 포함된 디지털-아날로그 변환 회로(DAC)의 다른 하나의 예를 나타내는 회로도이다.

도 3의 디지털-아날로그 변환 회로(110a)는 도 2의 디지털-아날로그 변환 회로(110)를 두 개(114, 116) 포함하는 회로 구성을 가지며, 차동 신호(VHP, VHM)을 발생한다. 도 3의 디지털-아날로그 변환 회로(110a)가 사용되면, 도 1의 아날로그-디지털 변환기(100)에 포함된 비교기(130)는 차동 신호(VHP, VHM)를 증폭할 수 있다. 아날로그-디지털 변환기(100)에 도 3의 차동형 디지털-아날로그 변환 회로(DAC)가 사용되면 고해상도 구현이 가능하다.

도 2 및 도 3에는 의 디지털-아날로그 변환 회로(110)는 이진 가중 커패시터(binary weighted capacitor) 형의 디지털-아날로그 변환 회로가 도시되어 있지만, 아날로그-디지털 변환기(100)는 사다리 커패시터(ladder capacitor) 형 디지털-아날로그 변환 회로 또는 스플릿 커패시터(split capacitor) 형 디지털-아날로그 변환 회로를 포함할 수도 있다.

도 4는 도 1의 아날로그-디지털 변환기에 포함된 비교 회로의 하나의 예를 나타내는 회로도이고, 도 5는 도 4의 비교 회로의 동작을 설명하기 위한 타이밍도이다.

도 4를 참조하면, 비교 회로(130)는 제 1 비교 회로(131) 및 제 2 비교 회로(133)를 포함한다.

제 1 비교 회로(131)는 클럭신호(CLK)에 응답하여 홀드 전압신호(VHOLD)를 기준 전압신호(VREF)와 비교하여 제 1 비교 출력 전압신호(COMPO_R)를 발생한다. 제 2 비교 회로(133)는 클럭신호(CLK)와 반대의 위상을 갖는 클럭신호(CLKB)에 응답하여 홀드 전압신호(VHOLD)를 기준 전압신호(VREF)와 비교하여 제 2 비교 출력 전압신호(COMPO_F)를 발생한다.

도 5를 참조하면, 제 1 비교 출력 전압신호(COMPO_R)는 클럭신호(CLK)의 상승 에지(rising edge)에서 인에이블되고, 제 2 비교 출력 전압신호(COMPO_F)는 클럭신호(CLKB)의 상승 에지(rising edge)에서 인에이블된다. 따라서, 비교 회로(130)는 클럭신호(CLK)의 상승 에지와 하강 에지에서 동작하여 비교 출력 전압신호들(COMPO_R, COMPO_F)를 발생한다.

비교 회로(130)의 비교 출력 전압신호(COMPO)는 제 1 비교 출력 전압신호(COMPO_R)의 펄스 열(COUT1, COUT3, COUT5, COUT7)와 제 2 비교 출력 전압신호(COMPO_F)의 펄스 열(COUT2, COUT4, COUT6, COUT8)를 교번적으로 더한 신호이다.

도 6은 도 1의 아날로그-디지털 변환기에 포함된 신호처리 회로(150)의 하나의 예를 나타내는 회로도이다.

도 6을 참조하면, 신호처리 회로(150)는 디멀티플렉서(demultiplexer)(151) 및 SR 래치들(152, 153, 154)을 포함한다.

디멀티플렉서(151)는 선택신호(SEL)에 응답하여 비교 출력 전압신호(COMPO)를 디멀티플렉싱한다. SR 래치들(152, 153, 154) 각각은 변환 제어신호(CON<0:9>)의 비트들 각각에 응답하여 디멀티플렉서(151)의 출력신호들(MSB, MSB-1, …, LSB) 중 하나를 래치하고 출력한다.

도 4에 도시된 바와 같은 2 개의 비교기(131, 133)를 갖는 아날로그-디지털 변환기에서는, 도 6의 신호처리 회로(150)는 2 개 필요하다. 이 경우, 2 개의 디멀티플렉서의 출력들은 교대로 출력된다.

디지털 출력 데이터(SAR<0:9>)를 발생하기 위해 도 6과 같이 디멀티플렉서와SR 래치들로 구성된 신호처리 회로(150)를 사용하면, 종래의 D형 플립플롭(flip-flop)들로 구성된 신호처리 회로(150)를 사용한 경우보다 클럭 타이밍도 간단하고 회로 구성이 간단하다. 따라서, 신호처리 회로(150)를 구비한 아날로그-디지털 변환기는 동작 속도가 빠르고 클럭신호를 발생하는 클럭 발생기의 회로 구조가 간단하다.

SR 래치들(152, 153, 154)의 출력들은 입력 샘플링 기간 동안 000, .. 0으로 리셋되어 입력 샘플링이 가능한 상태가 된다. 비교기(130)가 동작을 하기 직전에 초기화되어 1000..0으로 설정되고 이 값이 디지털-아날로그 변환 회로(110)에 전달된다. 비교기는 입력신호와 기준전압과의 차이가 양인지 음인지를 결정한다. 비교 동작이 시작되어 비교기가 최상위 비트(MSB)에 해당하는 신호를 비교할 때 디멀티플렉서는 비교기의 출력을 MSB에 대응하는 SR 래치로 연결하여 MSB 비교 결과를 SR 래치에 저장한다. 이와 동시에 두 번째 MSB에 대응하는 SR 래치가 "1"로 다음 동작을 위해 초기화되고, SR 래치 값은 D100..0으로 정해진다. 여기서 D는 MSB 결정 결과를 나타낸다. 이 동작이 반복되면서 최하위 비트(LSB까지 출력된다. 비교기를 두 개 갖는 아날로그-디지털 변환기에서는, 두 개의 비교기의 출력이 각각의 디멀티플렉서에 연결되고, 비교기들 각각의 출력이 교대로 순차적으로 출력된다.

도 7은 본 발명의 다른 하나의 실시예에 따른 아날로그-디지털 변환기(200)를 나타내는 블록도이다.

도 7을 참조하면, 아날로그-디지털 변환기(200)는 디지털-아날로그 변환 회로(210), 프리 앰프(220), 비교 회로 (230) 및 신호처리 회로(250)를 포함한다.

디지털-아날로그 변환 회로(210)는 아날로그 입력신호를 샘플 홀드(sample and hold)하고, 디지털 출력 데이터(SAR<0:9>)를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생한다. 프리 앰프(220)는 홀드 전압신호(VHOLD)와 기준 전압신호(VREF)의 차이를 증폭한다. 비교 회로 (230)는 클럭신호(CLK)의 상승 에지(edge)와 하강 에지에 응답하여 프리 앰프(220)의 차동출력 전압신호들을 서로 비교하여 비교 출력 전압신호(COMPO)를 발생한다. 신호처리 회로(250)는 비교 출력 전압신호(COMPO)에 기초하여 연속 접근(successive approximation)을 수행하여 디지털 출력 데이터(SAR<0:9>)를 발생한다.

또한, 아날로그-디지털 변환기(200)는 타이밍 회로(260) 및 출력 레지스터(270)를 더 포함할 수 있다.

타이밍 회로(260)는 클럭신호(CLK)와 변환 개시 신호(ST)에 기초하여 변환 제어신호(CON<0:9>)를 발생하고, 변환 제어신호(CON<0:9>)를 신호처리 회로(250)에 제공한다. 출력 레지스터(270)는 디지털 출력 데이터(SAR<0:9>)를 저장하고, 신호처리 회로(250)에 의해 데이터가 확정되면, 디지털 출력 데이터(SAR<0:9>)를 출력 데이터(DOUT)로서 출력한다.

도 8 및 도 9는 도 7의 아날로그-디지털 변환기(200)에 포함된 프리 앰프(220)와 비교 회로(230)의 구성의 예들을 나타내는 회로도들이다.

도 8을 참조하면, 프리 앰프(220)는 홀드 전압신호(VHOLD)와 기준 전압신호(VREF)의 차이를 증폭하는 한 개의 증폭기를 포함한다. 비교 회로(230)는 제 1 비교 회로(231) 및 제 2 비교 회로(233)를 포함한다.

제 1 비교 회로(231)는 클럭신호(CLK)에 응답하여 프리 앰프(2200)의 차동출력 전압신호들을 서로 비교하여 제 1 비교 출력 전압신호(COMPO_R)를 발생한다. 제 2 비교 회로(233)는 클럭신호(CLK)와 반대의 위상을 갖는 클럭신호(CLKB)에 응답하여 프리 앰프(220)의 차동출력 전압신호들을 서로 비교하여 제 2 비교 출력 전압신호(COMPO_F)를 발생한다.

도 9를 참조하면, 프리 앰프(220a)는 홀드 전압신호(VHOLD)와 기준 전압신호(VREF)의 차이를 증폭하는 제 1 프리 앰프(221), 및 홀드 전압신호(VHOLD)와 기준 전압신호(VREF)의 차이를 증폭하는 제 2 프리 앰프(223)를 포함한다. 비교 회로(230)는 제 1 비교 회로(231) 및 제 2 비교 회로(233)를 포함한다.

제 1 비교 회로(231)는 클럭신호(CLK)에 응답하여 프리 앰프(221)의 차동출력 전압신호들을 서로 비교하여 제 1 비교 출력 전압신호(COMPO_R)를 발생한다. 제 2 비교 회로(233)는 클럭신호(CLK)와 반대의 위상을 갖는 클럭신호(CLKB)에 응답하여 프리 앰프(223)의 차동출력 전압신호들을 서로 비교하여 제 2 비교 출력 전압신호(COMPO_F)를 발생한다.

도 9에 도시된 바와 같이, 프리 앰프(221, 223)를 두 개 사용하면 비교기(230)의 오프셋 전압이 디지털-아날로그 변환회로(DAC)의 출력 노드에 미치는 간섭을 더욱 감소시킬 수 있다.

아날로그-디지털 변환기(200)에 프리 앰프(220)를 사용하면, 클럭신호에 의한 간섭(coupling)이나 글리치(glich) 노이즈가 디지털-아날로그 변환회로(DAC)의 출력에 미치는 영향을 줄일 수 있다. 또한, 프리 앰프(220)는 비교기(230)의 오프셋 전압을 감소시키는 기능도 한다.

프리 앰프(220)의 이득이 A_PRE, 프리앰프(220)의 오프셋 전압이 VOFF_PRE, 비교기(230)의 오프셋 전압이 VOFF_COMP일 때, 디지털-아날로그 변환회로(DAC)의 출력 노드에서 본 비교기(230)와 프리 앰프(220)의 전체 오프셋 전압 VOFF_IN은 수학식 1과 같이 나타낼 수 있다.

수학식 1에서 알 수 있듯이, 아날로그-디지털 변환기(200)에 프리 앰프(220)를 사용하면, 디지털-아날로그 변환회로(DAC)의 출력 노드에서 본 비교기(230)와 프리 앰프(220)의 전체 오프셋 전압 VOFF_IN의 크기가 감소한다.

도 10은 도 7의 아날로그-디지털 변환기(200)의 동작을 나타내는 타이밍도이다.

도 10을 참조하면, 변환 개시 신호(ST)에 응답하여 타이밍 회로(160)가 동작을 하고 아날로그-디지털 변환기(200)는 변환 작업을 시작한다.

도 10에 도시된 바와 같이, 변환 제어신호(CON<0:9>)의 각 비트들은 클럭신호(CLK)의 상승 에지(edge)와 하강 에지 모두에서 발생된다.

신호처리 회로(150)에 포함된 SR 래치들(152, 153, 154)은 변환 제어신호(CON<0:9>)의 상승 에지에 응답하여 인에이블되며, 비교기(230)의 출력신호인 비교 출력 전압신호(COMPO)를 래치하고 디지털 출력 데이터(SAR<0:9>)를 발생한다.

상기와 같이, 본 발명의 실시예들에 따른 아날로그-디지털 변환기(100, 200)는 클럭신호의 상승 에지(edge)와 하강 에지에 응답하여 비교 동작을 수행하므로 클럭신호의 속도를 높이지 않고서도 클럭신호의 한 개의 에지에 응답하여 비교 동작을 수행하는 아날로그-디지털 변환기에 비해 데이터 출력 속도가 2 배 빠르다.

도 11은 도 1 또는 도 7에 도시된 아날로그-디지털 변환기를 포함하는 반도체 장치(1000)의 하나의 예를 나타내는 블록도이다.

도 11을 참조하면, 반도체 장치(1000)는 아날로그-디지털 변환기(1100) 및 디지털 신호처리 회로(1200)를 포함한다.

아날로그-디지털 변환기(1100)는 아날로그 입력신호(VIN)를 디지털 신호로 변환하여 제 1 디지털 출력 데이터(DOUT1)를 발생한다. 디지털 신호처리 회로(1200)는 디지털 출력신호(DOUT1)에 대해 디지털 신호처리를 수행하고 제 2 디지털 출력 데이터(DOUT2)를 발생한다. 아날로그-디지털 변환기(1100)는 도 1 및 도 7에 도시된 본 발명의 실시예들에 따른 아날로그-디지털 변환기들(100, 200) 중 하나일 수 있다.

아날로그-디지털 변환기(1100)는 디지털-아날로그 변환 회로(110), 비교 회로 (130) 및 신호처리 회로(150)를 포함할 수 있다.

또한, 아날로그-디지털 변환기(1100)는 홀드 전압신호(VHOLD)와 기준 전압신호(VREF)의 차이를 증폭하여 비교 회로(130)에 제공하는 프리 앰프(220)를 더 포함할 수 있다.

도 12는 본 발명의 하나의 실시예에 따른 아날로그-디지털 변환 방법을 나타내는 흐름도이다.

도 12를 참조하면, 본 발명의 하나의 실시예에 따른 아날로그-디지털 변환 방법은 다음의 단계를 포함한다.

1) 아날로그 입력신호를 샘플 홀드(sampling and hold)한다(S1).

2) 디지털 출력 데이터를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생한다(S2).

3) 클럭신호의 상승 에지(edge)와 하강 에지에 응답하여 상기 홀드 전압신호를 기준 전압신호와 비교하여 비교 출력 전압신호를 발생한다(S3).

4) 상기 비교 출력 전압신호에 기초하여 연속 접근(successive approximation)을 수행하여 디지털 출력 데이터를 발생한다(S4).

본 발명의 실시예들에 따른 아날로그-디지털 변환 방법들은 동기식 아날로그-디지털 변환기뿐만 아니라 비동기식 아날로그-디지털 변환기에도 적용이 가능하다.

본 발명은 아날로그-디지털 변환기 및 이를 포함하는 반도체 장치에 적용이 가능하며, 특히 연속 접근(successive approximation) 방법을 사용하여 아날로그-디지털 변환을 하는 아날로그-디지털 변환기에 적용이 가능하다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100, 200, 1100: 아날로그-디지털 변환기
110, 210: 디지털-아날로그 변환 회로
130, 230: 비교기 150, 250: 신호처리 회로
151: 디멀티플렉서 152, 153, 154: SR 래치
160, 260: 타이밍 회로 170, 270: 출력 레지스터
1000: 반도체 장치 1200: 디지털 신호처리 회로

Claims

아날로그 입력신호를 샘플 홀드(sample and hold)하고, 디지털 출력 데이터를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생하는 디지털-아날로그 변환 회로;
클럭신호의 상승 에지(edge)와 하강 에지에 응답하여 상기 홀드 전압신호를 기준 전압신호와 비교하거나 차동 형태의 두 홀드 전압신호끼리 서로 비교하여 비교 출력 전압신호를 발생하는 비교 회로; 및
상기 비교 출력 전압신호에 기초하여 연속 접근(successive approximation)을 수행하여 상기 디지털 출력 데이터를 발생하는 신호처리 회로를 포함하되,
상기 신호처리 회로는,
선택신호에 응답하여 상기 비교 출력 전압신호를 디멀티플렉싱하는 디멀티플렉서(demultiplexer); 및
변환 제어신호의 비트들 각각에 응답하여 상기 디멀티플렉서의 출력신호들 중 하나를 래치하고 출력하는 복수의 SR 래치들을 포함하는 아날로그-디지털 변환기.
제 1 항에 있어서, 상기 비교 회로는
제 1 클럭신호에 응답하여 상기 홀드 전압신호를 상기 기준 전압신호와 비교하여 제 1 비교 출력 전압신호를 발생하는 제 1 비교 회로; 및
상기 제 1 클럭신호와 반대의 위상을 갖는 제 2 클럭신호에 응답하여 상기 홀드 전압신호를 상기 기준 전압신호와 비교하여 제 2 비교 출력 전압신호를 발생하는 제 2 비교 회로를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
제 2 항에 있어서,
상기 비교 출력 전압신호는 상기 제 1 비교 출력 전압신호와 상기 제 2 비교 출력 전압신호를 교번적으로 더한 신호인 것을 특징으로 하는 아날로그-디지털 변환기.
삭제
아날로그 입력신호를 샘플 홀드(sampling and hold)하고, 디지털 출력 데이터를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생하는 디지털-아날로그 변환 회로;
상기 홀드 전압신호와 기준 전압신호의 차이를 증폭하는 프리 앰프(preamplifier);
클럭신호의 상승 에지(edge)와 하강 에지에 응답하여 상기 프리 앰프의 차동출력 전압신호들을 서로 비교하여 비교 출력 전압신호를 발생하는 비교 회로; 및
상기 비교 출력 전압신호에 기초하여 연속 접근(successive approximation)을 수행하여 상기 디지털 출력 데이터를 발생하는 신호처리 회로를 포함하되,
상기 신호처리 회로는,
선택신호에 응답하여 상기 비교 출력 전압신호를 디멀티플렉싱하는 디멀티플렉서(demultiplexer); 및
변환 제어신호의 비트들 각각에 응답하여 상기 디멀티플렉서의 출력신호들 중 하나를 래치하고 출력하는 복수의 SR 래치들을 포함하는 아날로그-디지털 변환기.
제 5 항에 있어서, 상기 비교 회로는
제 1 클럭신호에 응답하여 상기 프리 앰프의 차동출력 전압신호들을 서로 비교하여 제 1 비교 출력 전압신호를 발생하는 제 1 비교 회로; 및
상기 제 1 클럭신호와 반대의 위상을 갖는 제 2 클럭신호에 응답하여 상기 프리 앰프의 상기 차동출력 전압신호들을 서로 비교하여 제 2 비교 출력 전압신호를 발생하는 제 2 비교 회로를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
제 5 항에 있어서, 상기 프리 앰프는
상기 홀드 전압신호와 상기 기준 전압신호의 차이를 증폭하는 제 1 프리 앰프; 및
상기 홀드 전압신호와 상기 기준 전압신호의 차이를 증폭하는 제 2 프리 앰프를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
제 7 항에 있어서, 상기 비교 회로는
제 1 클럭신호에 응답하여 상기 제 1 프리 앰프의 차동출력 전압신호들을 서로 비교하여 제 1 비교 출력 전압신호를 발생하는 제 1 비교 회로; 및
상기 제 1 클럭신호와 반대의 위상을 갖는 제 2 클럭신호에 응답하여 상기 제 2 프리 앰프의 차동출력 전압신호들을 서로 비교하여 제 2 비교 출력 전압신호를 발생하는 제 2 비교 회로를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
아날로그 입력신호를 디지털 신호로 변환하여 디지털 출력 데이터를 발생하는 아날로그-디지털 변환기; 및
상기 디지털 출력 데이터에 대해 디지털 신호처리를 수행하는 디지털 신호처리 회로를 포함하되,
상기 아날로그-디지털 변환기는,
상기 아날로그 입력신호를 샘플 홀드(sample and hold)하고, 상기 디지털 출력 데이터를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생하는 디지털-아날로그 변환 회로;
클럭신호의 상승 에지(edge)와 하강 에지에 응답하여 상기 홀드 전압신호를 기준 전압신호와 비교하거나 차동 형태의 두 홀드 전압신호끼리 서로 비교하여 비교 출력 전압신호를 발생하는 비교 회로; 및
상기 비교 출력 전압신호에 기초하여 연속 접근(successive approximation)을 수행하여 상기 디지털 출력 데이터를 발생하는 신호처리 회로를 포함하고,
상기 신호처리 회로는,
선택신호에 응답하여 상기 비교 출력 전압신호를 디멀티플렉싱하는 디멀티플렉서(demultiplexer); 및
변환 제어신호의 비트들 각각에 응답하여 상기 디멀티플렉서의 출력신호들 중 하나를 래치하고 출력하는 복수의 SR 래치들을 포함하는 반도체 장치.
아날로그 입력신호를 샘플 홀드(sampling and hold)하는 단계;
디지털 출력 데이터를 아날로그 신호로 변환하여 홀드 전압신호(VHOLD)를 발생하는 단계;
클럭신호의 상승 에지(edge)와 하강 에지에 응답하여 상기 홀드 전압신호를 기준 전압신호와 비교하여 비교 출력 전압신호를 발생하는 단계; 및
상기 비교 출력 전압신호에 기초하여 연속 접근(successive approximation)을 수행하여 상기 디지털 출력 데이터를 발생하는 단계를 포함하되,
상기 디지털 출력 데이터를 발생하는 단계는,
선택신호에 응답하여 상기 비교 출력 전압신호를 디멀티플렉싱하여 제 1 전압 신호들을 생성하는 단계; 및
변환 제어신호의 비트들 각각에 응답하여 상기 제 1 전압 신호들 중 하나를 래치하고 출력하는 단계를 포함하는 아날로그-디지털 변환 방법.