CN110176429A - 一种阵列基板的制作方法及阵列基板、显示面板 - Google Patents
一种阵列基板的制作方法及阵列基板、显示面板 Download PDFInfo
- Publication number
- CN110176429A CN110176429A CN201910275091.2A CN201910275091A CN110176429A CN 110176429 A CN110176429 A CN 110176429A CN 201910275091 A CN201910275091 A CN 201910275091A CN 110176429 A CN110176429 A CN 110176429A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- active layer
- array substrate
- mask plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 238000009413 insulation Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 22
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000008021 deposition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本申请公开了一种阵列基板的制作方法及阵列基板、显示面板，包括步骤：在衬底上形成第一金属层和第一绝缘层；沉积并图案化有源层，生成第一有源层和第二有源层；使用第二绝缘层的掩膜板图案化第一绝缘层，其中，所述第二绝缘层的掩膜板上对应设置有过孔图案，所述第二有源层形成在所述第二绝缘层的掩膜板的对应过孔图案的位置；沉积并图案化第二金属层，对应第一有源层的位置形成沟道；沉积第二绝缘层，使用所述第二绝缘层的掩膜板图案化绝缘层形成过孔；沉积并图案化透明电极层，使透明电极层通过过孔与第二金属层连接，两次使用所述第二绝缘层的掩模板，达到节省成本的效果，同时节省了制程。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板的制作方法及阵列基板、显示面板。
背景技术
显示面板近年来得到了飞速地发展和广泛地应用。就主流市场上的TFT-LCD(ThinFilm Transistor-Liquid Crystal Display，薄膜晶体管液晶显示屏)而言，包括阵列基板和彩膜基板，在阵列基板上形成薄膜晶体管，薄膜晶体管控制像素电极的开关，薄膜晶体管打开时，像素电极产生电压，使得液晶分子发生偏转，显示画面。
在阵列基板的制作过程中，由于非显示区有一部分的第一金属层可能要裸露出来，与外部电路连接，那么就需要刻蚀掉对应区域第一金属层上的栅极绝缘层，一般都需要新增一道掩膜板，带来较高的成本。
发明内容
本申请的目的是提供一种阵列基板的制作方法及阵列基板、显示面板，以降低成本。
本申请公开了一种阵列基板的制作方法，包括步骤：
在衬底上形成第一金属层和第一绝缘层；
沉积并图案化有源层，生成第一有源层和第二有源层；
使用第二绝缘层的掩膜板图案化第一绝缘层；
沉积并图案化第二金属层，对应第一有源层的位置形成沟道；
沉积第二绝缘层，使用第二绝缘层的掩膜板图案化第二绝缘层形成过孔；
沉积并图案化透明电极层，使透明电极层通过过孔与第二金属层连接；
其中，所述第二绝缘层的掩膜板上对应设置有过孔图案，所述第二有源层形成在第二绝缘层的掩膜板的对应过孔图案的位置。
可选的，在所述使用第二绝缘层的掩膜板图案化第一绝缘层的步骤中，还包括对绑定区域的第一绝缘层刻蚀的步骤。
可选的，所述第二有源层的宽度大于或者等于过孔的宽度。
可选的，在所述使用第二绝缘层的掩膜板图案化第一绝缘层的步骤之后，还包括对第二有源层刻蚀的步骤。
本申请还公开了一种阵列基板，其特征在于，包括：衬底，和依次形成在衬底上的第一金属层，第一绝缘层，有源层，第二金属层，第二绝缘层和透明电极层，其中，所述有源层包括：第一有源层和第二有源层，所述第二金属层在对应所述第一有源层的位置处形成沟道，所述第二绝缘层上形成过孔，所述透明电极层通过所述过孔与第二金属层电性连接，所述第二有源层设置在对应所述过孔的位置处。
可选的，所述第一有源层与第二有源层互不连通。
可选的，所述阵列基板包括显示区和非显示区，所述非显示区包括绑定区域，所述第一金属层包括栅极和第一电极层，所述栅极对应设置在所述沟道的位置处，所述第一电极层设置在对应绑定区域处，所述第一电极层裸露。
可选的，所述第二有源层的宽度大于或者等于过孔的宽度。
可选的，所述第二有源层的厚度小于第一有源层的厚度。
本申请还公开了一种显示面板，包括上述的阵列基板。
本方案中，第二有源层形成在第二绝缘层的掩膜板对应过孔图案的位置，在利用第二绝缘层的掩膜板对第一绝缘层进行曝光显影时，对应过孔图案位置处会裸露出第二有源层，对应非显示区需要刻蚀的第一绝缘层也会裸露出来，此时对第一绝缘层刻蚀，并不会对第二有源层刻蚀，从而通过第二有源层的保护，防止第二绝缘层的掩膜板过孔图案位置的第一绝缘层被刻蚀掉，通过利用原本第二绝缘层的掩膜板，在整个阵列基板制程中，两次使用第二绝缘层的掩模板，达到节省成本的效果，同时节省了制程。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的一实施例的一种阵列基板的制作方法的步骤示意图；
图2是本申请的一实施例的另一种阵列基板的制作方法的步骤示意图；
图3是本申请的一实施例的一种阵列基板制作的示意图；
图4是本申请的另一实施例一种阵列基板的制作方法的步骤示意图；
图5是本申请的一实施例的一种阵列基板的示意图；
图6是本申请的一实施例的一种显示面板的示意图。
其中，10、显示面板；100、阵列基板；110、衬底；120、第一金属层；121、栅极；122、第一电极层；130、第一绝缘层；131、栅极绝缘层；140、有源层；141、第一有源层；142、第二有源层；150、第二金属层；151、源极；152、漏极；153、沟道；160、第二绝缘层；161、过孔；162、绝缘层；170、透明电极层；200、显示区；210、非显示区；211、绑定区域。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作详细说明。
如图1所示，作为本申请的一个实施例，公开了一种阵列基板的制作方法，包括步骤：
S10：在衬底上沉积第一金属层，并图案化第一金属层之后，沉积第一绝缘层；
S20：沉积有源层，并图案化有源层后生成第一有源层和第二有源层；
S30：第一次使用第二绝缘层的掩膜板，图案化第一绝缘层；
S40：沉积第二金属层，并图案化第二金属层，在对应第一有源层的位置形成沟道；
S50：沉积第二绝缘层，第二次使用第二绝缘层的掩膜板图案化第二绝缘层形成过孔；
S60：沉积透明电极层，并图案化透明电极层，使透明电极层通过过孔与第二金属层连接；
其中，所述第二绝缘层的掩膜板上对应设置有过孔图案，所述第二有源层形成在第二绝缘层的掩膜板的对应过孔图案的位置；所述第二有源层保护对应过孔图案位置的第一绝缘层。
在阵列基板的制作过程中，由于非显示区有一部分的第一金属层可能要裸露出来，与外部电路连接，那么就需要刻蚀掉对应区域第一金属层上的第一绝缘层，发明人已知的一种未公开的方案是第一绝缘层在沉积过程后，单独制作掩膜板，对非显示区需要刻蚀的第一绝缘层区域曝光显影，在刻蚀掉对应区域的第一绝缘层，裸露出非显示区的第一金属层，就此方案而言，新增一道掩膜板费用较高，还多一道制程，带来的成本较高的问题。而一般的第二绝缘层在非显示区对应需要裸露第一金属层的区域也是需要刻蚀的，所以可以利用第二绝缘层掩膜板来对第一绝缘层进行刻蚀。本方案中，第二有源层形成在第二绝缘层的掩膜板对应过孔图案的位置，在利用第二绝缘层的掩膜板对第一绝缘层进行曝光显影时，对应过孔图案位置处会裸露出第二有源层，对应非显示区需要刻蚀的第一绝缘层也会裸露出来，此时对第一绝缘层刻蚀，并不会对第二有源层刻蚀，从而通过第二有源层的保护，防止第二绝缘层的掩膜板过孔图案位置的第一绝缘层被刻蚀掉，通过利用原本第二绝缘层的掩膜板，在整个阵列基板制程中，两次使用第二绝缘层的掩模板，达到节省成本的效果，同时节省了制程。
非显示区的绑定区域的第一金属层往往需要裸露出来，以绑定芯片或电路板；于是，在S3步骤中，第二绝缘层的掩膜板对应绑定区域也是形成有图案的，因此可以通过第二绝缘层的掩膜板曝光显影，并刻蚀掉绑定(bonding)区域的第一绝缘层，裸露出对应区域的第一金属层。
如图2所示，具体的，在利用第二绝缘层的掩膜板对第一绝缘层进行曝光显影时，包括以下步骤：
S301：沉积光刻胶；
S302：通过第二绝缘层的掩膜板对光刻胶进行曝光显影；
S303：光刻胶剥离。
其中，在S302步骤中，对应过孔图案位置的光刻胶被去掉，形成光刻胶间隙，对应光刻胶间隙的位置为裸露的第二有源层，对应绑定区域的光刻胶也被去掉，对应绑定区域为裸露的第一绝缘层；由于光刻胶的存在，光刻胶下方的第一绝缘层未被刻蚀，对应有第二有源层保护的第一绝缘层也未被刻蚀，而只有对应绑定区域的第一绝缘层刻蚀；
具体的，如图3所述第二有源层的宽度大于或者等于光刻胶间隙的宽度，因此，第二有源层可以覆盖光刻胶间隙处的第一绝缘层，可以有效防止第一绝缘层被刻蚀。当然，所述第二有源层的宽度大于或者等于过孔的宽度也可以。
在另一实施例中，在使用第二绝缘层的掩膜板图案化第一绝缘层的步骤之后，还包括对第二有源层刻蚀的步骤，通过将第二有源层刻蚀掉，防止第二有源层对TFT开关漏电特性产生的影响，具体的，第二有源层的宽度小于过孔的宽度，可以完全刻蚀掉第二有源层。
如图4所示，作为本申请的另一具体的实施例，公开了一种阵列基板的制作方法，包括步骤：
S11：在衬底上沉积第一金属层，并图案化第一金属层之后，形成栅极和绑定区域的第一金属层；
S21：沉积栅极绝缘层，不图案化栅极绝缘层；
S31：沉积有源层，并图案化有源层后生成第一有源层和第二有源层；第一有源层和第二有源层为同一制程，同一制程则可以不新增制程从而减少成本，和减少制程的时间；具体的，有源层的材料可以是IGZO(indium gallium zinc oxide，氧化铟镓锌)，也可以是非晶硅和多晶硅等；
S41：第一次使用绝缘层的掩膜板，图案化栅极绝缘层，其中，所述绝缘层的掩膜板上对应设置有过孔图案，所述第二有源层形成在绝缘层的掩膜板的对应过孔图案的位置；所述第二有源层保护对应过孔图案位置的栅极绝缘层；刻蚀掉绑定(bonding)区域的栅极绝缘层，裸露出对应区域的第一金属层。
S51：沉积第二金属层，并图案化第二金属层，形成源极和漏极，并且对应第一有源层的位置形成沟道；
S61：沉积绝缘层，第二次使用绝缘层的掩膜板图案化绝缘层形成过孔；
S71：沉积透明电极层，并图案化透明电极层，使透明电极层通过过孔与漏极连接。
其中，栅极绝缘层也就是第一绝缘层，绝缘层也就是第二绝缘层，当然第二绝缘层也可以是平坦层或其它绝缘层等。
如图5-6所述，作为本申请的另一个实施例，公开了一种显示面板10，其中包括阵列基板100。所述阵列基板100可以通过上述方法制得，所述阵列基板100包括：衬底110，和依次形成在衬底上的第一金属层120，第一绝缘层130，有源层140，第二金属层150，第二绝缘层160和透明电极层170，其中，所述有源层140包括：第一有源层141和第二有源层142，所述第二金属层150包括源极151和漏极152，源极151和漏极152之间形成沟道153，所述第二绝缘层160上形成过孔161，过孔161用于透明电极层170与第二金属层120电性连接，所述第一有源层141对应所述沟道153的位置，所述第二有源层142对应所述过孔161的位置。
具体的，所述阵列基板100包括显示区200和非显示区210，所述非显示区210包括绑定区域211，所述第一金属层120包括栅极141和第一电极层122，所述栅极141对应设置在所述沟道153的位置处，所述第一电极层122设置在对应绑定区域211处，所述第一电极层122裸露在绑定区域211。
当然，所述第一有源层141与所述第二有源层142互不连通。第一有源层141与第二有源层142互不连通，使得第二有源层142不会影响第一有源层141的漏电特性，当然第一有源层141与第二有源层142连通也是可以的。
具体的，所述第一有源层141和第二有源层412位于同一层，可以同一个制程形成，不增加额外的制程，不会带来成本的增加；当然，所述第一有源层141和第二有源层142也可以不位于同一层，通过不同的制程，第一有源层141和第二有源层142的材料可以不一样；例如，有源层的材料可以是：IGZO(氧化铟镓锌)，非晶硅和多晶硅等，那么对应的第一有源层可以为IGZO，第二有源层可以不为IGZO，当然第二有源层与第一有源层材料一样的时候，可以同一制程形成，节省制程，降低成本。
具体的，所述第二有源层142的厚度小于第一有源层141的厚度，可以通过半透掩模板同一制程制得，也可以通过不同制程制得；以防止第二有源层142上方的第二金属层150太薄，而在过孔处于透明电极层连接时，造成阻抗较大，引起显示面板亮度低或显示不均匀。
所述第二有源层142的宽度可以大于或者等于所述过孔161的宽度，在刻蚀过程中，第二有源层142大于或者等于过孔161的宽度，才能最有效保护第二有源层142下面的第一绝缘层130不被刻蚀掉。当然，所述第二有源层142的宽度不能太大，在过孔161的宽度的两倍之内，第二有源层142宽度太太，与第一有源层距离太近，会影响第一有源层的半导体效应，进而影响TFT的漏电特性。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
本申请的技术方案可以广泛用于各种显示面板，如扭曲向列型(TwistedNematic，TN)显示面板、平面转换型(In-Plane Switching，IPS)显示面板、垂直配向型(Vertical Alignment，VA)显示面板、多象限垂直配向型(Multi-Domain VerticalAlignment，MVA)显示面板，当然，也可以是其他类型的显示面板，如有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，均可适用上述方案。
以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括步骤：
提供衬底；
在衬底上形成第一金属层和第一绝缘层；
沉积并图案化有源层，生成第一有源层和第二有源层；
使用第二绝缘层的掩膜板图案化第一绝缘层；
沉积并图案化第二金属层，对应第一有源层的位置形成沟道；
沉积第二绝缘层，使用第二绝缘层的掩膜板图案化第二绝缘层形成过孔；
沉积并图案化透明电极层，使透明电极层通过过孔与第二金属层连接；
其中，所述第二绝缘层的掩膜板上对应设置有过孔图案，所述第二有源层形成在第二绝缘层的掩膜板的对应过孔图案的位置。
2.如权利要求1所述的一种阵列基板的制作方法，其特征在于，在所述使用第二绝缘层的掩膜板图案化第一绝缘层的步骤中，包括对绑定区域的第一绝缘层刻蚀的步骤。
3.如权利要求1所述的一种阵列基板的制作方法，其特征在于，所述第二有源层的宽度大于或者等于所述过孔的宽度。
4.如权利要求1所述的一种阵列基板的制作方法，其特征在于，在所述使用第二绝缘层的掩膜板图案化第一绝缘层的步骤之后，还包括对第二有源层刻蚀的步骤。
5.一种阵列基板，其特征在于，包括：
衬底和依次形成在衬底上的第一金属层、第一绝缘层、有源层、第二金属层、第二绝缘层和透明电极层；
其中，所述有源层包括第一有源层和第二有源层；
所述第二金属层在对应所述第一有源层的位置处形成沟道；
所述第二绝缘层上形成过孔，所述透明电极层通过所述过孔与所述第二金属层电性连接；
所述第二有源层设置在对应所述过孔的位置处。
6.如权利要求5所述的一种阵列基板，其特征在于，所述第一有源层与所述第二有源层互不连通。
7.如权利要求5所述的一种阵列基板，其特征在于，所述阵列基板包括显示区和非显示区，所述非显示区包括绑定区域，所述第一金属层包括栅极和第一电极层，所述栅极对应设置在所述沟道的位置处，所述第一电极层设置在对应所述绑定区域处，所述第一电极层裸露。
8.如权利要求5所述的一种阵列基板，其特征在于，所述第二有源层的宽度大于或者等于所述过孔的宽度。
9.如权利要求5所述的一种阵列基板，其特征在于，所述第二有源层的厚度小于所述第一有源层的厚度。
10.一种显示面板，其特征在于，包括权利要求5-9任意一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910275091.2A CN110176429B (zh) | 2019-04-08 | 2019-04-08 | 一种阵列基板的制作方法及阵列基板、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910275091.2A CN110176429B (zh) | 2019-04-08 | 2019-04-08 | 一种阵列基板的制作方法及阵列基板、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110176429A true CN110176429A (zh) | 2019-08-27 |
| CN110176429B CN110176429B (zh) | 2021-04-13 |
Family
ID=67689430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910275091.2A Active CN110176429B (zh) | 2019-04-08 | 2019-04-08 | 一种阵列基板的制作方法及阵列基板、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110176429B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111106149A (zh) * | 2019-12-04 | 2020-05-05 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| CN112885847A (zh) * | 2021-01-27 | 2021-06-01 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
| CN113012566A (zh) * | 2019-12-19 | 2021-06-22 | 群创光电股份有限公司 | 可挠性显示装置以及其制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218205A (ja) * | 1992-02-05 | 1993-08-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| US20050170564A1 (en) * | 2003-06-26 | 2005-08-04 | Han-Chung Lai | Thin film tansistor array panel and fabricating method thereof |
| US20070035239A1 (en) * | 2005-08-11 | 2007-02-15 | Samsung Sdi Co., Ltd. | Flat panel display and method of manufacturing the same |
| CN103928469A (zh) * | 2013-04-23 | 2014-07-16 | 上海天马微电子有限公司 | 一种tft阵列基板及其制造方法、显示面板 |
| CN104269414A (zh) * | 2014-09-25 | 2015-01-07 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN107546247A (zh) * | 2017-07-26 | 2018-01-05 | 武汉华星光电半导体显示技术有限公司 | 一种有源矩阵有机发光二极管显示器及其制作方法 |
| CN107706198A (zh) * | 2017-07-25 | 2018-02-16 | 友达光电股份有限公司 | 阵列基板及其制造方法 |
| CN109375405A (zh) * | 2018-11-30 | 2019-02-22 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
-
2019
- 2019-04-08 CN CN201910275091.2A patent/CN110176429B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05218205A (ja) * | 1992-02-05 | 1993-08-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| US20050170564A1 (en) * | 2003-06-26 | 2005-08-04 | Han-Chung Lai | Thin film tansistor array panel and fabricating method thereof |
| US20070035239A1 (en) * | 2005-08-11 | 2007-02-15 | Samsung Sdi Co., Ltd. | Flat panel display and method of manufacturing the same |
| CN103928469A (zh) * | 2013-04-23 | 2014-07-16 | 上海天马微电子有限公司 | 一种tft阵列基板及其制造方法、显示面板 |
| CN104269414A (zh) * | 2014-09-25 | 2015-01-07 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN107706198A (zh) * | 2017-07-25 | 2018-02-16 | 友达光电股份有限公司 | 阵列基板及其制造方法 |
| CN107546247A (zh) * | 2017-07-26 | 2018-01-05 | 武汉华星光电半导体显示技术有限公司 | 一种有源矩阵有机发光二极管显示器及其制作方法 |
| CN109375405A (zh) * | 2018-11-30 | 2019-02-22 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
Non-Patent Citations (2)
| Title |
|---|
| JOO-WON LEE,JONG-MOO KIM,BYEONG-KWON JU,JAI-KYEONG KIM: "Electrical Properties of Shadow-Mask Patterned Organic Thin Film Transistor", 《JOURNAL OF THE KOREAN PHYSICAL SOCIETY》 * |
| 李文波，王刚，张卓，胡望，刘宏宇，邵喜斌，徐征: "TFT用掩膜版与TFT-LCD阵列工艺", 《半导体技术》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111106149A (zh) * | 2019-12-04 | 2020-05-05 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| CN111106149B (zh) * | 2019-12-04 | 2022-07-12 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| CN113012566A (zh) * | 2019-12-19 | 2021-06-22 | 群创光电股份有限公司 | 可挠性显示装置以及其制作方法 |
| CN112885847A (zh) * | 2021-01-27 | 2021-06-01 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
| CN112885847B (zh) * | 2021-01-27 | 2023-02-07 | Tcl华星光电技术有限公司 | 显示面板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110176429B (zh) | 2021-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101978326B1 (ko) | 어레이 기판, 그 제조 방법 및 구동 방법, 및 디스플레이 디바이스 | |
| US8455870B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| CN107479287B (zh) | 阵列基板及其制作方法 | |
| KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
| US8502945B2 (en) | Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same | |
| US20110050672A1 (en) | Tft-lcd array substrate and manufacturing method thereof | |
| US9530807B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display device | |
| US9472582B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20040082796A (ko) | 횡전계형 액정표시장치 및 그 제조방법 | |
| KR101622655B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| CN103278979B (zh) | 平面式液晶显示器的阵列基板及其制造方法 | |
| CN110176429A (zh) | 一种阵列基板的制作方法及阵列基板、显示面板 | |
| CN103117248B (zh) | 阵列基板及其制作方法、显示装置 | |
| US11914253B2 (en) | Array substrate and manufacturing method thereof, display panel | |
| KR20130071685A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20120107269A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| CN103091912B (zh) | 阵列基板与具有该阵列基板的液晶面板及其制造方法 | |
| US9735181B2 (en) | Array substrate and method of manufacturing the same, display panel, and display device | |
| US9524989B2 (en) | Array substrate and method of manufacturing the same, and liquid crystal display screen | |
| CN102637634B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US20200144296A1 (en) | Array substrate, manufacturing method thereof and display panel | |
| CN107367875A (zh) | 显示装置 | |
| KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
| CN104849930A (zh) | 阵列基板及其制作方法以及显示装置 | |
| CN109659313A (zh) | 一种阵列基板、阵列基板的制作方法和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |