CN103278979B - 平面式液晶显示器的阵列基板及其制造方法 - Google Patents

Abstract

本发明提供了一种平面式液晶显示器的阵列基板及其制造方法，通过在绝缘膜上形成多个沟槽，公共电极和像素电极形成于所述沟槽内，利用所述沟槽限定及保护了公共电极和像素电极的形成，从而避免了所形成的公共电极和/或像素电极产生像素电极之间短路或电极断裂的问题，提高了平面式液晶显示器的显示质量。

Description

平面式液晶显示器的阵列基板及其制造方法

技术领域

本发明涉及液晶显示器技术领域，特别涉及一种平面式液晶显示器的阵列基板及其制造方法。

背景技术

目前，便携式电子器材（如手机、掌上电脑、笔记本电脑）等都需要各种各样的平板显示器。液晶显示器（LCD）、等离子显示面板（PDP）、场致电子发射显示器（FED）、真空荧光显示屏（VFD）等平板显示器都已经被研制开发出来并投入使用。其中，由于液晶显示器具有技术简单并易于实现、驱动模式简易、显示质量优秀等优点，目前得到了广泛应用。

液晶显示器拥有多种液晶配向模式，其中薄膜晶体管液晶显示器（简称TFT-LCD）具有响应时间快、驱动电压低、灰度显示好等特点被普遍使用。TFT-LCD包括对盒的阵列基板和彩膜基板，其间设置液晶。液晶的初始状态平行于阵列基板，加上电压后液晶扭转，通过控制像素电极电压大小来控制液晶的扭转程度，从而实现调制透过率（显示灰度）的目的。

由于液晶分子的光学各向异性，存在屏幕视角过窄的缺陷，因此现有技术提出了一种能够扩宽视角的新型液晶驱动模式的液晶显示器，即平面式（In-PlaneSwitching，IPS）液晶显示器，也称横向电场模式液晶显示器（简称IPS型TFT-LCD）。

请参考图1，其为现有的平面式液晶显示器的阵列基板的俯视示意图，在该图1中示意性地显示了一个像素结构。具体的，如图1所示，阵列基板1包括：栅极线10、数据线11，所述栅极线10及数据线11交叉设置形成像素显示区域；在所述像素显示区域内形成有公共电极12及像素电极13。通过在所述公共电极12和像素电极13加载电压，形成平面电场（横向电场），从而实现液晶分子的扭转。

接着，请参考图2，其为图1所示的阵列基板中AA’的剖面示意图。如图2所示，公共电极12和像素电极13的梳形支条W之间具有间隙S，所述公共电极12和像素电极13形成于绝缘膜16之上。具体的，在所述绝缘膜16之上形成ITO层（透明导电层），利用湿法刻蚀工艺刻蚀所述ITO层形成公共电极12和像素电极13。

为了获取较佳的平面电场，需要较薄的梳形支条W以及较小的间隙S。但是，这却给形成工艺带来了极大地挑战，特别的，当所要形成的梳形支条W的厚度小于3微米，或者所要形成的间隙S的宽度小于3微米时，利用湿法刻蚀工艺形成公共电极12和像素电极13时，极易发生如下两个问题（可同时参考图3）：

1.刻蚀不够形成驻留缺陷D1，该驻留缺陷D1将导致公共电极12和像素电极13之间短路，进一步的，破坏了水平电场的形成，造成液晶显示器的显示不均；

2.过刻蚀形成空缺缺陷D2，该空缺缺陷D2将导致梳形支条W的损坏（断裂），进一步的，降低了形成的水平电场的质量。

因此，如何形成质量可靠的公共电极和像素电极成了本领域技术人员亟待解决的一个技术难题。

发明内容

本发明的目的在于提供一种平面式液晶显示器的阵列基板及其制造方法，用以解决现有技术中所形成的公共电极和/或像素电极极易产生电极之间短路或电极断裂问题。

为了解决上述技术问题，本发明提供了一种平面式液晶显示器的阵列基板，包括：

基板；多条数据线和多条栅极线，彼此交叉形成于所述基板上限定像素显示区域；

绝缘膜，形成于所述基板之上；

所述绝缘膜在像素显示区域形成多个沟槽，多个公共电极和多个像素电极形成于所述沟槽内。

可选的，在所述的平面式液晶显示器的阵列基板中，所述沟槽为沿第一方向延伸的直线结构。

可选的，在所述的平面式液晶显示器的阵列基板中，所述沟槽为沿第一方向延伸的折线结构。

可选的，在所述的平面式液晶显示器的阵列基板中，所述第一方向平行于栅极线或数据线。

可选的，在所述的平面式液晶显示器的阵列基板中，所述像素电极和公共电极的上表面与所述绝缘膜的上表面位于同一平面。

可选的，在所述的平面式液晶显示器的阵列基板中，所述像素电极和公共电极交替布置于所述沟槽内。

可选的，在所述的平面式液晶显示器的阵列基板中，所述像素电极与相邻的公共电极之间的距离为所述像素电极或公共电极宽度的0.5至3.5倍。

可选的，在所述的平面式液晶显示器的阵列基板中，所述像素电极与相邻的公共电极之间的距离为0.25微米~35微米。

可选的，在所述的平面式液晶显示器的阵列基板中，安置有像素电极或公共电极的沟槽的截面深度为0.2微米~2微米。

可选的，在所述的平面式液晶显示器的阵列基板中，安置有像素电极或公共电极的沟槽的截面宽度为0.5微米~10微米。

可选的，在所述的平面式液晶显示器的阵列基板中，所述像素电极和公共电极采用同一导电层形成。

可选的，在所述的平面式液晶显示器的阵列基板中，所述导电层材料为氧化铟锡或氧化铟锌。

可选的，在所述的平面式液晶显示器的阵列基板中，所述绝缘膜的材料为有机膜或无机膜。

本发明还提供了一种平面式液晶显示器的阵列基板的制造方法，包括：

步骤1：提供一基板；

步骤2：在所述玻璃基板之上形成绝缘膜；

步骤3：图案化所述绝缘膜形成多个沟槽；

步骤4：在每个沟槽内形成像素电极或公共电极。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，每个沟槽的截面深度为0.2微米~2微米。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，每个沟槽的截面宽度为0.5微米~10微米。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，相邻两个沟槽之间的距离为0.25微米~35微米。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，所述像素电极和公共电极交替布置于所述多个沟槽内。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，所述步骤3包括：

步骤30：在所述绝缘膜上形成第二钝化层；

步骤31：图案化所述第二钝化层，暴露出部分绝缘膜；

步骤32：以图案化的第二钝化层为掩膜，刻蚀暴露出的绝缘膜，形成多个沟槽。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，所述步骤31包括：

步骤310：在所述第二钝化层上形成光敏材料；

步骤311：图案化所述光敏材料，形成多个沟槽；

步骤312：以图案化的光敏材料为掩膜，刻蚀暴露出部分绝缘膜。

优选的，在所述的平面式液晶显示器的阵列基板的制造方法中，在所述步骤312之后，还包括：

步骤313：剥离所述光敏材料。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，在所述步骤32之后，还包括：

步骤32A：剥离所述光敏材料，清洗所述绝缘层和第二钝化层表面。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，所述第二钝化层材料为氮化硅或氧化硅。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，所述步骤4包括：

步骤40：形成透明导电层，所述透明导电层覆盖所述第二钝化层及沟槽内的绝缘膜；

步骤41：刻蚀去除覆盖所述第二钝化层的透明导电层、第二钝化层和部分绝缘膜，在每个沟槽内形成像素电极或公共电极。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，所述步骤41包括：

步骤410：在所述透明电极层上涂布光敏材料；

步骤411：通过等离子灰化工艺,刻蚀沟槽以外地方的所述光敏材料，直至该沟槽以外地方的的透明导电层露出；

步骤412：刻蚀去除覆盖所述第二钝化层的透明导电层，只在每个沟槽内留下像素电极或公共电极。

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，在步骤412之后，所述步骤41还包括：

步骤413：刻蚀去除图案化的第二钝化层及所述像素电极或公共电极两侧的部分绝缘膜，使得所述像素电极或公共电极的表面与所述绝缘膜的表面位于同一平面。第二钝化层第二钝化层第二钝化层

可选的，在所述的平面式液晶显示器的阵列基板的制造方法中，在所述步骤1之后，步骤2之前还包括：

步骤1A：在所述玻璃基板之上形成第一金属层，刻蚀所述第一金属层形成栅极及扫描线；

步骤1B：在所述第一金属层之上形成有源层；

步骤1C：在所述有源层之上形成第二金属层，刻蚀所述第二金属层形成源/漏极及数据线；

步骤1D：在所述第二金属层之上形成第一钝化层。

24、如权利要求23所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，在所述步骤3之后，步骤4之前还包括：

步骤3A：刻蚀所述绝缘膜及第一钝化层，形成接触孔，所述接触孔暴露出所述源/漏极。

在本发明提供的平面式液晶显示器的阵列基板及其制造方法中，通过在绝缘膜上形成多个沟槽，公共电极和像素电极形成于所述沟槽内，利用所述沟槽限定及保护了公共电极和像素电极的形成，从而避免了所形成的公共电极和/或像素电极产生电极之间短路或电极断裂的问题，提高了平面式液晶显示器的显示质量。

附图说明

图1是现有的平面式液晶显示器的阵列基板的俯视示意图；

图2是图1所示的阵列基板中AA’的剖面示意图；

图3是图1所示的阵列基板存在缺陷下的结构示意图；

图4是本发明实施例的平面式液晶显示器的阵列基板的制造方法的流程示意图；

图5a~5h是本发明实施例的平面式液晶显示器的阵列基板的制造方法中所形成的器件的剖面示意图；

图6是本发明实施例的平面式液晶显示器的阵列基板的剖面示意图；

图7a~7b是本发明实施例的平面式液晶显示器的阵列基板的俯视示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的平面式液晶显示器的阵列基板及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图4，其为本发明实施例的平面式液晶显示器的阵列基板的制造方法的流程示意图。如图4所示，所述平面式液晶显示器的阵列基板的制造方法包括如下步骤：

步骤1：提供一基板；

步骤2：在所述玻璃基板之上形成绝缘膜；

步骤3：图案化所述绝缘膜形成多个沟槽；

步骤4：在每个沟槽内形成像素电极或公共电极。

在本发明实施例的平面式液晶显示器的阵列基板的制造方法中，通过在绝缘膜上形成多个沟槽，从而当形成像素电极或者公共电极时，便可形成在所述沟槽内，利用所述沟槽对像素电极和公共电极的形成位置、形状进行限定及保护，由此避免了所形成的公共电极和/或像素电极产生电极之间短路或电极断裂的问题，提高了平面式液晶显示器的显示质量。

【实施例一】

接下去，将结合附图5a~5h，通过一具体的实施例对平面式液晶显示器的阵列基板的制造方法做进一步详细描述。为了图示的简洁明了，在该图5a~5h中，仅示出了一个沟槽及其中的公共电极/像素电极的形成过程中的器件剖面示意图。通常的，沟槽为多个，每个沟槽中或者形成公共电极，或者形成像素电极。此外，在阵列基板的形成过程中，通常还包括扫描线、数据线等器件的形成，为了图示的清楚，这些器件在图5a~5h中未示出。

首先，如图5a所示，提供基板500，所述基板500为玻璃基板。所述玻璃基板500既可以为未经切割的大片玻璃基板，也可以是经过切割的小片玻璃基板，本申请对比不做限定；优选的，为了工艺效率，所述玻璃基板为未经切割的大片玻璃基板。

接着，可在所述基板500之上形成第一金属层（图5a~5h中未示出），即第一层金属层，刻蚀所述第一金属层形成栅极及扫描线；接着，在所述第一金属层之上形成有源层，所述有源层可以为非晶硅，刻蚀所述有源层形成硅岛并作为薄膜晶体管（TFT）的功能结构；之后，在所述有源层之上形成第二金属层，刻蚀所述第二金属层形成源/漏极及数据线，其中，所述源/漏极跨接在所述硅岛两侧，从而形成薄膜晶体管，所述源极或者漏极与所述数据线连接。

接着，请继续参考图5a，形成第一钝化层501，在此图5a中未示出薄膜晶体管等器件，所述第一钝化层501覆盖所述基板500。若要示出薄膜晶体管等器件，则所述薄膜晶体管位于所述基板500及第一钝化层501之间。优选的，所述第一钝化层501的材料为氮化硅。通过所述第一钝化层501可以起到平坦化的作用，从而使得后续所要形成的绝缘膜形成于一平坦化的表面之上，由此，便可提高绝缘膜的成膜质量，进而提高阵列基板的质量及可靠性。

在本实施例中，接着，在所述第一钝化层501之上形成绝缘膜502，所述绝缘膜502的材料可以为有机膜或者无机膜。优选的，所述绝缘膜502可以通过涂布工艺形成；所述绝缘膜502的厚度大于3微米，优选的，所述绝缘膜的厚度为3微米~20微米，例如3.5微米、4微米、4.5微米、5微米或者5.5微米等。请继续参考图5a，在所述绝缘膜502上形成第二钝化层503，所述第二钝化层503的材料可以为氮化硅，也可以为氧化硅等。

接着，请参考图5b，图案化所述第二钝化层503，暴露出部分绝缘膜502。具体的，可先通过一张掩膜板对所述第二钝化层503执行光刻工艺；接着，对经过光刻工艺的第二钝化层503执行灰化工艺，暴露出部分绝缘膜502。

请继续参考图5b，接着，以图案化的第二钝化层503（或者说经过图案化工艺后的第二钝化层503）为掩膜，刻蚀暴露出的绝缘膜502，形成多个沟槽504（图5b中仅示意性地示出了一个沟槽504）。

或者在所述第二钝化层503上形成光敏材料（图中未示出），通过一张掩膜板进行曝光显影，图案化所述光敏材料，形成多个沟槽；接着，以图案化的光敏材料为掩膜，刻蚀第二钝化层503，暴露出部分绝缘膜502；然后，剥离所述光敏材料，以图案化的第二钝化层503为掩膜，刻蚀绝缘膜502，直至在所述绝缘膜502上形成多个沟槽504。

或者在所述第二钝化层503上形成光敏材料（图中未示出），通过一张掩膜板进行曝光显影，图案化所述光敏材料，暴露出部分绝缘膜502；接着，以图案化的光敏材料为掩膜，刻蚀第二钝化层503和绝缘膜502，直至在所述绝缘膜502上形成多个沟槽504；然后剥离所述光敏材料，清洗所述绝缘层和第二钝化层表面。

在本实施例中，通过干法刻蚀工艺刻蚀所述绝缘膜502，所述干法刻蚀的刻蚀气体可以为O₂、HCl或者CF_x等。在本发明的其他实施例中，也可以通过湿法刻蚀工艺刻蚀所述绝缘膜502以形成沟槽504。

优选的，所述沟槽504的截面宽度为0.5微米~10微米，其中，所述沟槽504的截面宽度可根据所要形成的像素电极或者公共电极的截面宽度而定，特别的，根据所要形成的像素电极或者公共电极的梳形分支的截面宽度而定。例如，所要形成的梳形分支的截面宽度为0.5微米，则形成的沟槽504的截面宽度为0.5微米；若所要形成的梳形分支的截面宽度为1微米，则所形成的沟槽504的截面宽度为1微米；若所要形成的梳形分支的截面宽度为3微米，则所形成的沟槽504的截面宽度为3微米。

优选的，相邻两个沟槽504之间的距离为每个沟槽504的截面宽度的0.5倍至3.5倍，从而保证后续形成像素电极及公共电极之后，能够通过所述像素电极及公共电极形成质量可靠地水平电场。在本实施例中，相邻两个沟槽504之间的距离为0.25微米~15微米。

进一步的，所要形成的像素电极或者公共电极的梳形分支的截面宽度可以相同也可以不相同。因此，在此所述形成的多个沟槽504的截面宽度也可以相同或者不相同。例如，所要形成的像素电极的梳形分支的截面宽度比所要形成的公共电极的梳形分支的截面宽度大（宽），则相应的，用于形成像素电极的梳形分支的沟槽的截面宽度比用于形成公共电极的梳形分支的沟槽的截面宽度大。当所要形成的多个沟槽504的截面宽度不同时，可通过图案化第二钝化层503暴露出的绝缘膜502的宽度不相同予以实现。即多个沟槽504的截面宽度相同或者不相同，可通过相应的掩膜板予以实现，即通过两张不同的掩膜板予以实现，此为现有技术，本申请对此不再赘述。

在本实施例中，所形成的沟槽504的截面深度大于或等于所要形成的像素电极或者公共电极的梳形分支的厚度，由此，为后续形成像素电极和公共电极的过程中，提供了较大的工艺窗口，从而保证了后续所形成的像素电极和公共电极的质量及可靠性。优选的，所形成的沟槽504的截面深度为0.2微米~2微米。

接着，请参考图5c，形成透明导电层505，所述透明导电层505覆盖所述第二钝化层503（即经过了图案化工艺后的第二钝化层503）及沟槽504内的绝缘膜502。所述透明导电层505的材料可以为氧化铟锡或者氧化铟锌等（即所述透明导电层505的材料可以选择形成透明电极的氧化铟锡或者氧化铟锌，相应的，形成所述透明导电层505的半导体工艺也可选用现有的形成透明电极的工艺）。其中，所述透明导电层505可以通过物理气相沉积工艺或者化学气相沉积工艺形成。优选的，所形成的透明导电层505的厚度为20纳米~200纳米，由此，便能够形成厚度不超过200纳米的像素电极和公共电极，保证了通过所述像素电极和公共电极所形成的水平电场的质量。

在本实施例中，在形成所述透明导电层505之前，可先对所述绝缘膜502及第一钝化层501执行刻蚀工艺，形成接触孔，以暴露出漏极或者源极（即与数据线连接之外的一极），由此，通过所述透明导电层505形成像素电极时，所形成的像素电极便可与所述漏极或者源极连接，从而获取像素电压。

接着，请参考图5d，在所述透明导电层505上涂布光敏材料506，其中，所述光敏材料506既可以为正性光敏材料也可以为负性光敏材料。

接着，请参考图5e，通过半色调掩膜工艺刻蚀所述光敏材料506，具体的，可通过一多色调区掩膜板（Multi-ToneMask，简称MTM）对所述光敏材料506执行光刻工艺，直至覆盖所述第二钝化层503的透明导电层505露出。或者，对经过光刻工艺的光敏材料506执行等离子灰化工艺，直至暴露出第二钝化层503上的透明导电层505。

请参考图5f，去除覆盖所述第二钝化层503上的透明导电层505，仅保留所述沟槽504内的透明导电层505，即在每个沟槽504内形成像素电极或者公共电极507（在此，附图中对于是像素电极还是公共电极并未加以区分，均以附图标记“507”加以标示）。具体的，所述第二钝化层503上的透明导电层505可通过刻蚀工艺加以去除。

需要说明的是，由于所述第二钝化层503的刻蚀速率小于绝缘膜502，所以形成沟槽504后，第二钝化层502在沟槽504的边缘处会比绝缘层502突出一部分。这样，由于沟槽边缘处第二钝化层502存在突出部分，在透明导电层505沉积时，可以使沟槽504内的透明导电层505与沟槽504外的透明导电层505彻底断开。同时，在刻蚀所述第二钝化层503上的透明导电层505时，横向刻蚀也更加难以向下延伸至沟槽内504内刻蚀所述透明导电层505，保证了沟槽504内透明电极505的完整性。接着，请参考图5g，刻蚀去除第二钝化层503（即剩余的第二钝化层503，或者说经过图案化工艺后的第二钝化层503，或者说图案化的第二钝化层503）及所述像素电极或公共电极507两侧的部分绝缘膜502，使得所述像素电极或公共电极507的表面与所述绝缘膜502的表面位于同一平面。在此，通过使得所述像素电极或公共电极507的表面与所述绝缘膜502的表面位于同一平面，使得所形成的阵列基板具有平坦化的表面，从而提高了所形成的阵列基板的质量及可靠性。

需说明的是，通过现有工艺所形成的阵列基板中，通常像素电极或者公共电极的表面高出绝缘膜的表面，由此，使得所述阵列基板的表面平整度较差，进而影响了阵列基板的质量及可靠性。而通过本实施例所形成的阵列基板，由于能够使得所述像素电极或者公共电极507与所述绝缘膜502的表面位于同一平面，从而能够得到平整化程度极高的阵列基板，进而保证了所形成的阵列基板的质量及可靠性，同时也避免了电极之间短路或电极断裂的问题，提高了平面式液晶显示器的显示质量。

如图5h所示，剥离剩余的光敏材料506，暴露出像素电极或者公共电极507。从图5h中，可进一步看出由于所述像素电极或者公共电极507嵌在所述绝缘膜502中，由此所形成的阵列基板表面平整化程度极高，由此，提高了所形成的阵列基板的质量及可靠性，同时也避免了电极之间短路或电极断裂的问题，提高了平面式液晶显示器的显示质量。

需说明的是，在图5a~5h的示例中，仅示出了一个沟槽504，该沟槽504中所形成的或者是像素电极，或者是公共电极。当沟槽504的数量为多个时，优选的，像素电极和公共电极交替布置于沟槽504内，即相邻两个沟槽504中，当其中一个沟槽504中形成像素电极时，则另一个沟槽504中将形成公共电极，由此，将得到最大化的水平电场。

【实施例二】

请参考图7、图6及图5a~5h，通过上述平面式液晶显示器的阵列基板的制造方法便可得到平面式液晶显示器的阵列基板5，由此得到的阵列基板5包括：

基板500（请参考图5a~5h及图7）；多条数据线51和多条栅极线50（图7中仅示出了一条数据线51及一条栅极线50），彼此交叉形成于所述基板上限定像素显示区域；

绝缘膜502，形成于所述基板500之上；

所述绝缘膜502在像素显示区域形成多个沟槽504，多个公共电极52（如图7所示，也可以参考图6及图5f～5h中的标记507）和多个像素电极53（如图7所示，也可以参考图6及图5f～5h中的标记507）形成于所述沟槽504内。

需说明的是，在附图7中公共电极与像素电极能够加以区分，因此分别给予了不同的附图标记；而在附图5a~5h中（具体为图5f～5h中），公共电极与像素电极较难加以区分，因此给予了一统一的附图标记。但是，图5a~5h中所指代的公共电极与图7中所指代的公共电极，以及5a~5h中所指代的像素电极与图7中所指代的像素电极指向同一个器件。

同时，为了进一步说明多个沟槽504以及多个公共电极和多个像素电极形成于沟槽504内，特增加附图6予以说明。须知，附图6是一种附图5h向外延伸后的情况，在附图6中示出了5个沟槽504，但这并不是对沟槽504数目的限定，其可以更多或者更少。此外，附图6中所示出的表面并没有非常平整，一来是为了清楚的示出“沟槽504”这一结构，二来在现实工艺中也会发生一些误差从而导致不平整，这也是被允许的。

在图6中示出了5个沟槽504，在每个沟槽中均形成了一像素电极或者公共电极507（或者，更确切的说是像素电极或者公共电极的梳形支条），由此，共形成了5个像素电极或者公共电极507，分别通过附图标记“5071”、“5072”、“5073”、“5074”及“5075”加以区分。

在此，若像素电极和公共电极交替布置于所述沟槽504内，设“5071”表征像素电极，则依次分别为公共电极5072、像素电极5073、公共电极5074及像素电极5075，此即为像素电极和公共电极交替布置于所述沟槽504内，或者说相邻的沟槽504内分别形成了像素电极和公共电极。由此能最大化的保证水平电场的形成，提高阵列基板的质量。

当然，在本发明的其他实施例中，也可以不按上述交替方式排布。例如，设“5071”表征像素电极，其余依次为像素电极5072、公共电极5073、像素电极5074及像素电极5075，若此时像素电极5071的另一侧（与像素电极5072相对的一侧）设置有沟槽504，则其中可以形成公共电极5070；而若像素电极5075的另一侧（与像素电极5074相对的一侧）设置有沟槽504，则其中可以形成公共电极5076，此种设置方式也可。

另外，在本申请的用语中“之上”指代间接之上或者直接之上，即所涉及的两个器件（或膜层）之间可以有其他器件（或膜层），也可以没有；“上”指代直接之上，即所涉及的两个器件（或膜层）之间不设置有其他器件（或膜层）。

进一步的，所述沟槽504可以为沿第一方向延伸的直线结构（可相应参考图7a），也可以为沿第一方向延伸的折线结构（可相应参考图7b），其中，所述第一方向为平行于栅极线或者数据线的方向。在此，当所述沟槽504为直线结构时，相应的，所形成的像素电极53或者公共电极52也便为直线结构；当所述沟槽504为折线结构时，相应的，所形成的像素电极53或者公共电极52也便为折线结构。此外，所述沟槽504可以全部为折线结构，也可以部分为折线结构，在图7b中示出了部分为折线结构的情况。

在本实施例中，所述阵列基板5中的像素电极53和公共电极52（即图5f～5h中的像素电极或者公共电极507）的上表面与所述绝缘膜502的上表面位于同一平面，即所述阵列基板5具有平整的表面，从而保证了所述阵列基板5的质量及可靠性。

综上，在本发明实施例提供的平面式液晶显示器的阵列基板及其制造方法中，通过在绝缘膜上形成多个沟槽，公共电极和像素电极形成于所述沟槽内，利用所述沟槽限定及保护了公共电极和像素电极的形成，从而避免了所形成的公共电极和/或像素电极产生电极之间短路或电极断裂的问题，提高了平面式液晶显示器的显示质量。

此外，需说明的是，本发明的核心思想在于，通过在绝缘膜上形成多个沟槽，公共电极和像素电极形成于所述沟槽内，利用所述沟槽限定及保护了公共电极和像素电极的形成，从而避免了所形成的公共电极和/或像素电极产生电极之间短路或电极断裂的问题。而关于，在形成沟槽之后的第二钝化层剥离等工艺，也可选择上述两个实施例以外的现有工艺，本申请对此不作限定。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (27)

1.一种平面式液晶显示器的阵列基板，其特征在于，包括：

基板；多条数据线和多条栅极线，彼此交叉形成于所述基板上限定像素显示区域；

绝缘膜，形成于所述基板之上；

所述绝缘膜在像素显示区域形成多个沟槽，多个公共电极和多个像素电极形成于所述沟槽内；

其中，所述像素电极与相邻的公共电极之间的距离为所述像素电极或公共电极宽度的0.5至3.5倍。

2.如权利要求1所述平面式液晶显示器的阵列基板，其特征在于，所述沟槽为沿第一方向延伸的直线结构。

3.如权利要求1所述的平面式液晶显示器的阵列基板，其特征在于，所述沟槽为沿第一方向延伸的折线结构。

4.如权利要求2或3所述平面式液晶显示器的阵列基板，其特征在于，所述第一方向平行于栅极线或数据线。

5.如权利要求1所述的平面式液晶显示器的阵列基板，其特征在于，所述像素电极和公共电极的上表面与所述绝缘膜的上表面位于同一平面。

6.如权利要求1所述的平面式液晶显示器的阵列基板，其特征在于，所述像素电极和公共电极交替布置于所述沟槽内。

7.如权利要求1所述的平面式液晶显示器的阵列基板，其特征在于，所述像素电极与相邻的公共电极之间的距离为0.25微米～35微米。

8.如权利要求1至3中任一所述的平面式液晶显示器的阵列基板，其特征在于，安置有像素电极或公共电极的沟槽的截面深度为0.2微米～2微米。

9.如权利要求1至3中任一所述的平面式液晶显示器的阵列基板，其特征在于，安置有像素电极或公共电极的沟槽的截面宽度为0.5微米～10微米。

10.如权利要求1所述的平面式液晶显示器的阵列基板，其特征在于，所述像素电极和公共电极采用同一导电层形成。

11.如权利要求10所述的平面式液晶显示器的阵列基板，其特征在于，所述导电层材料为氧化铟锡或氧化铟锌。

12.如权利要求1所述的平面式液晶显示器的阵列基板，其特征在于，所述绝缘膜的材料为有机膜或无机膜。

13.一种平面式液晶显示器的阵列基板的制造方法，其特征在于，包括：

步骤1：提供一基板；

步骤2：在所述基板之上形成绝缘膜；

步骤3：图案化所述绝缘膜形成多个沟槽；

步骤4：在每个沟槽内形成像素电极或公共电极；

其中，所述像素电极与相邻的公共电极之间的距离为所述像素电极或公共电极宽度的0.5至3.5倍。

14.如权利要求13所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，每个沟槽的截面深度为0.2微米～2微米。

15.如权利要求13所述的平面式液晶显示器阵列基板的制造方法，其特征在于，每个沟槽的截面宽度为0.5微米～10微米。

16.如权利要求13所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，相邻两个沟槽之间的距离为0.25微米～35微米。

17.如权利要求13至16中的任一项所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，所述像素电极和公共电极交替布置于所述多个沟槽内。

18.如权利要求13至16中的任一项所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，所述步骤3包括：

步骤30：在所述绝缘膜上形成第二钝化层；

步骤31：图案化所述第二钝化层，刻蚀暴露出部分绝缘膜；

步骤32：以图案化的第二钝化层为掩膜，刻蚀暴露出的绝缘膜，形成多个沟槽。

19.如权利要求18所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，所述步骤31包括：

步骤310：在所述第二钝化层上形成光敏材料；

步骤311：图案化所述光敏材料，形成多个沟槽；

步骤312：以图案化的光敏材料为掩膜，刻蚀暴露出部分绝缘膜。

20.如权利要求19所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，在所述步骤312之后，还包括：

步骤313：剥离所述光敏材料。

21.如权利要求19所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，在所述步骤32之后，还包括：

步骤32A：剥离所述光敏材料，清洗所述绝缘层和第二钝化层表面。

22.如权利要求18所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，所述第二钝化层材料为氮化硅或氧化硅。

23.如权利要求18所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，所述步骤4包括：

步骤40：形成透明导电层，所述透明导电层覆盖所述第二钝化层及沟槽内的绝缘膜；

步骤41：刻蚀去除覆盖所述第二钝化层的透明导电层、第二钝化层和部分绝缘膜，在每个沟槽内形成像素电极或公共电极。

24.如权利要求23所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，所述步骤41包括：

步骤410：在所述透明电极层上涂布光敏材料；

步骤411：通过等离子灰化工艺,剥离沟槽以外地方的所述光敏材料，直至该沟槽以外地方的的透明导电层露出；

步骤412：刻蚀去除覆盖所述第二钝化层的透明导电层，只在每个沟槽内留下像素电极或公共电极。

25.如权利要求24所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，在步骤412之后，所述步骤41还包括：

步骤413：刻蚀去除图案化的第二钝化层及所述像素电极或公共电极两侧的部分绝缘膜，使得所述像素电极或公共电极的表面与所述绝缘膜的表面位于同一平面。

26.如权利要求13至16中的任一项所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，在所述步骤1之后，步骤2之前还包括：

步骤1A：在所述玻璃基板之上形成第一金属层，刻蚀所述第一金属层形成栅极及扫描线；

步骤1B：在所述第一金属层之上形成有源层；

步骤1C：在所述有源层之上形成第二金属层，刻蚀所述第二金属层形成源/漏极及数据线；

步骤1D：在所述第二金属层之上形成第一钝化层。

27.如权利要求26所述的平面式液晶显示器的阵列基板的制造方法，其特征在于，在所述步骤3之后，步骤4之前还包括：

步骤3A：刻蚀所述绝缘膜及第一钝化层，形成接触孔，所述接触孔暴露出所述源/漏极。