CN110149115A - 减小综合化射频***双路锁相环频率牵引的方法 - Google Patents
减小综合化射频***双路锁相环频率牵引的方法 Download PDFInfo
- Publication number
- CN110149115A CN110149115A CN201910245815.9A CN201910245815A CN110149115A CN 110149115 A CN110149115 A CN 110149115A CN 201910245815 A CN201910245815 A CN 201910245815A CN 110149115 A CN110149115 A CN 110149115A
- Authority
- CN
- China
- Prior art keywords
- pin
- output
- capacitor
- frequency
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000013078 crystal Substances 0.000 claims abstract description 41
- 230000008859 change Effects 0.000 claims abstract description 5
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 claims abstract description 4
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 claims abstract description 4
- 230000007774 longterm Effects 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 74
- 238000002955 isolation Methods 0.000 claims description 31
- 238000013461 design Methods 0.000 claims description 21
- 230000010355 oscillation Effects 0.000 claims description 20
- 230000008878 coupling Effects 0.000 claims description 18
- 238000010168 coupling process Methods 0.000 claims description 18
- 238000005859 coupling reaction Methods 0.000 claims description 18
- 230000003321 amplification Effects 0.000 claims description 17
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 17
- 230000005611 electricity Effects 0.000 claims description 9
- 238000001914 filtration Methods 0.000 claims description 7
- 230000006835 compression Effects 0.000 claims description 6
- 238000007906 compression Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003786 synthesis reaction Methods 0.000 claims description 3
- 208000030402 vitamin D-dependent rickets Diseases 0.000 claims description 3
- 238000001228 spectrum Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 11
- 230000005855 radiation Effects 0.000 description 5
- 239000011324 bead Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 208000019901 Anxiety disease Diseases 0.000 description 2
- 230000036506 anxiety Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013439 planning Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000013316 zoning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明公开的一种减小综合化射频***双路锁相环频率牵引的方法，旨在提供一种对输入信号损失小，能够抑制干扰信号，减弱频率牵引的方法。本发明通过下述技术方案予以实现：在综合化射频***中，锁相模块分为PLL1和PLL2两个锁相环路，锁定两个频率同源的F1、F2两个频率，并分别锁定在同一个参考源10MHz温补晶体振荡器(TCXO)；锁相环将所选放大器的输入与输出从两个完全相反的方向引出，锁相环路不断地比较两个频率同源输出频率的分频和参考源的输出放大电路10MHz温度补偿晶体振荡器TCXO输出频率的相位差，通过低通滤波器将此相位差转换成直流电压，驱动压控振荡器，快速锁定晶体振荡器，使晶体振荡器的频率准确度和长期稳定度跟踪标准频率源而变化。
Description
技术领域
本发明涉及一种可以广泛用于测量、雷达、通信、导航等射频综合***，主要应用于减小本振频率牵引的双路锁相环设计方法,其目的在于提高复杂电子设备功能的稳定性，提高射频综合***中的各个电子设备功能模块频谱质量和频率准确度，保障信息传输和获取的精度。
背景技术
在现有技术中，许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环是由鉴相器(PD)、环路滤波器(LF)和电压控制振荡器(VCO)三个基本部件组成。它是一个相位误差控制***，它将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位，以达到与参考信号同频的目的。锁相环中的鉴相器又称为相位比较器，用来比较输入信号。它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率实施控制。当uc(t)随时间而变时，压控振荡器的振荡频率ωu也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持ω0＝ωi的状态不变。鉴相器与压控振荡器输出信号的相位，输出电压对应于这两个信号相位差的函数。环路滤波器是滤除高频分量及噪声，以保证环路所要求的性能。压控振荡器受环路滤波器输出电压的控制，使振荡频率向输入信号的频率靠拢，直至两者的频率相同，使得VCO输出信号的相位和输入信号的相位保持某种特定的关系，达到相位锁定的目的。在锁相环中，压控振荡器是一个电压―频率变换装置，在环中作为被控振荡器，它的振荡频率随输入控制电压线性的变化(实际上，只是在一定范围内线性变化)，稍大于K时，由于在一周内瞬时相差平均增长率不一样，使得鉴相器输出误差电压称为一个上下不对称的非正弦差拍波形，其频率为输入频率与振荡频率之差，属于有直流分量的情况。这一非正弦差拍电压作用于VCO上，使其振荡频率随之作相应规律的周期性变化，最终平均振荡频率偏离VCO中心频率而向输入频率靠拢，此即为频率牵引现象。
综合化射频***集中了多个功能模块，具有体积小、功能密度高、互联关系紧凑、电磁环境复杂等特点，综合化射频能同时完成多个复杂任务；各功能模块同时工作；其主要有两种实现途径，一种是采用基于专用硬件电路的设计思路，每台射频设备实现一个特定的功能；另一种是基于功能分割的通用电路设计形式，具有较好的功能可扩展性和功能集合灵活性。两种设计同时面临的主要问题是频谱资源紧张及频谱质量。频谱资源紧张是***设计的客观存在，在设备实现过程中，主要解决频谱质量问题。包含频谱失真及频率准确度两个方面。频谱失真其来源为孔缝泄漏、交调组合频率、以及频谱非线性生长，可以通过对单个功能内部的加固设计获得很大改善，比如在T/R组件中采取了逆向的频率路径，上下行共用本振，各功能模块采取共用参考源以减小组合非线性频谱产物。频率准确度本质上主要由参考源确定，但很容易收到干扰而恶化。这是因为：频率的合成和分解主要有锁相环电路完成，锁相环电路作为产生各个本振的关键电路，其鉴相增益高，环路对频率干扰敏感，相近频率会互相影响产生频率引导的效果，即频率牵引。其频率牵引影响在于改变了实际输出或输入的频率准确度，从而向上一层级影响到性能甚至功能。其他能够产生频率牵引的原因还包括：综合化射频设备受到振动，外来突发无序干扰，有意频率引导干扰等环境影响。由于收发组件各功能模块之间的频率关联性，这种效应影响扩散至整个设备，造成功能下降或者功能失效。
随着无线导航及测量技术的快速发展，在航天测控和导航、通信、雷达等领域的实现途径不断得到丰富和完善，在提升测控可靠性的同时也带来了射频设备数量增多、设备间电磁环境复杂、***体积庞大、测试操作维护工作量大、人员需求多等困难。综合射频终端是一个复杂的电子***，***内存在多种信号，电磁环境复杂，***各处理通路对杂散、干扰信号的抑制要求较高，无论采取集成信道芯片方案，或者采用传统的独立元器件实现方案，都需要解决综合射频***受外界电磁环境耦合影响的问题，主要矛盾在于最大程度的减小机内的频率牵引。近年来，基于通用化硬件平台设计理念的出现，为研制高效费比、低成本、扩展性好的综合射频终端提供了坚实的技术基础。提高测量***集成度，减小***体积、减轻***重量，降低总装、测试难度和工作量。在此背景下，解决或者减弱频率牵引的需求更加迫切。
发明内容
本发明的目的是针对现有技术存在的不足之处，提供一种具有效率高、对输入信号损失小，输出信号之间的隔离度好、负载力强、频谱纯净，能够抑制干扰信号，减弱频率牵引的减小综合化射频***双路锁相环频率牵引的方法。
本发明的上述目的可以通过以下措施来得到，一种减小综合化射频***双路锁相环频率牵引的方法，具有如下技术特征：在综合化射频***的参考源减小频率牵引电路中分别设计双路本振输出的放大衰减电路和10MHz参考源的输出放大电路；并将锁相模块分为PLL1和PLL2两个锁相环路，锁定两个频率同源的F1低通滤波器、F2低通滤波器两个频率，并分别锁定在同一个参考源的10MHz温度补偿晶体振荡器TCXO；针对每一路锁相环路的输出，设计增益为g1、g2的放大电路，以及差损为L1、L2且增益g1＝L1，增益g2＝L2的衰减电路；锁相环输出选择先放大再衰减和/或先衰减再放大的两种电路形式，将所选放大器的输入与输出从两个完全相反的方向引出，在输入与输出之间布设密度均匀的接地通孔，以减小放大器输入和输出之间的耦合；为避免平行耦合，将两路放大器的布局方向成相反方向或者成垂直方向；衰减器与放大器互为输入输出，将参考源的输出放大电路沿着直线方向排列，以减小级间耦合，保证沿着信号路径无折返；锁相环路不断地比较两个频率同源输出频率的分频和参考源的输出放大电路10MHz压控晶体振荡器输出频率的相位差，通过低通滤波器将此相位差转换成直流电压，驱动压控振荡器VCO，快速锁定晶体振荡器，使10MHz参考源的输出放大电路的温度补偿晶体振荡器TCXO的频率准确度和长期稳定度跟踪标准频率源而变化。
本发明相比于现有技术具有如下有益效果。
效率高、对输入信号的损失小。本发明采用第一个N2运算放大器模块对输入的10MHz小信号进行带通滤波，经过带通滤波后的信号进入放大，放大后输入锁相环电路作为参考信号。N2 10MHz放大模块内部采用了的低增益(g3)、高反向隔离度(S12)运算放大器，一方面防止10MHz参考信号饱和失真，另一方面高隔离度减小了输出信号向输入端的负反馈信号，输出信号耦合到输入的衰减为(g3-S12)，设计N2运算放大器后的衰减为L3，L3＝g3,该N1以及N2电路组合对于10MHz的隔离度为2*L3+(g3-S12)＝3*g3-S12。双路锁相环输出F1低通滤波器放大电路及。双路锁相环输出F2低通滤波器放大电路模块设计方法类似，不同之处在于后者针对输出F1通滤波器频率以及F2通滤波器频率设计；参考源以及双路锁相环电路具有效率高、功耗低、对输入信号的损失小，输出信号之间的隔离度好、负载力强、频谱纯净等特点。
对输入信号损失小，输出信号之间的隔离度好。本发明采用增益设计为10dB为低功耗单片放大器N4的输出信号低于1dB压缩点，因此具有很好的线性度，输出的低中频信号通过电容C14交流耦合，N4的前向增益与反向隔离之和为信号回波的隔离度，因此信号回波隔离度为10dB+20dB＝30dB，由电阻R2、R3、R4组成的衰减电路衰减使得前向信号衰减10dB，回波信号再衰减10dB，因此低本振总的信号隔离大于50dB。本发明采用低功耗单片放大器N5的选型与低功耗单片放大器N4的区别主要在于工作频段，其增益设计为10dB，低功耗单片放大器N5的输出信号低于1dB压缩点，因此具有很好的线性度，输出的低中频信号通过C14交流耦合，N5的前向增益与反向隔离之和为信号回波的隔离度，因此信号回波隔离度为10dB+20dB＝30dB，由电阻R7、R8、R9组成的衰减电路衰减使得前向信号衰减10dB，回波信号再衰减10dB，因此低本振总的信号隔离也大于50dB。
本发明由于采用了运算放大器N2以及低噪声放大器N4、N5，有两个益处，其一：信号反向传输耦合降低30dB以上；其二，输出阻抗低因此带载能力强；通过C5、C6、C7并联电路的设计，针对性的滤除了10MHz温度补偿晶体振荡器TCXO的高次谐波，因此有很好的频谱质量。
本发明针对双路本振输出分别设计放大衰减电路，运算放大器N2通过VCC引脚5旁接电感器L6，并串联接地电容器C11构成第一电源去耦电路，双路锁相环芯片N3的VDDR引脚12旁接电感器L9，串联接地电容器C19构成第二电源去耦电路；双路锁相环芯片N3引脚14旁接电感器L10，串联的接地电容C21构成第三电源去耦电路，三个电源去耦电路抑制了通过电源线传导的杂散信号，使得两路前向传输的本振信号通过后向传输相互耦合的隔离度提高了60dB，由此大大减弱频率牵引。
附图说明
图1是本发明减小综合化射频***双路锁相环频率牵引的流程图；
图2是针对图1参考源减小频率牵引电路原理示意图；
图3是针对图1，分别从C15以及C14双路输出两个不同频点的输出本振减小频率牵引的电路原理示意图。
具体实施方式
参阅图1。根据本发明，在综合化射频***的参考源减小频率牵引电路中分别设计双路本振输出的放大衰减电路和10MHz参考源的输出放大电路；并将锁相模块分为PLL1和PLL2两个锁相环路，锁定两个频率同源的F1低通滤波器、F2低通滤波器两个频率，并分别锁定在同一个参考源的10MHz温度补偿晶体振荡器TCXO；针对每一路锁相环路的输出，设计增益为g1、g2的放大电路，以及差损为L1、L2且增益g1＝L1，增益g2＝L2的衰减电路；锁相环输出选择先放大再衰减和/或先衰减再放大的两种电路形式，将所选放大器的输入与输出从两个完全相反的方向引出，在输入与输出之间布设密度均匀的接地通孔，以减小放大器输入和输出之间的耦合；为避免平行耦合，将两路放大器的布局方向成相反方向或者成垂直方向；衰减器与放大器互为输入输出，将参考源的输出放大电路沿着直线方向排列，以减小级间耦合，保证沿着信号路径无折返；锁相环路不断地比较两个频率同源输出频率的分频和参考源的输出放大电路10MHz压控晶体振荡器输出频率的相位差，通过低通滤波器将此相位差转换成直流电压，驱动压控振荡器VCO，快速锁定晶体振荡器，使10MHz参考源的输出放大电路的温度补偿晶体振荡器TCXO的频率准确度和长期稳定度跟踪标准频率源而变化。
参阅图2。参考源减小频率牵引电路包括：通过压控晶体振荡器VCO输出端引脚1、接地GND引脚2并联接地电容C的参考源晶振N1，N1通过VCC引脚4相连旁接的接地电容C2，接地电容C2通过电感器L1组成LC滤波电路；N1通过引脚3串联电容C3、电阻R1连接运算放大器N2引脚3的正端IN+组成衰减电路；N2引脚2接地，N2通过它的引脚1的Q端连接电容C4串联电感器L2，L3，以及并联在电感器L2，L3之间和L2，L3两端的电容C5、电容C6、电容C7的并联电路；运算放大器N2通过VCC引脚5旁接电感器L6，并串联接地电容器C11构成第一电源去耦电路。
与运算放大器N2相连的10MHz参考源的输出放大电路，以及电容C3、电阻R1组成的衰减电路，通过运算放大器N2控制端引脚1、接地GND引脚2并联接地电容C的参考源晶振N1，N1通过VCC引脚4相连的LC滤波电路,通过引脚3串联电容C3、电阻R1连接正端IN+的运算放大器N2，带有比较器输出端引脚1的N2通过N2引脚1的Q端连接电容C4串联电感器L2，L3，以及并联在电感器L2，L3之间和L2，L3两端的电容C5、电容C6、电容C7的并联电路。由接地电容C2连接电感器L1构成的滤波电路为N1参考源晶振加电，N1输出10MHz信号通过电容C3交流耦合，然后通过电阻R1调节N1输出的10MHz信号的幅度后输入运算放大器N2引脚3正端IN+，运算放大器N2作为高速比较器通过负端IN-引脚4相连的接地电容C10，引脚5通过相连的电感器L6为N2加电，电感器L6输入端接点连接接地C11为电源去耦电容，实现过零比较，N1输出10MHz信号经过C3、R1交流耦合进运算放大器N2，保持了N2的直流静态工作点，N2内部通过负反馈放大电路，实现了输出引脚1对输入引脚3之间的信号隔离，其输出有通过C4交流耦合至电容C5、电容C6、电容C7的并联电路10MHz信号输出，使得N1相对N3的隔离度大于40dB，实现了参考到两路输出本振之间的高隔离度过程。输出10MHz参考信号通过包括通过电容C5、电容C6、电容C7的并联电路10MHz信号输出，以及参考到两路输出本振之间的高隔离度过程。通过与N2连接的5阶低通滤波器滤除10MHz谐波，运算放大器N2输入阻抗高，输出阻抗低，因此带负载能力强，后级的阻抗变化以及驻波的影响，从输出端到输入端的隔离达到30dB以上，实现了参考到两路输出本振之间的高隔离度。F1(F2)通过放大衰减电路对F2(F1)反向回波信号的衰减，减小了图3所示双路锁相环电路对参考源的频率牵引，
与参考源的温度补偿晶体振荡器TCXO连接的运算放大器N2对参考源的10MHz温补晶体振荡器TCXO输入的10MHz信号进行带通滤波，经过与参考源10MHz温补晶体振荡器TCXO连接带通滤波后的信号进入放大，放大后输入锁相环电路作为参考信号。与参考源的10MHz温度补偿晶体振荡器TCXO连接10MHz放大模块内部采用了的低增益(g3)、高反向隔离度(S12)低噪声放大器，一方面防止10MHz参考信号饱和失真，另一方面高隔离度减小了输出信号向输入端的负反馈信号，输出信号耦合到温度补偿晶体振荡器TCXO输入的衰减为(g3-S12)，设计低噪放后的衰减为L3，L3＝g3,N1、N2电路组合对于10MHz的隔离度为2*L3+(g3-S12)＝3*g3-S12。电路具有效率高、功耗低、对输入信号的损失小，输出信号之间的隔离度好、负载力强、频谱纯净等特点。
参阅图3。与电容C5、电容C6、电容C7的并联电路相连的双路本振生成及放大衰减电路共同实现了本振间的减小频率牵引。双路本振生成及放大衰减电路包括：双路锁相环芯片N3引脚1顺次串联的电容C18、电阻R8、电容C11及其电容C11串联的低功耗单片放大器N5，以及低功耗单片放大器N5引脚1串联的电容C15，连接在C15与上述N5引脚1之间的电感器L8，电感器L8输出端两端的接地电容器C16和电阻电阻R6，还包括低功耗单片放大器N5引脚23输出接点上连接的接地电容C8、电感器L4，引脚20与引脚19上并联的电感器L5，引脚17连接的接地电容22，引脚15串联的电容20，通过接地电容22输入端、引脚14旁接的电感器L10和上次串联的接地电容C21，以及通过引脚22顺次串联电容C9、旁接接地电阻R2、串联电阻R3、旁接接地电阻R4、串联电容C12和低功耗单片放大器N4。低功耗单片放大器N4引脚1串联电容C14，电容C14输入端旁接的电感器L7，电感器L7两端串联的的电阻R5和接地电容C13。双路锁相环芯片N3引脚22输出低本振，通过引脚11输出高本振，通过引脚12，引脚14,引脚17串联的L10C21构成的滤波电路对参考源晶振N1加电，电容C20交流耦合通过引脚15输入10MHz信号到双路锁相环芯片N3。双路锁相环芯片N3输出的61MHz低本振信号通过串联电容C9、旁接电阻R2、串联电阻R3、旁接电阻R4组成的衰减电路衰减，经串联电容C12送入低功耗单片放大器N4，输出电平低于低功耗单片放大器N4的1dB压缩点10dB以下。双路锁相环芯片N3通过引脚1顺次串联的电容C18输出的高本振信号，经旁接接地电阻R9，串联电阻R8、旁接接地电阻R7组成的衰减电路衰减，高本振信号通过经串联电容C171送入低功耗单片放大器N5输出电平低于N5的1dB压缩点10dB以下。
运算放大器N2通过VCC引脚5旁接电感器L6，并串联接地电容器C11构成第一电源去耦电路，双路锁相环芯片N3的VDDR引脚12旁接电感器L9，串联接地电容器C19构成第二电源去耦电路；双路锁相环芯片N3引脚14旁接电感器L10，串联的接地电容C21构成第三电源去耦电路。
在可选的实施例中，减小频率牵引的双路锁相环，包括电路设计及电平预算、屏蔽与隔离、频率规划三个方面。以下分别介绍各功能实现途径。
屏蔽与隔离
针对电参考源10MHz温补晶体振荡器TCXO，以及以N3为核心芯片的双路本振电路，分别设计成带隔条和盖板的屏蔽腔体，屏蔽设计目的为减小空间辐射，隔离目的为切断杂散信号反馈环路。减小隔条上的孔缝泄露、电路印制板上介质耦合、电路电源线上的传导耦合、本振信号近场空间辐射等四种手段来实现的具体过程，通过该综合方法结合提升屏蔽与隔离效果。
减小隔条上的孔缝泄露主要方式有三种：电路电源引脚馈电、不同功能电路分腔、屏蔽腔体上的下沉式盖板、通过隔条的穿芯电容馈电的方式，减少了屏蔽腔体屏蔽隔板的开孔，同时提高了电源芯片电源抑制比(PSRR)；通过不同功能电路分腔的形式，隔离参考源、双路锁相环等各个功能电路模块；通过屏蔽腔体上的下沉式盖板的形式，增加屏蔽腔体上的屏蔽盖板的有效接触面积。
介质耦合：
通过针对参考源的10MHz温度补偿晶体振荡器TCXO，以及以N3为核心芯片的双路本振电路，硬件实物多层电路板设计，将辐射较强的信号线设计成信号线上下平面去耦的微带线，多层电路板顶层分区布局，在双路锁相环电路电路周围布设完整地线，在双路锁相环电路不同功能区之间增大耦合直线距离；在电路板各层之间通过垂直交叉走线提升耦合阻抗，减小信号线耦合射频信号能量。
传导耦合：
辐射较强的信号通过电路板上电源线传导的信号，在一定走线间隔内，设置电路中电源引脚的LC去耦电路，衰减杂散信号；通过电路中信号线传导的杂散，设置输出本振低通或者输出本振带通滤波器电路，针对电路中信号传输路径中的具体情况进行抑制，衰减无关信号。
近场空间辐射：
控制参考源的10MHz温度补偿晶体振荡器TCXO，以及以N3为核心芯片的双路本振电路，电路中信号的电平幅度，降低本振辐射源的输出功率，对于电路中频率较高的信号，采取以下两种方式：(1)参考源的10MHz温度补偿晶体振荡器TCXO，以及以N3为核心芯片的双路本振电路电路多点高频接地，(2)减小参考源的10MHz温度补偿晶体振荡器TCXO，以及以N3为核心芯片的双路本振电路电路环流面积；对于频率较低的信号，采取以下两种方式：(1)参考源1的0MHz温度补偿晶体振荡器TCXO，以及以N3为核心芯片的双路本振电路电路分区布局，(2)抑制本振谐波。
为减小屏蔽隔板小孔缝泄露，电路板间连接采用穿芯电容，电路盖板采用下沉式设计，使得N2、N4、N5三个放大电路之间无孔缝、相对独立；PCB设计选择介电常数相对较高的材质作为该电路基板，增加信号通过电路板介质的损耗；通过在电路电源线上每隔一定间距增加去耦电容，将电路输出的杂散信号反射回源端，去偶电容切断杂散信号通过电源线的传播路径；通过电平控制减小杂散信号近场空间辐射。
参考源的10MHz温度补偿晶体振荡器TCXO，以及以N3为核心芯片的双路本振电路电路中存在的频率有参考源fref(10MHz)，变频一本振LO1，变频二本振LO2，变频三本振LO3，则组合频率为：n1fref±n2LO1±n3LO2±n4LO3，频率选取应满足下式:
GCD(LO1，LO2，LO3)＝fref
GCD(LO1，LO2，LO3)＝Clk
LO1≠pLO2≠qLO3
其中p，q为整数。其目的在于，各次基波及其谐波不同频，从频率规划上减小频率牵引。
以上结合附图对本发明进行了详细描述，但需要指出的是，上述实例所描述的是仅为本发明的优选实例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
Claims (12)
1.一种减小综合化射频***双路锁相环频率牵引的方法，具有如下技术特征：在综合化射频***的参考源减小频率牵引电路中分别设计双路本振输出的放大衰减电路和10MHz参考源的输出放大电路，与该输出放大电路相连的“双路本振生成及隔离电路；并将锁相模块分为PLL1和PLL2两个锁相环路，锁定两个频率同源的F1低通滤波器、F2低通滤波器两个频率，并分别锁定在同一个参考源的10MHz温度补偿晶体振荡器TCXO；针对每一路锁相环路的输出，设计增益为g1、g2的放大电路，以及差损为L1、L2且增益g1＝L1，增益g2＝L2的衰减电路；锁相环输出选择先放大再衰减和/或先衰减再放大的两种电路形式，将所选放大器的输入与输出从两个完全相反的方向引出，在输入与输出之间布设密度均匀的接地通孔，以减小放大器输入和输出之间的耦合；为避免平行耦合，将两路放大器的布局方向成相反方向或者成垂直方向；衰减器与放大器互为输入输出，将参考源的输出放大电路沿着直线方向排列，以减小级间耦合，保证沿着信号路径无折返；锁相环路不断地比较两个频率同源输出频率的分频和参考源的输出放大电路10MHz压控晶体振荡器输出频率的相位差，通过低通滤波器将此相位差转换成直流电压，驱动压控振荡器VCO，快速锁定晶体振荡器，使10MHz参考源的输出放大电路的温度补偿晶体振荡器TCXO的频率准确度和长期稳定度跟踪标准频率源而变化。
2.如权利要求1所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：参考源减小频率牵引电路包括：与运算放大器N2相连的10MHz参考源的输出放大电路，以及电容C3、电阻R1组成的衰减电路，通过运算放大器N2控制端引脚1、接地GND引脚2并联接地电容C的参考源晶振N1，N1通过VCC引脚4相连的LC滤波电路,通过引脚3串联电容C3、电阻R1连接正端IN+的运算放大器N2，带有比较器输出端引脚1的N2通过N2引脚1的Q端连接电容C4串联电感器L2，L3，以及并联在电感器L2，L3之间和L2，L3两端的电容C5、电容C6、电容C7的并联电路。
3.如权利要求2所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：由接地电容C2连接电感器L1构成的滤波电路为N1参考源晶振加电，N1输出10MHz信号通过电容C3交流耦合，然后通过电阻R1调节N1输出的10MHz信号的幅度后输入运算放大器N2引脚3正端IN+，运算放大器N2作为高速比较器通过负端IN-引脚4相连的接地电容C10，引脚5通过相连的电感器L6为N2加电，电感器L6输入端接点连接接地C11为电源去耦电容，实现过零比较，通过电容C5、电容C6、电容C7的并联电路输出10MHz参考信号。
4.如权利要求1所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：与参考源的温度补偿TCXO连接的运算放大器N2对参考源10MHz输入的10MHz信号进行带通滤波，经过与参考源的10MHz温度补偿晶体振荡器TCXO连接带通滤波后的信号进入N2比较器运算放大电路，放大后输入锁相环电路作为参考信号。
5.如权利要求1所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：与参考源的10MHz温度补偿晶体振荡器TCXO连接的10MHz放大模块内部采用了的低增益g3放大电路、高反向隔离度(S12)的N2运算放大器，一方面防止10MHz参考信号饱和失真，另一方面高隔离度减小了输出信号向输入端的负反馈信号，输出信号耦合到温度补偿晶体振荡器TCXO输入的衰减为低增益g3-隔离度S12。
6.如权利要求1所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：设计低噪放后的衰减为L3，L3＝g3,参考源晶振N1、运算放大器N2电路组合对于10MHz的隔离度为2*L3+(g3-S12)＝3*g3-S12。
7.如权利要求1所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：与运算放大器N2相连的双路本振生成及隔离电路包括：双路锁相环芯片N3引脚1顺次串联的电容C18、电阻R8、电容C11及其电容C11串联的低功耗单片放大器N5，以及低功耗单片放大器N5引脚1串联的电容C15，连接在C15与上述N5引脚1之间的电感器L8，电感器L8输出端两端的接地电容器C16和电阻电阻R6，还包括低功耗单片放大器N5引脚23输出接点上连接的接地电容C8、电感器L4，引脚20与引脚19上并联的电感器L5，引脚17连接的接地电容22，引脚15串联的电容20，通过接地电容22输入端、引脚14旁接的电感器L10和上次串联的接地电容C21，以及通过引脚22顺次串联电容C9、旁接接地电阻R2、串联电阻R3、旁接接地电阻R4、串联电容C12和低功耗单片放大器N4。
8.如权利要求1所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：低功耗单片放大器N4引脚1串联电容C14，电容C14输入端旁接的电感器L7，电感器L7两端串联的的电阻R5和接地电容C13。
9.如权利要求1所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：双路锁相环芯片N3引脚22输出低本振，通过引脚11输出高本振，通过引脚12，引脚14,引脚17串联电感器的L10、电容器C21构成的滤波电路对参考源晶振N1加电，电容C20交流耦合通过引脚15输入10MHz信号到双路锁相环芯片N3。
10.如权利要求1所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：双路锁相环芯片N3输出的61MHz低本振信号通过串联电容C9、旁接电阻R2、串联电阻R3、旁接电阻R4组成的衰减电路衰减，经串联电容C12送入低功耗单片放大器N4，输出电平低于低功耗单片放大器N4的1dB压缩点10dB以下。
11.如权利要求1所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：双路锁相环芯片N3通过引脚1顺次串联的电容C18输出的高本振信号，经旁接接地电阻R9，串联电阻R8、旁接接地电阻R7组成的衰减电路衰减，高本振信号通过经串联电容C171送入低功耗单片放大器N5输出电平低于N5的1dB压缩点10dB以下。
12.如权利要求1所述的减小综合化射频***双路锁相环频率牵引的方法，其特征在于：运算放大器N2通过VCC引脚5旁接电感器L6，并串联接地电容器C11构成第一电源去耦电路，双路锁相环芯片N3的VDDR引脚12旁接电感器L9，串联接地电容器C19构成第二电源去耦电路；双路锁相环芯片N3引脚14旁接电感器L10，串联的接地电容C21构成第三电源去耦电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910245815.9A CN110149115A (zh) | 2019-03-28 | 2019-03-28 | 减小综合化射频***双路锁相环频率牵引的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910245815.9A CN110149115A (zh) | 2019-03-28 | 2019-03-28 | 减小综合化射频***双路锁相环频率牵引的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110149115A true CN110149115A (zh) | 2019-08-20 |
Family
ID=67588944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910245815.9A Pending CN110149115A (zh) | 2019-03-28 | 2019-03-28 | 减小综合化射频***双路锁相环频率牵引的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110149115A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112147583A (zh) * | 2020-11-25 | 2020-12-29 | 四川斯艾普电子科技有限公司 | 一种高集成度砖式tr组件 |
| CN112711042A (zh) * | 2021-01-14 | 2021-04-27 | 福建江夏学院 | 一种北斗卫星信号稳定捕获的调钟电路及方法 |
| CN114844061A (zh) * | 2022-06-07 | 2022-08-02 | 合肥工业大学 | 高比例新能源接入电网的无频率耦合锁相方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101228695A (zh) * | 2005-07-21 | 2008-07-23 | 艾利森电话股份有限公司 | 用于收发器频率合成的方法及装置 |
| CN105187060A (zh) * | 2015-07-23 | 2015-12-23 | 中国电子科技集团公司第四十一研究所 | 一种低相位噪声的锁相环电路及其实现方法 |
| CN106059576A (zh) * | 2016-06-01 | 2016-10-26 | 电子科技大学 | 一种双频振荡器的设计方法 |
| CN107147408A (zh) * | 2017-05-08 | 2017-09-08 | 王昭 | 一种减小直接上变频发射机频率牵引的装置 |
| CN207603612U (zh) * | 2018-02-28 | 2018-07-10 | 成都维星科技有限公司 | 一种用于抗干扰天线的时钟电路 |
| CN207852924U (zh) * | 2018-02-28 | 2018-09-11 | 成都维星科技有限公司 | 一种超薄型4通道抗干扰天线 |
-
2019
- 2019-03-28 CN CN201910245815.9A patent/CN110149115A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101228695A (zh) * | 2005-07-21 | 2008-07-23 | 艾利森电话股份有限公司 | 用于收发器频率合成的方法及装置 |
| CN105187060A (zh) * | 2015-07-23 | 2015-12-23 | 中国电子科技集团公司第四十一研究所 | 一种低相位噪声的锁相环电路及其实现方法 |
| CN106059576A (zh) * | 2016-06-01 | 2016-10-26 | 电子科技大学 | 一种双频振荡器的设计方法 |
| CN107147408A (zh) * | 2017-05-08 | 2017-09-08 | 王昭 | 一种减小直接上变频发射机频率牵引的装置 |
| CN207603612U (zh) * | 2018-02-28 | 2018-07-10 | 成都维星科技有限公司 | 一种用于抗干扰天线的时钟电路 |
| CN207852924U (zh) * | 2018-02-28 | 2018-09-11 | 成都维星科技有限公司 | 一种超薄型4通道抗干扰天线 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112147583A (zh) * | 2020-11-25 | 2020-12-29 | 四川斯艾普电子科技有限公司 | 一种高集成度砖式tr组件 |
| CN112147583B (zh) * | 2020-11-25 | 2021-02-23 | 四川斯艾普电子科技有限公司 | 一种高集成度砖式tr组件 |
| CN112711042A (zh) * | 2021-01-14 | 2021-04-27 | 福建江夏学院 | 一种北斗卫星信号稳定捕获的调钟电路及方法 |
| CN112711042B (zh) * | 2021-01-14 | 2023-05-05 | 福建江夏学院 | 一种北斗卫星信号稳定捕获的调钟电路及方法 |
| CN114844061A (zh) * | 2022-06-07 | 2022-08-02 | 合肥工业大学 | 高比例新能源接入电网的无频率耦合锁相方法 |
| CN114844061B (zh) * | 2022-06-07 | 2024-03-26 | 合肥工业大学 | 高比例新能源接入电网的无频率耦合锁相方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110149115A (zh) | 减小综合化射频***双路锁相环频率牵引的方法 | |
| Lee et al. | A 75-GHz phase-locked loop in 90-nm CMOS technology | |
| US6281758B1 (en) | Differential LC-VCO, charge pump, and loop filter architecture for improved noise-immunity in integrated phase-locked loops | |
| CN1998132B (zh) | 抗干扰xo-缓冲器 | |
| CN107395200B (zh) | 一种用于铷频标的超低噪声频率合成和频率传递电路 | |
| CN102684716A (zh) | 30～3000MHz超短波接收机 | |
| CN109450445A (zh) | 一种可变环路带宽频率合成装置、***及方法 | |
| CN102594342A (zh) | 一种压控振荡器 | |
| CN102288999B (zh) | 高温超导弱磁测量传感器 | |
| CN116470909A (zh) | 一种低相位噪声细步进频率合成电路及其合成方法 | |
| CN102006060A (zh) | 一种谐波锁相频率源及其锁相方法 | |
| CN108512548A (zh) | 一种宽带锁相频率源设备 | |
| Sun et al. | An integrated harmonic transmitter front-end for 122 GHz FMCW/CW radar sensor | |
| CN201197142Y (zh) | 卫星信标接收机 | |
| Gai et al. | A PLL with ultra low phase noise for millimeter wave applications | |
| Sun et al. | A fully differential 60 GHz receiver front-end with integrated PLL in SiGe: C BiCMOS | |
| CN102062859A (zh) | 一种新型tcas本振源设计方法 | |
| CN113162617B (zh) | 一种低相噪x波段频率源及其调制方法 | |
| US6310522B1 (en) | Multiple-push oscillator | |
| CN211830748U (zh) | 一种c波段高性能频率合成*** | |
| Sönmez et al. | Isolation issues in multifunctional si/SiGe ICs at 24 GHz | |
| CN201284015Y (zh) | 微波着陆地面设备激励器 | |
| CN109245763B (zh) | 一种近载频低相位噪声频率合成器 | |
| CN102780486A (zh) | 半导体电路 | |
| Wu et al. | A 0.6 V 2.2 mW 58-to-73GHz divide-by-4 injection-locked frequency divider |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190820 |
|
| WD01 | Invention patent application deemed withdrawn after publication |