CN108512548A - 一种宽带锁相频率源设备 - Google Patents
一种宽带锁相频率源设备 Download PDFInfo
- Publication number
- CN108512548A CN108512548A CN201810301748.3A CN201810301748A CN108512548A CN 108512548 A CN108512548 A CN 108512548A CN 201810301748 A CN201810301748 A CN 201810301748A CN 108512548 A CN108512548 A CN 108512548A
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- circuit
- phase
- broadband
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 36
- 238000002156 mixing Methods 0.000 claims description 23
- 230000003750 conditioning effect Effects 0.000 claims description 17
- 230000005611 electricity Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 11
- 238000004088 simulation Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种宽带锁相频率源设备，属于频率源技术领域，解决了现有技术中相位噪声高、输出频率低、成本高的问题。本发明公开的宽带锁相频率源设备包括一条正向通路和一条反馈通路。正向通路包括鉴相器、环路滤波器和压控振荡器；反馈通路包括谐波二极管混频电路。在锁相环锁定后，该宽带锁相频率源设备能输出稳定的频率信号，并将射频信号下变频至一个较低的中频信号达到改善频综相位噪声的目的。谐波二极管混频电路采用本振信号的偶次谐波与射频信号混频，在输出频率较高时，本振输入端不需要增加大倍频器件，从而节约了成本。本发明设备不但操作简单、通用性强，而且制作成本低、适用性强。
Description
技术领域
本发明涉及频率源技术领域，尤其涉及一种宽带锁相频率源设备。
背景技术
锁相频率源作为现代电子通信领域的重要组成部分，被广泛用于接收机***、雷达***以及电子测试测量***等多种电子设备中，来为这些设备提供一个稳定的、高质量的频率信号。随着电子技术的不断发展，设备***对频率源的相位噪声指标提出了更高的要求。基于谐波二极管混频的宽带锁相频率源通过降低环路分频比来达到降低输出相位噪声的目的。
对于一般的反馈环路内插混频器的锁相频率源而言，通常都使用倍频器的基波与压控振荡器反馈信号混频，得到满足鉴相器输入要求的频率信号，来达到降低分频比的目的。这就造成当压控振荡器输出频率较高时，同样需要提高倍频器的输出频率，来达到尽可能降低相位噪声的目的。这就需要添加额外的倍频链路、滤波放大链路，提高倍频器的倍频次数，从而造成总体成本、体积与设计难度的增加，而且额外的链路容易引入额外的相位噪声，会影响***性能。综上所述，现有的使用基波混频的方式很难在输出频率较高时，保证非常低的相位噪声。
发明内容
鉴于上述的分析，本发明旨在提供一种谐波二极管混频电路和宽带锁相频率源设备，用以解决现有技术相位噪声高、输出频率低、成本高的问题。
本发明的目的主要是通过以下技术方案实现的：
本发明的一个实施例，提供了一种宽带锁相频率源设备，包括正向通路和反馈通路；所述正向通路上包括鉴相器、环路滤波器和压控振荡器；
所述反馈通路上包括谐波二极管混频电路，所述谐波二极管混频电路包括射频输入端、本振输入端和中频输出端；
压控振荡器输出的反馈信号输入所述射频输入端，与本振输入端输入的本振信号由谐波二极管混频电路混频形成中频信号；所述中频信号由中频输出端输出至所述鉴相器的反馈输入端；
所述谐波二极管混频电路采用本振信号的偶次谐波与射频输入端输入的信号进行混频。
上述方案的有益效果如下：所述宽带锁相频率源设备采用内插混频技术，利用锁相环的差拍信号产生压控振荡器的控制电压，从而在锁相环锁定时，产生稳定的输出信号和反馈信号，该输出信号与反馈信号可以为任意频率的信号。如果输出信号与反馈信号为高频信号，谐波二极管混频电路将该反馈信号下变频至一个频率较低的中频频率，从而将锁相环路内的分频比降低，达到改善相位噪声的目的。与一般的反馈环路内插混频器的锁相频率源相比，本发明在压控振荡器的输出信号和反馈信号频率很高时，由于采用的是本振的偶次谐波与射频信号混频，因此本征信号频率不需要太高，一般远远小于射频信号频率，因此也就不需要在本征输入端添加大倍频的倍频链路或者倍频网络、滤波放大链路等，因此在很大程度上降低了成本。
在上述方案的基础上，本发明还做了如下改进：
进一步，所述宽带锁相频率源设备还包括标频信号发生器、倍频器1 和倍频器2；
所述标频信号发生器，用于产生两路标频信号；
一路所述标频信号通过倍频器1进行倍频，形成参考信号输入到所述鉴相器的参考信号输入端；
另一路所述标频信号通过倍频器2进行倍频，作为本振信号输入到所述谐波二极管混频电路的本振输入端；倍频器1和倍频器2的倍频系数设置为整数或小数；两者相等或不等。
采用上述进一步方案的有益效果是：将数字锁相环与倍频器结合，利用倍频器1产生鉴相器的正向输入信号，利用倍频器2产生谐波二极管混频电路的本振信号。倍频器1与倍频器2的倍频数可以相同，也可以不同，可以为整数，也可以为小数，根据实际电路需求进行调整。倍频器2的倍频数与反馈信号频率有关，具体地，应根据需要的中频频率范围合理设置。倍频器1的倍频数，与中频信号的频率有关，具体地，应实现参考信号与中频信号的频率相等。
进一步，所述谐波二极管混频电路包括两个反向并联的二极管，两个所述二极管为肖特基二极管；所述两个反向并联的二极管的一端分别与本振输入端、射频输入端、中频输出端连接，另一端接地，或者一端与本振输入端、射频输入端连接，另一端与中频输出端连接。
采用上述进一步方案的有益效果是：肖特基二极管相比其他类型的二极管是一种低功耗、超高速、低成本的混频器件，适用于本发明，有利于快速响应。采取上述两种连接方式的效果相似，都是为了实现本振的偶次谐波与射频信号混频。
进一步，所述反馈通路上还包括反馈信号调理电路和中频信号滤波器；
所述反馈信号调理电路，用于对压控振荡器输出的反馈信号进行调理，调理后的信号输入所述谐波二极管混频电路的射频输入端；
所述中频信号滤波器，用于对谐波二极管混频电路输出的中频信号进行滤波，滤波后的信号输入所述鉴相器的反馈输入端。
采用上述进一步方案的有益效果是：反馈信号调理电路的主要作用是对压控振荡器输出的反馈信号进行优化，中频信号滤波器的主要作用是滤除高频信号，得到中频信号。若无反馈信号调理电路，可能导致反馈信号幅度过小，且谐波二极管往输出方向的反向隔离度不够，输出信号的杂散增大。若无中频信号滤波器，则可能无法滤除高频信号，得到中频信号。
进一步，所述宽带锁相频率源设备还包括DAC预置电路，所述DAC 预置电路输出与环路滤波器输出并联，共同为压控振荡器提供调谐电压，并用于预先产生初始频率源。
采用上述进一步方案的有益效果是：通过DAC预置电路为压控振荡器提供预置电压信号，从而使本发明中锁相环电路可以更快地起振，更快地锁定。
进一步，所述正向通路上还包括定向耦合器；
所述定向耦合器包括输入端、输出端和耦合端，所述输入端与压控振荡器输出端相连，所述输出端为宽带锁相频率源设备输出最终信号，所述耦合端输出反馈信号至所述反馈信号调理电路。
采用上述进一步方案的有益效果是：定向耦合器是一种具有方向性的功率分配元件，其可从主传输路径中提取一小部分能量，并将其导向至耦合端口，而不影响输出端口的实际输出信号。在本发明中，定向耦合器用于对输出信号取样以得到反馈信号，而不影响实际输出信号。
进一步，所述谐波二极管混频电路还包括本振匹配电路、射频匹配电路、中频匹配电路；
所述本振匹配电路、射频匹配电路、中频匹配电路分别为单点匹配电路、宽带匹配电路、LC集成元件匹配电路、微带匹配电路中的至少一种。
采用上述进一步方案的有益效果是：本振匹配电路、射频匹配电路、中频匹配电路可以不同，也可以相同。采用匹配电路能够改善谐波二极管混频电路的混频损耗，抑制杂散。此类谐波二极管混频电路只需要输入输出的匹配电路，不存在其他配合二极管正常工作的冗余器件，结构简单。此外，所述谐波二极管混频电路还可以集成到其他需要使用到谐波混频的设计中。
进一步，所述鉴相器包括分频器R、分频器N和鉴相电路，鉴相器内部分别通过分频器R和分频器N对两路输入信号各自进行分频处理，通过鉴相电路根据分频之后的两路信号的相位差值，将之转化成电压信号或电流信号输出。
采用上述进一步方案的有益效果是：本发明设置分频器是为了对参考信号与反馈信号进行调整。采用混频方案是为了降低分频器N分频比，以改善相位噪声，采用谐波二极管混频电路是为了降低倍频器2的实现难度。
进一步，所述分频之后的两路信号的频率相等，参考信号频率f1、本振信号频率flo、射频信号频率frf具有如下关系
式中，n表示谐波二极管混频电路选用射频信号与本振信号的n次谐波进行混频，N表示分频器N的分频比，R表示分频器R的分频比。
采用上述进一步方案的有益效果是：消除分频之后两路信号的频率差异，能够使鉴相器输出信号只保留分频之后两路信号的相位差异，同时也简化了后续电路设计。所述谐波二极管混频电路采用本振的偶次谐波与射频信号混频，并采用分频器进行分频，使输出信号在频率较高时，进一步降低了本振信号频率，采用本振匹配电路时可以采用简单低成本的实现方式。简化了电路设计，提高了设计指标。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书、权利要求书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例1提供的宽带锁相频率源设备原理图；
图2为本发明实施例2提供的宽带锁相频率源设备原理图；
图3为本发明实施例2提供的第一种连接方式下谐波二极管混频电路原理图；
图4为本发明实施例2提供的第二种连接方式下谐波二极管混频电路原理图；
图5为本发明实施例2DAC预置电路示意图；
图6为本发明实施例2鉴相器内部电路示意图；
图7为本发明实施例2提供的第一种连接方式下没有输入输出匹配电路时谐波二极管混频电路一的输出信号仿真结果；
图8为本发明实施例2提供的第一种连接方式下添加输入输出匹配电路后谐波二极管混频电路一的输出信号仿真结果。
图9为本发明实施例2提供的采用本征信号的四次谐波与射频信号混频时，谐波二极管混频电路的输出信号仿真结果；
图10为本发明实施例2提供的采用本征信号的六次谐波与射频信号混频时，谐波二极管混频电路的输出信号仿真结果。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。下面描述的实施方式只是本发明在实施过程中的一个典型案例，并不代表全部案例。基于本发明的，本领域普通技术人员在没有做出创造性劳动前提下所获得的基于本发明的其他案例，都属于本发明的范畴。
实施例1
本发明的一个具体实施例，公开了一种宽带锁相频率源设备，如图1 所示。该宽带锁相频率源设备包括正向通路和反馈通路。正向通路上包括鉴相器、环路滤波器和压控振荡器；反馈通路上包括谐波二极管混频电路。正向通路与反馈通路共同组成了锁相环路。
该锁相环路具有优良的特性，它具有载波跟踪特性，可作提供一系列高频稳定频率信号的频率源，还可进行高精度的相位和频率测量等。理论上，该锁相环路可以产生任意频率且精度较高的电信号。
鉴相器包括参考信号输入端、反馈输入端和输出端。参考信号输入端接受参考信号，反馈输入端接收谐波二极管电路输出的中频信号，输出端为环路滤波器提供一个代表鉴相结果的输入电压或电流信号。
可选地，鉴相器可为电压输出型或者电荷泵输出型鉴相器。
示例性地，将参考信号输入端对应路径标记为路径101(图1中的 101)，反馈输入端对应路径标记为路径102，输出端对应路径标记为路径103。后续实施例采用相同的标记方式，后续不再一一赘述。
环路滤波器包括信号输入端、信号输出端。信号输入端接收鉴相器输出信号，信号输出端为压控振荡器提供调谐电信号。环路滤波器用于对鉴相器输出的电流信号进行积分，得到稳定的电压信号，以实现衰减由参考信号噪声引起的快速变化的相位误差，以及平滑鉴相器泄露的高频分量。该电压信号的大小与参考信号和反馈信号的相位差成正比。
可选地，环路滤波器可为有源环路滤波器或者无源环路滤波器。有源环路滤波器，根据滤波器阶数包括运算放大器和一定数量的电阻、电容、电感等器件。无源环路滤波器，根据滤波器阶数包括电阻、电容、电感等器件。此处不一一赘述。
压控振荡器包括调谐输入端和输出端。调谐输入端接收环路滤波器提供的调谐电压或电流信号，输出端输出信号在节点300处分成两路，其中，一路通过路径301为该宽带锁相频率源设备提供最终所需要的频率信号，另一路为反馈通路提供反馈信号。上述两路信号一般均为高频信号。
可选地，压控振荡器可为介质振荡器、陶瓷振荡器等由电压控制输出信号频率的器件。
谐波二极管混频电路包括射频输入端、本振输入端和中频输出端。射频输入端对应路径201，本振输入端对应路径202。压控振荡器输出的反馈信号输入射频输入端，与本振输入端输入的本振信号由谐波二极管混频电路混频形成中频信号，所述中频信号由中频输出端输出至所述鉴相器的反馈输入端。
优选地，谐波二极管混频电路采用本振信号的偶次谐波与射频信号进行混频，用于降低本振信号频率。具体地，可以采用本振的二次、四次，甚至六次。通过谐波二极管混频电路在一定程度上解决了相位噪声高、输出频率高、成本高的问题。如果压控振荡器的输出频率很高，而采用一般的混频电路，要求本振信号也有很高的频率，需要对本振信号进行大倍频放大，增加大倍频链路或者网络，这将在很大程度上增加成本，而如果不适用混频，又会使压控振荡器的输出相位噪声恶化。
实施时，一开始，该鉴相器接受路径101的参考信号与路径102的反馈信号，参考信号的频率与反馈信号的频率不相等，两个信号的相位差很大，这时的锁相环并不能锁定。该鉴相器不断将鉴相结果输出至环路滤波器，环路滤波器为压控振荡器提供调谐电压。鉴相器不断改变代表鉴相结果的输入电压或电流信号，从而改变压控振荡器的输出频率，最终使得路径101的参考信号与路径102的反馈信号的频率相等，且相位保持一致。这时，锁相环进入锁定状态，鉴相器的输出也不再变化。
在稳定情况下，本实施例在输出路径301上输出一个稳定的频率信号。通过对输出信号进行混频后，为鉴相器提供一个反馈输入信号用来代表最终输出信号；鉴相器也通过路径101在其参考信号输入端接受参考信号。
本实施例参考信号频率f1、本振信号频率flo、反馈信号频率frf具有如下关系
f1＝nflo-frf (1)
式中，n表示谐波二极管混频电路选用射频信号本振信号的n次谐波进行混频，n为偶数。
本实施例将谐波二极管混频电路应用于锁相频率源中，通过谐波二极管混频将高频的反馈信号变频至频率较低的中频信号，从而将锁相环路的分频比降低，达到改善相位噪声的目的。由于采用的是本振的偶次谐波与射频信号混频，本征信号频率不需要太高，也就不需要在本征输入端前添加大倍频的倍频链路、滤波放大链路，因此在一定程度上实现了降低成本。
实施例2
如图2所示，在上述实施例的基础上进行优化，宽带锁相频率源设备还可以包括一个标频信号发生器、两个倍频器(即倍频器1和倍频器2)。标频信号发生器包括两个输出端，分别与倍频器1和倍频器2相连。
可选地，标频信号发生器包括一个恒温晶体振荡器(OCXO)和所需功分、耦合电路。标频信号发生器用于产生两路标频信号。
倍频器1和倍频器2包括倍频元件或倍频电路和相应的滤波放大电路。倍频器1和倍频器2分别接受标频信号发生器输出的标频信号，各自输出一个频率信号。其中，倍频器1输出作为参考信号，输入鉴相器的参考信号输入端；倍频器2输出作为本振信号，输入谐波二极管混频电路的本振输入端。倍频器1的倍频系数和倍频器2的倍频系数无固定关系，可以相等或者不等。倍频器2的倍频次数应根据反馈信号频率进行调整，根据反馈信号频率的改变而改变。倍频器1的倍频次数应根据中频信号频率做出调整。倍频器1和倍频器2的倍频系数既可以是整数也可以是小数。通过对倍频器1和倍频器2的倍频系数做出合理的频率规划，可以改善整个锁相环的杂散性能。并且，由于倍频器1和倍频器2 的倍频系数都可变，所以可以做出非常丰富的频率选择。
优选地，谐波二极管混频电路包括两个反向并联的肖特基二极管(肖特基二极管1和肖特基二极管2)，如图3所示。两个反向并联的肖特基二极管的一端对应节点401，另一端对应节点402。
优选地，为改善谐波混频电路的混频损耗与杂散抑制，提高变频效率，谐波二极管混频电路还可以包括本振匹配电路、射频匹配电路、中频匹配电路。匹配电路根据设计需求，可以设计为单点匹配电路(如L 型或者π型匹配电路)、宽带匹配电路、LC集总元件匹配电路、微带匹配电路中的至少一种。上述匹配电路的输入端分别与相应的输入输出端口连接。
可选地，谐波二极管混频电路连接方式有两种：第一种为节点401 分别与本振输入端、射频输入端、中频输出端连接，节点402接地，电路原理如图3所示；第二种是节点401与本振输入端、射频输入端连接，节点402与中频输出端连接，电路原理如图4所示。两种连接方式的效果相似，都是为了实现射频信号与本征信号的偶次谐波进行混频。
优选地，反馈通路上还可以包括反馈信号调理电路和中频信号滤波器。宽带锁相频率源的反馈信号调理电路可包括低噪声放大器和滤波器，本领域技术人员应当能够理解，可以按照实际设计需求包括多个放大器和多个滤波器，并增加其他器件。反馈信号调理电路用于对反馈信号进行滤波、放大等调理，并将调理后的信号输入谐波二极管混频电路的射频输入端。若无反馈信号调理电路，可能导致射频信号幅度太小，且谐波二极管混频电路往输出方向的反向隔离度不够，带来输出信号的杂散。中频信号滤波器用于对谐波二极管混频电路输出的中频信号进行滤波，滤除高频信号，并将滤波后的中频信号输入鉴相器的反馈输入端。若无中频信号滤波器，可能无法滤除高频信号，得到中频信号。
优选地，正向通路上还可以包括一个DAC预置电路。如图5所示， DAC预置电路包括DAC芯片和直流电压开关。当锁相环路需要从一个频率切换到另一个频率时，DAC芯片首先将输出电压设置为目标频率所对应的压控振荡器压控端的电压值，然后通过开关控制信号闭合直流电压开关，快速将压控振荡器输出频率设置到目标频率附近。待环路稳定后通过开关控制信号打开直流电压开关，这样可以减少DAC噪声信号对环路的干扰。DAC预置电路输出和环路滤波器输出并联，共同为压控振荡器调谐输入端提供调谐电压，并且，还可以预先产生初始频率源。通过DAC预置电路提供初始振荡信号，本发明中锁相环电路可以更快起振，并更快速锁定。
优选地，在宽带锁相频率源设备产生目标频率或者进行频率切换时，将DAC预置电路输出切换到目标频率所需要的调谐电压值。
优选地，正向通路上还可以包括定向耦合器。定向耦合器包括输入端、输出端和耦合端。定向耦合器的输入端与压控振荡器的输出端连接，接收压控振荡器的输出信号。输出端通过路径301为该宽带锁相频率源设备提供最终所需要的稳定的频率信号。耦合端通过路径302输出反馈信号至反馈信号调理电路，用于为锁相环路提供反馈信号。由于定向耦合器是一种具有方向性的功率分配元件，其可从主传输路径中提取一小部分能量，并将其导向至耦合端，而不影响输出端的实际输出信号。
优选地，鉴相器内部包括参考信号输入端与反馈输入端各自串联的分频器R与分频器N，以及鉴相电路，如图6所示。分频器R与分频器 N的分频系数可以进行调整和改变。鉴相器作为一个相位误差检测装置工作，用来比较倍频器1提供的倍频信号与谐波二极管混频电路输出的中频信号的相位。倍频器1的输出信号(参考信号)与谐波二极管混频电路的输出信号(中频信号)在鉴相器内部分别通过分频器R与分频器 N各自进行分频处理，分频处理后得到的两路信号的频率应相等。如果不相等，调整分频器R与分频器N的分频比。根据两个分频之后的信号的相位差值即相位误差，将之转换为电压或电流信号，通过环路滤波器处理后，转换为调谐电压信号，输出至压控振荡器的调谐端。分频器R 与分频器N的分频比均可为1，即可以不分频。
压控振荡器根据调谐电压的变化改变输出频率与相位，最终使两个各自分频之后的信号的相位误差尽可能地接近零。
本实施例采用混频方案是为了降低分频器N的分频比，改善相位噪声。采用谐波二极管混频方案是为了降低倍频器2的实现难度。
本实施例可以采用射频信号与本振信号的偶次谐波进行混频，示例性地，可以与本振信号的二次、四次或者六次谐波进行混频。
如图2所示，鉴相器、环路滤波器、压控振荡器、定向耦合器(路径101至路径301)共同组成了宽带锁相频率源锁相环的正向通路。反馈信号调理电路、谐波二极管混频电路、中频信号滤波器(路径302至路径102)共同组成了宽带锁相频率源锁相环的反馈通路。正向通路与反馈通路共同组成了本实施例的锁相环路。
实施时，该标频信号发生器产生的信号分别输入到倍频器1和倍频器2。该倍频器1的输出作为鉴相器的正向输入。该倍频器2的输出作为谐波二极管混频模块的本振输入。该鉴相器接受倍频器1和谐波二极管混频模块的输出，并将鉴相结果输出至环路滤波器。该环路滤波器输出端与DAC预置电路输出端并联，为压控振荡器提供调谐电压，压控振荡器的输出作为定向耦合器的输入，由定向耦合器在输出路径301上输出最终信号。
本实施例参考信号频率f1、本振信号频率flo、射频信号频率frf具有如下关系
式中，n表示谐波二极管混频电路选用射频信号本振信号的n次谐波进行混频，N表示分频器N的分频比，R表示分频器R的分频比，R和N非固定系数。
本实施例在路径301上输出信号的相位噪声主要由锁相环路分频比决定，即由对从路径102输入的反馈信号进行分频的分频器N的分频比决定。为了降低该分频器的分频比，需要尽可能得降低谐波二极管混频电路的中频信号频率。图3所示电路中，肖特基二极管1的电流-电压方程由式(3)给出，肖特基二极管2的电流-电压方程由式(4)给出
其中，vlo、vrf分别表示本振信号与射频信号的电压幅值；ωlo、ωrf分别表示本振信号与射频信号的频率，Is表示反向电流，α代表一个固定的常系数，t代表时间。
节点401处的电流-电压方程为式(3)与式(4)之和，式(3)与式 (4)经过傅里叶变换展开后相加可以得到式(5)。用Jm、Jn分别表示本振信号与射频信号单独激励下响应电流方程经傅里叶变换后第m项和第n项的系数，则节点401(图4中的节点402)最终的理论输出为
从式(5)可以看出，最终的理论输出将不包含常规混频器的输出信号|ωlo±ωrf|项。m+n是奇数，因此m和n必定是一个奇数、一个偶数，为了降低本振信号频率，本实施例选择m为偶数、n为奇数，即射频信号与本振信号的偶次方进行混频。更有利的是，与常规基波混频的混频器相比，式(5)每一项的系数都乘以2，说明其输出幅值将大于常规基波混频的混频器的输出幅值。同时，式(5)显示输出不存在直流分量，这也减少了直流通路，简化了谐波二极管混频电路。
本实施例输入输出匹配电路都采用了L型LC单点匹配电路。
采用本征信号的二次谐波与射频信号进行混频时，谐波二极管混频电路输出信号的仿真结果如下。
图7给出了实施例2第一种连接方式下不加匹配电路时的谐波二极管混频电路输出信号仿真结果。本振输入信号LO为1.4GHz、10dBm，射频输入信号RF为2.768GHz、0dBm。可以看出，输出基本不存在直流信号，除输入的本振信号之外，幅值最大的信号频率为32MHz＝2flo-frf。其中，flo表示射频信号频率，frf表示射频信号频率。同时可以发现，信号1.368GHz＝frf-flo明显低于32MHz信号幅值，甚至低于1.464GHz＝5flo-2frf信号幅值。证明在理想情况下，只存在m+n＝奇数的频率信号。
图8给出了实施例2第一种连接方式下添加匹配电路后的谐波二极管混频电路输出信号仿真结果，针对本振输入信号LO为1.4GHz、射频输入信号RF为2.768GHz、中频输出信号IF为32MHz，分别在输入输出端做了L型LC单点匹配电路。可以看出，较未添加匹配电路，添加匹配电路后谐波二极管混频电路的变频效率明显提升，且在输出端，本振信号得到有效抑制，更有利于中频信号的滤波与杂散控制。
采用本征信号的其它耦次谐波与射频信号进行混频时，谐波二极管混频电路输出信号的仿真结果如下。
图9给出了采用本征信号的四次谐波与射频信号进行混频时，谐波二极管混频电路输出信号的仿真结果。本振输入信号LO为800MHz，射频输入信号RF为3232MHz，中频输出信号IF为3232-4×800＝32MHz。可以看出在输出端，本振信号得到了有效抑制。
图10给出了采用本征信号的六次谐波与射频信号进行混频时，谐波二极管混频电路输出信号的仿真结果。本振输入信号LO为540MHz，射频输入信号RF为3272MHz，中频输出信号IF为3272-6×540＝32MHz。可以看出在输出端，本振信号也得到了有效抑制。
综上所述，采用本征信号的二次、四次或者六次谐波都能较好地实现谐波二极管电路的混频功能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种宽带锁相频率源设备，其特征在于，包括正向通路和反馈通路；所述正向通路上包括鉴相器、环路滤波器和压控振荡器；
所述反馈通路上包括谐波二极管混频电路，所述谐波二极管混频电路包括射频输入端、本振输入端和中频输出端；
压控振荡器输出的反馈信号输入所述射频输入端，与本振输入端输入的本振信号由谐波二极管混频电路混频形成中频信号；所述中频信号由中频输出端输出至所述鉴相器的反馈输入端；
所述谐波二极管混频电路采用本振信号的偶次谐波与射频输入端输入的信号进行混频。
2.根据权利要求1所述的宽带锁相频率源设备，其特征在于：还包括标频信号发生器、倍频器1和倍频器2；
所述标频信号发生器，用于产生两路标频信号；
一路所述标频信号通过倍频器1进行倍频，形成参考信号输入到所述鉴相器的参考信号输入端；
另一路所述标频信号通过倍频器2进行倍频，作为本振信号输入到所述谐波二极管混频电路的本振输入端；倍频器1和倍频器2的倍频系数设置为整数或小数；两者相等或不等。
3.根据权利要求1或2所述的宽带锁相频率源设备，其特征在于，所述谐波二极管混频电路包括两个反向并联的二极管，两个所述二极管为肖特基二极管；所述两个反向并联的二极管的一端分别与本振输入端、射频输入端、中频输出端连接，另一端接地，或者一端与本振输入端、射频输入端连接，另一端与中频输出端连接。
4.根据权利要求3所述的宽带锁相频率源设备，其特征在于，所述反馈通路上还包括反馈信号调理电路和中频信号滤波器；
所述反馈信号调理电路，用于对压控振荡器输出的反馈信号进行调理，调理后的信号输入所述谐波二极管混频电路的射频输入端；
所述中频信号滤波器，用于对谐波二极管混频电路输出的中频信号进行滤波，滤波后的信号输入所述鉴相器的反馈输入端。
5.根据权利要求3所述的宽带锁相频率源设备，其特征在于：还包括DAC预置电路，所述DAC预置电路输出与环路滤波器输出并联，共同为压控振荡器提供调谐电压，并用于预先产生初始频率源。
6.根据权利要求5所述的一种宽带锁相频率源设备，其特征在于，在所述宽带锁相频率源设备产生目标频率或者进行频率切换时，将所述DAC预置电路输出切换到目标频率所需要的调谐电压值。
7.根据权利要求3-6之一所述的宽带锁相频率源设备，其特征在于：所述正向通路上还包括定向耦合器；
所述定向耦合器包括输入端、输出端和耦合端，所述输入端与压控振荡器输出端相连，所述输出端为宽带锁相频率源设备输出最终信号，所述耦合端输出反馈信号至所述反馈信号调理电路。
8.根据权利要求3-6之一所述的宽带锁相频率源设备，其特征在于：所述谐波二极管混频电路还包括本振匹配电路、射频匹配电路和中频匹配电路；
所述本振匹配电路、射频匹配电路、中频匹配电路分别为单点匹配电路、宽带匹配电路、LC集成元件匹配电路、微带匹配电路中的至少一种。
9.根据权利要求1-2、4-6之一所述的宽带锁相频率源设备，其特征在于，所述鉴相器包括分频器R、分频器N和鉴相电路，鉴相器内部分别通过分频器R和分频器N对两路输入信号各自进行分频处理，通过鉴相电路根据分频之后的两路信号的相位差值，将之转化成电压信号或电流信号输出。
10.根据权利要求9所述的宽带锁相频率源设备，其特征在于根据权利要求3所述的宽带锁相频率源设备，其特征在于，所述分频之后的两路信号的频率相等，参考信号频率f1、本振信号频率flo、射频信号频率frf具有如下关系
式中，n表示谐波二极管混频电路选用射频信号与本振信号的n次谐波进行混频，N表示分频器N的分频比，R表示分频器R的分频比。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810301748.3A CN108512548A (zh) | 2018-04-04 | 2018-04-04 | 一种宽带锁相频率源设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810301748.3A CN108512548A (zh) | 2018-04-04 | 2018-04-04 | 一种宽带锁相频率源设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108512548A true CN108512548A (zh) | 2018-09-07 |
Family
ID=63380947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810301748.3A Pending CN108512548A (zh) | 2018-04-04 | 2018-04-04 | 一种宽带锁相频率源设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108512548A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109787560A (zh) * | 2019-01-29 | 2019-05-21 | 石家庄市凯拓电子技术工程公司 | 一种频标倍增器 |
| CN111355485A (zh) * | 2019-09-29 | 2020-06-30 | 西安空间无线电技术研究所 | 一种延时线相位漂移消除***及方法 |
| CN116470909A (zh) * | 2023-06-14 | 2023-07-21 | 成都世源频控技术股份有限公司 | 一种低相位噪声细步进频率合成电路及其合成方法 |
| CN116760366A (zh) * | 2023-08-24 | 2023-09-15 | 成都世源频控技术股份有限公司 | 一种低噪声分数倍频电路及其实现方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725645A (zh) * | 2005-04-11 | 2006-01-25 | 南京理工大学 | 快速捷变频集成锁相式频率合成器 |
| US20080100387A1 (en) * | 2006-10-25 | 2008-05-01 | Jinghong Chen | Multiple frequency generator for quadrature amplitude modulated communications |
| CN202435384U (zh) * | 2012-01-13 | 2012-09-12 | 成都创新达微波电子有限公司 | 一种基于电压预置技术的快速锁相合成器 |
| CN102769462A (zh) * | 2011-05-06 | 2012-11-07 | 成都天奥电子股份有限公司 | 直接数字频率锁相倍频器电路 |
| CN104135280A (zh) * | 2014-06-26 | 2014-11-05 | 西安空间无线电技术研究所 | 一种谐波发生加混频的频率源电路 |
| CN106199184A (zh) * | 2015-05-07 | 2016-12-07 | 苏州普源精电科技有限公司 | 一种具有快速锁相功能的频谱分析仪 |
| CN107196608A (zh) * | 2017-05-27 | 2017-09-22 | 中国电子科技集团公司第四十研究所 | 一种新型太赫兹频段宽带单片集成次谐波混频器 |
-
2018
- 2018-04-04 CN CN201810301748.3A patent/CN108512548A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725645A (zh) * | 2005-04-11 | 2006-01-25 | 南京理工大学 | 快速捷变频集成锁相式频率合成器 |
| US20080100387A1 (en) * | 2006-10-25 | 2008-05-01 | Jinghong Chen | Multiple frequency generator for quadrature amplitude modulated communications |
| CN102769462A (zh) * | 2011-05-06 | 2012-11-07 | 成都天奥电子股份有限公司 | 直接数字频率锁相倍频器电路 |
| CN202435384U (zh) * | 2012-01-13 | 2012-09-12 | 成都创新达微波电子有限公司 | 一种基于电压预置技术的快速锁相合成器 |
| CN104135280A (zh) * | 2014-06-26 | 2014-11-05 | 西安空间无线电技术研究所 | 一种谐波发生加混频的频率源电路 |
| CN106199184A (zh) * | 2015-05-07 | 2016-12-07 | 苏州普源精电科技有限公司 | 一种具有快速锁相功能的频谱分析仪 |
| CN107196608A (zh) * | 2017-05-27 | 2017-09-22 | 中国电子科技集团公司第四十研究所 | 一种新型太赫兹频段宽带单片集成次谐波混频器 |
Non-Patent Citations (2)
| Title |
|---|
| 张帆: "毫米波谐波混频器研究", 《中国优秀硕士学位论文全文数据库 信息科学辑》 * |
| 谭炽州: "60GHz毫米波锁相源", 《中国优秀硕士学位论文全文数据库 信息科学辑》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109787560A (zh) * | 2019-01-29 | 2019-05-21 | 石家庄市凯拓电子技术工程公司 | 一种频标倍增器 |
| CN111355485A (zh) * | 2019-09-29 | 2020-06-30 | 西安空间无线电技术研究所 | 一种延时线相位漂移消除***及方法 |
| CN111355485B (zh) * | 2019-09-29 | 2023-03-28 | 西安空间无线电技术研究所 | 一种延时线相位漂移消除***及方法 |
| CN116470909A (zh) * | 2023-06-14 | 2023-07-21 | 成都世源频控技术股份有限公司 | 一种低相位噪声细步进频率合成电路及其合成方法 |
| CN116760366A (zh) * | 2023-08-24 | 2023-09-15 | 成都世源频控技术股份有限公司 | 一种低噪声分数倍频电路及其实现方法 |
| CN116760366B (zh) * | 2023-08-24 | 2023-11-07 | 成都世源频控技术股份有限公司 | 一种低噪声分数倍频电路及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108512548A (zh) | 一种宽带锁相频率源设备 | |
| KR101738979B1 (ko) | 저잡음블록 다운 전환 칩 회로 및 칩, 저잡음블록 다운 전환 회로 및 방법 | |
| US7545229B2 (en) | Tunable frequency, low phase noise and low thermal drift oscillator | |
| US5886595A (en) | Odd order MESFET frequency multiplier | |
| CN102594342A (zh) | 一种压控振荡器 | |
| CN106533437B (zh) | 一种宽带细步进频率源电路 | |
| CN114978156B (zh) | 一种细步进频率实现方法 | |
| Rubiola et al. | Phase noise in the regenerative frequency dividers | |
| Suárez et al. | Simulation-assisted design and analysis of varactor-based frequency multipliers and dividers | |
| CN108933597A (zh) | 一种宽带低相噪细步进频率合成器及频率合成方法 | |
| CN116470909A (zh) | 一种低相位噪声细步进频率合成电路及其合成方法 | |
| Shin et al. | Wide locking-range frequency multiplier by 1.5 employing quadrature injection-locked frequency tripler with embedded notch filtering | |
| Liu et al. | A 59-to-276-GHz CMOS signal generator using varactor-less VCO and dual-mode ILFD | |
| CN113794473B (zh) | 一种通用化的频率合成器及合成方法 | |
| CN117459061B (zh) | 一种信号合成器 | |
| CN117081583B (zh) | 一种提高相位噪声的频率源 | |
| CN116488584B (zh) | 一种高频谱纯度倍频晶体振荡器电路 | |
| EP3796551A1 (en) | Electronic circuit for tripling frequency, in particular for radiofrequency applications in the millimeter wave range | |
| CN105356878A (zh) | 一种改进的三环宽带频率综合器的实现方法和装置 | |
| CN105577182A (zh) | W波段低相噪锁相源及其使用方法 | |
| CN115940938A (zh) | 一种低相位噪声快速宽带扫频频率源 | |
| CN112671399B (zh) | 一种超宽带低相噪的频率综合器 | |
| CN105634482A (zh) | 一种星用基于srd倍频锁相频率源 | |
| CN113162617A (zh) | 一种低相噪x波段频率源及其调制方法 | |
| CN207339815U (zh) | 超低相位噪声频率合成器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |