CN110011665B - 电路装置、振动器件、电子设备以及移动体 - Google Patents

电路装置、振动器件、电子设备以及移动体 Download PDF

Info

Publication number
CN110011665B
CN110011665B CN201811597153.3A CN201811597153A CN110011665B CN 110011665 B CN110011665 B CN 110011665B CN 201811597153 A CN201811597153 A CN 201811597153A CN 110011665 B CN110011665 B CN 110011665B
Authority
CN
China
Prior art keywords
circuit
quantization error
conversion
capacitor array
electrode side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811597153.3A
Other languages
English (en)
Other versions
CN110011665A (zh
Inventor
田中敦嗣
小松史和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN110011665A publication Critical patent/CN110011665A/zh
Application granted granted Critical
Publication of CN110011665B publication Critical patent/CN110011665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/426—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one the quantiser being a successive approximation type analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/472—Shared, i.e. using a single converter for multiple channels
    • H03M3/474—Shared, i.e. using a single converter for multiple channels using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Vibration Prevention Devices (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)

Abstract

提供电路装置、振动器件、电子设备以及移动体，从电路面积和信号传递的观点来看，该电路装置能够对差分结构的混合型A/D转换电路高效地进行布局。电路装置包含：A/D转换电路，其通过使用了电荷再分配型的D/A转换电路的逐次比较来进行A/D转换，该电荷再分配型的D/A转换电路具有正极侧和负极侧电容器阵列电路；以及量化误差保持电路，其保持与A/D转换中的量化误差对应的电荷。量化误差保持电路具有一端与正极侧和负极侧电容器阵列电路的采样节点连接的正极侧和负极侧量化误差保持电路。正极侧和负极侧量化误差保持电路配置在沿着第1方向配置的正极侧和负极侧电容器阵列电路的、与第1方向垂直的第2方向侧。

Description

电路装置、振动器件、电子设备以及移动体
技术领域
本发明涉及电路装置、振动器件、电子设备以及移动体等。
背景技术
一直以来，公知有如下的逐次比较型的A/D转换电路：对输入信号的电压和逐次比较数据的D/A转换电压进行比较，根据其比较结果来更新逐次比较数据，通过例如二进制搜索等方法反复进行该比较和更新，由此，对输入信号进行A/D转换。逐次比较型A/D转换电路为低功耗，另一方面，例如与Δ-Σ型A/D转换电路等相比，难以实现高精度化(例如有效比特数的扩大)。
作为使逐次比较型A/D转换电路高精度化的技术，例如，存在专利文献1所公开的技术。在专利文献1中，在逐次比较型A/D转换电路中采用Δ-Σ型结构来构成混合型A/D转换电路，利用噪声整形效应来减少低频带中的量化噪声，实现了高精度化。
专利文献1：日本特开平11-4166号公报
在现有技术中，没有公开或启示混合型A/D转换电路的布局。例如，专利文献1所公开的A/D转换电路为单端结构，并没有公开或启示该布局。作为使A/D转换电路高精度化(例如高S/N化)的方法，考虑了采用差分结构的方法，但专利文献1是单端结构，并没有公开或启示采用差分结构的情况下的电路结构和布局。
发明内容
本发明是为了解决上述课题的至少一部分而完成的，能够作为以下的方式或形态来实现。
本发明的一个方式涉及电路装置，该电路装置包含：A/D转换电路，其具有电荷再分配型的D/A转换电路，所述A/D转换电路通过使用了所述D/A转换电路的逐次比较来进行输入电压的A/D转换；以及量化误差保持电路，其保持与所述输入电压的所述A/D转换中的量化误差对应的电荷，所述D/A转换电路具有：正极侧电容器阵列电路；以及负极侧电容器阵列电路，所述A/D转换电路具有比较电路，所述比较电路的第1输入节点与作为所述正极侧电容器阵列电路的采样节点的正极侧采样节点连接，所述比较电路的第2输入节点与作为所述负极侧电容器阵列电路的采样节点的负极侧采样节点连接，所述量化误差保持电路具有：正极侧量化误差保持电路，其一端与所述正极侧采样节点连接；以及负极侧量化误差保持电路，其一端与所述负极侧采样节点连接，所述正极侧电容器阵列电路和所述负极侧电容器阵列电路沿着第1方向配置，在将与所述第1方向垂直的方向设为第2方向时，所述正极侧量化误差保持电路配置在所述正极侧电容器阵列电路的所述第2方向侧，所述负极侧量化误差保持电路配置在所述负极侧电容器阵列电路的所述第2方向侧。
根据本发明的一个方式，将正极侧、负极侧电容器阵列电路沿着第1方向配置，通过在其各自的第2方向侧配置正极侧、负极侧量化误差保持电路，能够对作为差分结构的正极侧电路(正极侧电容器阵列电路、正极侧量化误差保持电路)和负极侧电路(负极侧电容器阵列电路、负极侧量化误差保持电路)进行对称配置。并且，通过在正极侧、负极侧电容器阵列电路的第2方向侧配置正极侧、负极侧量化误差保持电路，能够以较短的布线长度将正极侧、负极侧量化误差保持电路的一端与正极侧、负极侧电容器阵列电路的采样节点之间连接起来。这样，在本发明的一个方式中，从电路面积和信号传递的观点来看，能够对差分结构的混合型A/D转换电路高效地进行布局配置。
并且，在本发明的一个方式中，也可以是，所述比较电路配置在所述正极侧电容器阵列电路与所述负极侧电容器阵列电路之间。
如上述那样，正极侧、负极侧电容器阵列电路的采样节点与比较电路的第1、第2输入节点连接。根据本发明的一个方式，通过在正极侧、负极侧电容器阵列电路之间配置比较电路，能够以较短的布线长度布置采样节点。并且，根据本发明的一个方式，由于在正极侧、负极侧电容器阵列电路与比较电路之间布置采样节点，所以能够以较短的布线长度将设置于正极侧、负极侧电容器阵列电路的第2方向侧的正极侧、负极侧量化误差保持电路的一端与采样节点连接。
并且，在本发明的一个方式中，也可以是，所述A/D转换电路包含加法电路，正极侧输入电压和负极侧输入电压作为所述输入电压输入到所述加法电路，所述加法电路向所述正极侧电容器阵列电路输出将所述正极侧输入电压与保持于所述负极侧量化误差保持电路的电荷所对应的电压相加而得的电压，向所述负极侧电容器阵列电路输出将所述负极侧输入电压与保持于所述正极侧量化误差保持电路的电荷所对应的电压相加而得的电压。
根据本发明的一个方式，加法电路的输出电压是从正极侧输入电压与负极侧输入电压之间的差分中减去保持于正极侧量化误差保持电路的电荷所对应的电压与保持于负极侧量化误差保持电路的电荷所对应的电压之间的差分而得的电压。通过对该输出电压进行A/D转换，可实现采用了Δ-Σ型结构的混合型A/D转换电路。即，通过加法电路对正极侧、负极侧输入电压反馈保持于正极侧、负极侧量化误差保持电路的量化误差(电荷)。
并且，在本发明的一个方式中，也可以是，所述加法电路具有运算放大器，所述运算放大器的反相输入节点与所述正极侧量化误差保持电路的另一端连接，所述运算放大器的同相输入节点与所述负极侧量化误差保持电路的另一端连接，所述运算放大器配置在所述正极侧量化误差保持电路与所述负极侧量化误差保持电路之间。
根据本发明的一个方式，通过在正极侧、负极侧量化误差保持电路之间配置运算放大器，能够以较短的布线长度对反相输入节点与正极侧量化误差保持电路的另一端之间、和同相输入节点与负极侧量化误差保持电路的另一端之间进行布线。并且，根据本发明的一个方式，在比较电路的第2方向侧配置运算放大器，隔着该比较电路配置正极侧、负极侧电容器阵列电路，隔着运算放大器配置正极侧、负极侧量化误差保持电路。由此，能够对差分结构的混合型A/D转换电路进行对称配置，从电路面积和信号传递的观点来看，能够进行高效的布局配置。
并且，在本发明的一个方式中，也可以是，电路装置包含选择器，所述选择器被输入第1电压～第n电压(n为2以上的整数)，并且输出所述第1电压～所述第n电压中的任意一个作为所述输入电压，所述正极侧量化误差保持电路具有保持与所述第1电压～所述第n电压对应的电荷的第1正极侧保持电路～第n正极侧保持电路，所述负极侧量化误差保持电路具有保持与所述第1电压～所述第n电压对应的电荷的第1负极侧保持电路～第n负极侧保持电路。
根据本发明的一个方式，第i正极侧保持电路和第i负极侧保持电路能够保持与针对电压VIi的A/D转换的量化误差对应的电荷。
并且，在本发明的一个方式中，也可以是，所述第1正极侧保持电路～所述第n正极侧保持电路沿着所述第2方向配置，所述第1负极侧保持电路～第n负极侧保持电路沿着所述第2方向配置。
当变更对A/D转换电路的输入通道数时，正极侧、负极侧保持电路的个数(n的值)也相应地改变。根据本发明的一个方式，由于第1～第n正极侧保持电路和第1～第n负极侧保持电路沿着第2方向配置，所以随着个数的变更，第2方向上的布局尺寸缩短或者延长，由此能够进行布局变更。这样，根据本发明的一个方式，即使在变更了正极侧、负极侧保持电路的个数的情况下，也能够利用现有的电路设计高效地进行布局变更。
并且，在本发明的一个方式中，也可以是，所述A/D转换电路使用作为与第i电压(i为1以上且n以下的整数)的第k-1次(k为2以上的整数)所述A/D转换中的量化误差对应的电荷而保持于第i正极侧保持电路和第i负极侧保持电路的电荷，进行针对所述第i电压的第k次所述A/D转换，输出对量化误差进行噪声整形后的A/D转换结果数据。
根据本发明的一个方式，通过使用了电荷再分配型的D/A转换电路的逐次比较动作来进行第i电压的A/D转换，由此，在逐次比较动作结束之后，D/A转换电路能够输出与针对第i电压的第k-1次A/D转换中的量化误差对应的电压。第i正极侧保持电路和第i负极侧保持电路根据该电压来保持电荷，从而能够保持与针对第i电压的第k-1次A/D转换中的量化误差对应的电荷。而且，使用该电荷来进行针对第i电压的第k次A/D转换，从而能够进行量化误差的噪声整形。在本发明的一个方式中，通过设置与各通道对应的正极侧、负极侧保持电路，能够支持多通道输入。如上述那样，能够兼顾基于噪声整形效应的A/D转换的高精度化和多通道输入。
并且，在本发明的一个方式中，也可以是，向所述选择器输入来自第1温度传感器～第m温度传感器(m为1以上且n以下的整数)的第1温度检测电压～第m温度检测电压，作为所述第1电压～所述第n电压中的第1电压～第m电压。
作为使用了温度检测数据(温度检测电压的A/D转换结果数据)的处理，可假设振动器件中的各种处理。例如，可考虑TCXO、OCXO等数字方式的振荡器中的振荡频率的温度补偿处理。或者，可考虑对物理量测量装置中的温度依赖误差进行校正的处理(例如陀螺仪传感器中的零点校正)。此时，通过在振荡器、物理量测量装置的多个位置处设置多个温度传感器，有可能能够高精度地估计振子的温度。在本发明的一个方式中，可以构成支持多通道输入的混合型A/D转换电路，因此能够对来自多个温度传感器的多通道输入进行高精度的A/D转换(高精度的温度检测)。
并且，在本发明的一个方式中，也可以是，电路装置包含：数字信号处理电路，其输出基于与作为温度检测电压的所述输入电压对应的所述A/D转换结果数据的频率控制数据；以及振荡信号生成电路，其使用振子来生成与所述频率控制数据对应的振荡频率的振荡信号。
由于温度的变化缓慢，所以温度检测电压的信号频带成为低频率的频带。因此，即使是逐次比较型这样的比较低速的A/D转换电路，也能够以充分高于信号频带的转换速率进行A/D转换。在本发明的一个方式中，通过构成混合型A/D转换电路，可以实现伴随着上述噪声整形效应的A/D转换，能够在温度传感器的信号频带中进行S/N较高的测量。
并且，本发明的其他方式涉及振动器件，该振动器件包含：上述任意一项所述的电路装置；以及振子，其与所述电路装置连接。
并且，本发明的另一方式涉及电子设备，该电子设备包含上述任意一项所述的电路装置。
并且，本发明的另一方式涉及移动体，该移动体包含上述任意一项所述的电路装置。
附图说明
图1是电路装置的第1电路结构例。
图2是电路装置的第1布局结构例。
图3是电路装置的第2布局结构例。
图4是电路装置的第2电路结构例。
图5是对第2电路结构例的电路装置的基本动作进行说明的时序图。
图6是本实施方式的A/D转换结果数据的频率特性的例子。
图7是电路装置的第1详细结构例。
图8是电路装置的第2详细结构例。
图9是电路装置的第2详细结构例。
图10是在加法电路中进行斩波调制的情况下的斩波调制电路和斩波解调电路的结构例。
图11是在不进行斩波调制的情况下输入了0V时的A/D转换结果数据(输出代码)的时间变化的例子。
图12是在本实施方式中输入了0V时的A/D转换结果数据(输出代码)的时间变化的例子。
图13是包含电路装置的振动器件的第1结构例。
图14是包含电路装置的振动器件的第2结构例。
图15是电子设备的结构例。
图16是移动体的例子。
标号说明
2：振动器件；10、11、12：选择器；20：A/D转换电路；21：D/A转换电路；22：比较电路；23：控制电路；30：量化误差保持电路；40：加法电路；100：电路装置；110：振子；121：振荡电路；122：输出电路；123：处理电路；124：存储部；125：D/A转换电路；127：A/D转换器；130：驱动电路；141、142：振动片；143、144：驱动电极；145、146：检测电极；147：接地电极；150：振荡信号生成电路；160：检测电路；190：处理电路；206：汽车(移动体)；207：车体；208：控制装置；209：车轮；500：电子设备；510：通信部；520：处理部；530：操作部；540：显示部；550：存储部；AMP：运算放大器；CAN、CAP：电容器阵列电路；CEN1～CEN8、CEP1～CEP8：电容器(保持用电容器)、CFN、CFP：电容器(反馈用电容器)；CHCD：斩波解调电路；CHCM：斩波调制电路；D1、D2：方向；DOUT：A/D转换结果数据；HN1～HN8、HP1～HP8：保持电路；NSN、NSP：采样节点；QEHP、QEHN：量化误差保持电路；SAD：逐次比较数据；TS1～TS7：温度传感器；VI1～VIn：电压。
具体实施方式
以下，对本发明的优选实施方式进行详细说明。另外，以下说明的本实施方式并非不当地限定权利要求所记载的本发明的内容，本实施方式中说明的全部结构并非都是作为本发明的解决手段所必需的。
1.第1电路结构例
图1是电路装置100的第1电路结构例。电路装置100包含A/D转换电路20和量化误差保持电路30。并且，电路装置100可以包含选择器10。
向选择器10输入电压VI1～VIn(第1～第n电压(n是2以上的整数))，选择器10选择电压VI1～VIn中的任意一个电压，并作为输出电压VSLP、VSLN来输出。电压VI1～VIn分别是由第1电压信号和第2电压信号构成的差分电压信号，选择器10所选择的电压的第1、第2电压信号作为输出电压VSLP、VSLN而被输出。具体而言，选择器10以时分方式依次选择电压VI1～VIn，并将该以时分方式选择出的电压作为输出电压VSLP、VSLN来输出。电压VI1～VIn是A/D转换对象电压，例如是传感器的输出电压信号等。另外，在向A/D转换电路20仅输入1个差分电压信号的情况下，能够省略选择器10。
A/D转换电路20具有电荷再分配型的D/A转换电路21和比较电路22。向A/D转换电路20输入选择器10的输出电压VSLP、VSLN作为输入电压。A/D转换电路20通过使用了D/A转换电路21的逐次比较来进行输入电压(VSLP、VSLN)的A/D转换，输出与输入电压对应的A/D转换结果数据DOUT。
D/A转换电路21通过基于逐次比较数据SAD的、电容器之间的电荷再分配来进行逐次比较数据SAD的D/A转换。D/A转换电路21包含电容器阵列电路CAP(正极侧电容器阵列电路)和电容器阵列电路CAN(负极侧电容器阵列电路)。另外，正极侧(同相侧、正相侧)是与比较电路22的同相输入节点连接的一侧，负极侧(反相侧)是与比较电路22的反相输入节点连接的一侧。在图1的结构例中，电容器阵列电路CAP、量化误差保持电路QEHP是正极侧的电路，电容器阵列电路CAN、量化误差保持电路QEHN是负极侧的电路。
电容器阵列电路CAP通过对逐次比较数据SAD进行D/A转换，将逐次比较数据SAD的D/A转换电压与逐次比较对象电压之间的差分作为电压DAQP来输出。
电容器阵列电路CAN通过对逐次比较数据SAD进行D/A转换，将逐次比较数据SAD的D/A转换电压与逐次比较对象电压之间的差分作为电压DAQN来输出。
比较电路22的第1输入节点(同相输入节点)与电容器阵列电路CAP的采样节点NSP(正极侧采样节点)连接。比较电路22的第2输入节点(反相输入节点)与电容器阵列电路CAN的采样节点NSN(负极侧采样节点)连接。比较电路22根据来自D/A转换电路21的差分电压DAQP、DAQN来进行逐次比较对象电压(加法电路40的输出电压VDFP、VDFN)与逐次比较数据SAD的D/A转换电压之间的比较判定。由于差分电压DAQP、DAQN是差分电压信号，所以比较电路22判定该差分电压信号的正负(DAQP-DAQN的正负)，并将其判定结果作为信号CPQ来输出。
量化误差保持电路30保持与A/D转换电路20的输入电压(VSLP、VSLN)的A/D转换中的量化误差对应的电荷。量化误差是逐次比较对象电压(VDFP、VDFN)与A/D转换结果数据DOUT的D/A转换电压之间的差分，是向D/A转换电路21输入了SAD＝DOUT时的D/A转换电路21的输出电压。具体而言，量化误差保持电路30包含：量化误差保持电路QEHP(正极侧量化误差保持电路)，其一端与采样节点NSP连接；以及量化误差保持电路QEHN(负极侧量化误差保持电路)，其一端与采样节点NSN连接。
量化误差保持电路QEHP利用电容器来保持D/A转换电路21的输出电压(DAQP)，从而保持与量化误差对应的电荷。量化误差保持电路QEHP包含保持电路HP1～HPn(第1～第n正极侧保持电路)，该保持电路HP1～HPn保持与电压VI1～VIn的A/D转换中的量化误差对应的电荷。保持电路HPi(第i正极侧保持电路)保持与选择器10选择了电压VIi(第i电压(i为1以上且n以下的整数))时的A/D转换中的量化误差对应的电荷。
量化误差保持电路QEHN利用电容器来保持D/A转换电路21的输出电压(DAQN)，从而保持与量化误差对应的电荷。量化误差保持电路QEHN包含保持电路HN1～HNn(第1～第n负极侧保持电路)，该保持电路HN1～HNn保持与电压VI1～VIn的A/D转换中的量化误差对应的电荷。保持电路HNi(第i负极侧保持电路)保持与选择器10选择了电压VIi时的A/D转换中的量化误差对应的电荷。
A/D转换电路20使用保持于保持电路HPi、HNi的电荷作为与电压VIi的第k-1次(k为整数)的A/D转换中的量化误差对应的电荷，并进行针对电压VIi的第k次A/D转换。而且，A/D转换电路20输出对量化误差进行噪声整形后的、与电压VIi对应的A/D转换结果数据DOUT。即，在选择器10选择了电压VIi时，保持电路HPi、HNi保持与量化误差对应的电荷，在选择器10接下来选择了电压VIi时，使用保持电路HPi、HNi保持的电荷进行输入电压(VSLP、VSLN)的A/D转换。A/D转换电路20求出A/D转换结果数据DOUT，该A/D转换结果数据DOUT与输入电压(或者将输入电压乘以增益后的电压)和对应于保持电路HPi、HNi保持的电荷的电压之间的差分电压对应。由此，针对量化误差产生一阶的噪声整形效应。
根据以上的实施方式，能够获得对A/D转换中的量化误差进行噪声整形后的、与电压VIi对应的A/D转换结果数据DOUT。即，可以通过差分结构来实现在逐次比较型A/D转换电路中采用Δ-Σ型结构的混合型A/D转换电路。
并且，通过设置保持与电压VI1～VIn的A/D转换中的量化误差对应的电荷的保持电路HP1～HPn、HN1～HNn，能够在混合型A/D转换电路中实现多通道输入。具体而言，电荷再分配型的D/A转换电路21以使逐次比较对象电压与逐次比较数据SAD的D/A转换电压相等的方式进行逐次比较动作，因此，能够在该逐次比较动作结束之后，使D/A转换电路21输出与量化误差对应的电压。能够利用与该量化误差对应的电压来保持与量化误差对应的电荷。通过针对电压VI1～VIn分别进行该保持，能够按照每个通道将与量化误差对应的电荷保持于保持电路HP1～HPn、HN1～HNn。
以下，对A/D转换电路20的更详细的结构和动作进行说明。A/D转换电路20包含控制电路23(逻辑电路)。并且，A/D转换电路20可以包含加法电路40。
加法电路40将从与输入电压(VSLP、VSLN)对应的电压中减去与保持于保持电路HPi、HNi的电荷对应的电压而得的电压(VDFP、VDFN)输出到D/A转换电路21。例如，将输入电压和将保持于保持电路HPi、HNi的电荷所对应的电压设为相反符号的(例如，-成为1倍)电压相加。具体而言，加法电路40将电压VDFP输出到电容器阵列电路CAP，将电压VDFN输出到电容器阵列电路CAN，其中，该电压VDFP是将输入电压VSLP和与保持于保持电路HNi(量化误差保持电路QEHN)的电荷对应的电压相加而得的，该电压VDFN是将输入电压VSLN和与保持于保持电路HPi(量化误差保持电路QEHP)的电荷对应的电压相加而得的。由此，将从输入电压VSLP与输入电压VSLN之间的差分中减去保持于保持电路HPi的电荷所对应的电压与保持于保持电路HNi的电荷所对应的电压之间的差分而得的电压输出到D/A转换电路21。与保持于保持电路HPi、HNi的电荷对应的电压是在电压VIi的前次的A/D转换中逐次比较动作结束之后的D/A转换电路21的输出电压(DAQP、DAQN)。
D/A转换电路21对加法电路40的输出电压VDFP、VDFN进行采样保持，通过电荷再分配对逐次比较数据SAD进行D/A转换。由此，输出从逐次比较数据SAD的D/A转换电压中减去加法电路40的输出电压VDFP、VDFN而得的差分电压DAQP、DAQN。
保持电路HPi、HNi保持与结束针对电压VIi的逐次比较动作之后的差分电压DAQP、DAQN对应的电荷。例如，以公共电压(给定的电压)为基准，利用电容器来保持差分电压DAQP、DAQN，来保持按照公共电压与差分电压DAQP、DAQN之间的电位差充入到电容器中的电荷。
在以上的结构中，通过使得在逐次比较动作结束之后成为SAD＝DOUT，D/A转换电路21的输出电压(DAQP、DAQN)成为基于量化误差的残余电压。保持电路HPi、HNi仅通过保持与该残余电压对应的电荷，便能够保持与量化误差对应的电荷。而且，通过使用该电荷将基于量化误差的残余电压反馈到输入侧，可以实现量化误差的噪声整形。在本实施方式的结构中，基于量化误差的残余电压受到过去的残余电压的影响，因此可实现相当于Δ-Σ动作中的积分的动作，无需设置积分器。因此，只要在支持多通道输入时设置通道数量个量化误差保持电路即可。无需设置通道数量个积分器(放大器)，因此，能够抑制因多通道输入化引起的功耗增大或电路规模增大。
比较电路22判定加法电路40的输出电压VDF与逐次比较数据SAD的D/A转换电压之间的差分电压DAQP、DAQN(差分电压信号)的正负，并将其判定结果作为信号CPQ来输出。
控制电路23根据比较电路22的比较结果(CPQ)来更新逐次比较数据SAD，将该更新后的逐次比较数据SAD输出到D/A转换电路21。具体而言，控制电路23具有存储逐次比较数据SAD的寄存器。控制电路23对寄存器设定比较用的逐次比较数据SAD，将该比较用的逐次比较数据SAD输出到D/A转换电路21，并根据此时的比较电路22的比较结果来决定逐次比较数据SAD。将其作为一次比较动作，通过例如二进制搜索等方法来逐次更新寄存器的逐次比较数据SAD，在该逐次比较动作结束时，决定A/D转换结果数据DOUT。控制电路23将A/D转换结果数据DOUT设定在寄存器中，将SAD＝DOUT输出到D/A转换电路21。
根据以上的结构，可以实现基于逐次比较的输入电压的A/D转换，该逐次比较使用了电荷再分配型的D/A转换电路21。逐次比较的对象为加法电路40的输出电压VDFP、VDFN，该输出电压VDFP、VDFN为由保持电路HPi、HNi对量化误差进行反馈后的电压。由此，通过差分结构实现了采用Δ-Σ型结构的混合型A/D转换电路。
2.布局结构例
图2是电路装置100的第1布局结构例。在图2中，实线的方形表示各电路的配置区域。
配置区域是指配置电路的结构要素的区域。即，是配置有构成电路的电路元件、连接该元件之间的布线、保护条(通过将设置于电路周围的扩散区域与电源等连接来保护电路远离噪声等的构造)等的区域。电路元件例如是晶体管、电阻、电容器等，构成这些元件的多晶硅、扩散层、金属层配置在区域内。
配置是指在对电路装置100(集成电路装置)的基板(半导体芯片)进行俯视观察时形成于该基板的电路的布局配置。
如图2所示，电容器阵列电路CAP和电容器阵列电路CAN沿着方向D1(第1方向)配置。将与方向D1垂直的方向设为D2(第2方向)。此时，量化误差保持电路QEHP配置在电容器阵列电路CAP的方向D2侧(第2方向侧)。量化误差保持电路QEHN配置在电容器阵列电路CAN的方向D2侧。
具体而言，电容器阵列电路CAP的配置区域的沿着方向D1的一边与量化误差保持电路QEHP的配置区域的沿着方向D1的一边对置。即，电容器阵列电路CAP和量化误差保持电路QEHP在方向D2上相邻配置。例如，在电容器阵列电路CAP与量化误差保持电路QEHP之间不配置其他电路元件(布线除外)。电容器阵列电路CAN的配置区域的沿着方向D1的一边与量化误差保持电路QEHN的配置区域的沿着方向D1的一边对置。即，电容器阵列电路CAN和量化误差保持电路QEHN在方向D2上相邻配置。例如，在电容器阵列电路CAN与量化误差保持电路QEHN之间不配置其他电路元件(布线除外)。
另外，方向D1、D2是对电路装置100的基板进行俯视观察时的方向。例如，方向D1是沿着电路装置100的基板的第1边的方向，方向D2是沿着基板的第2边(与第1边垂直的边)的方向。
根据以上实施方式，从电路面积和信号传递的观点来看，能够对差分结构的混合型A/D转换电路高效地进行布局配置。具体而言，将电容器阵列电路CAP、CAN沿着方向D1配置，将量化误差保持电路QEHP、QEHN配置在其各自的方向D2侧，由此，能够对差分结构的正极侧电路(CAP、QEHP)和负极侧电路(CAN、QEHN)进行对称配置。即，能够相对于沿着方向D2的对称轴呈线对称配置。并且，如在图1中说明的那样，量化误差保持电路QEHP、QEHN的一端与电容器阵列电路CAP、CAN的采样节点NSP、NSN连接。通过在电容器阵列电路CAP、CAN的方向D2侧配置量化误差保持电路QEHP、QEHN，能够利用较短的布线长度将量化误差保持电路QEHP、QEHN的一端与电容器阵列电路CAP、CAN的采样节点NSP、NSN之间连接起来。例如，可以沿着方向D2布置采样节点NSP、NSN，将量化误差保持电路QEHP的一端和电容器阵列电路CAP与NSP的布线连接，将量化误差保持电路QEHN的一端和电容器阵列电路CAN与NSN的布线连接。
并且，通过在电容器阵列电路CAP、CAN的电容器与量化误差保持电路QEHP、QEHN的电容器之间进行电荷再分配，由量化误差保持电路QEHP、QEHN来保持电荷。此时，作为一例，能够使电容器阵列电路CAP、CAN的面积(总电容值)与量化误差保持电路QEHP、QEHN的各保持电路的面积(电容值)为相同程度的规模。在该情况下，通过在电容器阵列电路CAP、CAN的方向D2侧配置量化误差保持电路QEHP、QEHN，从电路面积的观点来看，能够进行有效的配置。
并且，在本实施方式中，比较电路22配置在电容器阵列电路CAP与电容器阵列电路CAN之间。
具体而言，电容器阵列电路CAP的配置区域的沿着方向D2的一边与比较电路22的沿着方向D2的一边对置。电容器阵列电路CAN的配置区域的沿着方向D2的一边与比较电路22的沿着方向D2的一边(与所述一边不同的一边)对置。即，比较电路22相邻配置在电容器阵列电路CAP的方向D1侧，电容器阵列电路CAN相邻配置在比较电路22的方向D1侧。例如，在电容器阵列电路CAP、CAN与比较电路22之间不配置其他电路元件(布线除外)。
如图1所说明的那样，电容器阵列电路CAP的采样节点NSP与比较电路22的同相输入节点连接，电容器阵列电路CAN的采样节点NSN与比较电路22的反相输入节点连接。由于电容器阵列电路CAP、CAN通过电荷再分配来进行D/A转换，因此优选经由电容耦合向采样节点NSP、NSN传播的噪声尽可能较小。根据本实施方式，通过在电容器阵列电路CAP、CAN之间配置比较电路22，能够以较短的布线长度布置采样节点NSP、NSN。由此，能够减小相对于采样节点NSP、NSN的寄生电容，并能够减少经由寄生电容的电容耦合的噪声传播。
并且，根据本实施方式，由于在电容器阵列电路CAP、CAN与比较电路22之间布置采样节点NSP、NSN，所以能够以较短的布线长度将设置于电容器阵列电路CAP、CAN的方向D2侧的量化误差保持电路QEHP、QEHN的一端与采样节点NSP、NSN连接。
并且，在本实施方式中，加法电路40包含运算放大器AMP，该运算放大器AMP配置在量化误差保持电路QEHP与量化误差保持电路QEHN之间。
如后面利用图8所述的那样，加法电路40包含运算放大器AMP、电容器CFP、CFN、CIP、CIN、开关SFP、SFN、SDP、SDN、SEP、SEN。其中，运算放大器AMP配置在量化误差保持电路QEHP、QEHN之间。并且，电容器CFP、CIP和开关SFP、SDP、SEP作为正极侧电路FBA配置在量化误差保持电路QEHP的方向D2侧。并且，电容器CFN、CIN和开关SFN、SDN、SEN作为负极侧电路FBB配置在量化误差保持电路QEHN的方向D2侧。
如图8所示，运算放大器AMP的反相输入节点NIN与量化误差保持电路QEHP的另一端连接，运算放大器AMP的同相输入节点NIP与量化误差保持电路QEHN的另一端连接。根据本实施方式，通过在量化误差保持电路QEHP、QEHN之间配置运算放大器AMP，能够以较短的布线长度对反相输入节点NIN与量化误差保持电路QEHP的另一端之间、和同相输入节点NIP与量化误差保持电路QEHN的另一端之间进行布线。
并且，根据本实施方式，在比较电路22的方向D2侧配置运算放大器AMP，隔着该比较电路22配置电容器阵列电路CAP、CAN，隔着运算放大器AMP配置量化误差保持电路QEHP、QEHN。由此，能够对差分结构的混合型A/D转换电路进行对称(上述线对称)配置，从信号传递的观点来看，能够进行高效的布局配置。
另外，还可以在量化误差保持电路QEHP与量化误差保持电路QEHN之间(运算放大器AMP的方向D2侧)配置控制电路23。并且，还可以在加法电路40的正极侧电路FBA与负极侧电路FBB之间、或者在量化误差保持电路QEHP与量化误差保持电路QEHN之间(控制电路23的方向D2侧)配置选择器10。
并且，在本实施方式中，量化误差保持电路QEHP的保持电路HP1～HPn沿着方向D2配置，量化误差保持电路QEHN的保持电路HN1～HNn沿着方向D2配置。
即，在配置于电容器阵列电路CAP的方向D2侧的量化误差保持电路QEHP的配置区域中，保持电路HP1～HPn沿着方向D2排列。例如，保持电路HP1、HP2彼此相邻地排列，同样，保持电路HP2～HPn按顺序相邻地排列。在配置于电容器阵列电路CAN的方向D2侧的量化误差保持电路QEHN的配置区域中，保持电路HN1～HNn沿着方向D2排列。例如，保持电路HN1、HN2彼此相邻地排列，同样，保持电路HN2～HNn按顺序相邻地排列。例如，保持电路HP1～HPn、HN1～HNn的长边是沿着方向D1的边，短边是沿着方向D2的边。
当变更对A/D转换电路的输入通道数时，保持电路HP1～HPn、HN1～HNn的个数(n的值)也相应地改变。根据本实施方式，即使在变更了保持电路HP1～HPn、HN1～HNn的个数的情况下，也能够利用现有的电路设计高效地进行布局变更。即，由于保持电路HP1～HPn、HN1～HNn沿着方向D2配置，所以随着个数的变更，方向D2上的布局尺寸(布局区域的方向D2上的长度)缩短或者延长，能够进行布局变更。
在图3中示出了电路装置100的第2布局结构例。图3是输入通道数为1(n＝1)的情况下的布局结构例。在图3中，电容器阵列电路CAP、CAN、比较电路22、运算放大器AMP的配置与图2相同。另一方面，在电容器阵列电路CAP、CAN的方向D2侧仅配置有保持电路HP1、HN1作为量化误差保持电路QEHP、QEHN。加法电路40的正极侧电路FBA和负极侧电路FBB移动到了与方向D2相反的方向侧，电路装置100整体在方向D2上的尺寸减小。控制电路23例如配置在电容器阵列电路CAP或保持电路HP1的与方向D1相反的方向侧。
这样，在变更了保持电路HP1～HPn、HN1～HNn的个数的情况下，能够在不变更其他电路(电容器阵列电路CAP、CAN、比较电路22、运算放大器AMP等)的配置的情况下，调整方向D2上的布局尺寸。由此，能够利用现有的电路设计高效地进行布局变更。
3.第2电路结构例
使用图4和图5对电路装置100的详细动作进行说明。图4是电路装置100的第2电路结构例。这里示出了电路装置100的基本结构，使用该基本结构对动作进行说明。
如图4所示，电路装置100包含选择器10、A/D转换电路20以及量化误差保持电路30。
选择器10以时分方式依次选择电压VI1～VIn，将该以时分方式选择出的电压作为输出电压VSL来输出。VSL与图1的VSLP、VSLN对应。
加法电路40按照符号互相相反的增益对与保持于量化误差保持电路QEHi的电荷对应的电压和输入电压(VSL)进行放大并相加，将其结果作为输出电压VDF来输出。VDF与图1的VDFP、VDFN对应。
D/A转换电路21将加法电路40的输出电压VDF与逐次比较数据SAD的D/A转换电压之间的差分作为D/A转换结果(差分电压DAQ)来输出。DAQ与图1的DAQP、DAQN对应。
量化误差保持电路30包含量化误差保持电路QEH1～QEHn，该量化误差保持电路QEH1～QEHn保持与电压VI1～VIn的A/D转换中的量化误差对应的电荷。在选择器10选择了电压VIi时的A/D转换中，量化误差保持电路QEHi保持逐次比较动作结束之后的差分电压DAQ(的衰减电压)。QEHi与图1的HPi、HNi对应。
比较电路22根据来自D/A转换电路21的差分电压DAQ，进行加法电路40的输出电压VDF与逐次比较数据SAD的D/A转换电压之间的比较判定。
控制电路23进行如下的逐次比较动作：根据比较电路22的比较结果(CPQ)来逐次更新输出到D/A转换电路21的逐次比较数据SAD。
图5是对图4的电路装置100的基本动作进行说明的时序图。以下，说明n＝2的情况，但不限于n＝2。除了图5的动作以外，还可以包含加法电路40的复位动作、采样动作、量化误差保持电路QEH1、QEH2的复位动作、采样动作等。
在第k-1次的A/D转换中的第1期间内，选择器10选择电压VI1作为电压VSL，加法电路40对该电压VSL＝VI1进行采样保持。设该保持的电压为VI1(k-1)。量化误差保持电路QEH1保持与在第k-2次的A/D转换中逐次比较动作结束之后的D/A转换电路21的输出电压(E1(k-2))对应的电荷。加法电路40根据该电荷，输出VDF＝VI(k-1)-E1(k-2)。另外，这里，设加法电路40对电压VSL的增益为1，但增益不限于1。D/A转换电路21、比较电路22和控制电路23进行逐次比较动作，对加法电路40的输出电压VDF进行A/D转换，并输出A/D转换结果数据DOUT＝D1(k-1)。另外，DOUT的(X)表示忽略(don’t care)。控制电路23输出SAD＝D1(k-1)，D/A转换电路21输出对应于量化误差的电压E1(k-1)，量化误差保持电路QEH1保持对应于该电压E1(k-1)的电荷。
接着，在第k-1次的A/D转换中的第2期间内，选择器10选择电压VI2作为电压VSL，加法电路40对该电压VSL＝VI2进行采样保持。设该保持的电压为VI2(k-1)。通过与上述相同的动作，D/A转换电路21输出对应于量化误差的电压E2(k-1)，量化误差保持电路QEH2保持对应于该电压E2(k-1)的电荷。
接着，在第k次的A/D转换中的第1期间内，选择器10选择电压VI1作为电压VSL，加法电路40对该电压VSL＝VI1进行采样保持。设该保持的电压为VI1(k)。通过与上述相同的动作，D/A转换电路21输出对应于量化误差的电压E1(k)，量化误差保持电路QEH1保持对应于该电压E1(k)的电荷。
接着，在第k次的A/D转换中的第2期间内，选择器10选择电压VI2作为电压VSL，加法电路40对该电压VSL＝VI2进行采样保持。设该保持的电压为VI2(k)。通过与上述相同的动作，D/A转换电路21输出对应于量化误差的电压E2(k)，量化误差保持电路QEH2保持对应于该电压E2(k)的电荷。以下，在第k+1次以后的A/D转换中，也反复相同的动作。
下式(1)示出通过以上的动作实现的传递函数。V(Di)用电压表示电压VIi的A/D转换结果数据DOUT＝Di，具体而言，是Di的D/A转换电压。在下式(1)中，针对作为量化误差的电压Ei产生了1阶的高通滤波(1-z-1)的效应。即，在A/D转换结果数据DOUT＝Di中，针对基于量化误差的噪声产生了1阶的噪声整形效应。
V(Di)＝VIi+(1-z-1)×Ei (1)
图6是本实施方式中的A/D转换结果数据DOUT的频率特性的例子。在图6的例子中，输入规定频率的信号作为输入信号，将该规定频率的信号示作频率特性的峰值。输入信号不限于该规定频率的信号，可以设想包含信号频带BNS的频率成分的信号。在该信号频带BNS比A/D转换的转换速率低时，成为以比信号频带BNS高的转换速率进行了过采样的状态。例如，转换速率为信号频带BNS的上限频率的5倍以上或者10倍以上。如用直线LFN所示，由于可利用噪声整形效应减少低频带的本底噪声(量化噪声)，所以，能够通过利用低通滤波器减少频率比信号频带BNS高的噪声而提高S/N。由此，可实现A/D转换结果数据的高精度化(例如，有效比特数的扩大)。
4.第1详细结构例
图7是电路装置100的第1详细结构例。图7的电路装置100包含选择器10、A/D转换电路20、量化误差保持电路30和加法电路40。此外，电路装置100可以包含基准电压生成电路GVR。另外，以下，说明n＝8的情况，但不限于n＝8。
温度传感器TS1～TS7是用于测量温度测量对象的温度的传感器。作为温度传感器TS1～TS7，例如，可以使用利用了PN结的带隙电压的温度依赖性的温度传感器、或者利用了电阻的电阻值的温度依赖性的热敏电阻等。温度传感器TS1～TS7中的一部分内置于电路装置100，剩余部分设置于电路装置100的外部(例如，包含电路装置100的振荡器件等的内部)。或者，也可以将温度传感器TS1～TS7全部内置于电路装置100，还可以将温度传感器TS1～TS7全部设置于电路装置100的外部。
选择器10包含选择器11(正极侧的选择器、第1选择器)和选择器12(负极侧的选择器、第2选择器)。
向选择器11输入来自温度传感器TS1～TS7的温度检测电压VT1～VT7(第1～第7正极侧电压)。此外，也可以向选择器11输入例如用于测试等的任意电压VXP(第8正极侧电压)。向选择器12输入来自基准电压生成电路GVR的基准电压VRF(第1负极侧电压)。此外，也可以向选择器12输入例如用于测试等的任意电压VXN(第2负极侧电压)。例如，基准电压生成电路GVR为带隙基准电路，基准电压VRF为带隙基准电压(没有温度依赖性的电压)。
选择器11依次选择温度检测电压VT1～VT7和任意电压VXP，并作为时分的输出电压VSLP输出。在选择器11输出温度检测电压VT1～VT7时，选择器12选择基准电压VRF并作为输出电压VSLN输出。此外，在选择器11选择了任意电压VXP时，选择器12选择任意电压VXN并作为输出电压VSLN输出。
在本结构例中，由(VT1、VRF)构成的差分电压信号对应于图1、图4的电压VI1。同样，由(VT2、VRF)、(VT3、VRF)、(VT4、VRF)、(VT5、VRF)、(VT6、VRF)、(VT7、VRF)、(VXP、VXN)构成的差分电压信号对应于图1、图4的电压VI2、VI3、VI4、VI5、VI6、VI7、VI8。
加法电路40对来自选择器10的差分电压信号(VSLP、VSLN)进行差分放大，对来自量化误差保持电路30的正极侧的电荷与负极侧的电荷进行电荷电压转换(差分的QV转换)，输出对这些差分电压信号相加后的差分电压信号(VDFP、VDFN)。
A/D转换电路20是差分输入的A/D转换电路20。即，对由加法电路40的输出电压VDFP、VDFN构成的差分电压信号进行A/D转换，并输出与输出电压VDFP、VDFN的差分对应的A/D转换结果数据DOUT。
量化误差保持电路30保持A/D转换电路20的逐次比较动作结束之后的、D/A转换电路21的输出信号即差分电压信号(DAQP、DAQN)。具体而言，保持对应于构成差分电压信号的电压DAQP的电荷和对应于电压DAQN的电荷。
根据本实施方式，向选择器10输入来自温度传感器TS1～TS7的温度检测电压VT1～VT7作为电压VI1～VI8中的电压VI1～VI7。另外，温度传感器的个数不限于7个。即，向选择器10输入来自第1～第m温度传感器(m是1以上n以下的整数)的第1～第m温度检测电压作为第1～第n电压中的第1～第m电压即可。
由于温度的变化缓慢，因此，温度传感器TS1～TS7输出的温度检测电压VT1～VT7的信号频带为低频的频带(例如100Hz以下)。因此，即使是逐次比较型这样的比较低速的A/D转换电路，也能够以足够高于信号频带的转换速率进行A/D转换。在本实施方式中，通过构成混合型A/D转换电路，可以实现伴随上述的噪声整形效应的过采样状态，能够在温度传感器的信号频带中进行S/N较高的测量。
作为使用温度检测数据(温度检测电压的A/D转换结果数据)的处理，例如可考虑TCXO(Temperature Compensated Crystal Oscillator：温度补偿型晶体振荡器)、OCXO(Oven Controlled Crystal Oscillator：恒温槽型晶体振荡器)等数字方式的振荡器中的温度补偿处理。通过使用设置于振荡器内部(或者，内部和外部)的多个位置处的多个温度传感器，可能能够高精度地估计振子(例如石英振子等)的温度。由于能够高精度地估计振子的温度，因此，温度补偿的精度提高，能够提高振荡频率的稳定度。在本实施方式中，由于能够构成支持多通道输入的混合型A/D转换电路，所以能够针对来自多个温度传感器的多通道输入进行高精度的A/D转换。
5.第2详细结构例
图8、图9是电路装置100的第2详细结构例。另外，划分为图8和图9来示出第2详细结构例，对相同结构要素标注相同标号。以下，说明n＝8的情况，但不限于n＝8。
如图8所示，加法电路40包含电容器CIP(正极侧输入电容器)、电容器CIN(负极侧输入电容器)、电容器CFP(正极侧反馈用电容器)、电容器CFN(负极侧反馈用电容器)、开关SDP、SDN、SEP、SEN、SFP、SFN和全差分型的运算放大器AMP。全差分型的运算放大器是差分输入且差分输出的运算放大器。
开关SDP将电容器CIP的一端与选择器11的输出节点NSLP(选择器10的第1输出节点)以及公共电压VCM的节点中的一方连接。开关SDN将电容器CIN的一端与选择器12的输出节点NSLN(选择器10的第2输出节点)以及公共电压VCM的节点中的一方连接。开关SEP将电容器CIP的另一端与运算放大器AMP的同相输入节点NIP以及公共电压VCM的节点中的一方连接。开关SEN将电容器CIN的另一端与运算放大器AMP的反相输入节点NIN以及公共电压VCM的节点中的一方连接。电容器CFP的一端以及开关SFP的一端与运算放大器AMP的同相输入节点NIP连接，电容器CFP的另一端以及开关SFP的另一端与运算放大器AMP的反相输出节点NDFP连接。电容器CFN的一端以及开关SFN的一端与运算放大器AMP的反相输入节点NIN连接，电容器CFN的另一端以及开关SFN的另一端与运算放大器AMP的同相输出节点NDFN连接。开关SDP、SDN、SEP、SEN、SFP、SFN例如是由晶体管构成的模拟开关。
如图8、图9所示，D/A转换电路21是差分型的D/A转换电路。D/A转换电路21包含电容器阵列电路CAP(正极侧电容器阵列电路)和电容器阵列电路CAN(负极侧电容器阵列电路)。
如图9所示，电容器阵列电路CAP包含电容器CP1～CP6和开关SP1～SP6、SCP1、SCP2。开关SCP1的一端与电容器阵列电路CAP的采样节点NSP连接，另一端与公共电压VCM的节点连接。电容器CPj(j是1以上6以下的整数)的一端与采样节点NSP连接。开关SPj将电容器CPj的另一端与节点NCP2及电压VDD(电源电压、第1电压)的节点、电压VSS(接地电压、第2电压)的节点中的任意一个连接。开关SCP2将节点NCP2与运算放大器AMP的反相输出节点NDFP以及公共电压VCM的节点中的一方连接。电容器CPj的电容值为CP1×2j-1。开关SP1～SP6、SCP1、SCP2例如是由晶体管构成的模拟开关。
电容器阵列电路CAN包含电容器CN1～CN6和开关SN1～SN6、SCN1、SCN2。开关SCN1的一端与电容器阵列电路CAN的采样节点NSN连接，另一端与公共电压VCM的节点连接。电容器CNj的一端与采样节点NSN连接。开关SNj将电容器CNj的另一端与节点NCN2及电压VDD的节点、电压VSS的节点中的任意一个连接。开关SCN2将节点NCN2与运算放大器AMP的同相输出节点NDFN以及公共电压VCM的节点中的一方连接。电容器CNj的电容值是CN1×2j-1。开关SN1～SN6、SCN1、SCN2例如是由晶体管构成的模拟开关。
另外，电容器阵列电路CAP、CAN包含的电容器的个数不限于6个，电容器阵列电路CAP包含第1～第k正极侧电容器(k是2以上的整数)，电容器阵列电路CAN包含第1～第k负极侧电容器即可。此时，j是1以上、k以下的整数。此外，逐次比较数据是k比特的数据SAD[k-1：0]。
如图8、图9所示，量化误差保持电路30包含量化误差保持电路QEHP(正极侧量化误差保持电路)和量化误差保持电路QEHN(负极侧量化误差保持电路)。
如图8所示，量化误差保持电路QEHP包含保持电路HP1～HP8(第1～第n正极侧保持电路)。保持电路HPi(第i正极侧保持电路)包含电容器CEPi(正极侧保持用电容器)、开关SAPi(第1正极侧开关)和开关SBPi(第2正极侧开关)。开关SAPi将电容器CEPi的一端与采样节点NSP以及公共电压VCM的节点中的一方连接，或者设定为浮置状态。开关SBPi将电容器CEPi的另一端与运算放大器AMP的反相输入节点NIN以及公共电压VCM的节点中的一方连接。电容器CEP1～DEP8的电容值相同。开关SAP1～SAP8、SBP1～SBP8例如是由晶体管构成的模拟开关。
量化误差保持电路QEHN包含保持电路HN1～HN8(第1～第n负极侧保持电路)。保持电路HNi(第i负极侧保持电路)包含电容器CENi(负极侧保持用电容器)、开关SANi(第1负极侧开关)和开关SBNi(第2负极侧开关)。开关SANi将电容器CENi的一端与采样节点NSN以及公共电压VCM的节点中的一方连接，或者设定为浮置状态。开关SBNi将电容器CENi的另一端与运算放大器AMP的同相输入节点NIP以及公共电压VCM的节点中的一方连接。电容器CEN1～CEN8的电容值相同。开关SAN1～SAN8、SBN1～SBN8例如是由晶体管构成的模拟开关
另外，图8、图9的保持电路HPi以及保持电路HNi对应于图4的量化误差保持电路QEHi。
比较电路22是差分输入单端输出的比较器。比较电路22的同相输入节点与采样节点NSP连接，反相输入节点与采样节点NSN连接。作为D/A转换电压的电压DAQP、DAQN输出至采样节点NSP、NSN的电压。在DAQP-DAQN>0V时，比较电路22输出高电平的信号CPQ，在DAQP-DAQN<0V时，比较电路22输出低电平的信号CPQ。控制电路23根据信号CPQ更新逐次比较数据SAD[5：0]，并将该逐次比较数据SAD[5：0]输出到开关SP1～SP6、SN1～SN6。此外，控制电路23进行包含在加法电路40、D/A转换电路21、量化误差保持电路30中的开关的控制。
以下，说明图8、图9的电路装置100的动作。以下，说明选择器10选择了电压VIi时的第k次A/D转换中的动作。在各期间内未提及的开关的状态与之前的期间中的状态相同。
在复位期间(初始化期间)内，加法电路40的开关SFP、SFN接通。由此，电容器CFP、CFN的两端连接，对电容器CFP、CFN的电荷进行复位(初始化)。此外，电容器阵列电路CAP、CAN的开关SCP1、SCN1接通，开关SCP2、SCN2选择公共电压VCM的节点，开关SP1～SP6、SN1～SN6选择节点NCP2、NCN2。由此，电容器CP1～CP6、CN1～CN6的两端成为公共电压VCM，对电容器CP1～CP6、CN1～CN6的电荷进行复位。此外，量化误差保持电路QEHP、QEHN的开关SAP1～SAP8、SAN1～SAN8选择浮置状态，开关SBP1～SBP8、SBN1～SBN8选择公共电压VCM的节点。由此，电容器CEPi、CENi保持有与针对电压VIi的第k-1次A/D转换中的量化误差对应的电荷。即，在设第k-1次A/D转换的逐次比较动作结束之后DAQP＝EPi、DAQN＝ENi时，电容器CEPi、CENi以公共电压VCM为基准而保持对应于量化误差的电压EPi、ENi。但是，如下式(2)说明那样，保持电压EPi、ENi衰减后的电压。
在复位期间后的第1加法动作期间内，加法电路40的开关SFP、SFN断开，量化误差保持电路QEHP、QEHN的开关SBPi、SBNi选择运算放大器AMP的输入节点NIN、NIP，开关SAPi、SANi选择公共电压VCM的节点。由此，可利用电容器CEPi、CFN对电容器CEPi保持的电荷进行再分配，利用电容器CENi、CFP对电容器CENi保持的电荷进行再分配。即，由与第k-1次A/D转换中的量化误差对应的电压EPi、ENi(的衰减电压)构成的差分电压信号按照负增益进行差分放大。此外，在第1加法动作期间内，加法电路40的开关SDP、SDN选择选择器10的输出节点NSLP、NSLN，开关SEP、SEN选择公共电压VCM的节点。由此，电容器CIP、CIN对以公共电压VCM为基准的输入电压(VSLP、VSLN)进行采样。
在第1加法动作期间之后的第2加法动作期间内，开关SDP、SDN选择公共电压VCM的节点，开关SEP、SEN选择运算放大器AMP的输入节点NIP、NIN。由此，由输入电压(VSLP、VSLN)构成的差分电压信号按照正增益进行差分放大。通过以上的动作，将由输入电压(VSLP、VSLN)构成的差分电压信号按照正增益进行差分放大后的差分电压信号、和由电压EPi、ENi(的衰减电压)构成的差分电压信号按照负增益进行差分放大后的差分电压信号相加。其相加结果作为由输出电压VDFP、VDFN构成的差分电压信号输出。当第2加法动作期间结束时，加法电路40的开关SDP、SDN选择选择器10的输出节点NSLP、NSLN，开关SEP、SEN选择公共电压VCM的节点。即，电容器CIP、CIN再次对以公共电压VCM为基准的输入电压(VSLP、VSLN)进行采样。
在第2加法动作期间之后的采样期间内，电容器阵列电路CAP、CAN的开关SCP1、SCN1接通，开关SCP2、SCN2选择加法电路40的输出节点NDFP、NDFN。由此，电容器CP1～CP6、CN1～CN6以公共电压VCM为基准而对加法电路40的输出电压VDFP、VDFN进行采样。
在采样期间之后的逐次比较动作期间内，电容器阵列电路CAP、CAN的开关SCP1、SCN1断开，开关SP1～SP6、SN1～SN6根据逐次比较数据SAD[5：0]选择电压VDD或者电压VSS。具体而言，在SAD[j]＝1时，开关SPj选择电压VDD，开关SNj选择电压VSS。在SAD[j]＝0时，开关SPj选择电压VSS，开关SNj选择电压VDD。由此，成为DAQP-DAQN＝V(SAD[5：0])-(VDFP-VDFN)的电压DAQP、DAQN输出到采样节点NSP、NSN。比较电路22判定DAQP-DAQN的正负，并将其结果作为信号CPQ输出。控制电路23根据信号CPQ更新逐次比较数据SAD[5：0]。在确定A/D转换结果数据之前依次反复以上的动作。
在逐次比较动作期间的下一个量化误差保持期间内，控制电路23将A/D转换结果数据作为逐次比较数据SAD[5：0]输出。由此，与针对电压VIi的第k次A/D转换中的量化误差对应的电压EPi、ENi输出到采样节点NSP、NSN。量化误差保持电路QEHP、QEHN的开关SAPi、SANi选择采样节点NSP、NSN，开关SBPi、SBNi选择公共电压VCM的节点。由此，电容器CEPi、CENi保持与针对电压VIi的第k次A/D转换中的量化误差对应的电荷。即，电容器CEPi、CENi以公共电压VCM为基准而保持电压EPi、ENi。但是，如下式(2)说明那样，保持电压EPi、ENi衰减后的电压。
在量化误差保持期间之后，进行针对电压VIi+1的第k次A/D转换。在针对电压VIn的第k次A/D转换结束之后，进行针对电压VI1的第k+1次A/D转换。
在以上的动作中，加法电路40的输出电压为下式(2)。k表示第k次A/D转换动作中的电压。VDF(k)为第2加法动作期间后的VDFP-VDFN。CI为电容器CIP的电容值，电容器CIN的电容值也为CI。CF为电容器CFP的电容值，电容器CFN的电容值也为CF。VSL(k)为第1加法动作期间后的VSLP-VSLN。CE是电容器CEPi的电容值，电容器CENi的电容值也为CE。Ctotal为电容器CP1～CP6的电容值的合计。E(k-1)为第k-1次A/D转换中的EPi-ENi。
Figure BDA0001921585610000231
在上式(2)中，以E(k-1)的增益成为-1的方式设定电容值CE、CF、Ctotal。E(k-1)通过电容器CP1～CP6(Ctotal)与电容器CEPi(CE)之间的电荷再分配、以及电容器CN1～CN6(Ctotal)与电容器CENi(CE)之间的电荷再分配，按照增益Ctotal/(Ctotal+CE)进行衰减。在加法电路40进行加法动作时，乘以增益CE/CF，因此，能够对衰减后的E(k-1)进行放大。由此，能够使E(k-1)的增益成为-1，可以实现具有上式(1)那样的噪声整形特性的传递函数。
根据以上的本实施方式，开关SAPi将电容器CEPi的一端与采样节点NSP连接，开关SBPi将电容器CEPi的另一端与公共电压VCM的节点连接，由此，电容器CEPi能够保持对应于量化误差的电荷。同样，开关SANi将电容器CENi的一端与采样节点NSN连接，开关SBNi将电容器CENi的另一端与公共电压VCM的节点连接，由此，电容器CENi能够保持对应于量化误差的电荷。而且，开关SAPi将电容器CEPi的一端与公共电压VCM的节点连接，开关SBPi将电容器CEPi的另一端与运算放大器AMP的反相输入节点NIN连接，由此，在电容器CEPi、CFN之间对电容器CEPi保持的电荷进行再分配。开关SANi将电容器CENi的一端与公共电压VCM的节点连接，开关SBNi将电容器CENi的另一端与运算放大器AMP的同相输入节点NIP连接，由此，在电容器CENi、CFP之间对电容器CENi保持的电荷进行再分配。由此，能够从A/D转换电路20的输入电压(VSLP、VSLN)减去对应于量化误差的电压。
6.斩波调制
图10是在加法电路40中进行斩波调制的情况下的斩波调制电路和斩波解调电路的结构例。在图10中，加法电路40包含斩波调制电路CHCM和斩波解调电路CHCD。在将图10的结构应用于图8的情况下，图10的节点NIP、NIN、NDFP、NDFN对应于图8的节点NIP、NIN、NDFP、NDFN。
斩波调制电路CHCM对输入到运算放大器AMP的同相输入节点NIP’和反相输入节点NIN’的电压进行斩波调制。即，斩波调制电路CHCM对节点NIP、NIN的电压VIP、VIN进行斩波调制，并将该调制后的电压输出到节点NIP’、NIN’。
斩波调制电路CHCM包含开关SMA1、SMA2、SMB1、SMB2。开关SMA1、SMB1的一端与节点NIP连接，开关SMA2、SMB2的一端与节点NIN连接。开关SMA1、SMB2的另一端与节点NIP’连接，开关SMA2、SMB1的另一端与节点NIN’连接。开关SMA1、SMA2、SMB1、SMB2例如是由晶体管构成的模拟开关。在同相动作中，开关SMA1、SMA2接通，开关SMB1、SMB2断开，向节点NIP’、NIN’输入电压VIP、VIN。在反相动作中，开关SMA1、SMA2断开，开关SMB1、SMB2接通，向节点NIP’、NIN’输入电压VIN、VIP。
斩波解调电路CHCD对从运算放大器AMP的反相输出节点NDFP’和同相输出节点NDFN’输出的电压进行斩波解调。即，斩波解调电路CHCD对节点NDFP’、NDFN’的电压进行斩波解调，并将该解调后的电压VDFP、VDFN输出到节点NDFP、NDFN。
斩波解调电路CHCD包含开关SDA1、SDA2、SDB1、SDB2。开关SDA1、SDB1的一端与节点NDFP’连接，开关SDA2、SDB2的一端与节点NDFN’连接。开关SDA1、SDB2的另一端与节点NFDF连接，开关SDA2、SDB1的另一端与节点NDFN连接。在同相动作中，开关SDA1、SDA2接通，开关SDB1、SDB2断开，将节点NDFP’、NDFN’的电压作为电压VDFP、VDFN向节点NDFP、NDFN输出。开关SDA1、SDA2、SDB1、SDB2例如是由晶体管构成的模拟开关。在反相动作中，开关SDA1、SDA2断开，开关SDB1、SDB2接通，将节点NDFN’、NDFP’的电压作为电压VDFP、VDFN向节点NDFP、NDFN输出。
运算放大器AMP具有偏移(offset)。例如，通过使构成运算放大器AMP的差分对的2个晶体管的尺寸不同，在节点NIP’、NIN’之间产生偏移。
斩波调制电路CHCM和斩波解调电路CHCD交替地反复进行反相动作和同相动作。具体而言，在第k-1次A/D转换中，进行反相动作和同相动作中的一方，在第k次A/D转换中，进行反相动作和同相动作中的另一方。由此，以斩波频率对运算放大器AMP的偏移进行调制。具体而言，在第k-1次A/D转换和第k次A/D转换中，偏移的极性反转。
图11是在不进行斩波调制的情况下输入了0V时的A/D转换结果数据(输出代码)的时间变化的例子。在本实施方式中，由于具有1阶的噪声整形机构，所以，在向A/D转换电路20输入了DC信号时，A/D转换结果数据DOUT可能成为特定的时间变化模式，从而在A/D转换结果数据DOUT中产生无用的频率成分。将该现象称作空闲音(idle tone)。例如，假设TCXO的温度补偿处理中使用了温度检测电压的A/D转换结果数据。此时，当A/D转换结果数据以一定周期发生变化时，在该周期处校正振荡频率，可能使振荡特性下降。
图12是在本实施方式中输入了0V时的A/D转换结果数据(输出代码)的时间变化的例子。在本实施方式中，进行了斩波调制，因此，按照每个A/D转换使偏移的极性反转。因此，由于偏移引起的A/D转换结果数据的变化成为斩波频率的量的高频，能够减少上述的空闲音。例如，能够在TCXO的温度补偿处理中减少由于空闲音而使振荡特性下降的可能性。
7.振动器件
以下，对包含电路装置100的振动器件2的结构例进行说明。图13是包含电路装置100的振动器件2的第1结构例。在图13中，举例说明振动器件2是振荡器的情况。具体而言，对应用于作为温度补偿型振荡器的TCXO的例子进行说明。温度补偿型振荡器也可以是OCXO。
振动器件2(振荡器)包含振子110和电路装置100。此外，振动器件2可以包含温度传感器TS2。例如，通过将振子110、电路装置100和温度传感器TS2收纳在封装中，构成振动器件2。
振子110的一端与端子T1连接，另一端与端子T2连接。振子110(resonator：谐振器)是利用电信号产生机械振动的元件(振动元件)。振子110例如可以通过石英振动片等振动片(压电振动片)来实现。例如，可以通过切角为AT切或SC切等的进行厚度剪切振动的石英振动片等来实现。例如，振子110为内置于不具有恒温槽的温度补偿型振荡器(TCXO)的振子。或者，振子110也可以为内置于具有恒温槽的恒温槽型振荡器(OCXO)的振子等。另外，本实施方式的振子110例如可以通过厚度剪切振动型以外的振动片、由石英以外的材料形成的压电振动片等各种振动片来实现。例如，作为振子110，也可以采用SAW(SurfaceAcoustic Wave：表面声波)谐振器、作为使用硅基板而形成的硅制振子的MEMS(MicroElectro Mechanical Systems：微电子机械***)振子等。
电路装置100包含处理电路123、振荡信号生成电路150、选择器10和A/D转换器127。此外，电路装置100可以包含存储部124(存储器)、温度传感器TS1及输出电路122、端子T1、T2、输出端子TM、传感器输入端子TTS、信号端子TSD、TSC和电源供给用的电源端子TV、TG。电路装置100为集成电路装置(IC、半导体芯片)。端子T1、T2、输出端子TM、传感器输入端子TTS、信号端子TSD、TSC、电源端子TV、TG例如可以被称作集成电路装置的焊盘。
振荡信号生成电路150使用振子110生成与频率控制数据对应的振荡频率的振荡信号。振荡信号生成电路150包含使振子110振荡的振荡电路121。此外，振荡信号生成电路150还可以包含后述的D/A转换电路125。
振荡电路121是具有驱动电路并经由端子T1、T2利用驱动电路对振子110进行驱动而使振子110振荡的电路。作为振荡电路121，例如可以采用皮尔斯型的振荡电路。在该情况下，驱动电路包含双极型晶体管、和连接在双极型晶体管的基极-集电极间的电阻。双极型晶体管的基极为驱动电路的输入节点，集电极为驱动电路的输出节点。针对驱动电路的输出节点、输入节点中的至少一方的连接节点设置有可变电容电路。可变电容电路例如可以通过电容值根据控制电压而发生变化的变容二极管、根据频率控制数据来切换与连接节点连接的电容器的数量的电容器阵列等来实现。
输出电路122对作为来自振荡电路121的输出信号的时钟信号进行缓冲，并将该缓冲后的时钟信号从输出端子TM输出到电路装置100的外部。例如，输出电路122由缓冲电路构成，该缓冲电路对作为来自振荡电路121的输出信号的时钟信号进行缓冲。
温度传感器TS1、TS2将与环境(例如电路装置100、振子110)的温度对应地发生变化的温度依赖电压作为温度检测电压输出。例如，温度传感器TS1、TS2利用具有温度依赖性的电路元件生成温度依赖电压，以不依赖于温度的电压(例如带隙基准电压)为基准输出温度依赖电压。例如，将PN结的正向电压作为温度依赖电压而输出。来自温度传感器TS2的温度检测电压经由传感器输入端子TTS输入到选择器10。
选择器10依次选择来自温度传感器TS1、TS2的温度检测电压，并将该时分的温度检测电压输出到A/D转换器127。另外，振动器件2包含的温度传感器的个数不限于2个，振动器件2也可以包含第1～第m温度传感器(m是1以上、n以下的整数)。此时，可以向选择器10输入第1～第n电压，也可以输入来自第1～第m温度传感器的第1～第m温度检测电压作为该第1～第n电压中的第1～第m电压。选择器10依次选择第1～第n电压，并将该时分的温度检测电压输出到A/D转换器127。
A/D转换器127对选择器10的输出电压进行A/D转换。即，对由选择器10以时分方式输出的来自温度传感器TS1、TS2的温度检测电压进行A/D转换，并将其结果作为时分的温度检测数据输出。A/D转换器127包含图1等中说明的A/D转换电路20和量化误差保持电路30。
处理电路123(数字信号处理电路)进行各种信号处理。例如，处理电路123(温度补偿部)进行根据温度检测数据来补偿振子110的振荡频率的温度特性的温度补偿处理，输出用于控制振荡频率的频率控制数据。具体而言，处理电路123进行温度补偿处理，用于根据与温度对应地发生变化的温度检测数据(温度依赖数据)和温度补偿处理用的系数数据(近似函数的系数的数据)等，消除或者减少由于温度变化引起的振荡频率的变动(在存在温度变化的情况下，也使振荡频率恒定)。温度补偿处理用的系数数据存储到存储部124中。存储部124可通过RAM(SRAM、DRAM)等半导体存储器实现，也可通过非易失性存储器实现。处理电路123可通过以时分方式执行包含温度补偿处理在内的各种信号处理的DSP(DigitalSignal Processor：数字信号处理器)实现。或者，处理电路123可通过门阵列等基于自动配置布线的ASIC电路实现，也可通过处理器(例如CPU、MPU等)和在处理器上工作的程序实现。此外，处理电路123可以进行温度补偿以外的校正处理(例如老化校正)。此外，处理电路123可以进行恒温槽型振荡器(OCXO)中的恒温槽的加热器控制(恒温箱控制)等。
另外，处理电路123具有接口电路，该接口电路使用时钟信号SCL、数据信号SDA与外部器件之间进行串行通信。接口电路例如为I2C、SPI等接口电路。信号端子TSC、TSD为这些时钟信号SCL、数据信号SDA用的端子。
D/A转换电路125对频率控制数据进行D/A转换，将与频率控制数据对应的控制电压输出到振荡电路121。设置于振荡电路121的可变电容电路的电容值根据该控制电压而被可变地控制。该情况下的可变电容电路可通过上述变容二极管等实现。
向电源端子TV供给高电位侧的电源电压VDD，向电源端子TG供给低电位侧的电源电压VSS(例如接地电压)。电路装置100被供给这些电源电压VDD、VSS而动作。
图14是包含电路装置100的振动器件2的第2结构例。在图14中，举例说明振动器件2是用于测量物理量的物理量测量装置(物理量检测装置)的情况。作为被测量的物理量，可以设想角速度、加速度、角加速度、速度、距离或者时间等各种物理量。以下，以检测角速度的陀螺仪传感器(振动陀螺仪传感器)为例进行说明。
图14的振动器件2包含振子110、电路装置100和温度传感器TS2。电路装置100包含驱动电路130、检测电路160、输出电路122、处理电路190、温度传感器TS1、选择器10、A/D转换器127、端子T1、T2、T5、T6、传感器输入端子TTS和输出端子TM。
振子110(传感器元件、物理量传感器)是用于检测物理量的元件，该振子110具有振动片141、142、驱动电极143、144、检测电极145、146和接地电极147。振动片141、142例如是由石英等压电材料的薄板形成的压电型振动片。具体而言，振动片141、142是由Z切石英基板形成的振动片。振动片141、142的压电材料也可以是除石英以外的陶瓷、硅等材料。
经由端子T1向驱动电极143供给来自电路装置100的驱动电路130的驱动信号DS(广义上是输出信号)，由此，驱动用的振动片141进行振动。振动片141例如为振子110的驱动臂。而且，来自驱动电极144的反馈信号DG(广义上是输入信号)经由端子T2输入到驱动电路130。例如，由于振动片141振动而产生的反馈信号DG输入到驱动电路130。
然后，驱动用的振动片141进行振动，由此，检测用的振动片142进行振动，由于该振动而产生的电荷(电流)作为检测信号S1、S2从检测电极145、146经由端子T5、T6输入到检测电路160。这里，接地电极147被设定为接地电位。检测电路160根据这些检测信号S1、S2，检测与检测信号S1、S2对应的物理量信息(角速度等)。这里，主要以振子110为陀螺仪传感器元件的情况为例进行说明，但本实施方式不限于此，也可以是检测加速度等其他物理量的元件。此外，作为振子110，例如，能够使用双T字型构造的振动片，但也可以是音叉型或者H型等的振动片。
驱动电路130可以包含输入来自振子110的反馈信号DG而进行信号放大的放大电路、进行自动增益控制的AGC电路(增益控制电路)、以及向振子110输出驱动信号DS的输出电路等。例如，AGC电路可变地自动调整增益，以使来自振子110的反馈信号DG的振幅恒定。AGC电路可以通过对来自放大电路的信号进行全波整流的全波整流器、进行全波整流器的输出信号的积分处理的积分器等实现。输出电路例如输出矩形波的驱动信号DS。在该情况下，输出电路可通过比较器和缓冲电路等实现。另外，输出电路可以输出正弦波的驱动信号DS。此外，驱动电路130例如根据放大电路的输出信号生成同步信号SYC，并输出到检测电路160。
检测电路160根据来自由驱动电路130驱动的振子110的检测信号S1、S2，检测与检测信号S1、S2对应的物理量信息。检测电路160可以包含放大电路、同步检波电路、调整电路等。经由端子T5、T6向放大电路输入来自振子110的检测信号S1、S2，进行检测信号S1、S2的电荷-电压转换、信号放大。检测信号S1、S2构成差分信号。具体而言，放大电路可以包含：第一Q/V转换电路，其对检测信号S1进行放大；第二Q/V转换电路，其对检测信号S2进行放大；以及差分放大器，其对第1、第二Q/V转换电路的输出信号进行差分放大。同步检波电路进行使用了来自驱动电路130的同步信号SYC的同步检波。例如，进行用于从检测信号S1、S2中提取期望波的同步检波。调整电路进行用于零点校正的偏移调整、用于灵敏度调整的增益校正。此外，检测电路160具有A/D转换电路。A/D转换电路对同步检波后的信号进行A/D转换，并将作为其结果的数字检测数据输出到处理电路190。此外，检测电路160可以包含使无法通过同步检波等完全去除的无用信号衰减的滤波电路。
温度传感器TS1、TS2、选择器10、A/D转换器127的结构以及动作与图13相同，因此，这里省略说明。
处理电路190根据来自检测电路160的检测数据，进行用于偏移调整的校正处理、用于灵敏度调整的校正处理等各种校正处理。例如，处理电路190根据来自A/D转换器127的温度检测数据进行物理量(角速度)的零点校正处理。即，根据温度检测数据求出消除(或者减少)零点温度依赖性的校正值，利用该校正值校正物理量。
输出电路122经由输出端子TM向电路装置100的外部输出来自处理电路190的校正处理后的检测数据DTQ。该情况下的输出电路122例如可通过I2C、SPI等接口电路实现。
8.电子设备、移动体
图15示出包含本实施方式的振动器件2(电路装置100)的电子设备500的结构例。该电子设备500包含：振动器件2，其具有电路装置100和振子110；以及处理部520。还可以包含通信部510、操作部530、显示部540、存储部550、天线ANT。
作为电子设备500，例如可以设想基站或者路由器等网络关联设备、计测距离、时间、流速或者流量等物理量的高精度的计测设备、测量生物体信息的生物体信息测量设备(超声波测量装置、脉搏计、血压测量装置等)、车载设备(自动驾驶用的设备等)等。此外，作为电子设备500，可以设想头部佩戴型显示装置、钟表关联设备等可佩戴设备、机器人、打印装置、投影装置、便携信息终端(智能手机等)、发布内容的内容提供设备、或者数字照相机或摄像机等影像设备等。
通信部510(通信接口)进行经由天线ANT从外部接收数据、或向外部发送数据的处理。处理部520(处理器)进行电子设备500的控制处理、以及经由通信部510收发的数据的各种数字处理等。处理部520的功能例如可通过微型计算机等处理器实现。操作部530(操作接口)用于供用户进行输入操作，可通过操作按钮、触摸面板显示器等实现。显示部540用于显示各种信息，可通过液晶、有机EL等显示器实现。存储部550用于存储数据，其功能可通过RAM、ROM等半导体存储器、HDD(硬盘驱动器)等实现。
图16示出包含本实施方式的振动器件2(电路装置100)的移动体的例子。本实施方式的振动器件2(振荡器、物理量测量装置)能够组装至例如车、飞机、摩托车、自行车、机器人或船舶等各种移动体。移动体例如是具有发动机或马达等驱动机构、方向盘或舵等转向机构以及各种电子设备(车载设备)、且在陆地上、空中或海上移动的设备或装置。图16概要地示出作为移动体的具体例的汽车206。在汽车206中组装有本实施方式的振动器件2。控制装置208根据由该振动器件2生成的时钟信号或所测量出的物理量信息进行各种控制处理。例如，在测量出汽车206周围的物体的距离信息作为物理量信息的情况下，控制装置208使用测量出的距离信息进行用于自动驾驶的各种控制处理。控制装置208能够根据例如车体207的姿势控制悬架的软硬，或者控制各个车轮209的制动。另外，组装有本实施方式的振动器件2的设备不限于这样的控制装置208，能够组装到设于汽车206或机器人等移动体中的各种设备。
此外，虽然如以上那样对本实施方式进行了详细说明，但本领域技术人员应当能够容易地理解可进行实质上未脱离本发明的新事项以及效果的多种变形。因此，这种变形例全部包含在本发明的范围内。此外，在说明书或附图中，对于至少一次地与更广义或同义的不同用语一起记载的用语，在说明书或附图的任何位置处，都可以将其置换为该不同的用语。此外，本实施方式和变形例的所有组合也包含于本发明的范围内。此外，电路装置、振动器件、电子设备、移动体的结构和动作、电路装置的布局结构等也不限于本实施方式中说明的内容，可实施各种变形。

Claims (11)

1.一种电路装置，其特征在于，该电路装置包含：
A/D转换电路，其具有电荷再分配型的D/A转换电路，所述A/D转换电路通过使用了所述D/A转换电路的逐次比较来进行输入电压的A/D转换；以及
量化误差保持电路，其保持与所述输入电压的所述A/D转换中的量化误差对应的电荷，
所述D/A转换电路具有：
正极侧电容器阵列电路；以及
负极侧电容器阵列电路，
所述A/D转换电路具有比较电路，所述比较电路的第1输入节点与作为所述正极侧电容器阵列电路的采样节点的正极侧采样节点连接，所述比较电路的第2输入节点与作为所述负极侧电容器阵列电路的采样节点的负极侧采样节点连接，
所述量化误差保持电路具有：
正极侧量化误差保持电路，其一端与所述正极侧采样节点连接；以及
负极侧量化误差保持电路，其一端与所述负极侧采样节点连接，
所述正极侧电容器阵列电路和所述负极侧电容器阵列电路沿着第1方向配置，
在将与所述第1方向垂直的方向设为第2方向时，
所述正极侧量化误差保持电路配置在所述正极侧电容器阵列电路的所述第2方向侧，
所述负极侧量化误差保持电路配置在所述负极侧电容器阵列电路的所述第2方向侧，
所述A/D转换电路包含加法电路，正极侧输入电压和负极侧输入电压作为所述输入电压输入到所述加法电路，
所述加法电路向所述正极侧电容器阵列电路输出将所述正极侧输入电压与保持于所述负极侧量化误差保持电路的电荷所对应的电压相加而得的电压，向所述负极侧电容器阵列电路输出将所述负极侧输入电压与保持于所述正极侧量化误差保持电路的电荷所对应的电压相加而得的电压。
2.根据权利要求1所述的电路装置，其特征在于，
所述比较电路配置在所述正极侧电容器阵列电路与所述负极侧电容器阵列电路之间。
3.根据权利要求1所述的电路装置，其特征在于，
所述加法电路具有运算放大器，所述运算放大器的反相输入节点与所述正极侧量化误差保持电路的另一端连接，所述运算放大器的同相输入节点与所述负极侧量化误差保持电路的另一端连接，
所述运算放大器配置在所述正极侧量化误差保持电路与所述负极侧量化误差保持电路之间。
4.一种电路装置，其特征在于，该电路装置包含：
A/D转换电路，其具有电荷再分配型的D/A转换电路，所述A/D转换电路通过使用了所述D/A转换电路的逐次比较来进行输入电压的A/D转换；
量化误差保持电路，其保持与所述输入电压的所述A/D转换中的量化误差对应的电荷；以及
选择器，其被输入第1电压～第n电压，并且输出所述第1电压～所述第n电压中的任意一个作为所述输入电压，其中，n为2以上的整数，
所述D/A转换电路具有：
正极侧电容器阵列电路；以及
负极侧电容器阵列电路，
所述A/D转换电路具有比较电路，所述比较电路的第1输入节点与作为所述正极侧电容器阵列电路的采样节点的正极侧采样节点连接，所述比较电路的第2输入节点与作为所述负极侧电容器阵列电路的采样节点的负极侧采样节点连接，
所述量化误差保持电路具有：
正极侧量化误差保持电路，其一端与所述正极侧采样节点连接；以及
负极侧量化误差保持电路，其一端与所述负极侧采样节点连接，
所述正极侧电容器阵列电路和所述负极侧电容器阵列电路沿着第1方向配置，
在将与所述第1方向垂直的方向设为第2方向时，
所述正极侧量化误差保持电路配置在所述正极侧电容器阵列电路的所述第2方向侧，
所述负极侧量化误差保持电路配置在所述负极侧电容器阵列电路的所述第2方向侧，
所述正极侧量化误差保持电路具有保持与所述第1电压～所述第n电压对应的电荷的第1正极侧保持电路～第n正极侧保持电路，
所述负极侧量化误差保持电路具有保持与所述第1电压～所述第n电压对应的电荷的第1负极侧保持电路～第n负极侧保持电路。
5.根据权利要求4所述的电路装置，其特征在于，
所述第1正极侧保持电路～所述第n正极侧保持电路沿着所述第2方向配置，
所述第1负极侧保持电路～所述第n负极侧保持电路沿着所述第2方向配置。
6.根据权利要求4或5所述的电路装置，其特征在于，
所述A/D转换电路使用作为与第i电压的第k-1次所述A/D转换中的量化误差对应的电荷而保持于第i正极侧保持电路和第i负极侧保持电路的电荷，进行针对所述第i电压的第k次所述A/D转换，输出对量化误差进行噪声整形后的A/D转换结果数据，其中，i为1以上且n以下的整数，k为2以上的整数。
7.根据权利要求4所述的电路装置，其特征在于，
向所述选择器输入来自第1温度传感器～第m温度传感器的第1温度检测电压～第m温度检测电压，作为所述第1电压～所述第n电压中的第1电压～第m电压，其中，m为1以上且n以下的整数。
8.一种电路装置，其特征在于，该电路装置包含：
A/D转换电路，其具有电荷再分配型的D/A转换电路，所述A/D转换电路通过使用了所述D/A转换电路的逐次比较来进行输入电压的A/D转换；
量化误差保持电路，其保持与所述输入电压的所述A/D转换中的量化误差对应的电荷；
数字信号处理电路，其输出基于与作为温度检测电压的所述输入电压对应的所述A/D转换结果数据的频率控制数据；以及
振荡信号生成电路，其使用振子来生成与所述频率控制数据对应的振荡频率的振荡信号，
所述D/A转换电路具有：
正极侧电容器阵列电路；以及
负极侧电容器阵列电路，
所述A/D转换电路具有比较电路，所述比较电路的第1输入节点与作为所述正极侧电容器阵列电路的采样节点的正极侧采样节点连接，所述比较电路的第2输入节点与作为所述负极侧电容器阵列电路的采样节点的负极侧采样节点连接，
所述量化误差保持电路具有：
正极侧量化误差保持电路，其一端与所述正极侧采样节点连接；以及
负极侧量化误差保持电路，其一端与所述负极侧采样节点连接，
所述正极侧电容器阵列电路和所述负极侧电容器阵列电路沿着第1方向配置，
在将与所述第1方向垂直的方向设为第2方向时，
所述正极侧量化误差保持电路配置在所述正极侧电容器阵列电路的所述第2方向侧，
所述负极侧量化误差保持电路配置在所述负极侧电容器阵列电路的所述第2方向侧。
9.一种振动器件，其特征在于，该振动器件包含：
权利要求1～8中的任意一项所述的电路装置；以及
振子，其与所述电路装置连接。
10.一种电子设备，其特征在于，该电子设备包含权利要求1～8中的任意一项所述的电路装置。
11.一种移动体，其特征在于，该移动体包含权利要求1～8中的任意一项所述的电路装置。
CN201811597153.3A 2017-12-28 2018-12-26 电路装置、振动器件、电子设备以及移动体 Active CN110011665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-254043 2017-12-28
JP2017254043A JP7077617B2 (ja) 2017-12-28 2017-12-28 回路装置、振動デバイス、電子機器及び移動体

Publications (2)

Publication Number Publication Date
CN110011665A CN110011665A (zh) 2019-07-12
CN110011665B true CN110011665B (zh) 2023-06-02

Family

ID=67060119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811597153.3A Active CN110011665B (zh) 2017-12-28 2018-12-26 电路装置、振动器件、电子设备以及移动体

Country Status (4)

Country Link
US (1) US10680639B2 (zh)
JP (1) JP7077617B2 (zh)
CN (1) CN110011665B (zh)
TW (1) TWI779147B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7200476B2 (ja) * 2017-12-28 2023-01-10 セイコーエプソン株式会社 回路装置、振動デバイス、電子機器及び移動体
EP4207603A4 (en) * 2020-08-28 2024-02-28 Panasonic Intellectual Property Management Co., Ltd. A/D CONVERTER

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036580A (ja) * 2005-07-26 2007-02-08 Denso Corp 巡回型ａ／ｄ変換器
JP2012156678A (ja) * 2011-01-25 2012-08-16 Seiko Epson Corp サンプル・ホールド回路、回路装置、ａ／ｄ変換回路及び電子機器
CN103036564A (zh) * 2011-10-07 2013-04-10 Nxp股份有限公司 用于具有电荷再分配数模转换器的逐次逼近模数转换器的输入不相关自校准方法和装置
JP2015211391A (ja) * 2014-04-28 2015-11-24 旭化成エレクトロニクス株式会社 Ａｄ変換器及びａｄ変換方法
CN105987689A (zh) * 2015-03-16 2016-10-05 精工爱普生株式会社 电路装置、物理量检测装置、电子设备以及移动体
JP2017224692A (ja) * 2016-06-15 2017-12-21 セイコーエプソン株式会社 キャパシター回路、回路装置、物理量検出装置、電子機器及び移動体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04227118A (ja) * 1990-12-29 1992-08-17 Fujitsu Ltd データノイズ除去方法及びデータノイズ除去装置
JPH114166A (ja) 1997-06-12 1999-01-06 Matsushita Electric Ind Co Ltd 逐次比較型ａ／ｄ変換器
US7280064B2 (en) * 2005-09-08 2007-10-09 Realtek Semiconductor Corp. Pipeline ADC with minimum overhead digital error correction
JP5526672B2 (ja) * 2009-09-16 2014-06-18 富士通株式会社 Ａｄ変換器
US8223044B2 (en) * 2010-04-22 2012-07-17 Texas Instruments Incorporated INL correction circuitry and method for SAR ADC
US8344930B2 (en) * 2011-05-04 2013-01-01 Himax Technologies Limited Successive approximation register analog-to-digital converter
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
JP5915791B2 (ja) * 2015-02-19 2016-05-11 セイコーエプソン株式会社 Ｄ／ａ変換回路、ａ／ｄ変換回路及び電子機器
JP6650227B2 (ja) * 2015-06-30 2020-02-19 ルネサスエレクトロニクス株式会社 Ａｄ変換器、ａｄ変換方法
JP6638340B2 (ja) * 2015-11-12 2020-01-29 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
US20180219558A1 (en) * 2017-01-30 2018-08-02 Board Of Regents, The University Of Texas System Hybrid second-order noise coupling technique for continuous-time delta-sigma modulators

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036580A (ja) * 2005-07-26 2007-02-08 Denso Corp 巡回型ａ／ｄ変換器
JP2012156678A (ja) * 2011-01-25 2012-08-16 Seiko Epson Corp サンプル・ホールド回路、回路装置、ａ／ｄ変換回路及び電子機器
CN103036564A (zh) * 2011-10-07 2013-04-10 Nxp股份有限公司 用于具有电荷再分配数模转换器的逐次逼近模数转换器的输入不相关自校准方法和装置
JP2015211391A (ja) * 2014-04-28 2015-11-24 旭化成エレクトロニクス株式会社 Ａｄ変換器及びａｄ変換方法
CN105987689A (zh) * 2015-03-16 2016-10-05 精工爱普生株式会社 电路装置、物理量检测装置、电子设备以及移动体
JP2017224692A (ja) * 2016-06-15 2017-12-21 セイコーエプソン株式会社 キャパシター回路、回路装置、物理量検出装置、電子機器及び移動体

Also Published As

Publication number Publication date
CN110011665A (zh) 2019-07-12
TWI779147B (zh) 2022-10-01
JP7077617B2 (ja) 2022-05-31
TW201931778A (zh) 2019-08-01
US10680639B2 (en) 2020-06-09
US20190207621A1 (en) 2019-07-04
JP2019121850A (ja) 2019-07-22

Similar Documents

Publication Publication Date Title
CN110011668B (zh) 电路装置、振动器件、电子设备和移动体
US9003883B2 (en) Angular velocity sensor and synchronous detection circuit used therein
US9658065B2 (en) Physical quantity detection circuit, physical quantity detection device, electronic apparatus and moving object
JP6641712B2 (ja) 回路装置、電子機器及び移動体
US10008333B2 (en) Capacitor circuit, circuit device, physical quantity detecting device, electronic apparatus, and moving object
CN110011665B (zh) 电路装置、振动器件、电子设备以及移动体
JP5104936B2 (ja) 加速度および角速度検出装置
CN103715987A (zh) 振荡电路、半导体集成电路装置、振动器件、电子设备
CN109579810B (zh) 物理量测量装置、电子设备和移动体
CN107592114B (zh) 电路装置、物理量检测装置、电子设备和移动体
CN111490788B (zh) 物理量检测电路及其工作方法、物理量传感器、电子设备
CN107017885B (zh) 电路装置、振荡器、电子设备和移动体
JP2012149904A (ja) 温度検出回路及びセンサー装置
US11209272B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
JP2019020204A (ja) 回路装置、発振器、物理量測定装置、電子機器及び移動体
CN107017882B (zh) 电路装置、振荡器、电子设备和移动体
US20100281988A1 (en) Vibrating sensor having two channels activated in sequence
US11855653B2 (en) Physical quantity detection circuit, physical quantity sensor, and method of operation of physical quantity detection circuit
CN107017887B (zh) 电路装置、振荡器、电子设备和移动体
JP6870291B2 (ja) 発振回路、回路装置、発振器、電子機器及び移動体
JP6206113B2 (ja) 振動子駆動回路
JPH07218270A (ja) 車両運動検出装置およびその検出感度調整方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant