CN105084293A - 一种圆片级芯片尺寸封装的微电子机械***及其制造方法 - Google Patents
一种圆片级芯片尺寸封装的微电子机械***及其制造方法 Download PDFInfo
- Publication number
- CN105084293A CN105084293A CN201510306892.2A CN201510306892A CN105084293A CN 105084293 A CN105084293 A CN 105084293A CN 201510306892 A CN201510306892 A CN 201510306892A CN 105084293 A CN105084293 A CN 105084293A
- Authority
- CN
- China
- Prior art keywords
- horizontal plane
- pad
- cover plate
- silicon
- plate disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Micromachines (AREA)
Abstract
本发明公开了一种圆片级芯片尺寸封装的微电子机械***(MEMS)及其制造方法。该器件包括一个基片,该基片有一个含有集成电路的工作面。该基片上有两个焊盘,其中一个是闭合环形焊盘。该器件还包括一个盖板圆片,该盖板有两个焊盘,其中一个是闭合环形焊盘。两个闭合环形焊盘之间形成气密键合。该器件在基片和盖板之间形成一个空腔,该空腔内可以填充加压气体。在一个基片焊盘和一个盖板焊盘之间通过第二键合形成导电连接。盖板圆片上有导电连线。该器件还包括导电连线与盖板圆片之间的绝缘层。本发明还描述了生产该封装的MEMS器件的方法。
Description
技术领域
本发明涉及圆片级芯片尺寸封装(WLCSP)的集成电路元件。尤其涉及一种与集成电路相集成的WLCSP的微电子机械***(MEMS)。
背景技术
圆片级芯片尺寸封装(Wafer-levelchipscalepackaging简称WLCSP)广泛应用于集成电路、互补式金属氧化物半导体(complementarymetal–oxide–semiconductor,简称CMOS)图像传感器,以及微电子机械***(MEMS)。由于WLCSP不需要引线框和引线键合,从而降低封装成本,所以得到广泛应用。实施WLCSP的一个技术要求是能够在圆片基片相对的两个表面上的电触点之间建立电连接。至今,有两种技术可以实现WLCSP:基于体的采用硅通孔(throughsiliconvias,简称TSV)的技术,以及基于表面的技术(Shellcase,美国专利授权号6972480)。
基于体的WLCSP:TSV可以使得导线穿过圆片。通常的TSV工艺包括先在圆片上刻蚀出沟槽,然后沉积绝缘层以覆盖沟槽的底部和侧壁,之后在沟槽里沉积导电材料譬如原位掺杂多晶硅或铜。然而,TSV需要高成本的深硅刻蚀。刻蚀成本与刻蚀深度成正比。随着沟槽深度增加,空隙开始形成且导电材料很难填满这些空隙,从而引发器件可靠性问题。沟槽越深,空隙越容易形成。通常TSV可以达到250μm的深度。然而一些MEMS需要更深的TSV,所以需要一种可以在更厚的圆片两个相对表面之间建立电连接的WLCSP技术。
基于表面的WLCSP:以色列Shellcase公司开发出一种WLCSP技术使得导线通过倾斜的基片侧壁连接封装层(通常是硅基片)的两个表面。如附图1A-1B所示,Shellcase的封装技术里,集成电路基板22包含有工作面24,上方覆盖有芯片尺寸封装层42,在其上方有绝缘层18。导线12直接沉积在绝缘层18上,连接封装层42的水平表面26上的焊盘28,通过封装层42的倾斜侧壁25,然后连接至工作面24的焊盘16。因为导线12直接形成在封装层表面,所以这种技术称为基于表面的WLCSP。Shellcase的这种封装技术可以在比较厚的基片侧壁上形成导线连接,但是也存在可靠性问题,例如导线层12,绝缘层18和封装层42的分层。
图2A-2J展示了具体的Shellcase工艺。圆片40上有用划片槽分割好的晶片22(见附图2A),每个晶片的工作面24上有多个焊盘16,之后通过粘合层32与封装层42结合。在划片槽的位置通过光刻封装层42和粘合层32,暴露出焊盘16。然后沉积绝缘层18,形成开口56暴露出焊盘16。之上导电层58覆盖绝缘层18并延伸至开口56与焊盘连接,通过光刻形成需要的图案(见附图2G)。随后覆盖一层保护层30并在预定位置形成开口60,在开口60处制备焊料凸点28与导线焊盘12相连。最终,封装好的芯片沿64被分开。由于导线12需要通过整个沟槽的倾斜侧壁,圆片40上的工作面积24要远大于封装层上表面42的面积,从而显著增加了单个晶元的成本。为了减小工作面的面积,导线12的长度需要减小。所以需要一种小尺寸的WLCSP技术。
发明内容
以下的综述只是本发明的典型代表,本发明并不局限于此。通过以下实施例,上述的问题得到解决。很明显,在不离开本发明的范围和精神的基础上,可以对现有技术和工艺修改。在本发明的所属技术领域中,只要掌握通常知识,就可以在本发明的技术要旨范围内,进行多种多样的变更。本发明的保护范围并不以所述实施方式为限,但凡根据本发明揭示内容所作的等效修饰或变化,皆应纳入权利要求书中记载的保护范围内。
本发明提供一种封装的MEMS器件包括:1)硅基片形成第一水平面;2)所述第一水平面上有一个包含有集成电路的工作面;3)所述第一水平面上至少有两个焊盘,其中一个是闭合环状焊盘;4)至少有一个硅盖板圆片有第二水平面,并在所述第二水平面上至少有两个焊盘,其中一个闭合环状焊盘;所述硅盖板圆片有第三倾斜平面与第二水平面成夹角;所述硅盖板圆片有第四水平面;5)至少在所述第一水平面的闭合环状焊盘和所述第二水平面的闭合环状焊盘之间形成一个闭合气密键合,例如通过共晶键合或是金属扩散键合;6)在所述硅基片和所述硅盖板之间形成至少一个空腔,空腔中填充加压气体;7)所述第一平面的至少一个焊盘和所述第二平面的至少一个焊盘键合形成导电连接,键合方式例如共晶键合或是金属扩散键合;8)在所述硅盖板上形成至少一个导电连线,其中一部分在第四水平面,第二部分在第三倾斜平面,以及第三部分连接另一个导电触点;9)在所述硅盖板与所述导电连线之间有绝缘层。
至少基片上的两个焊盘以及至少一个芯片尺寸封装层可以采用铝、铜、金、硅、钛、锡、铟或者锗。空腔中气体的压力可以为1至10bar,也可以为1至5bar或者1至3bar。填充气体可以是六氟化硫(SF6)、二氧化碳(CO2)、氙气(Xe)、2,3,3,3-四氟丙烯(HFO-1234yf)或丙烷(C3H8)。绝缘层可以是环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物或丙烯酸酯。
在一个实施例中,第三倾斜平面形成于至少一个硅盖板外部。在另一个实施例中,第三倾斜平面形成于至少一个硅盖板内部。进一步的,基片凹陷处形成空腔。
本发明又提供一种封装MEMS器件的方法包括:1)提供一个硅基片形成第一水平面;2)所述第一水平面有一个包含有集成电路的工作面;3)所述第一水平面上至少有两个焊盘,其中至少一个是闭合环状焊盘;4)至少一个硅盖板具有第二水平面并至少有两个焊盘,其中至少一个是闭合环状焊盘,此硅盖板同时有第三倾斜平面并与第二水平面形成夹角,并且有第四水平面;5)在所述第一水平面的至少一个闭合环状焊盘和第二水平面的至少一个闭合环状焊盘之间形成至少一个气密键合;6)在所述基片和至少一个硅盖板之间形成至少一个空腔,并在空腔中填充加压气体;7)在所述第一水平面的至少一个焊盘和所述第二水平面的至少一个焊盘之间形成至少一个导电连接;8)所述硅盖板上有至少一个导电连线,其中一部分在第四水平面上,第二部分在第三倾斜平面上,第三部分在至少另一个电触点上形成导电连接;9)所述硅盖板和所述导电连线之间有绝缘层。
本发明又提供一种封装MEMS的方法包括:1)提供一个基片形成第一水平面;2)所述第一水平面上有一个含有集成电路的工作面;3)所述第一水平面上至少有两个焊盘,其中至少一个是闭合环状焊盘;4)至少一个芯片尺寸封装层有第二水平面并至少有两个焊盘,其中至少一个是闭合环状焊盘;此封装层还有第三倾斜平面并与第二水平面形成夹角,并且有第四水平面;5)在所述第一水平面的至少一个闭合环状焊盘和所述第二水平面的至少一个闭合环状焊盘之间形成至少一个气密键合;6)在所述基片和至少一个封装层之间形成至少一个空腔;7)在所述第一水平面的至少一个焊盘和所述第二水平面的至少一个焊盘之间形成至少一个导电连接;8)所述封装层有至少一个TSV,填充有导电材料;9)所述封装层有至少一个导电连线,其中一部分位于第四水平面,一部分位于第三倾斜平面,一部分由TSV组成,还有一部分位于至少另一个电触点之上形成导电连接;10)所述芯片尺寸封装层与所述导电连线之间有绝缘层。
基片和至少一个芯片尺寸封装层可以采用硅。绝缘层可以是环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物或丙烯酸酯。基片上以及至少一个芯片尺寸封装层的至少两个焊盘可以是铝、铜、金、硅、钛、锡、铟或者锗。填充TSV的导电材料可以是原位掺杂多晶硅或者铜。空腔内可以填充气态物质,空腔压力可以为1至10bar,或者1至5bar,或者1至3bar,或者0.1至1bar,或者10-5至0.1bar。填充的气态物质可以为六氟化硫、二氧化碳、氙气、2,3,3,3-四氟丙烯或丙烷。气密键合工艺可以使用常见的圆片键合机,例如SussMicroTecSB81或SB8L,或者EVGROUPEVG520圆片键合机,同时控制键合温度、压力、力度和时间。键合可以是且不局限于金属扩散键合例如铜-铜、金-金或硅-钛,也可以是且不局限于共晶键合例如金-锡、铜-锡、金-硅、金-铟、金-锗或铝-锗。
在一实施例中,第三倾斜平面位于至少一个芯片尺寸封装层的外部。在另一实施例中,第三倾斜平面位于至少一个芯片尺寸封装层的内部。另一实施例中,封装好的MEMS器件包含有一个基片凹陷形成的空腔。
本发明提供另一种封装MEMS器件的方法包含:1)一个基片包含第一水平面;2)所述第一水平面上有一个含有集成电路的工作面;3)所述第一水平面上至少有两个焊盘,其中至少有一个是闭合环状焊盘;4)至少一个芯片尺寸封装层有第二水平面并至少有两个焊盘,其中至少有一个是闭合环状焊盘;此封装层有第三倾斜面并与第二水平面形成夹角;所述封装层有第四水平面;5)在所述第一水平面的至少一个闭合环状焊盘和所述第二水平面的至少一个闭合环状焊盘之间形成至少一个气密键合;6)在所述基片和所述封装层之间形成至少一个空腔;7)在所述第一水平面的至少一个焊盘和所述第二水平面的至少一个焊盘之间形成至少一个导电连接;8)所述封装层有至少一个TSV,填充有导电材料;9)所述封装层有至少一个导电连线,其中一部分位于第四水平面,一部分位于第三倾斜平面,一部分由TSV组成,还有一部分位于至少另一个电触点之上形成导电连接;10)所述芯片尺寸封装层与所述导电连线之间有绝缘层。
附图说明
附图仅是实施例的典型代表,本发明不局限于以下附图。
附图1A-1B,简称附图1,是Shellcase封装技术的简化示意图以及截面图;
附图2A-2J,简称附图2,是Shellcase封装技术的详细截面工艺流程图;
附图3A-3L,简称附图3,是一种利用外表面WLCSP技术封装MEMS的实施例的详细工艺流程;
附图4A-4K,简称附图4,是一种利用内表面WLCSP技术封装MEMS的实施例的详细工艺流程;
附图5A-5O,简称附图5,是一种利用表面-体混合型WLCSP技术封装MEMS的实施例的详细工艺流程;
附图6A-6N,简称附图6,是另是一种利用表面-体混合型WLCSP技术封装MEMS的实施例的详细工艺流程;
附图7A-7O,简称附图7,是一种利用内表面混合型WLCSP技术封装MEMS的实施例的详细工艺流程;
附图8A-8M,简称附图8,是一种利用基于体的WLCSP技术封装MEMS的实施例的详细工艺流程;
附图9A-9M,简称附图9,是一种MEMS的实施例的详细工艺流程;
附图10A-10Q,简称附图10,是一种利用基于体的WLCSP技术在硅的CMOS圆片上封装MEMS的实施例的详细工艺流程;
附图11A-11L,简称附图11,是一种利用基于体的WLCSP技术使用硅盖板封装MEMS的实施例的详细工艺流程;
附图12A-12Q,简称附图12,是一种利用基于体的WLCSP技术使用硅的CMOS圆片封装MEMS的实施例的详细工艺流程;
附图13是第一种方法实施的逻辑流程图以及在计算机可读内存中体现出来的计算机程序执行的结果;
附图14是第二种方法实施的逻辑流程图以及在计算机可读内存中体现出来的计算机程序执行的结果。
具体实施方式
附图中详细展示了几种实施例。为了更好理解本发明,下面的说明阐述了更多的细节。很明显,不需要这些细节的部分或是全部,本领域技术人员也能够实现更多的实施例。进一步的,其中一些细节也可以被类似细节替换。为了避免不必要的晦涩,省去了一些熟知的工艺步骤的详细描述。
实施例一:外表面WLCSP
Shellcase晶元的芯片封装层42通过键合层32与集成电路基片想键合,封装层的表面有多个导电连线(见附图2B)。基于表面的WLCSP里同时利用键合层作为导电焊盘(例如共晶键合或是金属扩散键合)。芯片尺寸封装层和集成电路基片键合在一起。封装层是硅(或者玻璃)盖板圆片,而不是MEMS结构。
Shellcase器件的芯片封装层和集成电路基片之间形成一个空腔,空腔中填充加压的气态物质,例如且不局限于六氟化硫、氙气、2,3,3,3-四氟丙烯或者丙烷。
附图3详细展示了一个利用外表面WLCSP技术的MEMS的实施例。这个实施例揭示了一个MEMS在集成电路圆片和硅盖板圆片(或芯片尺寸封装层)之间利用共晶键合或金属扩散键合形成气密键合,从而形成一个空腔。气密键合可以使用常见圆片键合机,例如SussMicroTecSB81或SB8L,或者EVGROUPEVG520,并控制键合温度、压力、力度和时间。键合可以是且不局限于金属扩散键合例如铜-铜、金-金、硅-钛,也可以是且不局限于共晶键合例如金-锡、铜-锡、金-硅、金-铟、金-锗、或铝-锗。导线通过共晶键合或是金属扩散键合连接集成电路的焊盘与芯片尺寸封装层倾斜面上的导线,并与硅盖板的焊料凸点相连。美国专利授权7442570B2描述了一种使CMOS圆片和MEMS圆片键合的方法,其中CMOS圆片包含有集成电路,MEMS圆片包含有MEMS器件。
芯片尺寸封装的起始材料通常是硅圆片。首先在硅圆片301上沉积衬垫钝化层302,其中302不局限于氧化硅、氮化硅、或是氮氧化硅。之后沉积导电材料并光刻形成金属焊盘303,其中303包含有两部分,303a和303b(见附图3A)。此焊盘用作连接焊盘,同时也用作与集成电路基片形成气密键合。此处的导电材料可以采用且不局限于铝、铜、金、硅、钛、锡、铟或锗。
通过沉积掩模随后采用湿法或干法刻蚀形成硅空腔304。掩模材料可以是且不限于光刻胶、氧化硅或氮化硅。空腔的深度可以从10um至600um,也可以从0.1um至10um。如附图3D所示,硅盖板圆片上的金属焊盘303与集成电路基片上的金属焊盘305对齐,在高温的条件下,在气态物质的气氛中利用共晶键合或者金属扩散键合形成气密键合。气态物质不局限于六氟化硫、氙气、2,3,3,3-四氟丙烯或者丙烷。集成电路圆片上的金属焊盘305可以是且不局限于铝、铜、金、硅、钛、锡、铟或锗。焊盘305包括两部分305a(对应于303a)和305b(对应于303b)。
之后在圆片上表面沉积掩模,光刻形成图案以加工凹槽307。掩模可以是且不局限于图案化的氧化硅或是氮化硅,或是任何其他可以用于光刻的介质例如光刻胶。随后基片被浸在硅的湿法各向异性刻蚀液中(见附图3E)以刻蚀出凹槽并暴露出钝化层302。刻蚀液可以是且不局限于氢氧化钾、乙二胺邻苯二酚(EDP)、联氨、或是四甲基氢氧化铵(TMAH)。刻蚀也可以采用干法刻蚀或是激光刻蚀。
随后在暴露出来的倾斜的硅侧壁上沉积钝化层308(见附图3F)。侧壁的倾斜角度通常为54.7°。钝化层308可以是且不局限于环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物或丙烯酸酯。钝化层的制备方法可以是旋涂、喷涂、淋涂、液相沉积、物理气相沉积、化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、化学气相沉积、快速加热化学气相沉积或常压化学气相沉积。
随后在硅凹槽底部通过光刻形成通孔的图案,然后用湿法刻蚀、干法刻蚀或者激光刻蚀方法刻蚀穿过钝化层形成穿孔309(见附图3G)。在基片表面以及侧壁沉积金属310例如且不局限于铝、铜、钛、钛钨、铬或它们之间的组合,以形成重分布层(RDL)(见附图3H)。
随后生成顶部的钝化层311(见附图3I)。钝化层311可以是且不局限于环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物或丙烯酸酯。最后在基片顶部制备焊球312(见附图3J)并沿硅凹槽307的底部划片(见附图3K)。
附图3L是器件的概念视图以揭示各个部件之间的相对位置。上部金属焊盘303的303a部分和下部金属焊盘305的305a部分形成一个矩形面并通过通孔309与导线310相连。导线310通过期间的侧壁并与凸点(焊球)312相连。
焊球312的下方可以看到空腔304的轮廓。空腔304被闭合环状焊盘303b和305b形成的气密键合所密封。在这个非限制性的实施例中,空腔304以及闭合环状焊盘303b和305b是矩形。在其他的非限制性实施例中,它们可以是别的形状,例如圆形、椭圆形及其它。
实施例二:内表面WLCSP
以下实施例揭示了另一种在MEMS器件中使用的基于表面的WLCSP工艺。附图4详细展示了一种使用内表面WLCSP工艺的MEMS器件。MEMS器件包括集成电路圆片408,并与硅盖板圆片401通过共晶键合或金属扩散键合形成气密键合。导线一边连接集成电路的焊盘,并穿过共晶键合或金属扩散键合区域,通过硅空腔403的倾斜面,与硅盖板圆面正面的焊球413相连。不同于Shellcase封装中连线位于硅盖板外侧,这里导线通过硅盖板401内部的硅空腔403的倾斜表面。
在另一个实施例中,一个集成电路元件包含有集成电路圆片,且导线一边连接集成电路焊盘,通过集成电路圆片内部的硅空腔倾斜表面的导线,连接至集成电路圆片正面的焊球。
芯片尺寸封装的起始材料通常是硅圆片401。采用各向异性刻蚀法刻蚀硅圆片401,刻蚀液可以是且不局限于氢氧化钾、乙二胺邻苯二酚(EDP)、联氨或是四甲基氢氧化铵(TMAH)。刻蚀从圆片背部的氧化层402开始,形成硅空腔403,侧壁与基片形成的角度通常是54.7°。硅空腔的深度可以是10um至600um,或是0.1um至10um。随后沉积一层钝化层404,材料可以是且不限于烟花硅、氮化硅或是氮氧化硅。紧接着,沉积一层导电材料形成导电连接405,材料可以是且不限于原位掺杂多晶硅或铜(见附图4C)。
随后使用光刻在硅空腔403的底部形成通孔的图案,并通过湿法刻蚀、干法刻蚀或激光刻蚀穿过钝化层和氧化层形成通孔406(见附图4D)。然后在圆片上沉积导电材料例如且不限于铝、铜、钛、钛钨、铬或它们的组合,形成金属焊盘407(见附图4E)。如附图4F所示,硅盖板圆片401上的的金属焊盘407与底部集成电路基片408上的金属焊盘409对齐在高温下通过共晶键合或金属扩散键合形成气密结合。可以在形成的空腔403内填充气态物质例如且不限于六氟化硫、氙气、2,3,3,3-四氟丙烯或丙烷。集成电路基片408上的金属焊盘409可以采用且不限于铝、铜、金、硅、钛、锡、铟或锗。
随后,在圆片上沉积金属材料例如且不限于铝、铜、钛、钛钨、铬或它们的组合,通过图案化形成重分布层411(见附图4H)。之后沉积钝化层412并通过图案化形成隙缝(见附图4I)。钝化层材料可以是且不限于环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物或丙烯酸酯。最后,在圆片顶部形成焊球(见附图4J)并划片(见附图4K)。
外部表面-体混合型WLCSP
下面描述一些结合了Shellcase工艺和传统TSV工艺的表面-体混合型WLCSP技术。Shellcase工艺把导线布置在芯片尺寸封装层的外表面,而传统TSV工艺把导线布置在封装层的体内。实施例揭示了一种混合型WLCSP工艺使得导线一部分位于芯片尺寸封装层的倾斜表面,一部分位于封装层的体内。这样的结合可以带来可靠的厚尺寸封装层的导电连接。封装层的厚度可以是1到100um。尤其的,封装层的厚度可以是100至800um。
实施例三:
如下面实施例所示,这种表面-体混合型WLCSP工艺可以用于MEMS封装。附图5具体展示了一个MEMS器件,包含有一个集成电路基片并与有空腔的硅盖板圆片(或是芯片尺寸封装层)通过共晶键合或者金属扩散键合形成气密结合。导线一边连接集成电路焊盘,通过共晶键合或金属扩散键合至TSV的导电材料,然后通过芯片尺寸封装层的倾斜表面与硅盖板圆片顶部的焊球相连。
芯片尺寸封装层的材料通常为硅圆片。首先通过深反应离子刻蚀(RIE)从背部选择性刻蚀圆片501以形成沟槽,并沉积衬垫层502例如且不限于氧化硅、氮化硅或氮氧化硅(见附图5B)。紧接着,沉积导电材料503例如且不限于原位掺杂多晶硅或铜,并填充沟槽(见附图5C)。之后对硅圆片的背部进行化学机械抛光使TSV暴露出来,并去除其它位置的表面导电材料(见附图5D)。
如附图5E所示,沉积导电材料并通过图案化形成金属焊盘504。这层导电材料除了用作焊盘,同时作为气密的环状结合与集成电路基片相结合。导电材料可以是且不限于铝、铜、金、硅、锡、铟或锗。
通过沉积掩模并使用湿法或干法刻蚀可以形成硅空腔505(见附图5F)。空腔505的深度可以是10至600um,也可以是0.1至10um。掩模材料可以是且不限于光刻胶、氧化硅或氮化硅。
如附图5G和5H所示,上方硅盖板圆片501的金属焊盘504与下方集成电路基片的金属焊盘506对齐并在高温下形成气密的共晶键合或金属扩散键合。可以在空腔505内填充加压的气态物质例如且不限于六氟化硫、氙气、2,3,3,3-四氟丙烯或者丙烷。下方集成电路基片上的金属焊盘可以是且不限于铝、铜、金、硅、钛、锡、铟或锗。随后在硅圆片顶部沉积掩模并形成硅凹槽507的形状,掩模材料可以是且不限于图案化的氧化硅、氮化硅或其他可以通过光照图案化的材料例如光刻胶。之后圆片浸入硅各向异性刻蚀液例如且不限于氢氧化钾、乙二胺邻苯二酚(EDP)、联氨或是四甲基氢氧化铵(TMAH),以形成凹槽并曝露出TSV的钝化层。用这种方法刻蚀出的空腔507通常与基片呈54.7°夹角。同样,刻蚀也可以采用干法或激光刻蚀。之后在暴露出的硅侧壁沉积钝化层508(见附图5J)。钝化层材料可以是且不限于环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物或丙烯酸酯。钝化层的制备方法可以是旋涂、喷涂、淋涂、液相沉积、物理气相沉积、化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、化学气相沉积、快速加热化学气相沉积或常压化学气相沉积。
随后在硅凹槽底部通过光刻形成通孔的图案,然后用湿法刻蚀、干法刻蚀或者激光刻蚀方法刻蚀钝化层形成穿孔509(见附图5K)。在基片表面以及侧壁沉积金属510例如且不局限于铝、铜、钛、钛钨、铬或它们之间的组合,以形成重分布层(RDL)(见附图5L)。
随后生成顶部的钝化层511(见附图5M)。钝化层511可以是且不局限于环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物或是丙烯酸酯。最后在基片顶部制备凸点(焊球)512(见附图5N)并沿硅凹槽507的底部划片(见附图5O)。
实施例四:
以下展示另一个采用表面-体混合型WLCSP的MEMS结构。附图6A-6E与附图5A-5E相似。首先用深反应离子刻蚀方法刻蚀硅圆片601并形成钝化层602。之后沉积导电材料603并填充沟槽,经过化学机械抛光曝露出TSV并去除其它区域的表面导电材料。再沉积一层导电材料并经图案化形成金属焊盘604.
之后,在硅圆片一面沉积掩模并图案化形成硅空腔606的形状。掩模材料可以是且不限于光刻胶、氧化硅或氮化硅。在硅圆片另一面也沉积掩模并图案化形成硅凹槽605的形状。掩模材料可以是且不限于光刻胶、氧化硅或氮化硅。之后通过湿法或干法刻蚀去除氧化层衬垫和下面的硅。圆片经氢氧化钾刻蚀液进行各向异性刻蚀形成凹槽605和空腔606(见附图6F)。之后起保护作用的掩模被去除。
如附图6H所示,MEMS圆片通过共晶键合或金属扩散键合与集成电路圆片结合在一起,对应的焊盘在高温下键合。集成电路圆片上的金属层可以是且不限于铝、铜、金、硅、钛、锡、铟或锗。
附图6I-6N展示的剩余的工艺步骤与附图5J-5O相似。通过刻蚀钝化层609使得通孔610暴露出来。之后在基片的顶部和侧壁沉积金属612并图案化形成重分布层。之后再形成钝化层612。最后基片顶部制备焊球613并沿凹槽605底部划片。
实施例五:内部表面-体混合型WLCSP
以下实施例展示一个MEMS器件里的不用的表面-体混合型WLCSP工艺。附图7详细展示了采用内部表面-体混合型WLCSP封装MEMS器件。这个实施例描述了一个MEMS器件包含有集成电路并与硅盖板圆片(或芯片尺寸封装层)通过共晶键合或金属扩散键合气密结合,形成空腔704。导线一边连接集成电路上的焊盘,并通过共晶键合或金属扩散键合,并连接孔祥内部倾斜面上的导线,然后通过TSV与硅盖板圆片顶部的焊球相连。与实施例一和二中导线位于硅盖板圆片外部不同,这里与实施例三类似,导线通过空腔704的内部倾斜面。
芯片尺寸封装层的材料通常为硅圆片701。首先通过深反应离子刻蚀(RIE)从背部选择性刻蚀圆片701以形成沟槽(见附图7A),并沉积衬垫层702例如且不限于氧化硅、氮化硅或氮氧化硅(见附图7B)。紧接着,沉积导电材料703例如且不限于原位掺杂多晶硅或铜,并填充沟槽(见附图7C)。之后对硅圆片的背部进行化学机械抛光使TSV暴露出来(见附图7D),并去除另一面的表面导电材料(见附图7E)。再沉积掩模来形成空腔704的形状。掩模材料可以是且不限于光刻胶、氧化硅或氮化硅。
之后圆片浸入硅各向异性刻蚀液例如且不限于氢氧化钾、乙二胺邻苯二酚(EDP)、联氨或是四甲基氢氧化铵(TMAH),以形成凹槽并曝露出TSV的钝化层。用这种方法刻蚀出的空腔704通常与基片呈54.7°夹角。同样,刻蚀也可以采用干法或激光刻蚀。之后在暴露出的硅侧壁沉积钝化层705(见附图7G)。钝化层材料可以是且不限于环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物或丙烯酸酯。钝化层705的制备方法可以是旋涂、喷涂、淋涂、液相沉积、物理气相沉积、化学气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、化学气相沉积、快速加热化学气相沉积或常压化学气相沉积。硅空腔的深地可以是10到600um,也可以是0.1到10um。
随后在硅凹槽704底部用光刻形成通孔706的图案,再通过湿法,干法或激光刻蚀形成通孔706(见附图7H)。随后在顶部沉积金属焊盘707,焊盘材料可以是且不限于铝、铜、钛、钛钨、铬或它们的组合(见附图7I)。如图7K所示,硅盖板圆片701上的金属焊盘707与下方集成电路基片上的金属焊盘709对齐在高温下通过共晶键合或金属扩散键合形成气密结合。可以在空腔704内填充加压的气态物质例如且不限于六氟化硫、氙气、2,3,3,3-四氟丙烯或丙烷。集成电路基片上的金属焊盘709可以采用且不限于铝、铜、金、硅、钛、锡、铟或锗。之后在圆片顶部沉积金属材料例如且不限于铝、铜、钛、钛钨、铬或它们的组合并图案化以形成重分布层710(见附图7L)。之后在上方沉积钝化层711并图案化形成隙缝712(见附图7M)。钝化层711可以是且不局限于环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物或丙烯酸酯。最后,圆片顶部形成焊球712(见附图7N)并划片(见附图7O)。
实施例六:外部/内部同侧表面-体混合型WLSCP
这个实施例揭示了一个MEMS器件包含有一个集成电路基片并与一个包含有空腔的硅盖板圆片(或芯片尺寸封装层)通过共晶键合或金属扩散键合形成气密结合。导线一边连接集成电路焊盘,通过共晶键合或金属扩散键合,连接TSV的导电材料,并与硅盖板顶部的焊球相连。不同于之前的实施例,这里在圆片的同一侧进行形成倾斜面的湿法刻蚀以及形成TSV的深反应离子刻蚀。
起始材料为芯片尺寸封装层(通常为硅圆片)。从北面开始选择性刻蚀硅圆片801(见附图8A)以形成硅空腔802.硅空腔802的深度可以为10至600um,也可以是0.1至10um。在圆片上再沉积另一层掩模并图案化,随后进行深反应离子刻蚀以形成凹槽803(见附图8B)。与前面实施例不同的是这两步刻蚀都是在圆片的同一侧进行。之后沉积钝化层,钝化层材料可以是且不限于氧化硅、氮化硅或氮氧化硅(见附图8C)。紧接着沉积导电材料并填充凹槽803以及覆盖表面(见附图8D)。
如附图8E所示,沉积导电材料并图案化形成金属焊盘806。焊盘806被用作导电连接,同时也用作与集成电路基片结合形成气密键合。导电材料可以是且不限于铝、铜、金、硅、钛、锡、铟或锗。附图8F展示了上方硅盖板圆片的金属焊盘806与下方集成电路基片的金属焊盘808对齐,并在高温下通过共晶键合或金属扩散键合形成气密键合(见附图8G)。可以在空腔802内填充加压的气态物质例如且不限于六氟化硫、氙气、2,3,3,3-四氟丙烯或丙烷。集成电路基片807的金属焊盘808可以是且不限于铝、铜、金、硅、钛、锡、铟或锗。下一步,对硅圆片的上面进行化学机械抛光以暴露出TSV(见附图8H)并随后沉积钝化层809.
随后先图案化并使用光刻工艺形成通孔810的形状,然后使用湿法刻蚀,干法刻蚀或激光刻蚀去除钝化层809来形成通孔810(见附图8I)。之后在圆片顶部沉积金属层811并光刻形成重分布层(见附图8J),金属层811可以是且不限于铝、铜、钛、钛钨、铬或它们的组合。之后沉积钝化层812(见附图8K)。最后在圆片顶部形成焊球813(见附图8L)并划片(见附图8M)。附图9展示了类似的封装MEMS器件的设计,不同的是一部分导线位于内部空腔。
附图9展示了用类似的表面-体混合型WLCSP技术封装MEMS器件的工艺流程。首先从硅圆片901背面用湿法刻蚀形成空腔902(见附图9A)。空腔的深度可以是10至600um,或是0.1至10um。之后用深反应离子刻蚀选择性刻蚀圆片901形成凹槽903(见附图9B)。这两步刻蚀都是在圆片的同一侧进行。
之后沉积一层钝化层904(见附图9C)。然后沉积导电材料905填充凹槽903(见附图9D)。
如附图9E所示,沉积导电材料并光刻形成顶部的金属焊盘906。焊盘906也用作形成环形气密键合结构。附图9F展示了集成电路基片907上的金属焊盘908,焊盘908与上方硅盖板圆片901的金属焊盘906对齐,在高温下通过共晶键合或金属扩散键合形成气密键合(见附图9G)。空腔902内可以填充气态物质。之后对硅圆片的上表面进行化学机械抛光以暴露出TSV(见附图9H)然后沉积钝化层。
之后刻蚀钝化层910形成通孔909(见附图9I)。然后在圆片顶部沉积金属911并光刻形成重分布层(见图9J)再沉积一层钝化层912(见附图9K)。最后在圆片顶部形成焊球913(见附图9L)并划片(见附图9M)。
实施例七:硅盖板圆片上基于体的WLCSP(TSV)
附图10展示了在硅盖板1001上使用TSV技术封装MEMS器件的详细工艺流程。首先使用干法刻蚀(例如深反应离子刻蚀)或湿法刻蚀选择性刻蚀硅盖板圆片1001(见附图10A)以形成凹槽1002,并沉积钝化层1003(见附图10B)。凹槽的深度可以是10至600um。随后在凹槽的侧壁上沉积导电材料1004(见附图10C)。随后用填充材料1005填充凹槽,填充材料可以是导电材料,也可以是非导电材料(见附图10D)。之后对硅盖板圆片进行化学机械抛光(见附图10E)。
如附图10F所示,沉积导电材料并形成金属焊盘1006。金属焊盘1006同时作为导电连接以及环形气密键合结构。之后如附图10G所示选择性刻蚀硅盖板圆片1001并形成空腔1007.附图10H展示了集成电路基片1008上的金属焊盘1009,并与硅盖板圆片1001上的金属焊盘1006对齐。在高温下通过共晶键合或金属扩散键合形成气密键合(见附图10K)。空腔1007中可以填充气态物质。在集成电路基片上可以形成另一个空腔。随后,在硅盖板圆片上表面进行化学机械抛光并曝露出TSV(见附图10L)。
随后沉积钝化层1010然后光刻形成通孔1011(见附图10M)。沉积金属层光刻形成重分布层RDL1012(见附图10N)。之后沉积顶部的钝化层1013(见附图10O)。最后,在圆片顶部形成焊球1013(见附图10P)并划片(见附图10Q)。
实施例八:硅CMOS圆片上基于体的WLCSP(TSV)
附图11展示了一个在硅CMOS圆片上使用TSV技术封装MEMS器件的详细工艺流程。起始材料是硅CMOS圆片1101,上有导电层1102和钝化层1103。圆片的另一面也有一层钝化层。导电层1102可以是CMOS工艺的第一层金属层(M1)。从硅圆片1101的背面采用干法刻蚀或湿法刻蚀形成凹槽1104(见附图11B)。凹槽1104的深度可以是10至600um。之后沉积钝化层1105(见附图11C)。如附图11D所示,对钝化层进行刻蚀暴露出通孔1106并在凹槽的侧壁上沉积导电材料形成TSV连接。导电材料可以是铜,并光刻形成RDL(见附图11E)。之后上表面的钝化层1103被光刻形成开口1108以暴露出下层的硅基片(见附图11F)。之后采用反应离子刻蚀形成空腔1109(见附图11G)。另外的,硅或玻璃的盖板圆片1110被刻蚀形成空腔1111(见附图11H)。如附图11I所示,盖板圆片通过粘合层1112与CMOS圆片1101键合。粘合层可以为环氧树脂。粘合层也可以通过高温下的共晶键合或金属扩散键合来实现(见附图11F)。空腔1111和1109内可以填充气态物质。之后沉积钝化层1113覆盖RDL并光刻形成通孔的开口(见附图11J)。非导电材料可以采用环氧树脂、SU-8(ShellChemical)、聚酰亚胺、阻焊膜或苯并环丁烯(BCB)。最后圆片上植焊球(见附图11K)并划片(见图11L)。
实施例九:硅CMOS圆片上基于体的WLCSP(TSV)
附图12展示了一种在硅CMOS圆片上使用TSV工艺封装MEMS器件的详细工艺流程。起始材料为硅CMOS圆片1201,之上有钝化层1202。圆片的另一表面同样有一层钝化层。硅圆片1201的上表面被干法刻蚀或湿法刻蚀以形成凹槽1203(见附图12B)。凹槽1203的深度可以是10至600um。
之后,沉积钝化层1204(见附图12C)。如附图12D所示,在基片1201的表面以及凹槽的侧壁上溅射一层导电材料作为种子层1204,随后用电镀填充凹槽。之后使用化学机械抛光形成TSV连接1205。导电材料可以是铜。
之后,再沉积一层金属材料并光刻形成RDL(见附图12F)。这层RDL可以是标准CMOS工艺中的第一金属层(M1)。之后沉积钝化层1207(见附图12G)以保护金属层。随后光刻钝化层形成开口1208以暴露下面的硅基片(见附图12H)。之后通过反应离子刻蚀形成空腔1209。另外的,一个硅或玻璃的芯片尺寸封装层被刻蚀形成空腔1201(见附图12J)。如附图12K所示,芯片尺寸封装层通过粘合层1211与硅圆片1201键合。粘合层可以是环氧树脂,也可以是在高温下通过共晶键合或金属扩散键合形成的气密键合。空腔1210和1209内可以填充气态物质。
之后,在粘合后的圆片背面进行化学机械抛光以暴露出TSV连接。之后沉积钝化层1216,并光刻形成TSV1205的开口(见附图12M)。作为一个非局限性的实施例,钝化层材料可以是为环氧树脂、SU-8(ShellChemical)、聚酰亚胺、阻焊膜或苯并环丁烯(BCB)。之后,沉积一层金属层并光刻成RDL1212(见附图12N),再沉积一层钝化层1213(见附图12O)。再光刻钝化层以形成开口1214。最后植焊球(见附图12P)并划片(见附图12Q)。
如上所述,各个实施例提供了一种方法、装置和计算机程序来制备集成电路器件。
附图13是一个逻辑流程图,描述了一种方法以及计算机程序运行的结果。按照这个实施例的方法,框图1305显示一个步骤,提供一个硅圆片,具有第一水平面。框图1310显示在第一水平面形成具有集成电路的工作面。框图1315显示在第一水平面上形成至少两个焊盘,其中至少一个焊盘是第一闭合环状焊盘。
框图1320显示提供至少一个具有第二水平面的硅盖板圆片,具有至少两个焊盘,其中至少一个焊盘是第二闭合环状焊盘。至少一个硅盖板圆片有与第二水平面成夹角的第三倾斜面以及第四水平面。框图1325显示在第一平面和第二平面之间通过第一闭合环状焊盘和第二闭合环状焊盘的共晶键合或金属扩散键合形成至少一个环形气密键合。框图1330显示在硅基片圆片与至少一个硅盖板圆片形成至少一个空腔,且至少一个空腔中填充有加压的气态物质。另外的,也可以在硅基片圆片,第三倾斜面和至少一个硅盖板圆片之间形成空腔。第三倾斜面可以位于封装好的MEMS器件内部。
框图1335显示在硅基片圆片的至少两个焊盘中的至少一个焊盘,与硅盖板圆片上的至少两个焊盘中的至少一个焊盘之间形成共晶键合或金属扩散键合。框图1340显示在至少一个硅盖板圆片上形成至少一个导电连接。形成的至少一个导电连接,所述导电连接的第一部分位于第四水平面,所述导电连接的第二部分位于第三倾斜面,所述导电连接的第三部分位于至少一个导电触点上。框图1345显示在至少一个导电连接与至少一个硅盖板圆片之间形成一层绝缘层。
附图14是一个逻辑流程图,展示了与实施例相关的一种方法以及计算机程序执行的结果。框图1405显示一个步骤提供有第一水平面的一个基片圆片。框图1410显示在第一水平面上形成包含有集成电路的一个工作面。框图1415显示在第一水平面上形成至少两个焊盘,其中至少一个焊盘是第一闭合环形焊盘。
框图1420显示提供至少一个芯片尺寸封装层,包含有第二水平面,并至少有两个焊盘,其中至少一个焊盘是第二闭合环形焊盘。提供的至少一个芯片尺寸封装层有与第二水平面成夹角的第三倾斜面以及第四水平面。框图1425展示在第一水平面的第一闭合环形焊盘与第二水平面的第二闭合环形焊盘之间通过共晶键合或金属扩散键合形成气密的环形键合。框图1430展示在基片圆片与至少一个芯片尺寸封装层之间形成至少一个空腔。框图1435显示在基片圆片的至少两个焊盘中的至少一个焊盘与封装圆片的至少两个焊盘中的至少一个焊盘之间形成共晶键合或金属扩散键合。
框图1440显示在至少一个芯片尺寸封装层形成至少一个TSV,并在至少一个TSV中填充导电材料。框图1445展示至少一个导电连线部分位于至少一个芯片尺寸封装层上方,部分穿过至少一个芯片尺寸封装层。这个导电连线的第一部分位于第四水平面,第二部分位于第三倾斜面,第三部分穿过至少一个TSV,且第四部分位于至少一个电触点上。框图1450显示在至少一个导电连线与至少一个芯片尺寸封装层之间形成一层绝缘层。
附图13-14展示的框图可以看作是工艺步骤,或是计算机程序执行的结果,或是一个或多个执行相应功能的逻辑电路单元,例如控制自动化半导体生产设备。
本发明公开的实施例中的任何操作都可能成为有效的机器操作。实施例同时与完成这些操作的仪器及设备有关。设备可以是为特定目的制造的特种设备,也可以是一个由计算机程序控制的通用设备。尤其是可以使用根据本发明披露的内容编写计算机程序来使用各种具有一个或多个处理器并具有可读记忆媒介的通用设备,或是更方便的,为特定目标生产特种设备。
本发明披露的步骤,流程以及模块都可能应用于硬件、软件、集成与计算机可读媒介中的程序、固件或是它们的组合。例如,本发明描述的功能可以由一个处理器执行内存或其他存储设备中的程序来实现。
以上对本发明的特定实施例进行了说明,很明显,本领域普通技术人员在不离开本发明的范围和精神的基础上,可以对现有技术和工艺进行很多修改。本发明的保护范围并不以上述实施方式为限,但凡根据本发明揭示内容所作的等效修饰或变化,皆应纳入权利要求书中记载的保护范围内。
Claims (25)
1.一种封装的微电子机械***(MEMS)器件包含:
一个硅基片,其包含有第一水平面;
至少在第一水平面上有两个焊盘,其中至少一个焊盘是第一闭合环状焊盘;
至少有一个硅盖板圆片,其具有第二水平面,所述第二水平面具有至少两个焊盘,其中至少一个焊盘是第二闭合环形焊盘,所述的硅盖板圆片至少有一个与所述第二水平面成夹角的第三倾斜面,所述的硅盖板圆片至少有一个第四水平面;
至少一个环形气密键合,其设置在第一水平面与第二水平面之间,所述环形气密键合是通过所述第一闭合环状焊盘和第二闭合环形焊盘的第一键合形成的;
至少一个空腔,其位于所述硅基片与至少一个硅盖板圆片之间,所述空腔内填充加压气态物质;
至少一个导电连接,所述导电连接是通过所述基片的焊盘中至少一个焊盘与硅盖板圆片的焊盘中的至少一个焊盘之间的第二键合形成的;
至少有一个导电连接位于至少一个硅盖板圆片上,所述导电连接的第一部分位于第四水平面,所述导电连接的第二部分位于第三倾斜面,所述导电连接的第三部分位于至少一个电触点之上;
绝缘层,其位于所述至少一个导电连接与所述至少一个硅盖板圆片之间。
2.如权利要求1所述的封装的MEMS器件,其特征在于:所述硅基片第一水平面包含一个具有集成电路的工作面。
3.如权利要求1所述的封装的MEMS器件,其特征在于:所述至少一个硅盖板圆片的第二水平面包含一个具有集成电路的工作面。
4.如权利要求1所述的封装的MEMS器件,其特征在于:所述的基片焊盘至少包含以下一种材料:铝、铜、金、硅、钛、锡、铟和锗。
5.如权利要求1所述的封装的MEMS器件,其特征在于:所述的圆片焊盘至少包含以下一种材料:铝、铜、金、硅、钛、锡、铟和锗。
6.如权利要求1所述的封装的MEMS器件,其特征在于:所述加压气态物质的压力是:1bar至10bar。
7.如权利要求6所述的封装的MEMS器件,其特征在于:所述加压气态物质的压力是:1bar至5ba。
8.如权利要求6所述的封装的MEMS器件,其特征在于:所述加压气态物质的压力是:1bar至3ba。
9.如权利要求1所述的封装的MEMS器件,其特征在于:所述加压气态物质至少包含以下一种:六氟化硫、氙气、2,3,3,3-四氟丙烯和丙烷。
10.如权利要求1所述的封装的MEMS器件,其特征在于:所述绝缘层至少包含以下一种材料:环氧树脂、氮化硅、氧化硅、氮氧化硅、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物和丙烯酸酯。
11.如权利要求1所述的封装的MEMS器件,其特征在于:它还包括硅基片中至少有一个凹陷,所述凹陷形成至少一个空腔。
12.如权利要求1所述的封装的MEMS器件,其特征在于:它还包括硅盖板圆片上至少有一个凹陷,所述凹陷形成至少一个空腔。
13.如权利要求1所述的封装的MEMS器件,其特征在于:所述的第一键合和第二键合中至少有一个包含共晶键合,所述共晶键合的组成至少包含以下一种:金-锡、铜-锡、金-硅、金-铟、金-锗和铝-锗。
14.如权利要求1所述的封装的MEMS器件,其特征在于:所述的第一键合和第二键合中至少有一个包含金属扩散键合,所述金属扩散键合的组成至少包含以下一种:铜-铜、金-金和硅-钛。
15.如权利要求1所述的封装的MEMS器件,其特征在于:所述硅基片与硅盖板之间的空腔还可以形成于硅基片、第三倾斜面与至少一个硅盖板圆片之间,
且所述第三倾斜面在封装的MEMS器件内部,
且所述硅盖板圆片上至少一个导电连接整个位于所述硅盖板圆片上。
16.如权利要求1所述的封装的MEMS器件,其特征在于:它还包括至少一个硅通孔(TSV),其通过至少一个圆片焊盘,所述至少一个TSV至少部分填充导电材料,且所述导电连接的第四部分为至少一个TSV。
17.一种生产封装微电子机械***(MEMS)器件的方法,其特征在于:
提供一硅基片,所述硅基片具有第一水平面;
在所述第一水平面上形成至少两个焊盘,其中至少一个焊盘为第一闭合环形焊盘;
提供至少一个硅盖板圆片,所述硅盖板圆片具有第二水平面,所述第二水平面具有至少两个焊盘,其中至少一个焊盘为第二闭合环状焊盘,所述的硅盖板圆片至少有一个与所述第二水平面成夹角的第三倾斜面,所述的硅盖板圆片至少有一个第四水平面;
形成至少一个环形气密键合,所述环形气密键合设置在所述第一水平面与第二水平面之间,所述环形气密键合是通过所述第一闭合环状焊盘和第二闭合环形焊盘的第一键合形成的;
在所述硅基片与所述硅盖板之间形成至少一个空腔,所述空腔内填充加压气态物质;
形成至少一个导电连接,所述导电连接是通过所述基片的焊盘中的至少一个焊盘与所述硅盖板圆片的焊盘中的至少一个焊盘之间的第二键合形成的;
至少有一个导电连接位于所述硅盖板圆片上,其中所述导电连接的第一部分位于第四水平面,所述导电连接的第二部分位于第三倾斜面,所述导电连接的第三部分位于至少一个导电触点上;
形成一个绝缘层,所述绝缘层位于所述至少一个导电连接与所述至少一个硅盖板圆片之间。
18.如权利要求17所述的方法,其特征在于:所述的硅基片和硅盖板之间的空腔也可以形成于所述硅基片,第三倾斜面以及硅盖板圆片之间,且所述第三倾斜面在封装的MEMS器件内部。
19.一种封装微电子机械***(MEMS)器件的方法,其特征包含有:
提供一硅基片,所述硅基片具有第一水平面;
所述的第一水平面上有一个工作面,所述的工作面含有集成电路;
在所述的第一水平面上形成至少有两个焊盘,其中至少一个焊盘是第一闭合环形焊盘;
提供至少一个硅盖板圆片,所述硅盖板圆片具有第二水平面,所述第二水平面具有至少两个焊盘,其中至少一个焊盘为第二闭合环状焊盘,所述的硅盖板圆片至少有一个与所述第二水平面成夹角的第三倾斜面,所述的硅盖板圆片至少有一个第四水平面,所述第四水平面与第二水平面相对;
在所述第一水平面的第一闭合环形焊盘与第二水平面的第二闭合环形焊盘之间形成至少一个气密键合,为第一键合;
在所述的硅基片与硅盖板圆片之间形成至少一个空腔;
所述硅基片的焊盘中至少一个焊盘与所述硅盖板圆片的焊盘中至少一个焊盘形成导电连接,为第二键合;
形成至少一个硅通孔(TSV)通过所述硅盖板圆片,至少一个TSV部分填充有导电材料;
在所述硅盖板圆片上形成至少一个导电连接,其中所述导电连接的第一部分位于第四水平面,所述导电连接的第二部分位于第三倾斜面,所述导电连接的第三部分为至少一个TSV,所述导电连接的第四部分位于至少一个电触点之上;
且所述导电连接与所述硅盖板之间有绝缘层。
20.一种封装微电子机械***(MEMS)的方法,其特征包括:
提供一硅基片,所述硅基片具有第一水平面;
第一水平面上包含有一个工作面,所述工作面含有集成电路;
在所述的第一水平面上形成至少有两个焊盘,其中至少一个焊盘是第一闭合环形焊盘;
提供至少一个硅盖板圆片,所述硅盖板圆片具有第二水平面,所述第二水平面具有至少两个焊盘,其中至少一个焊盘为第二闭合环状焊盘,所述硅盖板圆片有第三水平面,所述第三水平面与第二水平面相对;
在所述第一水平面的第一闭合环形焊盘与第二水平面的第二闭合环形焊盘之间形成至少一个气密键合,为第一键合;
在所述硅基片中形成至少一个空腔;
在所述硅盖板圆片中形成至少一个空腔;
所述的硅基片和所述的硅盖板之间至少有一个空腔内填充有加压气态物质,且压力可以为1bar至10bar,或1bar至5bar,或1bar至3bar;
所述的基片的焊盘中至少一个焊盘与所述的硅盖板圆片的焊盘中至少一个焊盘形成导电键合,为第二键合;
形成至少有一个硅通孔(TSV)通过硅盖板圆片,且所述TSV至少部分填充有导电材料;
所述硅盖板圆片上至少有一个导电连接,所述导电连接的第一部分位于第三水平面,所述导电连接的第二部分为至少一个TSV,所述导电连接的第三部分位于只扫一个电触点上;
且所述导电连接与所述硅盖板圆片之间有绝缘层。
21.如权利要求20所述的封装的MEMS器件,其特征在于:所述TSV至少填充有至少一种下列导电材料:原位掺杂多晶硅或铜。
22.一种生产封装微电子机械***(MEMS)器件的方法,其特征包括:
提供一硅基片,所述硅基片具有第一水平面;
所述第一水平面上有一个工作面,所述工作面含有集成电路;
在所述第一水平面上形成至少有两个焊盘,其中至少一个焊盘为第一闭合环形焊盘;
提供至少一个硅盖板圆片,所述硅盖板圆片具有第二水平面,所述第二水平面具有至少两个焊盘,其中至少一个焊盘为第二闭合环状焊盘,所述硅盖板圆片有第三水平面,所述第三水平面与第二水平面相对;
在所述第一水平面的第一闭合环形焊盘和所述第二水平面的第二闭合环形焊盘之间形成至少一个气密键合,为第一键合;
在所述硅基片上形成至少一个空腔;
在所述硅盖板圆片上形成至少一个空腔;
所述硅基片和所述硅盖板之间形成至少一个空腔并填充有加压气态物质,且压力可以为1bar至10bar;
所述基片的焊盘中的至少一个焊盘与所述硅盖板圆片的焊盘中的至少一个焊盘形成导电键合,为第二键合;
形成至少一个硅通孔(TSV)通过硅盖板圆片,且所述硅通孔至少部分填充导电材料;
所述硅盖板上至少形成一个导电连接,所述导电连接的第一部分位于第三水平面,所述导电连接的第二部分为至少一个TSV,所述导电连接的第三部分位于至少一个电触点上;
且所述导电连线接所述硅盖板圆片之间有绝缘层。
23.一个封装集成微电子机械***(MEMS)器件的工艺,其特征包括:
提供一个包含有第一水平面和第二水平面的硅盖板圆片,且所述第二水平面与第一水平面相对;
之后采用干法或湿法刻蚀选择性刻蚀硅盖板圆片在所述第一水平面上形成凹槽;
之后在所述第一水平面以及凹槽的侧壁沉积钝化层;
之后在所述第一水平面以及凹槽的侧壁沉积第一导电材料以形成硅通孔(TSV);
之后在所述第一水平面进行化学机械抛光得到水平面;
之后在所述第一水平面沉积第二导电材料并选择性刻蚀所述第二导电材料形成焊盘;
之后采用干法或湿法刻蚀选择性刻蚀所述第一水平面形成第一空腔;
提供一个包含有第三水平面的硅基片,所述第三水平面有一个含有集成电路的工作面,且有焊盘;
之后选择性刻蚀硅基片在第三水平面形成第二空腔;
之后在第一水平面的焊盘与第三水平面的焊盘之间在高温下通过共晶键合或金属扩散键合形成气密键合,且第一空腔和第二空腔内填充加压气态物质,且压力可以为1bar至10bar,且气态物质至少为下列一种:六氟化硫、二氧化碳、氙气、2,3,3,3-四氟丙烯或丙烷;
之后在第二水平面进行化学机械抛光以暴露出TSV,
之后沉积钝化层并选择性刻蚀所述钝化层以形成通孔;
之后沉积金属层并刻蚀所述金属层形成重分布层;
之后沉积顶部钝化层并选择性刻蚀所述钝化层以暴露出重分布层。
24.如权利要求23所述的生产工艺,其特征在于:所述第一导电材料是原位掺杂多晶硅或铜。
25.如权利要求23所述的生产工艺,其特征在于:它还包括在形成TSV之后填充一种材料,且填充完成后进行化学机械抛光。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510306892.2A CN105084293B (zh) | 2015-06-04 | 2015-06-04 | 一种圆片级芯片尺寸封装的微电子机械***及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510306892.2A CN105084293B (zh) | 2015-06-04 | 2015-06-04 | 一种圆片级芯片尺寸封装的微电子机械***及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105084293A true CN105084293A (zh) | 2015-11-25 |
CN105084293B CN105084293B (zh) | 2017-12-01 |
Family
ID=54565754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510306892.2A Active CN105084293B (zh) | 2015-06-04 | 2015-06-04 | 一种圆片级芯片尺寸封装的微电子机械***及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105084293B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110010481A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种密闭型***级光电模块封装方式和工艺 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1607682A (zh) * | 2003-09-19 | 2005-04-20 | 安捷伦科技有限公司 | 光电子器件的晶片级封装 |
US20070015341A1 (en) * | 2005-06-17 | 2007-01-18 | Dalsa Semiconductor Inc. | Method of making mems wafers |
US20070164410A1 (en) * | 2006-01-16 | 2007-07-19 | Samsung Electronics Co., Ltd. | Wafer level packaging cap and fabrication method thereof |
US20080081398A1 (en) * | 2006-10-02 | 2008-04-03 | Fionix Inc. | Cap Wafer for Wafer Bonded Packaging and Method for Manufacturing the Same |
KR20080097023A (ko) * | 2007-04-30 | 2008-11-04 | 엘지전자 주식회사 | Rf mems 스위치 및 그 제조 방법 |
US7449366B2 (en) * | 2005-10-19 | 2008-11-11 | Samsung Electronics Co., Ltd. | Wafer level packaging cap and fabrication method thereof |
CN101355066A (zh) * | 2008-05-26 | 2009-01-28 | 晶方半导体科技(苏州)有限公司 | 封装结构及其制造方法 |
CN101800207A (zh) * | 2010-03-12 | 2010-08-11 | 晶方半导体科技(苏州)有限公司 | 半导体器件的封装结构及其制造方法 |
CN102157408A (zh) * | 2011-01-31 | 2011-08-17 | 江阴长电先进封装有限公司 | 通孔互联型圆片级mosfet封装结构及实现方法 |
CN102339844A (zh) * | 2011-10-08 | 2012-02-01 | 江阴长电先进封装有限公司 | 无硅通孔低成本图像传感器封装结构的实现方法 |
CN103021983A (zh) * | 2012-11-22 | 2013-04-03 | 北京工业大学 | 一种晶圆级芯片尺寸封装及其制造方法 |
CN103708407A (zh) * | 2012-09-29 | 2014-04-09 | 上海丽恒光微电子科技有限公司 | 集成mems传感器的晶圆级封装结构及其晶圆级封装方法 |
-
2015
- 2015-06-04 CN CN201510306892.2A patent/CN105084293B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1607682A (zh) * | 2003-09-19 | 2005-04-20 | 安捷伦科技有限公司 | 光电子器件的晶片级封装 |
US20070015341A1 (en) * | 2005-06-17 | 2007-01-18 | Dalsa Semiconductor Inc. | Method of making mems wafers |
US7449366B2 (en) * | 2005-10-19 | 2008-11-11 | Samsung Electronics Co., Ltd. | Wafer level packaging cap and fabrication method thereof |
US20070164410A1 (en) * | 2006-01-16 | 2007-07-19 | Samsung Electronics Co., Ltd. | Wafer level packaging cap and fabrication method thereof |
US20080081398A1 (en) * | 2006-10-02 | 2008-04-03 | Fionix Inc. | Cap Wafer for Wafer Bonded Packaging and Method for Manufacturing the Same |
KR20080097023A (ko) * | 2007-04-30 | 2008-11-04 | 엘지전자 주식회사 | Rf mems 스위치 및 그 제조 방법 |
CN101355066A (zh) * | 2008-05-26 | 2009-01-28 | 晶方半导体科技(苏州)有限公司 | 封装结构及其制造方法 |
CN101800207A (zh) * | 2010-03-12 | 2010-08-11 | 晶方半导体科技(苏州)有限公司 | 半导体器件的封装结构及其制造方法 |
CN102157408A (zh) * | 2011-01-31 | 2011-08-17 | 江阴长电先进封装有限公司 | 通孔互联型圆片级mosfet封装结构及实现方法 |
CN102339844A (zh) * | 2011-10-08 | 2012-02-01 | 江阴长电先进封装有限公司 | 无硅通孔低成本图像传感器封装结构的实现方法 |
CN103708407A (zh) * | 2012-09-29 | 2014-04-09 | 上海丽恒光微电子科技有限公司 | 集成mems传感器的晶圆级封装结构及其晶圆级封装方法 |
CN103021983A (zh) * | 2012-11-22 | 2013-04-03 | 北京工业大学 | 一种晶圆级芯片尺寸封装及其制造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110010481A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种密闭型***级光电模块封装方式和工艺 |
CN110010481B (zh) * | 2018-10-10 | 2020-12-29 | 浙江集迈科微电子有限公司 | 一种密闭型***级光电模块封装方式和工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN105084293B (zh) | 2017-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9682854B2 (en) | Wafer level chip scale packaged micro-electro-mechanical-system (MEMS) device and methods of producing thereof | |
US10155659B2 (en) | Vacuum sealed MEMS and CMOS package | |
US10981779B2 (en) | MEMS devices and methods of forming the same | |
CN108117037B (zh) | 互补金属氧化物半导体装置及其形成的方法 | |
US9731963B2 (en) | Method of increasing MEMS enclosure pressure using outgassing material | |
US9309106B2 (en) | 3D MEMS device and method of manufacturing | |
CN103373695B (zh) | Mems器件结构及其形成方法 | |
CN104803346B (zh) | 电子元件封装体及其制作方法 | |
CN107564893A (zh) | 半导体结构及其制造方法 | |
CN102874745B (zh) | 具微机电组件的封装结构的制法 | |
CN106098675B (zh) | 多芯片封装结构、晶圆级芯片封装结构及其制程 | |
US10266400B2 (en) | MEMS device with multi pressure | |
US8252695B2 (en) | Method for manufacturing a micro-electromechanical structure | |
CN104218022A (zh) | 晶片封装体及其制造方法 | |
CN104326437B (zh) | 包括设有至少一个微电子或纳米电子***的流体通道的设备以及用于实现此设备的方法 | |
CN111115550A (zh) | 集成互补金属氧化物半导体-微机电***器件及其制法 | |
CN105600738B (zh) | 一种用于晶圆级封装的密闭结构及其制造方法 | |
US20230249961A1 (en) | Semiconductor structure and manufacturing method for the same | |
CN105110286A (zh) | 一种圆片级芯片尺寸封装的微电子机械***及其制造方法 | |
CN105084293A (zh) | 一种圆片级芯片尺寸封装的微电子机械***及其制造方法 | |
CN105916801A (zh) | 用于mems器件的薄盖 | |
CN102088012B (zh) | 电子元件封装体及其制造方法 | |
CN105347288A (zh) | 一种用于晶圆级封装的多器件密闭结构及其制造方法 | |
CN106365115A (zh) | Mems传感器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |