KR102632986B1 - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR102632986B1
KR102632986B1 KR1020190121616A KR20190121616A KR102632986B1 KR 102632986 B1 KR102632986 B1 KR 102632986B1 KR 1020190121616 A KR1020190121616 A KR 1020190121616A KR 20190121616 A KR20190121616 A KR 20190121616A KR 102632986 B1 KR102632986 B1 KR 102632986B1
Authority
KR
South Korea
Prior art keywords
layer
interface
memory
electronic devices
attenuation constant
Prior art date
Application number
KR1020190121616A
Other languages
English (en)
Other versions
KR20210039151A (ko
Inventor
임종구
김국천
김수길
김정명
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190121616A priority Critical patent/KR102632986B1/ko
Priority to US16/894,301 priority patent/US11145807B2/en
Priority to CN202010631818.9A priority patent/CN112599656A/zh
Publication of KR20210039151A publication Critical patent/KR20210039151A/ko
Application granted granted Critical
Publication of KR102632986B1 publication Critical patent/KR102632986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

전자 장치가 제공된다. 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 계면층 및 감쇠 상수 증강층을 포함할 수 있으며, 상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(damping constant, α)를 갖는 물질을 포함할 수 있다.

Description

전자 장치{ELECTRONIC DEVICE}
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 계면층 및 감쇠 상수 증강층을 포함할 수 있으며, 상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(damping constant, α)를 갖는 물질을 포함할 수 있다.
위 실시예에서, 상기 감쇠 상수 증강층에 포함되는 물질은 상기 반도체 메모리에 포함되는 다른 층으로부터 상기 터널 베리어층으로의 금속 확산을 방지하고 상기 고정층의 스위칭을 억제하는 물질을 포함할 수 있다. 상기 감쇠 상수 증강층은 중금속을 포함할 수 있다. 상기 감쇠 상수 증강층은 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 또는 그 조합을 포함할 수 있다. 상기 계면층은 Fe, Co, B 또는 그 조합을 주성분으로 하는 합금을 포함할 수 있다. 상기 계면층은 상기 터널 베리어층의 상부에 위치하고, 상기 감쇠 상수 증강층은 상기 계면층과 상기 고정층 사이에 개재될 수 있다. 상기 감쇠 상수 증강층은 상기 터널 베리어층의 상부에 위치하고, 상기 계면층은 상기 감쇠 상수 증강층과 상기 고정층 사이에 개재될 수 있다.
상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 제1 계면층 및 제2 계면층; 및 상기 제1 계면층과 상기 제2 계면층 사이에 개재되는 감쇠 상수 증강층을 포함할 수 있으며, 상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(α)를 갖는 물질을 포함할 수 있다.
위 다른 실시예에 있어서, 상기 감쇠 상수 증강층에 포함되는 물질은 상기 반도체 메모리에 포함되는 다른 층으로부터 상기 터널 베리어층으로의 금속 확산을 방지하고 상기 고정층의 확산을 방지하는 물질을 포함할 수 있다. 상기 감쇠 상수 증강층은 중금속을 포함할 수 있다. 상기 감쇠 상수 증강층은 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 또는 그 조합을 포함할 수 있다. 상기 제1 계면층 및 상기 제2 계면층은 Fe, Co, B 또는 그 조합을 주성분으로 하는 합금을 포함할 수 있다. 상기 제1 계면층 및 상기 제2 계면층은 서로 동일한 물질을 포함할 수 있다. 상기 제1 계면층 및 상기 제2 계면층은 서로 상이한 물질을 포함할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 또 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 혼합층을 포함할 수 있으며, 상기 혼합층은, CoFeB보다 높은 감쇠 상수를 갖는 물질(A), 및 Fe, Co, B 또는 그 조합을 포함하는 물질(B)이 혼합된 합금 유사(alloy-like) 물질을 포함할 수 있다.
위 또 다른 실시예에서, 상기 물질(A)는 중금속을 포함할 수 있다. 상기 혼합층은 상기 반도체 메모리에 포함되는 다른 층으로부터 상기 터널 베리어층으로의 금속 확산을 방지하고, 상기 고정층의 스위칭을 억제할 수 있다. 상기 혼합층은 물질(A)를 포함하는 층 및 물질(B)를 포함하는 층에 대한 열처리에 의해 형성될 수 있다.
상술한 본 발명의 실시예들에 의한 반도체 메모리를 포함하는 전자 장치에 의하면, 가변 저항 소자의 특성 향상이 가능하다.
도 1은 비교예의 가변 저항 소자를 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 3은 본 발명의 다른 일 실시예에 따른 가변 저항 소자의 혼합층 제조 방법의 일례를 설명하기 위한 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 5는 본 발명의 다른 일 실시예에 따른 가변 저항 소자의 혼합층 제조 방법의 다른 일례를 설명하기 위한 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 7은 본 발명의 다른 일 실시예에 따른 가변 저항 소자의 혼합층 제조 방법의 다른 일례를 설명하기 위한 단면도이다.
도 8은 실시예 및 비교예에 따른 가변 저항 소자에 이용되는 물질에 따른 고정층의 감쇠 상수(α)를 나타내는 그래프이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 10은 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조방법을 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 14는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 15는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
본 발명의 실시예들을 설명하기에 앞서 실시예들과의 대비를 위한 비교예 및 그 문제점을 먼저 설명하기로 한다.
도 1은 비교예의 가변 저항 소자를 나타내는 단면도이다.
도 1을 참조하면, 비교예의 가변 저항 소자(1)는 변경 가능한 자화 방향을 갖는 자유층(12), 고정된 자화 방향을 갖는 고정층(15) 및 자유층(12)과 고정층(15) 사이에 개재되는 터널 베리어층(13)을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함할 수 있다.
여기서, 자유층(12)은 자화 방향이 가변적이어서 자화 방향에 따라 실제로 데이터를 저장할 수 있는 층으로, 스토리지층(storage layer) 등으로도 불릴 수 있다.
고정층(15)은 자화 방향이 고정되어 자유층의 자화 방향과 대비될 수 있는 층으로서, 기준층(reference layer) 등으로도 불릴 수 있다.
가변 저항 소자(1)에 인가되는 전압 또는 전류에 따라, 자유층(12)의 자화 방향이 변화하여 고정층(15)의 자화 방향과 평행한 상태가 되거나 또는 반평행한 상태가 될 수 있고, 그에 따라, 가변 저항 소자(1)가 저저항 상태 또는 고저항 상태 사이에서 스위칭함으로써 서로 다른 데이터를 저장할 수 있다. 즉, 가변 저항 소자(1)는 메모리 셀로서 기능할 수 있다.
자유층(12) 및 고정층(15)은 자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 자유층(12)의 자화 방향의 변화는 스핀 전달 토크(spin transfer torque)에 의할 수 있다. 또한, 자유층(12) 및 고정층(15)은 층의 표면에 대해 수직인 자화 방향을 가질 수 있다. 예컨대, 자유층(12)의 자화 방향은 위에서 아래로 향하는 방향 및 아래에서 위로 향하는 방향 사이에서 변경될 수 있고, 고정층(15)의 자화 방향은 위에서 아래로 향하는 방향으로 고정될 수 있다.
터널 베리어층(13)은 절연성의 산화물을 포함할 수 있고, 전자의 터널링을 가능하게 하여 자유층(12)의 자화 방향을 변화시키는 역할을 수행할 수 있다.
가변 저항 소자(1)는 MTJ 구조물의 특성을 개선하기 위한 다양한 층들을 더 포함할 수 있다. 예컨대, 가변 저항 소자(1)는 MTJ 구조물의 하부에 배치되는 하부층(11), 터널 베리어층(13) 상부에 배치되는 인터페이스층(14) 및 MTJ 구조물의 상부에 배치되는 상부층(16) 등을 더 포함할 수 있다.
MTJ 구조를 포함하는 가변 저항 소자(1)에서 소자의 특성 및 자기 특성을 향상시키기 위해서 가변 저항 소자(1)를 이루는 층 간의 교환 결합이 매우 중요하다. 이러한 교환 결합은 표류자계(stray field)를 감소시키고, 수직 자기 이방성(perpendicular magnetic anisotropy, 'PMA') 특성을 증가시킬 수 있는 요소이다. 그러나, 도 1에 도시된 통상적으로 이용되는 비교예에 따른 가변 저항 소자(1)에 있어서, 고정층(15)이 외부 자기장에 대하여 버티지 못하고 외부 자기장에 따라 스위칭되는 현상이 발생하면서, 교환 결합의 크기가 크지 않은 문제점이 있다. 또한, 터널 베리어층(13)의 상부에 인터페이스층(14)이 존재하기는 하나, 여전히 터널 베리어층(13)에 인접한 상부 및 하부 금속 함유 층으로부터의 금속 원자의 확산에 의해 터널 베리어층(13)의 특성이 열화되고, 이에 따라 고정층(15)의 특성이 열화되는 문제점이 있다.
가변 저항 소자는, 양단에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭할 수 있는 소자를 의미한다. 가변 저항 소자의 저항 상태에 따라 가변 저항 소자에는 서로 다른 데이터가 저장될 수 있다. 즉, 가변 저항 소자는 메모리 셀로서 기능할 수 있다. 메모리 셀은, 가변 저항 소자와 함께, 가변 저항 소자와 접속하여 가변 저항 소자로의 접근(access)을 제어하는 선택 소자를 더 포함할 수 있다. 이러한 메모리 셀은 다양하게 배열되어 반도체 메모리를 구성할 수 있다.
특히, 가변 저항 소자는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 자유층과 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ 구조물을 포함할 수 있다. 이러한 가변 저항 소자에서는 인가되는 전압 또는 전류에 따라, 자유층의 자화 방향이 변화하여 고정층의 자화 방향과 평행한 상태가 되거나 또는 반평행한 상태가 될 수 있고, 그에 따라, 가변 저항 소자가 저저항 상태 또는 고저항 상태 사이에서 스위칭할 수 있다. 이하에서 설명하는 실시예들에서는, 이러한 가변 저항 소자에 요구되는 다양한 특성을 만족 또는 향상시킬 수 있는 개량된 가변 저항 소자를 제공하고자 한다.
도 2는 본 발명의 일 실시예에 따른 가변 저항 소자를 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 가변 저항 소자(10)는, 변경 가능한 자화 방향을 갖는 자유층(130), 고정된 자화 방향을 갖는 고정층(170) 및 상기 자유층(130)과 고정층(170) 사이에 개재되는 터널 베리어층(140)을 포함하는 MTJ 구조물을 포함할 수 있다.
자유층(130)은 변경 가능한 자화 방향을 가짐으로써 서로 다른 데이터를 저장할 수 있는 층으로, 스토리지층(storage layer) 등으로도 불릴 수 있다. 자유층(130)의 자화 방향은 기판 및 층 표면에 대해 실질적으로 수직일 수 있다. 다시 말하면, 자유층(130)의 자화 방향은 자유층(130), 터널 베리어층(140) 및 고정층(170)의 적층 방향과 실질적으로 평행할 수 있다. 따라서, 자유층(130)의 자화 방향은 위에서 아래로 향하는 방향 및 아래에서 위로 향하는 방향 사이에서 가변될 수 있다. 이러한 자유층(130)의 자화 방향의 변화는 스핀 전달 토크(spin transfer torque)에 의할 수 있다.
자유층(130)은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 자유층(130)은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
터널 베리어층(140)은 가변 저항 소자(10)의 저항 상태를 변경시키는 라이트 동작시 자유층(130)과 고정층(170) 사이에서의 전자의 터널링을 가능하게 하여 자유층(130)의 자화 방향이 변화되게 할 수 있다. 터널 베리어층(140)은 절연성의 산화물 예컨대, MgO, CaO, SrO, TiO, VO, NbO 등의 산화물을 포함할 수 있다.
고정층(170)은 자화 방향이 고정되어 자유층(130)의 자화 방향과 대비될 수 있는 층으로서, 기준층(reference layer) 등으로도 불릴 수 있다. 고정층(170)은 위에서 아래로 향하는 자화 방향 또는 아래에서 위로 향하는 자화 방향의 어느 하나를 가질 수 있다.
고정층(170)은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 고정층(170)은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
이러한 MTJ 구조물에서는, 가변 저항 소자(10)의 상단 및 하단에 전압 또는 전류가 인가되는 경우, 스핀 전달 토크에 의해 자유층(130)의 자화 방향이 가변될 수 있다. 자유층(130)과 고정층(170)의 자화 방향이 서로 평행한 경우, 가변 저항 소자(10)는 저저항 상태에 있을 수 있고, 예컨대, 데이터 '0'을 저장할 수 있다. 반대로, 자유층(130)의 자화 방향과 고정층(170)의 자화 방향이 서로 반평행한 경우, 가변 저항 소자(10)는 고저항 상태에 있을 수 있고, 예컨대, 데이터 '1'을 저장할 수 있다.
가변 저항 소자(10)는, MTJ 구조물에 더하여, MTJ 구조물의 특성이나 공정 과정을 개선하기 위한 다양한 용도를 갖는 층들을 더 포함할 수 있다. 예컨대, 가변 저항 소자(10)는 버퍼층(110), 하부층(120), 계면층(150), 감쇠 상수 증강층(160), 스페이서층(180), 자기 보정층(190) 및 캡핑층(200)을 더 포함할 수 있다.
하부층(120)은 자유층(130)의 아래에서 자유층(130)의 저면과 직접 접촉하면서, 자유층(130)의 수직 자기 이방성을 향상시키는 역할을 수행할 수 있다. 하부층(120)은 금속, 금속 합금, 금속 질화물 또는 금속 산화물의 일 이상을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.
버퍼층(110)은 하부층(120) 아래에 형성되어, 상부에 위치하는 층들의 결정 성장을 도울 수 있고, 결과적으로 자유층(130)의 수직 자기 이방성을 더욱 향상시킬 수 있다. 버퍼층(110)은 단일 금속, 금속 합금, 금속 질화물, 금속 산화물 등 다양한 도전 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다. 또한, 버퍼층(110)은 하부전극(도시하지 않음)과 하부층(120)의 격자 상수 불일치를 해소하기 위하여 하부전극(도시하지 않음)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들면, 버퍼층(110)은 탄탈륨(Ta)을 포함할 수 있다.
캡핑층(200)은 가변 저항 소자(10)의 패터닝시 하드마스크로 기능하는 층으로서 금속 등 다양한 도전 물질을 포함할 수 있다. 특히, 캡핑층(200)은 층 내의 핀 홀(pin hole)이 적고 습식 및/또는 건식 식각에 대한 저항성이 큰 금속 계열 물질로 형성될 수 있다. 예컨대, 캡핑층(200)은 Ru 등과 같은 귀금속을 포함할 수 있다.
자기 보정층(190)은 고정층(170)에 의해 생성되는 표류자계의 영향을 상쇄 또는 감소시키는 기능을 할 수 있다. 이러한 경우, 고정층(170)에 의해 생성되는 표류자계가 자유층(130)에 미치는 영향이 감소하여 자유층(130)에서의 편향 자기장이 감소할 수 있다. 즉, 자기 보정층(190)에 의해, 고정층(170)으로부터의 표류자계에 기인하는 자유층(130)의 자화 반전 특성(히스테리시스 곡선)의 쉬프트가 무효화될 수 있다. 이를 위하여, 자기 보정층(190)은 고정층(170)의 자화 방향과 반평행한 자화 방향을 가질 수 있다. 본 실시예에서, 고정층(170)이 위에서 아래로 향하는 자화 방향을 갖는 경우, 자기 보정층(190)은 아래에서 위로 향하는 자화 방향을 가질 수 있다. 반대로, 고정층(170)이 아래에서 위로 향하는 자화 방향을 갖는 경우, 자기 보정층(190)은 위에서 아래로 향하는 자화 방향을 가질 수 있다. 자기 보정층(190)은 스페이서층(180)을 통하여 고정층(170)과 반자성 교환 결합되어, SAF(synthetic anti-ferromagnet) 구조를 형성할 수 있다. 자기 보정층(190)은 강자성 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.
본 실시예에서, 자기 보정층(190)은 고정층(170)의 위에 존재하나, 자기 보정층(190)의 위치는 다양하게 변형될 수 있다. 예컨대, 자기 보정층(190)은 MTJ 구조물의 아래에 위치할 수 있다. 또는, 예컨대, 자기 보정층(190)은 MTJ 구조물과 별개로 패터닝되면서, MTJ 구조물의 위, 아래, 또는 옆에 배치될 수 있다.
고정층(170)과 자기 보정층(190) 사이의 격자 구조 차이 및 격자 미스매치를 해소하기 위한 물질층(도시되지 않음)이 고정층(170)과 자기 보정층(190) 사이에 개재될 수 있다. 예를 들면, 이러한 물질층은 비정질일 수 있으며, 나아가 도전성 물질, 예컨대, 금속, 금속 질화물, 금속 산화물 등을 포함할 수 있다.
스페이서층(180)은 고정층(170)과 자기 보정층(190) 사이에 개재되어 이들 사이의 버퍼 역할을 수행하면서, 자기 보정층(190)의 특성을 향상시키는 역할을 할 수 있다. 스페이서층(180)은 Ru 등과 같은 귀금속을 포함할 수 있다.
계면층(150)은 계면층(150)의 상부에 위치하는 층들에 포함된 금속이 터널 베리어층(140)으로 확산(diffusion)되는 것을 차단하고, 터널 베리어층(140)의 결정 성장 시 결정성이 고정층(170)에 영향을 미치는 것을 방지하며, 고정층(170)과 커플링하여 교환 결합(exchange coupling)을 강하게 하여 고정층(170)의 스위칭을 막는 역할을 수행할 수 있다.
계면층(150)은 Fe, Co, B 또는 그 조합을 주성분으로 하는 합금, 예컨대, Fe-Co-B 합금을 포함할 수 있다.
감쇠 상수 증강층(160)은 계면층(150)과 고정층(170) 사이에 개재되어, 계면층(150) 및 고정층(170)의 감쇠 상수(damping constant, α)를 증가시켜 고정층(170)의 스위칭을 방지하고, 또한 상부에 위치하는 층으로부터 터널 베리어층(140)으로의 금속 확산을 방지하는 역할을 할 수 있다. 이와 같은 감쇠 상수 증강층(160)의 이용에 의해, 터널 베리어층(140) 및 고정층(170)의 특성 열화를 방지하고, 고정층(170)의 교환 결합이 강하게 형성될 수 있어, 표류 자계를 감소시키고, 외부 자기장에도 버틸 수 있는 강한 수직 자기 이방성(PMA) 형성이 가능해져, 가변 저항 소자(10)의 전기적 특성을 향상시킬 수 있다.
감쇠 상수 증강층(160)은 높은 감쇠 상수, 예를 들어, CoFeB보다 높은 감쇠 상수를 가져 고정층(170)의 스위칭을 억제할 수 있는 물질을 포함할 수 있다. 또한, 감쇠 상수 증강층(160)은 상부에 위치하는 층으로부터 상기 터널 베리어층(140)으로의 금속 확산을 방지하고 고정층(170)의 스위칭을 억제하는 물질을 포함할 수 있다.
바람직하게, 감쇠 상수 증강층(160)은 중금속(heavy metal)을 포함할 수 있다. 중금속은, 스핀이 스위칭하는 자기 감쇠 상수가 일반 금속에 비하여 더 큰 값을 갖는다. 따라서, 이러한 중금속을 포함하는 감쇠 상수 증강층(160)을 이용하면, 강한 교환 결합이 가능해져, PMA 특성이 증가될 수 있다.
감쇠 상수 증강층(160)은 특성 향상 효과를 고려하여, 예를 들면, 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 또는 그 조합을 포함할 수 있다.
일 실시예에서, 계면층(150)과 감쇠 상수 증강층(160)은 증착 후 열처리에 의해 믹싱되어 합금 유사(alloy like) 물질을 포함하는 혼합층을 형성할 수 있다. 이에 대해서는 도 3을 참조하여 설명한다.
도 3은 본 발명의 다른 일 실시예에 따른 가변 저항 소자의 혼합층 제조 방법의 일례를 설명하기 위한 단면도이다. 도 2의 실시예와의 차이점을 중점으로 설명한다.
도 3을 참조하면, 도 2에 도시된 바와 같이, 소정의 하부 구조물(도시 안함) 및 버퍼층(110), 하부층(120), 자유층(130) 및 터널 베리어층(140)이 형성된 구조물 상에 계면층(150) 및 감쇠 상수 증강층(160)을 형성할 수 있다. 이어서, 계면층(150) 및 감쇠 상수 증강층(160)이 형성된 결과물에 대하여 열처리 공정을 수행하여, 계면층(150) 및 감쇠 감수 증강층(160)이 혼합되어 혼합층(160')을 형성할 수 있다.
구체적으로, 혼합층(160')은 계면층(150)에 포함되는 물질과 감쇠 상수 증강층(160)에 포함되는 물질이 서로 혼합되어 형성된 합금 유사(alloy-like) 물질을 포함할 수 있다. 계면층(150)에 포함되는 물질 및 감쇠 상수 증강층(160)에 포함되는 물질은 도 2에 도시된 실시예에 관하여 설명된 바와 같다.
혼합층(160') 형성 후에는, 도 2에 도시된 바와 같이, 고정층(170), 스페이서층(180), 자기 보정층(190) 및 캡핑층(200)을 형성할 수 있다.
도 4는 본 발명의 다른 일 실시예에 따른 가변 저항 소자를 설명하기 위한 단면도이다. 도 2의 실시예와의 차이를 중심으로 설명한다.
도 4를 참조하면, 도 2의 실시예와 비교하여, 가변 저항 소자(20)는, 계면층(150) 및 감쇠 상수 증강층(160) 대신에, 제1 계면층(250A), 감쇠 상수 증강층(260) 및 제2 계면층(250B)을 포함하는 점에서 차이를 갖는다. 즉, 본 실시예에서, 감쇠 상수 증강층(260)은 터널 베리어층(240) 상부에 위치하는 제1 계면층(250A)과 고정층(270) 하부에 위치하는 제2 계면층(250B) 사이에 삽입될 수 있다.
제1 계면층(250A) 및 제2 계면층(250B)은, 제1 계면층(250A) 및 제2 계면층(250B)의 상부에 위치하는 층들에 포함된 금속이 터널 베리어층(240)으로 확산(diffusion)되는 것을 차단하고, 터널 베리어층(240)의 결정 성장 시 결정성이 고정층(270)에 영향을 미치는 것을 방지하며, 고정층(270)과 커플링하여 교환 결합(exchange coupling)을 강하게 하여 고정층(270)의 스위칭을 막는 역할을 수행할 수 있다.
제1 계면층(250A) 및 제2 계면층(250B)은 각각 Fe, Co, B 또는 그 조합을 주성분으로 하는 합금 예컨대, Fe-Co-B 합금을 포함할 수 있다.
감쇠 상수 증강층(260)은 제1 계면층(250A)과 제2 계면층(250B) 사이에 개재되어, 제1 계면층(250A)과 제2 계면층(250B) 및 고정층(270)의 감쇠 상수(damping constant, α)를 증가시켜 고정층(270)의 스위칭을 방지하고, 또한 상부에 위치하는 층으로부터 터널 베리어층(240)으로의 금속 확산을 방지하는 역할을 할 수 있다. 이와 같은 감쇠 상수 증강층(260)의 이용에 의해, 터널 베리어층(240) 및 고정층(270)의 특성 열화를 방지하고, 고정층(270)의 교환 결합이 강하게 형성될 수 있어, 표류 자계를 감소시키고, 외부 자기장에도 버틸 수 있는 강한 수직 자기 이방성(PMA) 형성이 가능해져, 가변 저항 소자(20)의 전기적 특성을 향상시킬 수 있다.
감쇠 상수 증강층(260)은 높은 감쇠 상수, 예를 들어, CoFeB보다 높은 감쇠 상수를 가져 고정층(270)의 스위칭을 억제시킬 수 있는 물질을 포함할 수 있다. 또한, 감쇠 상수 증강층(260)은 상부에 위치하는 층으로부터 상기 터널 베리어층(240)으로의 금속 확산을 방지하고 고정층(270)의 스위칭을 억제하는 물질을 포함할 수 있다.
바람직하게, 감쇠 상수 증강층(260)은 중금속(heavy metal)을 포함할 수 있다. 중금속은, 스핀이 스위칭하는 자기 감쇠 상수가 일반 금속에 비하여 더 큰 값을 갖는다. 따라서, 이러한 중금속을 포함하는 감쇠 상수 증강층(260)을 이용하면, 강한 교환 결합이 가능해져, PMA 특성이 향상될 수 있다.
감쇠 상수 증강층(260)은 특성 향상 효과를 고려하여, 예를 들면, 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 또는 그 조합을 포함할 수 있다.
일 실시예에서, 제1 계면층(250A), 제2 계면층(250B) 및 감쇠 상수 증강층(260)은 열처리에 의해 믹싱되어 합금 유사(alloy like) 물질을 형성할 수 있다.
본 실시예에 있어서는, 제1 계면층(250A) 및 제2 계면층(250B), 및 제1 계면층(250A)과 제2 계면층(250B) 사이에 개재된 감쇠 상수 증강층(260)을 포함함으로써, 단일 계면층을 포함하는 경우에 비하여, 상부 층으로부터 터널 베리어층(240)으로의 금속 확산 차단 및 감쇠 상수 증가에 의한 교환 결합 강화 측면에서 더 향상된 효과를 발휘할 수 있다. 따라서, 고정층(270)이 외부 자기장에 따라 스위칭되는 현상이 방지되어 PMA 특성이 향상되며, 따라서 가변 저항 소자(20)의 소자 특성이 더욱 향상될 수 있다.
도 4에 나타내어진 버퍼층(210), 하부층(220), 자유층(230), 터널 베리어층(240), 고정층(270), 스페이서층(280), 자기 보정층(290) 및 캡핑층(300)은 각각 도 2에 나타내어진 버퍼층(110), 하부층(120), 자유층(130), 터널 베리어층(140), 고정층(170), 스페이서층(180), 자기 보정층(190) 및 캡핑층(200)에 해당할 수 있다. 이들에 대한 상세한 설명은 도 2의 실시예에 대하여 전술한 바와 같으며, 본 실시예에 있어서는 반복을 피하기 위하여 그 설명을 생략한다.
일 실시예에서, 제1 계면층(250A) 및 제2 계면층(250B)과 감쇠 상수 증강층(260)은 증착 후 열처리에 의해 믹싱되어 합금 유사(alloy like) 물질을 포함하는 혼합층을 형성할 수 있다. 이에 대해서는 도 5를 참조하여 설명한다.
도 5는 본 발명의 다른 일 실시예에 따른 가변 저항 소자의 혼합층 제조 방법의 일례를 설명하기 위한 단면도이다. 도 4의 실시예와의 차이점을 중점으로 설명한다.
도 5를 참조하면, 도 2에 도시된 바와 같이, 소정의 하부 구조물(도시 안함) 및 버퍼층(210), 하부층(220), 자유층(230) 및 터널 베리어층(240)이 형성된 구조물 상에 제1 계면층(250A), 감쇠 상수 증강층(260) 및 제2 계면층(250B)을 형성할 수 있다. 이어서, 제1 계면층(250A), 감쇠 상수 증강층(260) 및 제2 계면층(250B)이 형성된 결과물에 대하여 열처리 공정을 수행하여, 제1 계면층(250A), 감쇠 상수 증강층(260) 및 제2 계면층(250B)이 혼합되어 혼합층(260')을 형성할 수 있다.
구체적으로, 혼합층(260')은 제1 계면층(250A) 및 제2 계면층(250B)에 포함되는 물질과 감쇠 상수 증강층(260)에 포함되는 물질이 서로 혼합되어 형성된 합금 유사(alloy-like) 물질을 포함할 수 있다. 제1 계면층(250A) 및 제2 계면층(250B)에 포함되는 물질 및 감쇠 상수 증강층(260)에 포함되는 물질은 도 4에 도시된 실시예에 관하여 설명된 바와 같다.
혼합층(260') 형성 후에는, 도 4에 도시된 바와 같이, 고정층(270), 스페이서층(280), 자기 보정층(290) 및 캡핑층(300)을 형성할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 가변 저항 소자를 설명하기 위한 단면도이다. 도 2의 실시예와의 차이를 중심으로 설명한다.
도 6을 참조하면, 도 2의 실시예와 비교하여, 가변 저항 소자(30)는, 계면층(150) 및 상부의 감쇠 상수 증강층(160)을 포함하는 대신에, 감쇠 상수 증강층(350) 및 상부의 계면층(360)을 포함하는 점에서 차이를 갖는다. 즉, 본 실시예에서, 터널 베리어층(340) 상부에 감쇠 상수 증강층(350)이 위치하고, 감쇠 상수 증강층(350) 상부에 계면층(360)이 위치한다.
계면층(360)은 계면층(360)의 상부에 위치하는 층들에 포함된 금속이 터널 베리어층(340)으로 확산(diffusion)되는 것을 차단하고, 터널 베리어층(340)의 결정 성장 시 결정성이 고정층(370)에 영향을 미치는 것을 방지하며, 고정층(370)과 커플링하여 교환 결합(exchange coupling)을 강하게 하여 고정층(370)의 스위칭을 막는 역할을 수행할 수 있다.
계면층(360)은 Fe, Co, B 또는 그 조합을 주성분으로 하는 합금 예컨대, Fe-Co-B 합금을 포함할 수 있다.
감쇠 상수 증강층(350)은 터널 베리어층(340)과 계면층(360) 사이에 개재되어, 계면층(360) 및 고정층(370)의 감쇠 상수(damping constant, α)를 증가시켜 고정층(370)의 스위칭을 방지하고, 또한 상부에 위치하는 층으로부터 터널 베리어층(340)으로의 금속 확산을 방지하는 역할을 할 수 있다. 이와 같은 감쇠 상수 증강층(350)의 이용에 의해, 터널 베리어층(340) 및 고정층(370)의 특성 열화를 방지하고, 고정층(370)의 교환 결합이 강하게 형성될 수 있어, 표류 자계를 감소시키고, 외부 자기장에도 버틸 수 있는 강한 수직 자기 이방성(PMA) 형성이 가능해져, 가변 저항 소자(30)의 전기적 특성을 향상시킬 수 있다.
감쇠 상수 증강층(350)은 고정층(370)의 감쇠 상수를 증가시킬 수 있는 높은 감쇠 상수, 예를 들어 CoFeB보다 높은 감쇠 상수를 갖는 물질을 포함할 수 있다. 또한, 감쇠 상수 증강층(350)은 상부에 위치하는 층으로부터 상기 터널 베리어층(340)으로의 금속 확산을 방지하고 고정층(370)의 스위칭을 억제하는 물질을 포함할 수 있다.
바람직하게, 감쇠 상수 증강층(350)은 중금속(heavy metal)을 포함할 수 있다. 중금속은, 스핀이 스위칭하는 자기 감쇠 상수가 일반 금속에 비하여 더 큰 값을 갖는다. 따라서, 이러한 중금속을 포함하는 감쇠 상수 증강층(350)을 이용하면, 강한 교환 결합이 가능해져, PMA 특성이 향상될 수 있다.
감쇠 상수 증강층(350)은 특성 향상 효과를 고려하여, 예를 들면, 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 또는 그 조합을 포함할 수 있다.
일 실시예에서, 계면층(360) 및 감쇠 상수 증강층(350)은 열처리에 의해 믹싱되어 합금 유사(alloy like) 물질을 형성할 수 있다. 이에 대해서는 도 7을 참조하여 설명한다.
도 7은 본 발명의 다른 일 실시예에 따른 가변 저항 소자의 혼합층 제조 방법의 일례를 설명하기 위한 단면도이다. 도 6의 실시예와의 차이점을 중점으로 설명한다.
도 7을 참조하면, 도 2에 도시된 바와 같이, 소정의 하부 구조물(도시 안함) 및 버퍼층(310), 하부층(320), 자유층(330) 및 터널 베리어층(340)이 형성된 구조물 상에 감쇠 상수 증강층(350) 및 계면층(360)을 형성할 수 있다. 이어서, 감쇠 상수 증강층(350) 및 계면층(360)이 형성된 결과물에 대하여 열처리 공정을 수행하여, 감쇠 상수 증강층(350) 및 계면층(360)이 혼합되어 혼합층(350')을 형성할 수 있다.
구체적으로, 혼합층(350')은 감쇠 상수 증강층(350)에 포함되는 물질과 계면층(360)에 포함되는 물질이 서로 혼합되어 형성된 합금 유사(alloy-like) 물질을 포함할 수 있다. 감쇠 상수 증강층(350)에 포함되는 물질 및 계면층(360)에 포함되는 물질은 도 6에 도시된 실시예에 관하여 설명된 바와 같다.
혼합층(350') 형성 후에는, 도 6에 도시된 바와 같이, 고정층(370), 스페이서층(380), 자기 보정층(390) 및 캡핑층(400)을 형성할 수 있다.
도 2, 4 및 6에 도시된 실시예에 따른 가변 저항 소자(10, 20, 30)는 자유층(130, 230, 330)이 고정층(170, 270, 370)의 하부에 형성되어 있는 경우이나, 이와 달리 자유층(130, 230, 330)이 고정층(170, 270, 370)의 상부에 형성되어 있는 경우에도 적용 가능하다.
도 8을 참조하여 본 발명의 일 실시예에 따른 효과를 더욱 상세하게 설명한다.
도 8은 실시예 및 비교예에 따른 가변 저항 소자에 이용되는 물질에 따른 고정층의 감쇠 상수(α)를 나타내는 그래프이다. 도 5는, 도 4에 도시된 구조에서, 제1 계면층(250A) 및 제2 계면층(250B)으로 CoFeB 합금을 사용하고, 감쇠 상수 증강층(260)으로 각각 텅스텐(W, Example 1), 루테늄(Ru, Example 2), 몰리브덴(Mo, Example 3), 이리듐(Ir, Example 4), 로듐(Rh, Example 5)를 사용한 경우, 및 감쇠 상수 증강층(260)과 제2 계면층(250B)을 포함하지 않는 경우(Comparative Example)(도 4의 실시예와 동일한 구조를 갖되, 감쇠 상수 증강층(260) 및 제2 계면층(250B)을 포함하지 않고 단일층의 계면층만을 포함하는 점에서 차이가 있음)에 있어서, 고정층(2170)의 감쇠 상수(α)를 나타낸다. 도 5의 그래프에서 세로축은 정규화된 고정층(270)의 감쇠 상수(α)를 나타내며, 가로축은 정규화된 자유층(230) 두께의 역수, 즉 1/자유층(230) 두께(1/Å)의 정규화된 값을 나타낸다.
도 8을 참조하면, 자유층(230) 두께의 전체 영역에 걸쳐 감쇠 상수 증강층(260)을 포함하지 않은 비교예에 비하여, 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh)을 각각 포함하는 감쇠 상수 증강층(260)을 포함하는 실시예 1 내지 5의 경우 고정층(270)의 감쇠 상수가 더 높게 나타나는 것을 확인할 수 있다. 따라서, 이와 같이 감쇠 상수 증강층(260)을 이용할 경우, 고정층(270)의 스위칭 전류(Ic) 특성이 개선되어 외부 자기장에 따른 고정층(270)의 스위칭을 억제하고 교환 결합을 증강시켜 강한 PMA 특성을 발휘하고, 표류 자계를 감소시킬 수 있으며, 이와 함께, 상부에 위치하는 층들로부터 터널 베리어층(240)으로의 금속 확산을 억제할 수 있다. 결과적으로, 가변 저항 소자(20)의 전기적 특성을 현저하게 향상시킬 수 있다.
도 4 및 도 6에 도시된 실시예에 따른 가변 저항 소자(20, 30)도 상기 도 8에 도시된 도 2의 실시예에 따른 가변 저항 소자(10)와 마찬가지의 효과를 발휘할 수 있다.
본 발명의 실시예에 따른 가변 저항 소자(10, 20, 30)는 복수로 제공되어 셀 어레이를 구성할 수 있다. 셀 어레이는 각 가변 저항 소자(10, 20, 30)의 양단을 구동하기 위한 배선, 소자 등 다양한 구성 요소를 더 포함할 수 있다. 이에 대해서는, 도 9 및 10을 참조하여 예시적으로 설명하기로 한다. 도 9 및 10은 도 4에 도시된 가변 저항 소자(20)에 대하여 설명하고 있으나, 도 2 및 도 6에 도시된 가변 저항 소자(10, 30)에 대해서도 동일한 설명이 적용될 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 9를 참조하면, 본 실시예의 메모리 장치는, 요구되는 소정 소자(미도시됨) 예컨대, 가변 저항 소자(20)로의 억세스를 제어하는 트랜지스터 등이 형성된 기판(600)과, 기판(600) 상에 위치하여 복수의 가변 저항 소자(20) 각각의 하단과 기판(600)의 일부 예컨대, 트랜지스터의 드레인을 서로 접속시키는 하부 콘택(620)과, 하부 콘택(620) 상에 위치하는 가변 저항 소자(20)와, 가변 저항 소자(20) 상에 위치하고 복수의 가변 저항 소자(20) 각각의 상단과 소정 배선(미도시됨) 예컨대, 비트라인을 서로 접속시키는 상부 콘택(650)을 포함할 수 있다.
위 메모리 장치는 아래와 같은 방법에 의해 형성될 수 있다.
우선, 트랜지스터 등이 형성된 기판(600)을 제공한 후, 기판(600) 상에 제1 층간 절연막(610)을 형성할 수 있다. 이어서, 제1 층간 절연막(610)을 선택적으로 식각하여 기판(600)의 일부를 노출시키는 홀(H)을 형성한 후 홀(H)에 도전 물질을 매립하여 하부 콘택(620)을 형성할 수 있다. 이어서, 하부 콘택(620) 및 제1 층간 절연막(610) 상에 가변 저항 소자(20) 형성을 위한 물질층들을 형성한 후 이 물질층들을 선택적으로 식각하여 가변 저항 소자(20)를 형성할 수 있다. 가변 저항 소자(20) 형성을 위한 물질층들의 식각은 IBE 방식 등과 같이 강한 물리적 식각 특성을 갖는 방식을 이용하여 수행될 수 있다. 이어서, 가변 저항 소자(20) 사이의 공간을 절연 물질로 매립하여 제2 층간 절연막(630)을 형성할 수 있다. 이어서, 가변 저항 소자(20) 및 제2 층간 절연막(630) 상에 제3 층간 절연막(640)을 형성한 후, 제3 층간 절연막(640)을 관통하여 가변 저항 소자(20)의 상단과 접속하는 상부 콘택(650)을 형성할 수 있다.
본 실시예의 메모리 장치에서 가변 저항 소자(20)를 형성하는 모든 층은 서로 정렬된 측벽을 가질 수 있다. 이는 가변 저항 소자(20)가 하나의 마스크를 이용하여 식각되는 방식으로 형성되기 때문이다.
그러나, 도 9의 실시예와 달리 가변 저항 소자(20)의 일부는 나머지와 별개로 패터닝될 수 있다. 이에 대해서는 도 10에 예시적으로 나타내었다.
도 10은 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 도 6의 실시예와의 차이를 중심으로 설명한다.
도 10을 참조하면, 본 실시예의 메모리 장치는, 가변 저항 소자(20)의 일부 예컨대, 버퍼층(210) 및 하부층(220)이 가변 저항 소자(20)의 나머지 층과 정렬된 측벽을 갖지 않을 수 있다. 버퍼층(210) 및 하부층(220)은 하부 콘택(720)과 정렬된 측벽을 가질 수 있다.
위 메모리 장치는 아래와 같은 방법에 의해 형성될 수 있다.
우선, 기판(700) 상에 제1 층간 절연막(710)을 형성한 후, 제1 층간 절연막(710)을 선택적으로 식각하여 기판(700)의 일부를 노출시키는 홀(H)을 형성할 수 있다. 이어서, 홀(H)의 하부를 매립하는 하부 콘택(720)을 형성할 수 있다. 보다 구체적으로, 하부 콘택(720)의 형성은, 홀(H)이 형성된 결과물을 덮는 도전 물질을 형성한 후 도전 물질이 원하는 높이가 될 때까지 에치백 등으로 도전 물질의 일부를 제거하는 방식에 의할 수 있다. 이어서, 하부 콘택(720)이 형성된 홀(H)의 나머지 공간을 매립하는 버퍼층(210) 및 하부층(220)을 형성할 수 있다. 보다 구체적으로, 버퍼층(210)의 형성은, 하부 콘택(720)이 형성된 결과물을 덮는 버퍼층(210)용 물질막을 형성한 후, 이 물질막이 원하는 높이가 될 때까지 에치백 등으로 이 물질막의 일부를 제거하는 방식에 의할 수 있다. 또한, 하부층(220)의 형성은, 하부 콘택(720) 및 버퍼층(210)이 형성된 결과물을 덮는 하부층(220)용 물질막을 형성한 후, 제1 층간 절연막(710)의 상면이 드러날 때까지 평탄화 공정 예컨대, CMP(Chemical Mechanical Polishing)를 수행하는 방식에 의할 수 있다. 이어서, 하부 콘택(720) 및 제1 층간 절연막(710) 상에 가변 저항 소자(20) 중 버퍼층(210) 및 하부층(220)을 제외한 나머지층 형성을 위한 물질층들을 형성한 후 이 물질층들을 선택적으로 식각하여 가변 저항 소자(20)의 나머지를 형성할 수 있다. 이후의 후속 공정은 도 9에서 설명한 것과 실질적으로 동일하다.
본 실시예에 의하는 경우, 가변 저항 소자(20) 형성을 위하여 한번에 식각하여야 하는 높이가 감소하기 때문에 식각 공정의 난이도가 감소할 수 있다.
또한, 본 실시예에서는 버퍼층(210) 및 하부층(220)이 홀(H) 내에 매립되는 경우를 설명하였으나, 필요에 따라 다른 일부 등이 더 매립될 수도 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 11 내지 도 15는 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 11을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 계면층 및 감쇠 상수 증강층을 포함할 수 있으며, 상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(damping constant, α)를 갖는 물질을 포함할 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성 향상이 가능하다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 12를 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1630)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 계면층 및 감쇠 상수 증강층을 포함할 수 있으며, 상기 감쇠 상수 증강층은 상기 고정층의 스위칭을 방지할 수 있는 감쇠 상수(damping constant, α)를 갖는 물질을 포함할 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 프로세서(1100)의 동작 특성 향상이 가능하다.
도 12에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1630)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1630)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 13은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 13을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 계면층 및 감쇠 상수 증강층을 포함할 수 있으며, 상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(damping constant, α)를 갖는 물질을 포함할 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 계면층 및 감쇠 상수 증강층을 포함할 수 있으며, 상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(damping constant, α)를 갖는 물질을 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 11의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 14는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 14를 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 계면층 및 감쇠 상수 증강층을 포함할 수 있으며, 상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(damping constant, α)를 갖는 물질을 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
도 15는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 15를 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 계면층 및 감쇠 상수 증강층을 포함할 수 있으며, 상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(damping constant, α)를 갖는 물질을 포함할 수 있다. 이를 통해, 메모리(1610)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1600)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1630)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및 상기 터널 베리어층과 상기 고정층 사이에 삽입되는 계면층 및 감쇠 상수 증강층을 포함할 수 있으며, 상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(damping constant, α)를 갖는 물질을 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1600)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
10, 20, 30: 가변 저항 소자 110, 210, 310: 버퍼층
120, 220, 330: 하부층 130, 230, 330: 자유층
140, 240, 340: 터널 베리어층 150, 360: 계면층
250A: 제1 계면층 250B: 제 계면층
160, 260, 350: 감쇠 상수 증강층 170, 270, 370: 고정층
180, 280, 380: 스페이서층 190, 290, 390: 자기 보정층
200, 300, 400: 캡핑층 160', 260', 350': 혼합층

Claims (24)

  1. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및
    상기 터널 베리어층과 상기 고정층 사이에 삽입되는 계면층 및 감쇠 상수 증강층을 포함하며,
    상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(damping constant, α)를 갖는 물질을 포함하는
    전자 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 감쇠 상수 증강층은 상기 반도체 메모리에 포함되는 다른 층으로부터 상기 터널 베리어층으로의 금속 확산을 방지하고, 상기 고정층의 스위칭을 억제하는 물질을 포함하는
    전자 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 감쇠 상수 증강층은 중금속을 포함하는
    전자 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 감쇠 상수 증강층은 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 또는 그 조합을 포함하는
    전자 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 계면층은 Fe, Co, B 또는 그 조합을 주성분으로 하는 합금을 포함하는
    전자 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 계면층은 상기 터널 베리어층의 상부에 위치하고, 상기 감쇠 상수 증강층은 상기 계면층과 상기 고정층 사이에 개재되는
    전자 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 감쇠 상수 증강층은 상기 터널 베리어층의 상부에 위치하고, 상기 계면층은 상기 감쇠 상수 증강층과 상기 고정층 사이에 개재되는
    전자 장치.
  8. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물;
    상기 터널 베리어층과 상기 고정층 사이에 삽입되는 제1 계면층 및 제2 계면층; 및
    상기 제1 계면층과 상기 제2 계면층 사이에 개재되는 감쇠 상수 증강층을 포함하며,
    상기 감쇠 상수 증강층은 CoFeB보다 높은 감쇠 상수(damping constant, α)를 갖는 물질을 포함하는
    전자 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 감쇠 상수 증강층은 상기 반도체 메모리에 포함되는 다른 층으로부터 상기 터널 베리어층으로의 금속 확산을 방지하고, 상기 고정층의 스위칭을 억제하는 물질을 포함하는
    전자 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 감쇠 상수 증강층은 중금속을 포함하는
    전자 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 감쇠 상수 증강층은 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 또는 그 조합을 포함하는
    전자 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 계면층 및 상기 제2 계면층은 Fe, Co, B 또는 그 조합을 주성분으로 하는 합금을 포함하는
    전자 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 계면층 및 상기 제2 계면층은 서로 동일한 물질을 포함하는
    전자 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 계면층 및 상기 제2 계면층은 서로 상이한 물질을 포함하는
    전자 장치.
  15. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물; 및
    상기 터널 베리어층과 상기 고정층 사이에 삽입되는 혼합층을 포함하며,
    상기 혼합층은, CoFeB보다 높은 감쇠 상수를 갖는 물질(A), 및 Fe, Co, B 또는 그 조합을 포함하는 물질(B)이 혼합된 합금 유사(alloy-like) 물질을 포함하는
    전자 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 물질(A)은 중금속을 포함하는
    전자 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 물질(A)은 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 또는 그 조합을 포함하는
    전자 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 혼합층은 상기 반도체 메모리에 포함되는 다른 층으로부터 상기 터널 베리어층으로의 금속 확산을 방지하고, 상기 고정층의 스위칭을 억제하는
    전자 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 혼합층은 물질(A)를 포함하는 층 및 물질(B)를 포함하는 층에 대한 열처리에 의해 형성되는
    전자 장치.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020190121616A 2019-10-01 2019-10-01 전자 장치 KR102632986B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190121616A KR102632986B1 (ko) 2019-10-01 2019-10-01 전자 장치
US16/894,301 US11145807B2 (en) 2019-10-01 2020-06-05 Electronic device
CN202010631818.9A CN112599656A (zh) 2019-10-01 2020-07-03 电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190121616A KR102632986B1 (ko) 2019-10-01 2019-10-01 전자 장치

Publications (2)

Publication Number Publication Date
KR20210039151A KR20210039151A (ko) 2021-04-09
KR102632986B1 true KR102632986B1 (ko) 2024-02-05

Family

ID=75161427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190121616A KR102632986B1 (ko) 2019-10-01 2019-10-01 전자 장치

Country Status (3)

Country Link
US (1) US11145807B2 (ko)
KR (1) KR102632986B1 (ko)
CN (1) CN112599656A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074716A (ja) 2011-11-15 2012-04-12 Sony Corp 記憶素子及びメモリ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114683B2 (ja) * 1998-01-22 2000-12-04 日本電気株式会社 磁気抵抗効果素子およびその製造方法、ならびにこの磁気抵抗効果素子を用いた磁気抵抗効果センサ，磁気抵抗検出システムおよび磁気記憶システム
US6977801B2 (en) 2003-02-24 2005-12-20 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive device with exchange-coupled structure having half-metallic ferromagnetic Heusler alloy in the pinned layer
JP2007180470A (ja) * 2005-11-30 2007-07-12 Fujitsu Ltd 磁気抵抗効果素子、磁気ヘッド、磁気記憶装置、および磁気メモリ装置
US7978442B2 (en) * 2007-10-03 2011-07-12 Tdk Corporation CPP device with a plurality of metal oxide templates in a confining current path (CCP) spacer
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
KR101635139B1 (ko) * 2009-09-30 2016-07-11 삼성전자주식회사 자기 메모리 소자
US8513749B2 (en) * 2010-01-14 2013-08-20 Qualcomm Incorporated Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
KR102017622B1 (ko) 2012-08-21 2019-09-03 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 메모리 장치들
US8202572B2 (en) * 2010-11-22 2012-06-19 Headway Technologies, Inc. TMR device with improved MgO barrier
US9130155B2 (en) 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
KR102268187B1 (ko) * 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9647204B2 (en) 2014-12-05 2017-05-09 International Business Machines Corporation Spin torque MRAM based on Co, Ir synthetic antiferromagnetic multilayer
US9564580B2 (en) 2014-12-29 2017-02-07 International Business Machines Corporation Double synthetic antiferromagnet using rare earth metals and transition metals
SG11201708865PA (en) * 2015-05-22 2017-11-29 Canon Anelva Corp Magnetoresistance effect element
US9842988B2 (en) * 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
KR20170034961A (ko) * 2015-09-21 2017-03-30 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20170080741A (ko) * 2015-12-30 2017-07-11 에스케이하이닉스 주식회사 전자 장치
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
KR102306333B1 (ko) * 2016-05-31 2021-09-30 소니그룹주식회사 불휘발성 메모리 셀, 메모리 셀 유닛 및 정보 기입 방법 및, 전자 기기
TWI785299B (zh) * 2016-09-09 2022-12-01 日商鎧俠股份有限公司 記憶裝置
CN109952662B (zh) * 2016-10-25 2023-04-18 三星电子株式会社 自旋器件及其操作方法和制造方法
US11348715B2 (en) * 2019-06-10 2022-05-31 Samsung Electronics Co., Ltd. Semiconductor device and method of making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074716A (ja) 2011-11-15 2012-04-12 Sony Corp 記憶素子及びメモリ

Also Published As

Publication number Publication date
US11145807B2 (en) 2021-10-12
US20210098687A1 (en) 2021-04-01
KR20210039151A (ko) 2021-04-09
CN112599656A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US9859490B2 (en) Electronic device including a semiconductor memory having multi-layered structural free layer
KR102423433B1 (ko) 전자 장치
US10367137B2 (en) Electronic device including a semiconductor memory having a variable resistance element including two free layers
US9871189B2 (en) Electronic device and method for fabricating the same
US9876162B2 (en) Electronic device including a semiconductor memory having variable resistance structure with magnetic correction layer
US10516099B2 (en) Electronic device and method for fabricating the same
US20140291601A1 (en) Semiconductor device and method for fabricating the same, and microprocessor, processor, system, data storage system and memory system including the semiconductor device
US10685692B2 (en) Electronic devices and method for fabricating the same
KR102626234B1 (ko) 전자 장치 및 그 제조 방법
CN106816527B (zh) 电子设备
US10305028B2 (en) Electronic device including an under layer and a perpendicular magnetic anisotropy increasing layer having a different crystal structure from the under layer
KR102515479B1 (ko) 전자 장치
US9818936B2 (en) Method for fabricating semiconductor device
KR102632986B1 (ko) 전자 장치
KR20210075405A (ko) 전자 장치
KR102590306B1 (ko) 전자 장치 및 그 제조 방법
KR102658258B1 (ko) 전자 장치 및 그 제조 방법
KR102635897B1 (ko) 전자 장치의 제조 방법
US11770980B2 (en) Electronic device
US20170155039A1 (en) Electronic device
US10203380B2 (en) Electronic device
KR20230093928A (ko) 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant