CN109950130B - 半导体器件的制造方法、衬底处理装置、及记录介质 - Google Patents
半导体器件的制造方法、衬底处理装置、及记录介质 Download PDFInfo
- Publication number
- CN109950130B CN109950130B CN201811547529.XA CN201811547529A CN109950130B CN 109950130 B CN109950130 B CN 109950130B CN 201811547529 A CN201811547529 A CN 201811547529A CN 109950130 B CN109950130 B CN 109950130B
- Authority
- CN
- China
- Prior art keywords
- substrate
- raw material
- gas
- bonds
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
- C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/36—Carbonitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
- C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
- C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
- C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及半导体器件的制造方法、衬底处理装置、及记录介质。本发明的课题为提高形成于衬底上的膜的膜质。将下述循环进行规定次数从而在衬底上形成包含Si、C、及N的膜,所述循环是将(a)对衬底供给包含Si‑C键且不含卤素的第1原料的工序、和(b)对衬底供给包含Si‑N键且不含烷基的第2原料的工序在第1原料中的Si‑C键的至少一部分及第2原料中的Si‑N键的至少一部分不被切断而被保持的条件下非同时地进行。
Description
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置、及记录介质。
背景技术
作为半导体器件的制造工序的一个工序,有时进行在衬底上形成膜的处理(例如参见专利文献1)。
[现有技术文献]
[专利文献]
[专利文献1]日本特开2014-127524号公报
发明内容
[发明要解决的课题]
本发明的目的在于提高形成于衬底上的膜的膜质。
[用于解决课题的手段]
根据本发明的一个方式,提供下述技术:通过将下述循环进行规定次数从而在衬底上形成包含Si、C、及N的膜,
所述循环是将
(a)对衬底供给包含Si-C键且不含卤素的第1原料的工序、和(b)对上述衬底供给包含Si-N键且不含烷基的第2原料的工序在上述第1原料中的Si-C键的至少一部分及上述第2原料中的Si-N键的至少一部分不被切断而被保持的条件下非同时地进行。
[发明效果]
根据本发明,能够提高形成于衬底上的膜的膜质。
附图说明
[图1]为本发明的一个实施方式中优选使用的衬底处理装置的立式处理炉的概略构成图,是以纵剖面图示出处理炉部分的图。
[图2]为本发明的一个实施方式中优选使用的衬底处理装置的立式处理炉的概略构成图,是以图1的A-A线剖面图示出处理炉部分的图。
[图3]为本发明的一个实施方式中优选使用的衬底处理装置的控制器的概略构成图,是以框图示出控制器的控制***的图。
[图4]为示出本发明的一个实施方式的成膜顺序的图。
[图5]分别地,(a)为示出1,3-二硅杂丙烷的化学结构式的图,(b)为示出1,4-二硅杂丁烷的化学结构式的图,(c)为示出1,3-二硅杂丁烷的化学结构式的图,(d)为示出1,3,5-三硅杂戊烷的化学结构式的图,(e)为示出1,3,5-三硅杂环己烷的化学结构式的图,(f)为示出1,3-二硅杂环丁烷的化学结构式的图。
[图6]分别地,(a)为示出三甲硅烷基胺的化学结构式的图,(b)为示出单氯代三甲硅烷基胺的化学结构式的图。
[图7]为分别示出形成于衬底上的膜的C浓度及N浓度的测定结果的图。
[图8]为分别示出形成于衬底上的膜的C浓度、N浓度及折射率的测定结果的图。
[图9](a)为示出形成于衬底上的膜的组成比的测定结果的图,(b)为示出形成于衬底上的膜中包含的碳的键合状态的比例的测定结果的图。
[图10]为示出形成于衬底上的膜的阶梯覆盖率(Step Coverage)的测定结果的图。
附图标记说明
200 晶片(衬底)
具体实施方式
<本发明的一个实施方式>
以下,主要使用图1~图5对本发明的一个实施方式进行说明。
(1)衬底处理装置的构成
如图1所示,处理炉202具有作为加热机构(温度调节部)的加热器207。加热器207为圆筒形状,通过支承于保持板而垂直地安装。加热器207也作为利用热使气体活化(激发)的活化机构(激发部)发挥功能。
在加热器207的内侧,反应管203与加热器207呈同心圆状地配设。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成,形成为上端封闭、下端开口的圆筒形状。在反应管203的筒中空部形成有处理室201。处理室201构成为能够收容作为衬底的晶片200。在该处理室201内进行对晶片200的处理。
在处理室201内,以贯穿反应管203的下部侧壁的方式设置有喷嘴249a、249b。在喷嘴249a、249b上,分别连接有气体供给管232a、232b。
在气体供给管232a、232b上,从上游侧起依次分别设置有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a、241b及作为开闭阀的阀243a、243b。在气体供给管232a、232b的比阀243a、243b更靠下游侧,分别连接有气体供给管232c、232d。在气体供给管232c、232d上,从上游侧起依次分别设置有MFC241c、241d及阀243c、243d。
如图2所示,喷嘴249a、249b以沿着反应管203的内壁的下部至上部、朝向晶片200的排列方向上方竖立的方式,分别设置于反应管203的内壁与晶片200之间的俯视下为圆环状的空间。即,在排列有晶片200的晶片排列区域的侧方的、水平包围晶片排列区域的区域中,以沿着晶片排列区域的方式分别设置有喷嘴249a、249b。在喷嘴249a、249b的侧面分别设置有供给气体的气体供给孔250a、250b。气体供给孔250a、250b各自以朝向反应管203的中心的方式开口,从而能够向晶片200供给气体。在从反应管203的下部至上部的范围内设置有多个气体供给孔250a、250b。
从气体供给管232a经由MFC241a、阀243a、喷嘴249a向处理室201内供给下述第1原料(第1原料气体),即包含构成在晶片200上形成的膜的主元素即硅(Si)与碳(C)的化学键(Si-C键)、但不含氯(C1)、氟(F)、溴(Br)、碘(I)等卤素的原料。所谓原料气体,是指气体状态的原料,例如,通过将常温常压下呈液体状态的原料气化而得到的气体、常温常压下呈气体状态的原料等。作为第1原料气体,例如可以使用1,4-二硅杂丁烷(SiH3CH2CH2SiH3,简称:1,4-DSB)气体。如图5(b)中化学结构式所示,1,4-DSB是包含Si-C键、Si与氢(H)的化学键(Si-H键)、及C与H的化学键(C-H键)等的物质,在1分子中包含两个Si-C键、六个Si-H键和四个C-H键。1,4-DSB还是包含作为亚烷基的亚乙基(C2H4)、但不含后述的烷基的原料。1,4-DSB中的C所具有的4个化学键中,1个构成Si-C键,2个构成C-H键。本说明书中,也将1,4-DSB简称为DSB。DSB在后述的衬底处理工序中作为Si源、C源发挥作用。
从气体供给管232a经由MFC241a、阀243a、喷嘴249a向处理室201内供给下述第2原料(第2原料气体),即包含Si与氮(N)的化学键(Si-N键)且不包含甲基、乙基、丙基、异丙基、丁基、异丁基等烷基的原料。作为第2原料气体,例如可以使用三甲硅烷基胺(N(SiH3)3,简称:TSA)气体。如图6(a)中化学结构式所示,TSA是包含Si-N键及Si-H键的物质,在1分子中包含3个Si-N键和9个Si-H键。TSA还是不含卤素的原料。TSA中的1个N(中心元素)上键合有3个Si。TSA在后述的衬底处理工序中也作为Si源、N源发挥作用。
作为反应体(反应气体),从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给例如含氧(O)气体。含O气体作为氧化剂(氧化气体)、即O源发挥作用。作为含O气体,例如可以使用氧(O2)气体。
作为催化剂(催化剂气体),从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给例如作为卤硼烷中的一种的三氯化硼(BCl3)气体。BCl3气体在后述衬底处理工序中发挥促进向晶片200上形成膜的催化性的作用。但是,BCl3气体在成膜处理的过程中也存在其分子结构的一部分发生分解的情况。对于这样的在化学反应的前后其一部分发生变化的气体而言,严格来说并非催化剂。然而,本说明书中,也将虽然在化学反应的过程中其一部分发生分解但大部分不分解、另外使反应速度变化、实质上作为催化剂发挥作用的物质称为催化剂。
从气体供给管232c、232d分别经由MFC241c,241d、阀243c、243d、气体供给管232a、232b、喷嘴249a、249b向处理室201内供给作为非活性气体的氮(N2)气体。N2气体作为吹扫气体、载气、稀释气体等发挥作用。
第1原料供给***、第2原料供给***各自主要由气体供给管232a、MFC241a、阀243a构成。反应体供给***(氧化剂供给***)、催化剂供给***各自主要由气体供给管232b、MFC241b、阀243b构成。非活性气体供给***主要由气体供给管232c、232d、MFC241c、241d、阀243c、243d构成。
上述各种供给***中的任一或者所有供给***也可以以阀243a~243d、MFC241a~241d等集成而成的集成型供给***248的形式构成。集成型供给***248构成为相对于各气体供给管232a~232d而连接,并通过后述的控制器121来控制各种气体向气体供给管232a~232d内的供给动作、即阀243a~243d的开闭动作、利用MFC241a~241d进行的流量调节动作等。集成型供给***248构成为一体型或分离型的集成单元,构成为能够相对于气体供给管232a~232d等而以集成单元单位进行拆装,能够以集成单元单位进行集成型供给***248的维护、更换、增设等。
在反应管203的侧壁下方,连接有对处理室201内的气氛进行排气的排气管231。在排气管231上,经由对处理室201内的压力进行检测的作为压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto Pressure Controller,自动压力控制器)阀244,连接有作为真空排气装置的真空泵246。APC阀244构成为:在使真空泵246工作的状态下对阀进行开闭,从而能够进行处理室201内的真空排气及真空排气停止,进而通过在使真空泵246工作的状态下基于由压力传感器245检测到的压力信息来调节阀开度,能够调节处理室201内的压力。排气***主要由排气管231、压力传感器245、APC阀244构成。可考虑将真空泵246包括在排气***内。
在反应管203的下方,设置有能够将反应管203的下端开口气密地封闭的作为炉口盖体的密封盖219。密封盖219由例如SUS等金属材料构成,形成为圆盘状。在密封盖219的上表面,设置有与反应管203的下端抵接的作为密封部件的O型圈220。在密封盖219的下方,设置有使后述晶舟217旋转的旋转机构267。旋转机构267的旋转轴255贯穿密封盖219而连接于晶舟217。旋转机构267构成为通过使晶舟217旋转来使晶片200旋转。密封盖219构成为通过设置于反应管203的外部的作为升降机构的晶舟升降机115而可在垂直方向上升降。晶舟升降机115构成为通过使密封盖219升降来将晶片200向处理室201内外搬入及搬出(搬送)的搬送装置(搬送机构)。
作为衬底支承具的晶舟217构成为将多张(例如25~200张)晶片200以水平姿态且彼此中心对齐的状态在垂直方向上排列并呈多层支承,也就是说使多张晶片200隔开间隔地排列。晶舟217由例如石英、SiC等耐热性材料构成。在晶舟217的下部,以水平姿态呈多段地支承有由例如石英、SiC等耐热性材料构成的隔热板218。
在反应管203内,设置有作为温度检测器的温度传感器263。通过基于由温度传感器263检测到的温度信息来调节向加热器207的通电情况,从而使处理室201内的温度成为所期望的温度分布。温度传感器263沿着反应管203的内壁设置。
如图3所示,作为控制部(控制手段)的控制器121构成为具备CPU(CentralProcessing Unit)121a、RAM(Random Access Memory)121b、存储装置121c、I/O端口121d的计算机。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线121e与CPU121a进行数据交换。在控制器121上,连接有以例如触摸面板等形式构成的输入输出装置122。
存储装置121c由例如闪存、HDD(Hard Disk Drive)等构成。在存储装置121c内,以可读取的方式存储有控制衬底处理装置的动作的控制程序、记载有后述的成膜处理的步骤、条件等的工艺制程等。工艺制程是以能够使控制器121执行后述的成膜处理中的各步骤、并得到规定的结果的方式组合而成的,作为程序发挥功能。以下,也将工艺制程、控制程序等统称地简称为程序。另外,也将工艺制程简称为制程。本说明书中,当使用程序这样的用语时,有时仅单独包含制程,有时仅单独包含控制程序,或者有时包含这两者。RAM121b构成为由CPU121a读取的程序、数据等得以被暂时保存的存储区域(工作区)。
I/O端口121d连接于上述的MFC241a~241d、阀243a~243d、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115等。
CPU121a构成为从存储装置121c读取并执行控制程序,并且根据来自输入输出装置122的操作命令的输入等来从存储装置121c读取制程。CPU121a构成为,以按照读取到的制程的内容的方式,控制利用MFC241a~241d进行的各种气体的流量调节动作、阀243a~243d的开闭动作、APC阀244的开闭动作及基于压力传感器245的利用APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263的加热器207的温度调节动作、利用旋转机构267进行的晶舟217的旋转及旋转速度调节动作、利用晶舟升降机115进行的晶舟217的升降动作等。
控制器121可通过将存储在外部存储装置123中的上述程序安装到计算机中而构成。外部存储装置123包含例如HDD等磁盘、CD等光盘、MO等光磁盘、USB存储器等半导体存储器等。存储装置121c、外部存储装置123构成计算机可读取的记录介质。以下,也将它们统称地简称为记录介质。本说明书中,当使用记录介质这样的用语时,有时仅单独包含存储装置121c,有时仅单独包含外部存储装置123,或者有时包含这两者。需要说明的是,程序向计算机的提供也可以不使用外部存储装置123,而使用互联网、专用线路等通信手段。
(2)衬底处理工序
使用图4,针对作为半导体器件的制造工序的一个工序而使用上述衬底处理装置、在作为衬底的晶片200上形成膜的衬底处理顺序例、即成膜顺序例进行说明。在以下的说明中,构成衬底处理装置的各部的动作由控制器121控制。
图4所示的成膜顺序中,通过将下述循环进行规定次数,从而在晶片200上形成包含Si、C、及N的膜,所述循环是将
(a)对晶片200供给作为包含Si-C键且不含卤素的第1原料的DSB气体的步骤、和
(b)对晶片200供给作为包含Si-N键且不含烷基的第2原料的TSA气体的步骤
在DSB气体中的Si-C键的至少一部分及TSA气体中的Si-N键的至少一部分不被切断而被保持的条件下非同时地进行。
需要说明的是,以图4所示的成膜顺序进行的循环还包括与上述(a)及(b)的各自均非同时地进行(c)对晶片200供给O2气体作为氧化剂的步骤。在该情况下,形成于晶片200上的膜还包含O,成为包含Si、O、C、及N的膜、即硅氧碳氮化膜(SiOCN膜)。
另外,以图4所示的成膜顺序进行的循环还包括在进行上述(a)及(b)中的至少任一者之前,进行(d)对晶片200供给BCl3气体作为催化剂的步骤。图4中,作为一例,示出下述情况:在(a)之前进行(d),在(a)之后且(b)之前不实施(d)。
本说明书中,方便起见,有时也将图4所示的成膜顺序以下述方式表示。以下的其他实施方式等的说明中也使用同样的表述。
本说明书中,当使用“晶片”这样的用语时,有时指的是晶片本身,有时指的是晶片与形成于其表面的规定的层、膜等的层叠体。本说明书中,当使用“晶片的表面”这样的用语时,有时指的是晶片本身的表面,有时指的是在晶片上形成的规定的层等的表面。本说明书中,当记载了“在晶片上形成规定的层”时,有时指的是在晶片本身的表面上直接形成规定的层,有时指的是在形成于晶片上的层等之上形成规定的层。本说明书中,使用“衬底”这样的用语的情况也与使用“晶片”这样的用语的情况含义相同。
(晶片填充及晶舟加载)
将多张晶片200装填(晶片填充)到晶舟217上。然后,如图1所示,支承有多张晶片200的晶舟217被晶舟升降机115抬起并搬入处理室201内(晶舟加载)。在该状态下,密封盖219处于借助O型圈220而将反应管203的下端密封的状态。
(压力调节及温度调节)
利用真空泵246进行真空排气(减压排气),以使得处理室201内即晶片200所存在的空间成为所期望的压力(真空度)。此时,利用压力传感器245测定处理室201内的压力,基于所测得的压力信息对APC阀244进行反馈控制。另外,利用加热器207进行加热,以使处理室201内的晶片200成为所期望的处理温度。此时,为了使处理室201内达到期望的温度分布,基于温度传感器263检测到的温度信息,对向加热器207通电的情况进行反馈控制。另外,开始利用旋转机构267进行的晶片200的旋转。真空泵246的运转、晶片200的加热及旋转均至少在对晶片200进行的处理结束为止的期间持续进行。
(成膜步骤)
然后,依次实施以下的步骤1~4。
[步骤1]
在该步骤中,对处理室201内的晶片200供给BCl3气体。具体而言,打开阀243b,向气体供给管232b内流入BCl3气体。利用MFC241b对BCl3气体进行流量调节,经由喷嘴249b向处理室201内供给,并从排气管231排气。此时,对晶片200供给BCl3气体。此时,也可以打开阀243c、243d,向气体供给管232c、232d内流入N2气体。
作为本步骤中的处理条件,示例如下:
BCl3气体供给流量:1~2000sccm
N2气体供给流量(各气体供给管):0~10000sccm
各气体供给时间:1~120秒
处理温度:400℃~450℃,优选为425~450℃
处理压力:1~2000Pa。
通过在上述条件下对晶片200供给BCl3气体,能够在抑制处理室201内的BCl3气体在气相中的分解、即热分解的同时,使BCl3吸附于晶片200的最外表面。由此,能够在晶片200上形成包含B及Cl的层作为第1层(初始层)。第1层成为包含物理吸附于晶片200上的BCl3、因BCl3化学吸附于晶片200上而产生的物质的层。在后述的步骤2、3中,吸附于晶片200的表面的这些物质作为使在晶片200的表面上进行成膜反应(后述的第2层、第3层的形成反应)的催化剂发挥作用。以下,方便起见,也将作为催化剂发挥作用的这些物质称为BClx(x为1~3)。
在晶片200上形成第1层后,关闭阀243b,停止BCl3气体向处理室201内的供给。然后,对处理室201内进行真空排气,将残留于处理室201内的气体等从处理室201内排除。此时,打开阀243c、243d,向处理室201内供给N2气体。N2气体作为吹扫气体发挥作用。由此,能够将在处理室201内浮游的BCl3气体除去。而且,由此能够以BCl3气体不在处理室201内浮游的状态(非浮游的状态)进行后述的步骤2。
作为催化剂,除BCl3气体外,还可以使用单氯硼烷(BClH2)气体、二氯硼烷(BCl2H)气体、三氟硼烷(BF3)气体、三溴硼烷(BBr3)气体、乙硼烷(B2H6)气体等。
作为非活性气体,除N2气体外,还可以使用Ar气体、He气体、Ne气体、Xe气体等稀有气体。在这一方面,在后述的步骤2~4、后处理(post treatment)步骤等中也是同样的。
[步骤2]
在该步骤中,在BCl3气体不在处理室201内浮游的状态下,对处理室201内的晶片200、即形成于晶片200上的第1层供给DSB气体。具体而言,按照与步骤1中的阀232b~232d的开闭控制同样的步骤进行阀232a、232c、232d的开闭控制。DSB气体利用MFC241a进行流量控制,经由喷嘴249a向处理室201内供给,并从排气管231排气。此时,对晶片200供给DSB气体。
作为本步骤中的处理条件,示例如下:
DSB气体供给流量:1~2000sccm
DSB气体供给时间:1~300秒
处理压力:1~4000Pa。
其他处理条件与步骤1中的处理条件同样。
通过在上述条件下对晶片200供给DSB气体,利用第1层中包含的BClx的催化作用而发生催化反应,由此,能够使DSB的分子结构的一部分分解。而且,能够使由DSB的分子结构的一部分分解而生成的物质(例如包含Si-C键等的第1中间体)吸附(化学吸附)于晶片200的表面。由此,能够将第1层改性,在晶片200上形成包含Si及C的层即硅碳化层(SiC层)作为第2层。需要说明的是,DSB气体由于被Si-H键、C-H键封端而具有难以在晶片200的表面吸附的特性,但是通过利用BClx的催化作用,能够使其高效地吸附至晶片200的表面。由此,第2层的形成反应通过预先吸附于晶片200的表面的BClx的催化作用而进行,表面反应(而非气相反应)成为主体。需要说明的是,由于此时BCl3不在处理室201内浮游,因此能够更可靠地利用表面反应(而非气相反应)来使第2层的形成反应进行。
需要说明的是,在上述条件下,DSB气体的Si-C键的至少一部分不被切断而被保持。因此,第2层成为以Si-C键的形式包含Si及C的层。另外,在上述条件下,能够使第1层中包含的BClx的一部分不消失而残留于第2层中。由此,第2层成为也包含BClx的层。第2层中包含的BClx在后述的步骤3中作为使成膜反应(第3层的形成反应)进行的催化剂发挥作用。也可以将第2层称为包含BClx的SiC层。
在晶片200上形成第2层后,关闭阀243a,停止DSB气体向处理室201内的供给。然后,利用与步骤1同样的处理步骤,将残留于处理室201内的气体等从处理室201内排除。
作为第1原料,除DSB气体外,还可以使用1,3-二硅杂丙烷(SiH3CH2SiH3,简称:1,3-DSP)气体、1,3-二硅杂丁烷(SiH3CH2SiH2CH3,简称:1,3-DSB)气体、1,3,5-三硅杂戊烷(SiH3CH2SiH2CH2SiH3,简称:1,3,5-TSP)气体、1,3,5-三硅杂环己烷(SiH2CH2SiH2CH2SiH2CH2,简称:1,3,5-TSCH)气体、1,3-二硅杂环丁烷(SiH2CH2SiH2CH2,简称:1,3-DSCB)气体等。分别地,图5(a)中示出了1,3-DSP的化学结构式,图5(c)中示出了1,3-DSB的化学结构式,图5(d)中示出了1,3,5-TSP的化学结构式,图5(e)中示出了1,3,5-TSCH的化学结构式,图5(f)中示出了1,3-DSCB的化学结构式。这些气体为包含Si-C键且不含卤素的物质。图5(a)~图5(f)所示的物质基本或完全不包含可成为使形成于晶片200上的SiOCN膜的耐灰化性、耐湿式蚀刻性、耐干式蚀刻性等(以下,也将它们统称为耐加工性)降低的主要原因的下述键,例如,在2个以上(优选为3个以上,更优选为全部(4个)的键合位点上键合有C的C彼此的键(以下,将该键简称为C-C键)、C与O的化学键(C-O键)、Si与烷基(R)的化学键(Si-R键)、N与H的化学键(N-H键)、N与O的化学键(N-O键)。
[步骤3]
在该步骤中,对处理室201内的晶片200、即形成于晶片200上的第2层供给TSA气体。具体而言,按照与步骤1中的阀232b~232d的开闭控制同样的步骤进行阀232a、232c、232d的开闭控制。TSA气体利用MFC241a进行流量控制,经由喷嘴249a向处理室201内供给,并从排气管231排气。此时,对晶片200供给TSA气体。
作为本步骤中的处理条件,示例如下:
TSA气体供给流量:1~2000sccm
TSA气体供给时间:1~300秒
处理压力:1~2000Pa。
其他处理条件与步骤1中的处理条件同样。
通过在上述条件下对晶片200供给TSA气体,通过第2层中包含的BClx的催化作用而发生催化反应,由此,能够使TSA的分子结构的一部分分解。而且,能够使由TSA的分子结构的一部分分解而生成的物质(例如,包含Si-N键等的第2中间体)吸附(化学吸附)于晶片200的表面。由此,能够在将第2层改性的同时使其生长,从而在晶片200上形成包含Si、C、及N的层即硅碳氮化层(SiCN层)作为第3层。需要说明的是,TSA气体由于被Si-H键封端,因此具有难以在晶片200的表面吸附的特性,但是通过利用BClx的催化作用,从而高效地吸附至晶片200的表面。由此,第3层的形成反应利用预先残留于第2层中的BClx的催化作用而进行,从而使得表面反应(而非气相反应)成为主体。
需要说明的是,在上述条件下,TSA气体的Si-N键的至少一部分不被切断而被保持。因此,第3层成为以Si-N键的形式包含Si及N的层。另外,在上述条件下,第2层中包含的Si-C键的至少一部分不被切断而被保持。因此,第3层成为以Si-C键的形式包含Si及C的层。需要说明的是,在上述条件下,第2层中包含的BClx在与TSA气体反应时基本或全部被消耗掉,从而被从第2层除去。第3层中包含的BClx的量降低至杂质水平。
在晶片200上形成第3层后,关闭阀243a,停止TSA气体向处理室201内的供给。然后,利用与步骤1同样的处理步骤,将残留于处理室201内的气体等从处理室201内排除。
作为第2原料,除TSA气体外,还可以使用单氯代甲硅烷基胺(N(SiH3)2SiH2Cl)气体等。图6(b)中示出了单氯代甲硅烷基胺的化学结构式。单氯代甲硅烷基胺是在1分子中包含3个Si-N键且不含烷基的物质。如图6(a)、图6(b)所示,这些物质完全不包含可成为使形成于晶片200上的SiOCN膜的耐加工性降低的主要原因的上述键,例如C-C键、C-O键、Si-R(R为烷基)键、N-H键、N-O键。
[步骤4]
在该步骤中,对处理室201内的晶片200、即在晶片200上形成的第3层供给O2气体。具体而言,按照与步骤1中的阀232a、232c、232d的开闭控制同样的步骤,进行阀232b、232c、232d的开闭控制。O2气体利用MFC241b进行流量控制,经由喷嘴249b向处理室201内供给,并从排气管231排气。此时,对晶片200供给O2气体。
作为本步骤中的处理条件,示例如下:
O2气体供给流量:1~10000sccm
O2气体供给时间:1~300秒
处理压力:1~4000Pa。
其他处理条件与步骤1中的处理条件同样。
通过在上述条件下对晶片200供给O2气体,能够将形成于晶片200上的第3层的至少一部分改性(氧化)。由此,能够使H、B、Cl等杂质从第3层中脱离,并且使O2气体中包含的O成分摄入第3层中。通过将第3层氧化,能够在晶片200上形成包含Si、O、C、及N的层即硅氧碳氮化层(SiOCN层)作为第4层。
需要说明的是,在上述条件下,第3层中包含的Si-C键及Si-N键各自的至少一部分不被切断而被保持。因此,第4层成为包含Si-C键及Si-N键的各自的层。
在晶片200上形成第4层后,关闭阀243b,停止O2气体向处理室201内的供给。然后,利用与步骤1同样的处理步骤,将残留于处理室201内的气体等从处理室201内排除。
作为氧化剂,除O2气体外,还可以使用一氧化二氮(N2O)气体、一氧化氮(NO)气体、二氧化氮(NO2)气体、一氧化碳(CO)气体、二氧化碳(CO2)气体、臭氧(O3)气体、过氧化氢(H2O2)气体、水蒸气(H2O气体)、O2气体+氢(H2)气体等。
[实施规定次数]
通过将非同时地、即非同步地实施上述步骤1~4的循环进行规定次数(n次,n为1以上的整数),从而能够在晶片200上形成规定膜厚、规定组成的SiOCN膜。上述循环优选重复多次。即,优选的是,使将上述循环进行1次时形成的第4层的厚度小于所期望的膜厚,将上述循环重复多次,直至通过层叠第4层而形成的SiOCN膜的膜厚成为所期望的膜厚为止。
需要说明的是,成膜步骤中示出的处理条件是步骤2中在DSB气体单独存在于处理室201内的情况下、DSB气体的Si-C键的至少一部分不被切断而被保持的条件。另外,上述处理条件也是步骤3中在TSA气体单独存在于处理室201内的情况下、TSA气体的Si-N键的至少一部分不被切断而被保持的条件。通过在这样的条件下进行成膜步骤,能够使在DSB气体及TSA气体中分别包含的Si-C键及Si-N键的各自以其原本的形式摄入形成于晶片200上的SiOCN膜中。
另外,成膜步骤中示出的处理条件也是步骤1中在BCl3气体单独存在于处理室201内的情况下、BCl3气体不发生热分解(气相分解)而以BClx的形式吸附于晶片200的表面上的条件。通过在这样的条件下进行成膜步骤,能够在形成于晶片200上的第1层中包含作为催化剂发挥作用的BClx。另外,能够提高形成于晶片200上的第1层的厚度在晶片面内的均匀性(以下,也简称为面内均匀性),或者提高阶差被覆性(以下,也称为阶梯覆盖特性)。结果,能够使第2、第3层的形成反应高效地、且在晶片200的整个面内区域以均等的速率进行。而且,能够提高形成于晶片200上的SiOCN膜的成膜速率,同时使该膜成为面内膜厚均匀性高、阶梯覆盖特性优异的膜。
需要说明的是,若处理温度小于400℃,则会在步骤1中存在下述情况:BCl3变得难以化学吸附于晶片200的表面,难以在晶片200上形成第1层。另外,在步骤2、3中存在下述情况:变得难以获得BClx的催化作用,难以在晶片200上形成第2、第3层。结果,存在下述情况:难以以实用的成膜速率进行SiOCN膜向晶片200上的形成。通过使处理温度为400℃以上的温度,能够解决上述课题,能够以实用的成膜速率进行SiOCN膜向晶片200上的形成。通过使处理温度为425C以上的温度,能够进一步提高形成于晶片200上的SiOCN膜的成膜速率。
另外,处理温度大于450℃时,在步骤2、3中存在下述情况:原料的热分解等过度进行,难以在相比于气相反应而言表面反应成为主体的状况下进行第2、第3层的形成。另外,在步骤2、3中还存在下述情况:难以保持DSB气体的Si-C键的至少一部分,或者难以保持TSA气体的Si-N键的至少一部分。通过使处理温度为450℃以下的温度,能够解决上述课题。结果,能够分别提高形成于晶片200上的SiOCN膜的面内膜厚均匀性、阶梯覆盖特性。另外,容易在形成于晶片200上的SiOCN膜中分别摄入Si-C键及Si-N键。
因此,成膜步骤中的处理温度例如优选为400℃~450℃的范围内的温度,更优选为425~450℃的范围内的温度。
(后处理步骤)
在SiOCN膜向晶片200上的形成结束后,适当调节加热器207的温度,作为后处理,对形成于晶片200上的SiOCN膜进行热处理(退火处理)。该步骤可以在打开阀243c、243d、向处理室201内供给N2气体的同时进行,另外,也可以在关闭阀243c、243d、停止N2气体向处理室201内的供给的状态下进行。在任一情况下,该步骤均可以在关闭阀243a、243b、分别停止了催化剂、第1原料、第2原料、氧化剂向处理室201内的供给的状态下进行。
作为本步骤中的处理条件,示例如下:
N2气体供给流量(各气体供给管):0~20000sccm
处理温度:600~1000℃
处理压力:0.1~100000Pa
处理时间:1~300分钟。
(后吹扫及大气压恢复)
在成膜步骤及后处理步骤结束后,从气体供给管232c、232d中的各自向处理室201内供给N2气体,并从排气管231排气。由此,处理室201内被吹扫,残留于处理室201内的气体、反应副产物等被从处理室201内除去(后吹扫)。然后,处理室201内的气氛被置换为非活性气体(非活性气体置换),处理室201内的压力恢复至常压(大气压恢复)。
(晶舟卸载及晶片取出)
然后,利用晶舟升降机115使密封盖219下降,反应管203的下端打开开口。然后,处理完毕的晶片200以支承于晶舟217的状态从反应管203的下端被搬出至反应管203的外部(晶舟卸载)。处理完毕的晶片200自晶舟217取出(晶片取出)。
(3)由本实施方式带来的效果
根据本实施方式,可获得以下所示的一个或多个效果。
(a)通过在DSB气体中的Si-C键的至少一部分、及TSA气体中的Si-N键的至少一部分各自不被切断而被保持的条件下使用DSB气体及TSA气体,能够将DSB气体及TSA气体中的Si-C键及Si-N键各自以其原本的形式摄入形成于晶片200上的SiOCN膜中。由此,能够提高形成于晶片200上的SiOCN膜的耐加工性。
(b)通过在非等离子体的气氛下进行成膜步骤,使Si-C键及Si-N键各自容易地摄入形成于晶片200上的SiOCN膜中。由此,能够进一步提高形成于晶片200上的SiOCN膜的耐加工性。
(c)通过使用基本或者完全不包含可成为使膜的耐加工性降低的主要原因的C-C键、C-O键、Si-R(R为烷基)键、N-H键等的物质作为第1、第2原料,容易使形成于晶片200上的SiOCN膜中不包含上述各种键。由此,能够更进一步地提高形成于晶片200上的SiOCN膜的耐加工性。
需要说明的是,针对晶片200而将非同时地供给1,1,2,2-四氯-1,2-二甲基二硅烷((CH3)2Si2Cl4,简称:TCDMDS)气体等烷基氯硅烷系气体、二甲基氨基硅烷(SiH3[N(CH3)2])气体等氨基硅烷系气体、及O2气体的循环进行规定次数,也能够在晶片200上形成SiOCN膜。然而,已探明了,对于由这样的方法形成的SiOCN膜而言,存在膜中包含可成为使膜的耐加工性降低的主要原因的上述各种键的情况,且具有难以获得如本实施方式中形成的SiOCN膜那样的程度的耐加工性的倾向。根据本申请发明人的深入研究已探明,SiOCN膜中包含的C-C键、C-O键、Si-R(R为烷基)键具有导致例如膜的耐灰化性降低的倾向,SiOCN膜中包含的N-H键具有导致例如膜的耐湿式蚀刻性降低的倾向。
(d)根据以上所述的各种效果,在本实施方式中,即使减少C成分、N成分向形成于晶片200上的SiOCN膜中的添加量,也能够充分地提高膜的耐加工性。另外,通过减少C成分、N成分(它们可成为介电常数增加的主要原因)向SiOCN膜中的添加量,能够使该膜成为耐加工性优异的膜,同时成为介电常数低的膜(Low-k膜)。即,根据本实施方式,能够同时实现耐加工性的提高和低介电常数化(Low-k化)(二者容易成为此消彼长(trade-off)的关系)。
(e)通过在进行步骤2之前(即在各循环的最初)进行使BClx吸附于晶片200的表面的步骤1,从而能够利用BClx的催化作用来高效地进行步骤2中的第2层的形成。另外,通过在进行步骤2时使第1层中包含的BClx的一部分残留于第2层中,从而能够利用BClx的催化作用来高效地进行步骤3中的第3层的形成。结果,能够在上述低温条件下、另外在非等离子体的气氛下,以高的成膜速率高效地进行SiOCN膜向晶片200上的形成。需要说明的是,通过在步骤2之前进行步骤1、在步骤2之后且步骤3之前不实施步骤1,容易使得与Si-N键的摄入相比更加促进Si-C键向形成于晶片200上的SiOCN膜中的摄入。
(f)通过在进行步骤2时利用吸附于晶片200的表面的BClx的催化作用,从而能够利用表面反应来进行第2层的形成,提高第2层的面内均匀性、阶梯覆盖特性。另外,通过在进行步骤3时利用残留于第2层中的BClx的催化作用,从而能够利用表面反应进行第3层的形成,提高第3层的面内均匀性、阶梯覆盖特性。结果,能够提高形成于晶片200上的SiOCN膜的面内膜厚均匀性及阶梯覆盖特性中的各自。
(g)通过非同时地进行步骤1~4,即通过将BCl3气体、DSB气体、TSA气体、O2气体对晶片200的供给间隔着处理室201内的吹扫处理而依次进行,能够利用表面反应(而非气相反应)进行SiOCN膜向晶片200上的形成。另外,通过在进行步骤1之后且在进行步骤2之前进行将在处理室201内浮游的BCl3气体除去的步骤,即通过将步骤2在BCl3气体不在处理室201内浮游的状态(非浮游的状态)下进行,能够更可靠地利用表面反应(而非气相反应)来进行使SiOCN膜向晶片200上的形成。结果,能够进一步提高形成于晶片200上的SiOCN膜的面内膜厚均匀性及阶梯覆盖特性中的各自。
(h)作为第1原料,使用不作为N源发挥作用而是作为C源发挥作用的DSB气体,作为第2原料,使用不作为C源发挥作用而是作为N源发挥作用的TSA气体,由此能够独立地对在形成于晶片200上的SiOCN膜中摄入的C成分的量、N成分的量进行控制。即,能够提高形成于晶片200上的SiOCN膜的组成的控制性,以宽范围且精密地对其组成进行控制。
(i)通过在实施成膜步骤后进行后处理步骤,能够使形成于晶片200上的SiOCN膜中包含的H等杂质从膜中脱离。另外,能够使形成于晶片200上的SiOCN膜致密化。由此,能够进一步提高该膜的耐加工性。另外,还能够避免当形成于晶片200上的SiOCN膜暴露于大气中时等的、膜的介电常数增加。
(j)上述效果在下述情况下同样可获得:使用除BCl3气体以外的上述催化剂的情况;使用除DSB气体以外的上述第1原料的情况;使用除TSA气体以外的上述第2原料的情况;使用除O2气体以外的上述氧化剂的情况;使用除N2气体以外的上述非活性气体的情况。
(4)变形例
本实施方式中的成膜处理的顺序并不限定于图4所示的方式,可以如以下的变形例这样进行变更。另外,这些变形例可以任意地组合。需要说明的是,只要没有特别说明,则各变形例的各步骤中的处理步骤、处理条件与上述衬底处理顺序的各步骤中的处理步骤、处理条件同样。
(变形例1)
如以下所示的成膜顺序那样,在成膜步骤中,可以变换DSB气体、TSA气体的供给顺序。在本变形例中也可获得与图4所示的成膜顺序同样的效果。另外,通过在供给TSA气体的步骤之前进行供给BCl3气体的步骤、在供给TSA气体的步骤之后且供给DSB气体的步骤之前不实施供给BCl3气体的步骤,容易使得与Si-C键的摄入相比更促进Si-N键向形成于晶片200上的SiOCN膜中的摄入。
(变形例2)
如以下所示的成膜顺序那样,在成膜步骤中,可以不实施供给O2气体的步骤,从而在晶片200上形成包含Si、C、及N的膜,即硅碳氮化膜(SiCN膜)。在本变形例中也可获得与图4所示的成膜顺序同样的效果。另外,也可以使形成于晶片200上的SiCN膜中包含的Si的量相对于N、C的量相对地增加,使该膜成为富含Si的膜。
(变形例3)
如以下所示的成膜顺序那样,在成膜步骤中,可以不实施供给BCl3气体的步骤。在本变形例中,也能够向形成于晶片200上的SiOCN膜中摄入各Si-C键及Si-N键,能够使形成于晶片200上的SiOCN膜成为耐加工性优异的膜。需要说明的是,对于不使用催化剂的情况而言,若处理温度小于450℃,则存在无法以实用的成膜速率形成SiOCN膜的情况。通过使处理温度为450℃以上,即使是不使用催化剂的情况也能够以实用的成膜速率形成SiOCN膜。另外,对于不使用催化剂的情况而言,若处理温度大于470℃,则存在下述情况:气相反应过度进行,膜厚均匀性容易变差,难以控制膜厚均匀性。通过使处理温度为470℃以下,对于不使用催化剂的情况而言,能够抑制膜厚均匀性的变差,能够控制膜厚均匀性。因此,对于如本变形例这样不使用催化剂的情况而言,优选使处理温度为450~470℃的范围内的温度。
(变形例4)
如以下所示的成膜顺序那样,在成膜步骤中,可以不实施供给BCl3气体的步骤及供给O2气体的步骤这两者。在本变形例中,也能够向形成于晶片200上的SiCN膜中摄入Si-C键及Si-N键中的各自,能够使形成于晶片200上的SiCN膜成为耐加工性优异的膜。另外,也可以使膜中包含的Si的量相对于N、C的量相对地增加,使该膜成为富含Si的膜。需要说明的是,本变形例中,出于与变形例3同样的理由,优选使处理温度为450~470℃的范围内的温度。
(变形例5)
如以下所示的成膜顺序那样,也可以在以下两者中均实施供给BCl3气体的步骤:供给DSB气体的步骤之前;以及供给DSB气体的步骤之后且供给TSA气体的步骤之前。另外,还可以在以下两者中均实施供给BCl3气体的步骤:供给TSA气体的步骤之前;以及供给TSA气体的步骤之后且供给DSB气体的步骤之前。在本变形例中也可获得与图4所示的成膜顺序同样的效果。另外,通过在供给各原料之前分2次分别地供给作为催化剂的BCl3气体,能够进一步提高形成于晶片200上的膜的面内膜厚均匀性及阶梯覆盖特性中的各自,还能够进一步提高成膜速率。
(变形例6)
如以下所示的成膜顺序那样,可以在循环的最初不实施供给BCl3气体的步骤,而仅在供给各原料的期间实施供给BCl3气体的步骤。在本变形例中也可获得与图4所示的成膜顺序同样的效果。需要说明的是,在进行各循环时首先供给DSB气体、接着供给TSA气体的情况下,通过采用本变形例,能够适当抑制Si-C键向形成于晶片200上的膜中的摄入,同时促进Si-N键的摄入。另外,在进行各循环时首先供给TSA气体、接着供给DSB气体的情况下,通过采用本变形例,能够适当抑制Si-N键向形成于晶片200上的膜中的摄入,同时促进Si-C键的摄入。
(变形例7)
如以下所示的成膜顺序那样,也可以交替地重复包含Si、O及C的硅氧碳化膜(SiOC膜)在晶片200上的形成、和包含Si、O及N的硅氧氮化膜(SiON膜)在晶片200上的形成(n1~n3各自为1以上的整数)。在本变形例中也可获得与图4所示的成膜顺序同样的效果。另外,通过使SiOC膜及SiON膜各自的膜厚为0.1nm以上且5nm以下的膜厚,能够使最终形成的层叠膜在层叠方向上具有统一的特性,制成作为膜整体具有一体不可分的特性的纳米层压膜。另外,通过调节SiOC膜与SiON膜的膜厚比率,能够在宽范围内控制最终形成的层叠膜的组成比。
(变形例8)
如以下所示的成膜顺序那样,也可以按照每个循环来改变供给BCl3气体的步骤的实施时机。在本变形例中也可获得与图4所示的成膜顺序同样的效果。另外,能够均衡性良好地分别促进Si-C键向形成于晶片200上的膜中的摄入和Si-N键向形成于晶片200上的膜中的摄入。另外,也能够在膜厚(深度)方向上对形成于晶片200上的膜中的C浓度、N浓度进行控制。
(变形例9)
如以下所示的成膜顺序那样,可以按照每个循环来变换DSB气体、TSA气体的供给顺序。在本变形例中也可获得与图4所示的成膜顺序同样的效果。另外,能够均衡性良好地分别促进Si-C键向形成于晶片200上的膜中的摄入和Si-N键向形成于晶片200上的膜中的摄入。另外,也能够在膜厚(深度)方向上对形成于晶片200上的膜中的C浓度、N浓度进行控制。
(变形例10)
后处理步骤中,可以对形成于晶片200上的SiOCN膜照射N2等离子体等,也可以照射微波等。本变形例中也可获得与后处理步骤中进行热处理的情况同样的效果。另外,与进行热处理的情况相比,进行等离子体照射处理、微波照射处理的情况下能够使处理温度低温化,还能够缩短晶片200的热历史。例如,进行等离子体照射处理的情况、进行微波照射处理的情况下能够使处理温度为室温(25℃)以上且470℃以下,进而,也能够为室温以上且450℃以下。即,也能够使后处理步骤的处理温度成为与成膜步骤的处理温度相同的温度。
(变形例11)
在图4所示的成膜顺序中,针对将成膜步骤与后处理步骤在同一处理室201内、即in-situ(原位地)进行的情况进行了说明,但也可以将成膜步骤与后处理步骤在不同处理室内、即ex-situ(非原位地)进行。另外,在实施成膜步骤后,可以不实施后处理步骤。本变形例中,也可获得与图4所示的成膜顺序基本同样的效果。
<其他实施方式>
以上,对本发明的实施方式具体地进行了说明。然而,本发明并不限定于上述实施方式,可以在不超出其主旨的范围内进行各种变更。
优选的是,衬底处理中使用的制程根据处理内容单独准备,经由电通信线路、外部存储装置123而预先存储于存储装置121c内。此外,在开始衬底处理时,优选的是,CPU121a根据处理内容从存储于存储装置121c内的多个制程中适当选择适合的制程。由此,将能够在1台衬底处理装置中再现性良好地形成各种膜种类、组成比、膜质、膜厚的膜。另外,能够减少操作者的负担,能够在避免操作失误的同时迅速地开始衬底处理。
上述制程并不限定于新制成的情况,例如,也可以通过改变已经安装到衬底处理装置的已有制程来进行准备。在变更制程的情况下,也可以经由电通信线路、记录有该制程的记录介质而将变更后的制程安装于衬底处理装置中。另外,也可以操作已有的衬底处理装置所具备的输入输出装置122,直接变更已安装于衬底处理装置的已有的制程。
在上述实施方式中,针对使用一次处理多张衬底的分批式衬底处理装置来形成膜的例子进行了说明。本发明并不限定于上述实施方式,例如,也可以合适地使用一次处理1张或数张衬底的单片式衬底处理装置来形成膜的情况中。另外,在上述实施方式中,针对使用具有热壁型处理炉的衬底处理装置来形成膜的例子进行了说明。本发明并不限定于上述实施方式,也可以合适地应用在使用具有冷壁型处理炉的衬底处理装置来形成膜的情况中。
在使用这些衬底处理装置的情况下,可按照与上述实施方式、变形例同样的处理步骤、处理条件进行成膜处理,可获得与上述实施方式、变形例同样的效果。
另外,上述实施方式、变形例等可以适当组合而使用。此时的处理步骤、处理条件可以与例如上述实施方式的处理步骤、处理条件同样。
[实施例]
(实施例1)
使用图1所示的衬底处理装置,将对晶片依次非同时地供给DSB气体、TSA气体、O2气体的循环进行规定次数,由此在晶片上形成SiOCN膜,作为样品A1~A3。制作样品A1时的处理条件为上述实施方式中记载的处理条件范围内的规定条件。对于制作样品A2时的处理条件而言,除了使每1循环的TSA气体的供给时间长于制作样品A1时的TSA气体的供给时间这一点以外,与制作样品A1时的处理条件相同。对于制作样品A3时的处理条件而言,除了使每1循环的DSB气体的供给时间长于制作样品A1时的DSB气体的供给时间这一点以外,与制作样品A1时的处理条件相同。
然后,利用XRF(荧光X射线分析)对样品A1~A3的SiOCN膜中包含的N、C等的浓度进行测定。将其结果示于图7。图7的纵轴表示由XRF测得的SiOCN膜中的N、C浓度(a.u.),横轴依次表示样品A1~A3。根据图7可知,样品A2的SiOCN膜的N浓度高于样品A1的SiOCN膜的N浓度。另一方面,可知样品A2的SiOCN膜的C浓度低于样品A1的SiOCN膜的C浓度。另外,可知样品A3的SiOCN膜的C浓度高于样品A1的SiOCN膜的C浓度。另一方面,可知样品A3的SiOCN膜的N浓度低于样品A1的SiOCN膜的N浓度。由这些内容可知,通过控制每1循环的TSA气体的供给时间、即TSA气体对晶片的供给量,能够对形成于晶片上的SiOCN膜的N浓度及C浓度进行调节。另外,可知通过控制每1循环的DSB气体的供给时间、即DSB气体对晶片的供给量,能够对形成于晶片上的SiOCN膜的C浓度及N浓度进行调节。
(实施例2)
使用图1所示的衬底处理装置,将对晶片依次非同时地供给DSB气体、TSA气体、O2气体的循环进行规定次数,由此在晶片上形成SiOCN膜,作为样品B1~B3。在制作样品B1时,使每1循环的O2气体的供给时间(氧化时间)为40秒。其他处理条件为上述实施方式中记载的处理条件范围内的规定条件。在制作样品B2时,使每1循环的氧化时间为60秒。其他处理条件与制作样品B1时的处理条件相同。在制作样品B3时,使每1循环的氧化时间为90秒。其他处理条件与制作样品B1时的处理条件相同。
然后,分别对样品B1~B3的SiOCN膜的N、C等的浓度及折射率进行测定。需要说明的是,SiOCN膜的N、C等的浓度与实施例1同样地利用XRF进行测定。将其结果示于图8。分别地,图8的左纵轴表示由XRF测得的SiOCN膜中的N、C浓度(a.u.),右纵轴表示折射率。图8的横轴表示每1循环的O2气体的供给时间(sec)。分别地,图中■标记表示N浓度,◆标记表示C浓度,▲标记表示折射率。根据图8可知,通过延长每1循环的氧化时间,SiOCN膜的折射率降低。即可知,通过延长每1循环的氧化时间,能够提高SiOCN膜的O浓度。另外,根据图8可知,在延长每1循环的氧化时间的情况下,SiOCN膜中的N浓度、C浓度也不会发生大的变化。认为其原因在于,由图4所示的方法形成的SiOCN膜以Si-C键、Si-N键的形式包含C、N,因此具有高的耐灰化性,成为C、N的脱离概率小的膜。
(实施例3)
使用图1所示的衬底处理装置,将对晶片依次非同时地供给DSB气体、TSA气体、O2气体的循环进行规定次数,由此在晶片上形成SiOCN膜,作为样品C1。处理条件为上述实施方式中记载的处理条件范围内的规定条件。
将对晶片依次非同时地实施供给六氯二硅烷(Si2Cl6,简称:HCDS)气体的步骤、供给丙烯(C3H6)气体的步骤、供给O2气体的步骤、供给氨(NH3)气体的步骤的循环进行规定次数,由此在晶片上形成SiOCN膜,作为样品C2。
将对晶片依次非同时地实施供给HCDS气体的步骤、供给三乙胺((C2H5)3N,简称:TEA)气体的步骤、供给O2气体的步骤的循环进行规定次数,由此在晶片上形成SiOCN膜,作为样品C3。
然后,利用XPS(X射线光电子能谱法),对样品C1~C3的SiOCN膜的组成比、即各SiOCN膜中包含的Si、O、C、N等的浓度进行测定。将其结果示于图9(a)。图9(a)的纵轴表示由XPS测得的SiOCN膜中的Si、O、C、N浓度[at%]。图9(a)的横轴依次表示样品C2、C3、C1。根据图9(a)可知,与样品C2、C3的SiOCN膜相比,样品C1的SiOCN膜的C浓度、N浓度低,O浓度高。由此推测与样品C2、C3的SiOCN膜相比,样品C1的SiOCN膜显示低的介电常数。另外,如图9(a)所示,可知样品C2、C3的SiOCN膜各自包含微量的Cl,与此相对,从样品C1的SiOCN膜中未检测到Cl。
另外,分别对样品C1、C2的SiOCN膜中包含的C的键合状态的比例进行测定。图9(b)的纵轴表示SiOCN膜中包含的C的键合状态的比例,图9(b)的横轴依次表示样品C2、C1。根据图9(b)可知,对于样品C1的SiOCN膜而言,C所具有的各种化学键中Si-C键的比例高于样品C2的SiOCN膜。另外可知,对于样品C1的SiOCN膜而言,C所具有的各种化学键中,C-C键、C-O键、C-H键等键、即可成为使耐加工性降低的主要原因的键的比例小于样品C2的SiOCN膜。由上述内容可推测,样品C1的SiOCN膜具有高于样品C2的SiOCN膜的耐加工性。
(实施例4)
使用图1所示的衬底处理装置,按照以下所示的成膜顺序,在晶片上形成SiOCN膜,作为样品D1~D3。制作样品D1~D3时,各步骤中的处理条件分别为上述实施方式中记载的处理条件范围内的条件、且为彼此共通的条件。
样品D1:
样品D2:
样品D3:
然后,分别对样品D1~D3的SiOCN膜的阶梯覆盖特性(以下,也称为S/C)进行测定。S/C的值越大,表示阶梯覆盖特性越良好。由测定的结果可知,这些膜的S/C按照样品D1~D3的顺序为65%、102%、103%。即可知,通过在进行成膜步骤时在原料(DSB气体、TSA气体)的供给前供给催化剂(BCl3气体),能够使形成于晶片上的膜的S/C提高。
Claims (20)
1.半导体器件的制造方法,其具有将下述循环进行规定次数从而在衬底上形成包含Si、C、及N的膜的工序,
所述循环是将
(a)对所述衬底供给包含Si-C键且不含卤素的第1原料的工序、在进行(a)之后,从所述衬底所存在的空间除去所述第1原料的工序、
(b)对所述衬底供给包含Si-N键且不含烷基的第2原料的工序、在进行(b)之后,从所述衬底所存在的空间除去所述第2原料的工序,
在所述第1原料中的Si-C键的至少一部分及所述第2原料中的Si-N键的至少一部分不被切断而被保持的条件下非同时地进行,
所述循环还包括在进行(a)及(b)中的至少任一者之前,进行(d)对所述衬底供给催化剂的工序和在进行(d)之后将在所述衬底所存在的空间中浮游的所述催化剂除去的工序,
在所述循环中,在所述催化剂吸附于所述衬底的表面、且所述催化剂不在所述衬底所存在的空间中浮游的状态下进行(a)及(b)中的至少任一者。
2.如权利要求1所述的半导体器件的制造方法,其中,所述循环还包括与(a)及(b)的各自均非同时地进行(c)对所述衬底供给氧化剂的工序。
3.如权利要求1所述的半导体器件的制造方法,其中,在所述催化剂不发生热分解的条件下进行所述(a)、(b)和(d)。
4.如权利要求1所述的半导体器件的制造方法,其中,所述循环包括依次进行(d)、(a)及(b)。
5.如权利要求1所述的半导体器件的制造方法,其中,所述循环包括依次进行(d)、(b)和(a)。
6.如权利要求1所述的半导体器件的制造方法,其中,在(a)中,利用吸附于所述衬底的表面的所述催化剂的作用而使所述第1原料分解,使由此生成的包含Si-C键的第1中间体吸附于所述衬底的表面。
7.如权利要求1所述的半导体器件的制造方法,其中,在(b)中,利用吸附于所述衬底的表面的所述催化剂的作用而使所述第2原料分解,使由此生成的包含Si-N键的第2中间体吸附于所述衬底的表面。
8.如权利要求2所述的半导体器件的制造方法,其中,在所述催化剂不发生热分解的条件下进行(a)、(b)、(c)、及(d)。
9.如权利要求2所述的半导体器件的制造方法,其中,所述循环包括依次进行(d)、(a)、(b)、及(c),或者包括依次进行(d)、(b)、(a)、及(c)。
10.如权利要求2所述的半导体器件的制造方法,其中,所述循环包括依次进行(d)、(a)、(d)、(b)、及(c),或者包括依次进行(d)、(b)、(d)、(a)、及(c)。
11.如权利要求1所述的半导体器件的制造方法,其中,所述第1原料不含烷基,所述第2原料不含卤素。
12.如权利要求1所述的半导体器件的制造方法,其中,所述第1原料及所述第2原料各自还包含Si-H键。
13.如权利要求1所述的半导体器件的制造方法,其中,所述第1原料及所述第2原料各自不含在C所具有的4个键合位点中的2个以上键合位点上键合有C-C键、C-O键、C-N键、Si-R键、N-H键、及N-O键,所述R为烷基。
14.如权利要求1所述的半导体器件的制造方法,其中,所述第1原料及所述第2原料各自不含在C所具有的4个键合位点中的3个以上键合位点上键合有C-C键、C-O键、C-N键、Si-R键、N-H键、及N-O键,所述R为烷基。
15.如权利要求1所述的半导体器件的制造方法,其中,所述第2原料包含在1个N上键合有3个Si的结构。
16.如权利要求1所述的半导体器件的制造方法,其中,所述第1原料包含1,3-二硅杂丙烷、1,4-二硅杂丁烷、1,3-二硅杂丁烷、1,3,5-三硅杂戊烷、1,3,5-三硅杂环己烷、及1,3-二硅杂环丁烷中的至少任一者,所述第2原料包含三甲硅烷基胺。
17.如权利要求1所述的半导体器件的制造方法,其中,在非等离子体的气氛下进行形成所述膜的工序。
18.如权利要求1所述的半导体器件的制造方法,所述制造方法还具有下述工序:对形成于所述衬底上的所述膜进行后处理。
19.衬底处理装置,其具有:
处理室,其对衬底进行处理;
第1原料供给***,其对所述处理室内的衬底供给包含Si-C键且不含卤素的第1原料;
第2原料供给***,其对所述处理室内的衬底供给包含Si-N键且不含烷基的第2原料;
催化剂供给***,其对所述处理室内的衬底供给催化剂;
排气***,其对所述处理室进行排气;和
控制部,其构成为以在所述处理室内进行将下述循环进行规定次数从而在所述衬底上形成包含Si、C、及N的膜的处理的方式控制所述第1原料供给***及第2原料供给***,所述循环是将
(a)对衬底供给所述第1原料的处理、
在进行(a)之后,从所述衬底所存在的空间除去所述第1原料的处理、
(b)对所述衬底供给所述第2原料的处理、和
在进行(b)之后,从所述衬底所存在的空间除去所述第2原料的处理,
在所述第1原料中的Si-C键的至少一部分及所述第2原料中的Si-N键的至少一部分不被切断而被保持的条件下非同时地进行,
所述循环还包括在进行(a)及(b)中的至少任一者之前,进行(d)对所述衬底供给催化剂的处理和在进行(d)之后将在所述衬底所存在的空间中浮游的所述催化剂除去的处理,
在所述循环中,能够在所述催化剂吸附于所述衬底的表面、且所述催化剂不在所述衬底所存在的空间中浮游的状态下进行(a)及(b)中的至少任一者。
20.计算机可读取的记录介质,其记录有通过计算机使衬底处理装置执行下述步骤的程序,所述步骤是通过将下述循环进行规定次数从而在衬底上形成包含Si、C、及N的膜,
所述循环是将
(a)对衬底供给包含Si-C键且不含卤素的第1原料的步骤、
在进行(a)之后,从所述衬底所存在的空间除去所述第1原料的步骤、
(b)对所述衬底供给包含Si-N键且不含烷基的第2原料的步骤、和
在进行(b)之后,从所述衬底所存在的空间除去所述第2原料的步骤,
在所述第1原料中的Si-C键的至少一部分及所述第2原料中的Si-N键的至少一部分不被切断而被保持的条件下非同时地进行,
所述循环还包括在进行(a)及(b)中的至少任一者之前,进行(d)对所述衬底供给催化剂的步骤和在进行(d)之后将在所述衬底所存在的空间中浮游的所述催化剂除去的步骤,
在所述循环中,在所述催化剂吸附于所述衬底的表面、且所述催化剂不在所述衬底所存在的空间中浮游的状态下进行(a)及(b)中的至少任一者的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017243929A JP6787875B2 (ja) | 2017-12-20 | 2017-12-20 | 半導体装置の製造方法、基板処理装置、およびプログラム |
JP2017-243929 | 2017-12-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109950130A CN109950130A (zh) | 2019-06-28 |
CN109950130B true CN109950130B (zh) | 2023-08-25 |
Family
ID=66816302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811547529.XA Active CN109950130B (zh) | 2017-12-20 | 2018-12-17 | 半导体器件的制造方法、衬底处理装置、及记录介质 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11746416B2 (zh) |
JP (1) | JP6787875B2 (zh) |
KR (2) | KR102301992B1 (zh) |
CN (1) | CN109950130B (zh) |
TW (2) | TWI742327B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6857503B2 (ja) * | 2017-02-01 | 2021-04-14 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
JP7149423B2 (ja) * | 2019-07-16 | 2022-10-06 | 株式会社Kokusai Electric | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム |
US11499014B2 (en) * | 2019-12-31 | 2022-11-15 | L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | Cureable formulations for forming low-k dielectric silicon-containing films using polycarbosilazane |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017066451A (ja) * | 2015-09-29 | 2017-04-06 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
WO2017149604A1 (ja) * | 2016-02-29 | 2017-09-08 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、および記録媒体 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7875556B2 (en) * | 2005-05-16 | 2011-01-25 | Air Products And Chemicals, Inc. | Precursors for CVD silicon carbo-nitride and silicon nitride films |
KR100724568B1 (ko) * | 2005-10-12 | 2007-06-04 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
KR100859256B1 (ko) * | 2006-12-28 | 2008-09-18 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
US20080207007A1 (en) * | 2007-02-27 | 2008-08-28 | Air Products And Chemicals, Inc. | Plasma Enhanced Cyclic Chemical Vapor Deposition of Silicon-Containing Films |
US8771807B2 (en) * | 2011-05-24 | 2014-07-08 | Air Products And Chemicals, Inc. | Organoaminosilane precursors and methods for making and using same |
US20130217240A1 (en) * | 2011-09-09 | 2013-08-22 | Applied Materials, Inc. | Flowable silicon-carbon-nitrogen layers for semiconductor processing |
US20130217239A1 (en) | 2011-09-09 | 2013-08-22 | Applied Materials, Inc. | Flowable silicon-and-carbon-containing layers for semiconductor processing |
US20130217243A1 (en) | 2011-09-09 | 2013-08-22 | Applied Materials, Inc. | Doping of dielectric layers |
US20130217241A1 (en) | 2011-09-09 | 2013-08-22 | Applied Materials, Inc. | Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers |
US20140023794A1 (en) * | 2012-07-23 | 2014-01-23 | Maitreyee Mahajani | Method And Apparatus For Low Temperature ALD Deposition |
JP6068130B2 (ja) | 2012-12-25 | 2017-01-25 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6129573B2 (ja) | 2013-02-13 | 2017-05-17 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
US20140273526A1 (en) * | 2013-03-12 | 2014-09-18 | David Thompson | Atomic Layer Deposition Of Films Comprising Si(C)N Using Hydrazine, Azide And/Or Silyl Amine Derivatives |
JP6155063B2 (ja) | 2013-03-19 | 2017-06-28 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及びプログラム |
US9831083B2 (en) * | 2013-09-27 | 2017-11-28 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium |
US9401273B2 (en) * | 2013-12-11 | 2016-07-26 | Asm Ip Holding B.V. | Atomic layer deposition of silicon carbon nitride based materials |
US9685325B2 (en) * | 2014-07-19 | 2017-06-20 | Applied Materials, Inc. | Carbon and/or nitrogen incorporation in silicon based films using silicon precursors with organic co-reactants by PE-ALD |
TWI663281B (zh) * | 2015-06-16 | 2019-06-21 | 美商慧盛材料美國責任有限公司 | 鹵代矽烷化合物的製備方法、組合物及含有其的容器 |
US9647116B1 (en) * | 2015-10-28 | 2017-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating self-aligned contact in a semiconductor device |
SG11201807211XA (en) * | 2016-02-26 | 2018-09-27 | Versum Materials Us Llc | Compositions and methods using same for deposition of silicon-containing film |
-
2017
- 2017-12-20 JP JP2017243929A patent/JP6787875B2/ja active Active
-
2018
- 2018-12-12 TW TW107144813A patent/TWI742327B/zh active
- 2018-12-12 TW TW110132602A patent/TWI784698B/zh active
- 2018-12-17 KR KR1020180163017A patent/KR102301992B1/ko active IP Right Grant
- 2018-12-17 CN CN201811547529.XA patent/CN109950130B/zh active Active
- 2018-12-18 US US16/224,256 patent/US11746416B2/en active Active
-
2021
- 2021-09-08 KR KR1020210119622A patent/KR102419555B1/ko active IP Right Grant
-
2023
- 2023-07-19 US US18/355,136 patent/US20230357926A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017066451A (ja) * | 2015-09-29 | 2017-04-06 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
WO2017149604A1 (ja) * | 2016-02-29 | 2017-09-08 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、および記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP6787875B2 (ja) | 2020-11-18 |
KR20210116381A (ko) | 2021-09-27 |
JP2019110263A (ja) | 2019-07-04 |
KR102301992B1 (ko) | 2021-09-14 |
KR20190074980A (ko) | 2019-06-28 |
US20230357926A1 (en) | 2023-11-09 |
KR102419555B1 (ko) | 2022-07-12 |
US11746416B2 (en) | 2023-09-05 |
TW202202647A (zh) | 2022-01-16 |
TWI784698B (zh) | 2022-11-21 |
US20190189432A1 (en) | 2019-06-20 |
CN109950130A (zh) | 2019-06-28 |
TW201928102A (zh) | 2019-07-16 |
TWI742327B (zh) | 2021-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107818911B (zh) | 半导体器件的制造方法、衬底处理装置及记录介质 | |
KR102021708B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 | |
CN113053727B (zh) | 半导体器件的制造方法、衬底处理装置及记录介质 | |
CN109671611B (zh) | 半导体器件的制造方法、衬底处理装置及记录介质 | |
KR102419555B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램 | |
CN109559974B (zh) | 半导体器件的制造方法、衬底处理装置及记录介质 | |
US20220139696A1 (en) | Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium | |
CN109075072B (zh) | 清洁方法、半导体器件的制造方法、衬底处理装置及程序 | |
JP6470468B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
CN108630574B (zh) | 衬底处理装置,半导体器件的制造方法及记录介质 | |
US11183382B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
US20230093981A1 (en) | Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium | |
TWI795844B (zh) | 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式 | |
CN109155254B (zh) | 半导体器件的制造方法、衬底处理装置及程序 | |
US20210005448A1 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
CN115224102A (zh) | 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质 | |
CN110616412B (zh) | 半导体器件的制造方法、衬底处理装置及记录介质 | |
JPWO2020066800A1 (ja) | 半導体装置の製造方法、基板処理装置、及びプログラム | |
JP6987948B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム | |
CN113169069B (zh) | 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质 | |
CN111902918B (zh) | 半导体装置的制造方法、基板处理装置以及记录介质 | |
CN115810542A (zh) | 衬底处理方法、半导体器件的制造方法、衬底处理装置、及程序 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |