CN109920455B - 半导体存储装置、其制造方法及数据选通信号的输出方法 - Google Patents

半导体存储装置、其制造方法及数据选通信号的输出方法 Download PDF

Info

Publication number
CN109920455B
CN109920455B CN201810901574.4A CN201810901574A CN109920455B CN 109920455 B CN109920455 B CN 109920455B CN 201810901574 A CN201810901574 A CN 201810901574A CN 109920455 B CN109920455 B CN 109920455B
Authority
CN
China
Prior art keywords
strobe signal
data strobe
output
data
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810901574.4A
Other languages
English (en)
Other versions
CN109920455A (zh
Inventor
须藤直昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN109920455A publication Critical patent/CN109920455A/zh
Application granted granted Critical
Publication of CN109920455B publication Critical patent/CN109920455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

本发明提供一种半导体存储装置、其制造方法及数据选通信号的输出方法，抑制自多个存储芯片所输出的数据与DQS信号的错位。本发明的闪速存储器设备(100)包括：多个存储芯片；能够输入/输出数据的多个IO端子；以及一个DQS端子。多个存储芯片各自包括：用来输出数据的输出电路、以及输出对自所述输出电路所输出的数据的时序进行定义的DQS信号的DQS输出电路。对一个DQS端子供给自多个存储芯片的各DQS输出电路所输出的DQS信号。

Description

半导体存储装置、其制造方法及数据选通信号的输出方法
技术领域
本发明涉及一种堆叠有多个裸片(die)或芯片(chip)的半导体存储装置，尤其涉及一种搭载有输出数据选通信号(DQS信号)的功能的闪速存储器(flash memory)。
背景技术
多芯片封装(multichip package)是将多个相同种类或不同种类的芯片或裸片堆叠在一个封装内而成，例如，可通过堆叠相同种类的存储芯片(memory chip)来扩大存储容量、或者通过堆叠不同种类的存储芯片来提供不同的储存(storage)功能。例如，专利文献1的非易失性半导体存储装置是将多个存储阵列芯片(memory array chip)与进行存储阵列芯片控制的控制芯片层叠，并将存储阵列芯片的贯通电极和控制芯片的贯通电极对准，而进行两贯通电极的电性连接。另外，专利文献2的半导体设备(device)是将主闪速存储器芯片(master flash memory chip)与从闪速存储器芯片(slave flash memory chip)层叠，并使从闪速存储器芯片的非核心(core)电路不存在，而自主闪速存储器芯片对从闪速存储器芯片供给设备动作所需要的信号和电压。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2008-300469号公报
[专利文献2]日本专利特开2014-57077号公报
通过在一个封装内包含多个存储芯片，事实上可增加存储设备的储存容量。另外，通过包含多个存储芯片，还能够增加存储器设备可输入/输出的数据位宽度。
关于闪速存储器设备，还进行通过堆叠多个存储芯片来增加存储器容量。另外，搭载有串行外部接口(serial peripheral interface，SPI)功能的闪速存储器芯片中，能够与自外部所供给的串行时钟信号同步地进行数据的输入/输出，且通过进一步提高串行时钟信号的频率而实现输入输出数据的高速化。
若推进自闪速存储器设备所输出的数据的高速化，则主计算机(host computer)中，获取数据时的时序(timing)变得非常敏感(sensitive)。因此，对闪速存储器设备设置DQS端子，所述DQS端子输出对输出数据的时序进行定义的数据选通信号(以下为DQS信号)，且主计算机观察自DQS端子所输出的DQS信号，来进行自闪速存储器设备所输出的数据的获取。
图1中示出层叠有多个存储芯片的现有闪速存储器设备的概略构成。闪速存储器设备10包括：存储芯片(裸片1)20、堆叠于存储芯片20的存储芯片(裸片2)30、以及电性连接于这些存储芯片的外部端子部40。存储芯片20例如具有：用来输入/输出4位宽度的数据的输入/输出电路22、以及用来输出对自输入/输出电路22所输出的数据的时序进行定义的DQS信号的DQS输出电路24，输入/输出电路22的四个输出节点分别电性连接于外部端子部40的输入/输出端子IO_0～输入/输出端子IO_3，DQS输出电路24的输出节点电性连接于外部端子部40的DQS端子。
存储芯片30具有与存储芯片20相同的构成，存储芯片30的输入/输出电路32的输出节点分别电性连接于外部端子部40的输入/输出端子IO_4～输入/输出端子IO_7。其中，在一个闪速存储器设备10中设置一个DQS端子，因此存储芯片30的DQS输出电路34的输出节点未进行连接，即没有连接于DQS端子。
为了生成具备与自输入/输出电路22(32)所输出的数据相同的延迟特性的DQS信号，DQS输出电路24(34)包含复制输入/输出电路22(32)的输出驱动器所得的输出驱动器。图2中示出DQS输出电路所包含的输出驱动器的一例。输出驱动器包含多个逆变器，对各逆变器的栅极输入共用的信号(例如时钟信号)，以共用的方式将各逆变器的输出节点Qn连接，自输出节点Qn输出DQS信号。DQS输出电路的输出驱动器是输入/输出电路的输出驱动器的复制，因此自DQS输出电路所输出的DQS信号具有与自输入/输出电路所输出的数据相同的栅极延迟而被输出。
此处，存储芯片是以满足所要求的动作条件的方式来设计、制造，但即便如此也会因制造误差或机器等而在存储芯片间的电路中产生偏差。即，自存储芯片20所输出的数据的时序、与自存储芯片30所输出的数据的时序会产生错位。
图3中例示自存储芯片20、存储芯片30所输出的数据与DQS信号的时序的关系。在时刻t1，当DQS输出电路24输出自L电平(逻辑低电平)上升至H电平(逻辑高电平)的DQS信号时，与此时序一致的数据自存储芯片20的输入/输出电路22输出。即，在DQS端子显现出的DQS信号与在输入/输出端子IO_0～输入/输出端子IO_3显现出的数据的时序一致。然而，若自存储芯片30所输出的数据的延迟时间大于自存储芯片20所输出的数据的延迟时间，则在自时刻t1起经过时间td后的时刻t2，自存储芯片30所输出的数据显现在输入/输出端子IO_4～输入/输出端子IO_7。即，在DQS端子显现出的DQS信号与在输入/输出端子IO_4～输入/输出端子IO_7显现出的数据的时序产生时间td的错位。若错位td大，则产生主计算机无法基于DQS信号来准确地获取自存储芯片30所输出的数据的课题。
发明内容
本发明是解决此种现有的课题的发明，目的在于提供一种抑制自多个存储芯片所输出的数据与DQS信号的错位的半导体存储装置。
本发明的层叠有多个存储芯片的半导体存储装置中，多个存储芯片各自包括：用来输出数据的输出电路、以及输出对自所述输出电路所输出的数据的时序进行定义的数据选通信号的DQS输出电路，半导体存储装置还包括：能够将自多个存储芯片的各输出电路所输出的数据输出至外部的多个输出端子、以及用来将所述数据选通信号输出至外部的一个DQS端子，且将自多个存储芯片的各DQS输出电路所输出的数据选通信号供给至所述一个DQS端子。
在一实施方式中，各存储芯片的输出电路包含用来输出数据的n个并联的逆变器(n为2以上的整数)，各存储芯片的DQS输出电路包含复制所述输出电路的n个并联的逆变器所得的n个并联的逆变器，各DQS输出电路将自比n个并联的逆变器个数少的逆变器所输出的数据选通信号供给至DQS端子。在一实施方式中，当层叠m个存储芯片时(m为2以上的整数)，各存储芯片的DQS输出电路将自n/m个并联的逆变器所输出的数据选通信号供给至DQS端子。在一实施方式中，自第1存储芯片的DQS输出电路所输出的第1数据选通信号定义自第1存储芯片的输出电路所输出的数据的第1时序，自第2存储芯片的DQS输出电路所输出的第2数据选通信号定义自第2存储芯片的输出电路所输出的数据的第2时序，且所述DQS端子输出第3数据选通信号，所述第3数据选通信号基于所述第1数据选通信号与所述第2数据选通信号而以第3时序来定义自第1存储芯片和第2存储芯片的各输出电路所输出的数据。在一实施方式中，所述多个输出端子的个数等于多个存储芯片的各输出电路输出的数据位数。在一实施方式中，存储芯片包含与非(NAND)型的存储单元阵列。在一实施方式中，半导体存储装置还包含自外部接收时钟信号的时钟端子，多个存储芯片的各输出电路与自所述时钟端子所输入的时钟信号同步地输出数据。在一实施方式中，多个存储芯片搭载串行外部接口(SPI)。
本发明的层叠有多个存储芯片的半导体存储装置的数据选通信号的输出方法中，以自多个存储芯片的各输出电路所输出的数据供给至多个外部端子的方式，将各输出电路的输出节点与所述多个外部端子连接，且以自多个存储芯片的各DQS输出电路所输出的数据选通信号供给至一个DQS端子的方式，将各DQS输出电路的输出节点与所述一个DQS端子连接，当数据自所述外部端子输出至外部时，所述一个DQS端子将定义自所述外部端子所输出的数据的时序的数据选通信号输出至外部。
在一实施方式中，各存储芯片的输出电路包含用来输出数据的n个并联的逆变器(n为2以上的整数)，各存储芯片的DQS输出电路包含复制所述输出电路的n个并联的逆变器所得的n个并联的逆变器，当层叠m个存储芯片时(m为2以上的整数)，各DQS输出电路以各存储芯片的DQS输出电路自n/m个并联的逆变器将数据选通信号供给至DQS端子的方式进行动作。
本发明的层叠有多个存储芯片的半导体存储装置的制造方法中，准备m个存储芯片(m为2以上的整数)，所述存储芯片中，输出数据的输出电路包含n个并联的逆变器(n为2以上的整数)，输出各存储芯片的数据选通信号的DQS输出电路包含复制所述输出电路的n个并联的逆变器所得的n个并联的逆变器；将m个存储芯片层叠；且以m个存储芯片的各DQS输出电路将自n/m个并联的逆变器所输出的数据选通信号供给至一个DQS端子的方式来设定各DQS输出电路的动作。
在一实施方式中，所述设定是使用利用打线接合的选件或利用熔断器(fuse)的选件来执行。
根据本发明，通过将自各存储芯片的DQS输出电路所输出的DQS信号供给至一个DQS端子，可抑制各存储芯片的输出数据与DQS信号的时间上的错位。
附图说明
图1是表示具有多个堆叠的存储芯片的现有闪速存储器设备的概略构成的图。
图2是表示现有的存储芯片的DQS输出电路的输出驱动器的一例的图。
图3是表示现有的DQS信号与各存储芯片的输出数据的时序的关系的图。
图4是表示本发明的实施例的闪速存储器设备的概略构成的图。
图5是表示本发明的实施例的所堆叠的存储芯片的DQS输出电路的输出驱动器的一例的图。
图6是表示本发明的实施例的DQS信号与各存储芯片的输出数据的时序的关系的图。
附图标记说明：
10、100：闪速存储器设备；
20、30、200、300：存储芯片；
22、32、230、330：输入/输出电路；
24、34、240、340：DQS输出电路；
40、400：外部端子部；
210、310：存储单元阵列；
220、320：周边电路；
GND：接地；
H：逻辑高电平；
IO_0～IO_7：输入/输出端子；
L：逻辑低电平；
Qn-1、Qn-2：输出节点；
t1、t2、t3：时刻；
td：时间(错位)；
Vcc：电压。
具体实施方式
其次，参照附图来详细说明本发明的实施方式。本发明的半导体存储装置是在一个封装内包含多个存储芯片的多芯片的设备，在优选方式中，是一种将多个NAND型的闪速存储器芯片堆叠而成的闪速存储器设备。但是，本发明的半导体存储装置也可以是包含与NAND型的存储芯片为不同种类的或非(NOR)型的存储芯片、或者动态随机存取存储器(dynamic random access memory，DRAM)等存储芯片者。进而，闪速存储器芯片可搭载能够与串行时钟信号同步地进行数据的输入/输出的串行接口功能。
图4中示出本发明的实施例的闪速存储器设备的概略构成。闪速存储器设备100例如包括：两个存储芯片200、存储芯片300；以及提供与外部的主计算机的接口的外部端子部400。此处，示出将两个存储芯片堆叠的例子，但所堆叠的存储芯片的个数也可为三个以上。闪速存储器设备100例如包括球栅阵列(ball grid array，BGA)封装或芯片级封装(chipscale package，CSP)封装。BGA封装中，将堆叠的存储芯片200、存储芯片300覆晶(flipchip)安装在柔性电路基板上，或者通过打线接合(wire-bonding)而电性连接于电路基板，在柔性电路基板的背面侧形成构成外部端子的多个球端子。
存储芯片200与存储芯片300是使用同一芯片而构成。在一实施方式中，例如可通过熔断器金属选件(fuse metal option)或接合选件(bonding option)，将其中一个存储芯片200分配为主芯片，将另一个存储芯片300分配为从芯片。
存储芯片200包括：形成有多个NAND串单元(string unit)的存储单元阵列210；包含行解码器/驱动电路、页面缓冲器/感测电路、列解码器、控制器、内部电源发生电路等的周边电路220；输入/输出电路230以及输出DQS信号的DQS输出电路240。当进行读出动作时，存储芯片200将自存储单元阵列210所读出的页面数据自输入/输出电路230输出，或者当进行编程动作时，存储芯片200在存储单元阵列210的选择页面对自输入/输出电路230所输入的数据进行编程。另外，当进行擦除动作时，存储芯片200进行存储单元阵列210的选择块的擦除。
存储芯片300具有与存储芯片200相同的构成，包括：存储单元阵列310、周边电路320、输入/输出电路330以及DQS输出电路340。在一实施方式中，存储芯片200的存储单元阵列210的地址空间与存储芯片300的存储单元阵列310的地址空间相同，当自主计算机访问至闪速存储器设备100时，同时选择存储芯片200与存储芯片300。例如，当进行读出动作时，将由存储芯片200所读出的数据、与由存储芯片300所读出的数据同时自输入/输出端子IO_0～输入/输出端子IO_7输出。
存储芯片200的输入/输出电路230例如为4位宽度的数据构成(×4)，输入/输出电路230的四个输出节点分别电性连接于外部端子部400的输入/输出端子IO_0～输入/输出端子IO_3。同样地，存储芯片300的输入/输出电路330的四个输出节点分别电性连接于输入/输出端子IO_4～输入/输出端子IO_7。另外，本实施例中，存储芯片200的输出DQS输出电路240的DQS信号的输出节点、与存储芯片300的输出DQS输出电路340的DQS信号的输出节点双方以共用的方式电性连接于外部端子部400的一个DQS端子。换言之，对一个DQS端子供给自DQS输出电路240所输出的DQS信号和自DQS输出电路340所输出的DQS信号，将两个DQS信号合成的成分显现在DQS端子。
此外，在外部端子部400，也可除了输入/输出端子IO_0～输入/输出端子IO_7、DQS端子以外，还包含例如用来输入控制信号(地址锁存使能(address latch enable)、指令锁存使能(command latch enable)等)的端子、输出忙碌信号/就绪(ready)信号的外部端子、输入时钟信号的端子等。外部端子部400提供在闪速存储器设备100与主计算机之间收发的信号等的接口。
其次，对本实施例的存储芯片200、存储芯片300的DQS输出电路240、DQS输出电路340的详细情况进行说明。若假定一个存储芯片的输入/输出电路具有如图2所示的连接有四个并联的逆变器的输出驱动器，则DQS输出电路具有连接有复制所述输出驱动器所得的四个并联的逆变器的输出驱动器。当将存储芯片200或存储芯片300以单一芯片的形式收纳在封装内时，DQS输出电路240、DQS输出电路340自连接有四个并联的逆变器的输出驱动器输出DQS信号。
本实施例中，当将存储芯片200与存储芯片300堆叠在一个封装内时，使DQS输出电路240、DQS输出电路340通过比四个并联的逆变器个数少的逆变器来输出DQS信号。在一优选方式中，如图5所示，DQS输出电路240的输出驱动器通过两个并联的逆变器来进行动作，同样地，DQS输出电路340的输出驱动器通过两个并联的逆变器来进行动作，将DQS输出电路240的一半的逆变器的输出节点Qn-1、与DQS输出电路340的一半的逆变器的输出节点Qn-2连接于DQS端子。
使逆变器的一半不能进行动作的方法是任意的，例如在堆叠存储芯片的情况下(用作多芯片的情况下)，通过熔断器选件或金属选件或接合选件来将两个并联的逆变器的输出节点连接于DQS端子，将剩余的两个并联的逆变器的输出节点自DQS端子分离。
如此，在将存储芯片200与存储芯片300堆叠的情况下，对一个DQS端子供给自DQS输出电路240的两个并联的逆变器的输出节点Qn-1所输出的DQS信号和自DQS输出电路340的两个并联的逆变器的输出节点Qn-2所输出的DQS信号。
图6是例示本实施例的闪速存储器设备的DQS信号与自各存储芯片所输出的数据的时序的关系的图。此处，设定为与自存储芯片200所输出的数据的延迟量相比，自存储芯片300所输出的数据的延迟量(输出逆变器的栅极延迟等)相对较大。即便为相同的存储芯片，也会因制造时的误差、偏差等而使两者的电路要素产生偏差。例如，两存储芯片的输出驱动器的晶体管的尺寸不同。因此，自存储芯片200的输入/输出电路240的输出驱动器所输出的数据的延迟量与自存储芯片300的输入/输出电路340的输出驱动器所输出的数据的延迟量未必一致。
例如，当进行闪速存储器设备100的读出动作时，如图6所示，在时刻t1，由存储芯片200所读出的数据显现在输入/输出端子IO_0～输入/输出端子IO_3，由存储芯片300所读出的数据在时刻t3显现在输入/输出端子IO_4～输入/输出端子IO_7，存储芯片300相较于存储芯片200数据输出相对延迟。另一方面，DQS信号显示为：在时刻t1和时刻t3的大致中间的时刻t2，在输入/输出端子IO_0～输入/输出端子IO_7显现出输出数据，因此自L电平迁移至H电平。主计算机响应于DQS信号在时刻t2迁移至H电平，而获取在闪速存储器设备100的输入/输出端子IO_0～输入/输出端子IO_7显现出的输出数据。
如图5所示，DQS信号是将自存储芯片200的DQS输出电路240的两个并联的输出驱动器所输出的DQS信号与自存储芯片300的DQS输出电路340的两个并联的输出驱动器所输出的DQS信号合成所得的信号。与存储芯片300相比，自存储芯片200所输出的数据的延迟量相对较小，对此推测：构成存储芯片200的输出驱动器的P型金属氧化物半导体(P-typeMetal Oxide Semiconductor，PMOS)晶体管和N型金属氧化物半导体(N-type Metal OxideSemiconductor，NMOS)晶体管的尺寸大于构成存储芯片300的输出驱动器的PMOS晶体管和NMOS晶体管的尺寸，驱动能力高。
若晶体管的驱动能力大，则上拉(pull up)或下拉(pull down)输出节点时的驱动电流变大，迁移时的斜率变陡，动作速度加快。另一方面，若晶体管的驱动能力小，则上拉或下拉输出节点时的驱动电流变小，其斜率变缓，动作速度减慢。本实施例中，对一个DQS端子供给自存储芯片200的输出驱动器所输出的DQS信号与自存储芯片300的输出驱动器所输出的DQS信号，因此在DQS端子显现出合成两个DQS信号的成分所得的DQS信号。结果，在DQS端子显现出在存储芯片200的DQS信号迁移的时序与存储芯片300的DQS信号迁移的时序的大致中间地点迁移的DQS信号。因此，在闪速存储器设备100的输入/输出端子IO_0～输入/输出端子IO_3显现出的输出数据与在DQS端子显现出的DQS信号的时序的错位为时刻t1～时刻t2的时间td1，在输入/输出端子IO_4～输入/输出端子IO_7显现出的输出数据与在DQS端子显现出的DQS信号的时序的错位为时刻t2～时刻t3的时间td2，可比现有闪速存储器设备中的时序的错位td更小。
所述实施例中，示出DQS输出电路和输入/输出电路具有连接有四个并联的逆变器的输出驱动器的例子，但其为一例，根据所要求的驱动特性，所连接的逆变器的个数为任意的。另外，所述实施例中，示出堆叠两个存储芯片的例子，但所堆叠的存储芯片的个数也可为三个以上。假设当一个存储芯片的DQS输出电路具备连接有n个并联的逆变器的输出驱动器时，在堆叠有m个此种存储芯片的情况下，各存储芯片的DQS输出电路自使能有n/m个并联的逆变器的输出驱动器输出DQS信号，对一个DQS端子供给自连接有n/m个并联的逆变器的输出驱动器所输出的m个DQS信号。
所述实施例中，例示出存储芯片的数据输入/输出×4的构成，但不限于此，也可为×1、×8、×16等。所述实施例中，示出将闪速存储器芯片堆叠的例子，但在闪速存储器芯片以外的存储芯片中也可应用本发明。进而，在将与闪速存储器芯片为不同种类的存储芯片堆叠的存储器设备中也可应用本发明。
对本发明的优选实施方式进行了详述，但本发明并不限定于特定的实施方式，在权利要求所记载的发明的主旨的范围内，能够进行各种变形、变更。

Claims (11)

1.一种半导体存储装置，其特征在于：
包含有多个存储芯片，
各所述多个存储芯片包括：输出电路，用来输出数据；以及数据选通信号输出电路，输出对自所述输出电路所输出的数据的时序进行定义的数据选通信号，
所述半导体存储装置还包括：
多个输出端子，能够将自所述多个存储芯片的各输出电路所输出的数据输出至外部；以及
一个数据选通信号端子，其中所述多个存储芯片的各数据选通信号输出电路将所输出的数据选通信号共同供给至所述一个数据选通信号端子，以合成所述多个存储芯片的各数据选通信号输出电路所输出的数据选通信号，并将经合成的数据选通信号输出至所述外部，
其中各所述存储芯片的输出电路包含用来输出数据的n个并联的逆变器，n为2以上的整数，各所述存储芯片的数据选通信号输出电路包含复制所述输出电路的n个并联的逆变器所得的n个并联的逆变器，
当层叠m个所述存储芯片时，m为2以上的整数，各所述存储芯片的数据选通信号输出电路将自n/m个并联的逆变器所输出的数据选通信号供给至数据选通信号端子。
2.根据权利要求1所述的半导体存储装置，其特征在于：
层叠有所述多个存储芯片。
3.根据权利要求1或2所述的半导体存储装置，其特征在于：
自第1存储芯片的数据选通信号输出电路所输出的第1数据选通信号定义自所述第1存储芯片的输出电路所输出的数据的第1时序，
自第2存储芯片的数据选通信号输出电路所输出的第2数据选通信号定义自所述第2存储芯片的输出电路所输出的数据的第2时序，且
所述数据选通信号端子输出第3数据选通信号，所述第3数据选通信号基于所述第1数据选通信号与所述第2数据选通信号而以第3时序来定义自所述第1存储芯片和所述第2存储芯片的各输出电路所输出的数据。
4.根据权利要求1所述的半导体存储装置，其特征在于：
所述多个输出端子的个数等于所述多个存储芯片的各输出电路输出的数据位数。
5.根据权利要求1或2所述的半导体存储装置，其特征在于：
所述存储芯片包含与非型的存储单元阵列。
6.根据权利要求1或2所述的半导体存储装置，其特征在于：
所述半导体存储装置还包含自外部接收时钟信号的时钟端子，所述多个存储芯片的各输出电路与自所述时钟端子所输入的时钟信号同步地输出数据。
7.根据权利要求6所述的半导体存储装置，其特征在于：
所述多个存储芯片搭载串行外部接口。
8.一种数据选通信号的输出方法，适用于包含有多个存储芯片的半导体存储装置，其特征在于：
以自所述多个存储芯片的各输出电路所输出的数据供给至多个外部端子的方式，将各所述输出电路的输出节点与所述多个外部端子连接，且
以自所述多个存储芯片的各数据选通信号输出电路所输出的数据选通信号供给至一个数据选通信号端子的方式，将各所述数据选通信号输出电路的输出节点与所述一个数据选通信号端子连接，以合成所述多个存储芯片的各数据选通信号输出电路所输出的数据选通信号，
当数据自所述外部端子输出至外部时，所述一个数据选通信号端子将经合成的数据选通信号输出至所述外部，
其中各所述存储芯片的输出电路包含用来输出数据的n个并联的逆变器，n为2以上的整数，各所述存储芯片的数据选通信号输出电路包含复制所述输出电路的n个并联的逆变器所得的n个并联的逆变器，
当层叠m个所述存储芯片时，m为2以上的整数，各所述数据选通信号输出电路以各所述存储芯片的数据选通信号输出电路自n/m个并联的逆变器将数据选通信号供给至所述数据选通信号端子的方式进行动作。
9.根据权利要求8所述的数据选通信号的输出方法，其特征在于：
层叠有所述多个存储芯片。
10.一种半导体存储装置的制造方法，适用于层叠有多个存储芯片的半导体存储装置，其特征在于：
准备m个存储芯片，m为2以上的整数，所述存储芯片中，输出数据的输出电路包含n个并联的逆变器，n为2以上的整数，输出各所述存储芯片的数据选通信号的数据选通信号输出电路包含复制所述输出电路的n个并联的逆变器所得的n个并联的逆变器；
将所述m个存储芯片层叠；且
以所述m个存储芯片的各数据选通信号输出电路将自n/m个并联的逆变器所输出的数据选通信号供给至一个数据选通信号端子的方式来设定各所述数据选通信号输出电路的动作，所述多个存储芯片的各数据选通信号输出电路将所输出的数据选通信号共同供给至所述一个数据选通信号端子，以合成所述多个存储芯片的各数据选通信号输出电路所输出的数据选通信号，并将经合成的数据选通信号输出至外部。
11.根据权利要求10所述的半导体存储装置的制造方法，其特征在于：
所述设定是使用利用打线接合的选件或利用熔断器的选件来执行。
CN201810901574.4A 2017-12-13 2018-08-09 半导体存储装置、其制造方法及数据选通信号的输出方法 Active CN109920455B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017238392A JP6395919B1 (ja) 2017-12-13 2017-12-13 半導体記憶装置
JP2017-238392 2017-12-13

Publications (2)

Publication Number Publication Date
CN109920455A CN109920455A (zh) 2019-06-21
CN109920455B true CN109920455B (zh) 2023-05-09

Family

ID=63668518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810901574.4A Active CN109920455B (zh) 2017-12-13 2018-08-09 半导体存储装置、其制造方法及数据选通信号的输出方法

Country Status (5)

Country Link
US (1) US10636497B2 (zh)
JP (1) JP6395919B1 (zh)
KR (1) KR102029594B1 (zh)
CN (1) CN109920455B (zh)
TW (1) TWI662556B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102670866B1 (ko) * 2018-11-28 2024-05-30 삼성전자주식회사 복수의 메모리 플레인들을 포함하는 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US11630153B2 (en) 2021-04-26 2023-04-18 Winbond Electronics Corp. Chip testing apparatus and system with sharing test interface

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3449465B2 (ja) * 1998-10-07 2003-09-22 富士通株式会社 入力回路及び半導体集積回路装置
JP3296319B2 (ja) * 1999-03-02 2002-06-24 日本電気株式会社 ワード線駆動回路及び半導体記憶装置
KR100299565B1 (ko) * 1999-06-29 2001-11-01 박종섭 반도체 메모리장치
KR100299181B1 (ko) * 1999-07-15 2001-11-01 윤종용 반도체 메모리 장치 및 이 장치의 라이트 데이터 마스킹 방법
JP2001084785A (ja) * 1999-09-17 2001-03-30 Nec Corp センスアンプ回路及び半導体記憶装置
JP4613378B2 (ja) * 1999-11-01 2011-01-19 富士通セミコンダクター株式会社 半導体集積回路
KR100321164B1 (ko) * 1999-12-30 2002-03-18 박종섭 메모리 소자의 데이터 기입 및 독출 제어방법 및 회로
US6806733B1 (en) * 2001-08-29 2004-10-19 Altera Corporation Multiple data rate interface architecture
US6664837B1 (en) * 2002-09-18 2003-12-16 Xilinx, Inc. Delay line trim unit having consistent performance under varying process and temperature conditions
KR100543912B1 (ko) * 2003-04-30 2006-01-20 주식회사 하이닉스반도체 안티퓨즈를 이용하여 동작 타이밍 조절이 가능한 반도체장치
KR20040107244A (ko) * 2003-06-13 2004-12-20 삼성전자주식회사 반도체메모리장치의 전원 및 접지 배선구조
US7286436B2 (en) * 2004-03-05 2007-10-23 Netlist, Inc. High-density memory module utilizing low-density memory components
JP4914836B2 (ja) * 2005-09-02 2012-04-11 パナソニック株式会社 半導体集積回路
JP4353330B2 (ja) * 2006-11-22 2009-10-28 エルピーダメモリ株式会社 半導体装置および半導体チップ
JP2008300469A (ja) 2007-05-30 2008-12-11 Sharp Corp 不揮発性半導体記憶装置
US7855931B2 (en) * 2008-07-21 2010-12-21 Micron Technology, Inc. Memory system and method using stacked memory device dice, and system using the memory system
JP5579972B2 (ja) * 2008-08-01 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及び半導体記憶装置のテスト方法
KR100987359B1 (ko) 2008-09-02 2010-10-12 주식회사 하이닉스반도체 데이터 입출력 회로
CN101404133A (zh) * 2008-11-04 2009-04-08 李舒 一种多位数码管控制电路及其方法
US7894230B2 (en) 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
KR101626084B1 (ko) * 2009-11-25 2016-06-01 삼성전자주식회사 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
JP6057438B2 (ja) 2011-06-14 2017-01-11 マーベル ワールド トレード リミテッド システムおよび方法
US8787097B1 (en) 2011-09-30 2014-07-22 Altera Corporation Circuit design technique for DQS enable/disable calibration
JP2015056105A (ja) * 2013-09-13 2015-03-23 株式会社東芝 不揮発性半導体記憶装置
JP6190697B2 (ja) * 2013-11-07 2017-08-30 ルネサスエレクトロニクス株式会社 半導体装置
US9281049B1 (en) * 2014-10-28 2016-03-08 Xilinx, Inc. Read clock forwarding for multiple source-synchronous memory interfaces
JP6058835B2 (ja) * 2016-01-29 2017-01-11 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20190180828A1 (en) 2019-06-13
KR102029594B1 (ko) 2019-10-07
JP2019106228A (ja) 2019-06-27
JP6395919B1 (ja) 2018-09-26
US10636497B2 (en) 2020-04-28
TW201928954A (zh) 2019-07-16
CN109920455A (zh) 2019-06-21
TWI662556B (zh) 2019-06-11
KR20190070836A (ko) 2019-06-21

Similar Documents

Publication Publication Date Title
US12034441B2 (en) Semiconductor device
US9584124B2 (en) Semiconductor device
US9013908B2 (en) Control scheme for 3D memory IC
US8987735B2 (en) Semiconductor device
US10615126B2 (en) Semiconductor apparatus and memory system
US9263371B2 (en) Semiconductor device having through-silicon via
KR20150120617A (ko) 반도체 칩 적층 패키지
US20140063990A1 (en) Multi-chip semiconductor apparatus
KR20160068550A (ko) 멀티 칩 패키지를 구비하는 반도체 장치
CN109920455B (zh) 半导体存储装置、其制造方法及数据选通信号的输出方法
US20160111399A1 (en) Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus
KR100630761B1 (ko) 메모리 집적도가 다른 2개의 반도체 메모리 칩들을내장하는 반도체 멀티칩 패키지
US10964364B2 (en) Semiconductor device and semiconductor system including the same
US10255954B1 (en) Memory device
US6274931B1 (en) Integrated circuit packaging systems and methods that use the same packaging substrates for integrated circuits of different data path widths
US11201149B2 (en) Semiconductor devices
US10903191B2 (en) Semiconductor chip for repairing through electrode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant