JP6190697B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6190697B2 JP6190697B2 JP2013231020A JP2013231020A JP6190697B2 JP 6190697 B2 JP6190697 B2 JP 6190697B2 JP 2013231020 A JP2013231020 A JP 2013231020A JP 2013231020 A JP2013231020 A JP 2013231020A JP 6190697 B2 JP6190697 B2 JP 6190697B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dqs
- circuit
- mask
- data strobe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Memory System (AREA)
Description
[第1の実施形態]
図1は、第1の実施形態の半導体装置101の構成を表わす図である。
DQS受信回路102は、入力端子81と、入力端子82と、終端回路103と、第1の比較回路104と、ゲート回路105と、制御回路106、第2の比較回路107とを備える。
入力端子82は、メモリから出力される反転データストローブ信号DQSBを受ける。
図3は、第2の実施形態の半導体装置500の構成を表わす図である。
システムバス4は、CPU1と、DDRメモリコントローラ3とを接続するバスである。
DDR−PHY2は、DQ受信回路92と、DQS受信回路91とを備える。
ライズ用第1キャプチャーF/F34は、DLL回路18の出力である第1の補正データストローブ信号dqs90の立ち上りエッジで、遅延回路16からの出力をラッチする。フォール用第1キャプチャーF/F35は、 DLL回路19の出力である第2の補正データストローブ信号dqs270の立ち上りエッジで、遅延回路16からの出力をラッチする。
DQS−IO12は、差動レシーバ回路21と、シングルレシーバ回路22と、終端回路53とを備える。終端回路53は、信号反射を抑えるためのものであって、電源電圧VCCQ(たとえば、1.5V)を有するVCCQ終端と接続するスイッチSW1,SW2と抵抗R1,R2とを備える。
NAND回路25は、DQS入力信号DQSINと、DQSマスク信号EWとの否定論理積であるゲートDQS信号gated_DQSBを出力する。ゲートDQS信号gated_DQSBは、DQSマスク信号EWがハイレベルのときには(マスク解除状態)、データストローブ信号DQSを反転した信号となる。ゲートDQS信号gated_DQSBは、DQSマスク信号EWがロウレベルのときには(マスク設定状態)、データストローブ信号DQSに係らずハイレベルの信号となる。
EWオープン制御回路24は、DQS−IO12から出力されるODT状態検出信号ODT_DETが最初にハイレベルからロウレベルに変化するタイミングをDQS/DQSBプリアンブルの開始タイミングであると識別して、そのタイミングでEWオープン信号EW_openをロウレベルに設定する。
DLL18は、インバータ17の出力(ゲートDQS信号gated_DQSBを論理反転させた信号)をさらに90度の位相遅延させた第1の補正データストローブ信号dqs90を出力する。第1の補正データストローブ信号dqs90は、データストローブ信号DQSに対して90度だけ位相が遅延した信号である。
図6は、第2の実施形態におけるDDR−SDRAM6からのデータの読出し時のタイミングチャートである。
本実施の形態では、DQS/DQSBプリアンブルが開始する前に、ODTイネーブル信号DQS_ODTEをハイレベルに活性化することによって入力端子81,82をプルアップして、入力される相補のデータストローブ信号DQS/DQSBをハイレベル/ハイレベルに設定した。これによって、DQS/DQSBプリアンブルの期間では、データストローブ信号DQSには、反射の影響によるノイズが混入されるのを防止することができた。
図8は、第3の実施形態のDDR−PHY302の構成を表わす図である。
DQS−IO40は、差動レシーバ回路21と、シングルレシーバ回路41と、終端回路54とを備える。終端回路54は、信号反射を抑えるためのものであって、グランドと接続するスイッチSW1,SW2と抵抗R1,R2とを備える。
時点(2)において、読出し制御ロジック15が、ODTイネーブル信号DQS_ODTEをハイレベルに活性化すると、終端回路54内のスイッチSW1,SW2がオンとなる。
Claims (7)
- データストローブ受信回路を備える半導体装置であって、
前記データストローブ受信回路は、
メモリから出力されるデータストローブ信号および反転データストローブ信号を受ける入力端子を前記データストローブ信号および前記反転データストローブ信号のプリアンブルの開始前のタイミングから終端電位に接続する終端回路と、
前記入力端子が前記終端電位に接続された後前記プリアンブルの開始前のタイミングから前記データストローブ信号と前記反転データストローブ信号との差分を出力する第1の比較回路と、
前記データストローブ信号または前記反転データストローブ信号のレベルを基準電圧と比較し、比較結果を表わす信号を出力する第2の比較回路と、
前記第1の比較回路の出力信号をマスク信号でマスクするゲート回路と、
前記マスク信号のレベル変化を制御する制御回路とを含み、
前記制御回路は、前記第2の比較回路から出力される信号に基づいて、前記プリアンブルの開始のタイミングを識別し、前記プリアンブルの開始前において前記マスク信号をマスク状態に設定し、前記プリアンブルの開始のタイミングから前記マスク信号をマスク解除状態に設定する、半導体装置。 - 前記制御回路は、前記データストローブ信号および前記反転データストローブ信号のポストアンブルの終了のタイミング以降において前記マスク信号をマスク状態に設定する、請求項1記載の半導体装置。
- 前記ポストアンブルの開始前のタイミングでマスク設定許可信号を前記ゲート回路へ出力する読出し制御ロジックを備え、
前記制御回路は、前記プリアンブルの開始のタイミングでマスク解除指示信号を前記ゲート回路へ出力し、
前記ゲート回路は、
前記第1の比較回路の出力と、前記マスク信号との論理演算を実行する論理回路と、
前記マスク解除指示信号に基づいて、前記プリアンブルの開始のタイミングから前記マスク信号をマスク解除状態に設定し、前記マスク設定許可信号に基づいて、前記ポストアンブルの終了のタイミング以降において前記マスク信号をマスク状態に設定するマスク信号生成部とを含む、請求項2記載の半導体装置。 - 前記制御回路は、前記第2の比較回路から出力される信号のレベルが最初に変化するタイミングを前記プリアンブルの開始のタイミングであると識別する、請求項1記載の半導体装置。
- 前記第2の比較回路は、前記データストローブ信号のレベルを前記基準電圧と比較し、前記終端電位は、電源電圧である、請求項1記載の半導体装置。
- 前記第2の比較回路は、前記反転データストローブ信号のレベルを前記基準電圧と比較し、前記終端電位は、接地電位である、請求項1記載の半導体装置。
- 前記読出し制御ロジックは、前記半導体装置に含まれるCPUに供給されるクロックと同一のクロックで動作する、請求項3記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013231020A JP6190697B2 (ja) | 2013-11-07 | 2013-11-07 | 半導体装置 |
US14/526,483 US9263108B2 (en) | 2013-11-07 | 2014-10-28 | Semiconductor device |
CN201410638738.0A CN104637526B (zh) | 2013-11-07 | 2014-11-07 | 半导体器件 |
CN201811113924.7A CN109584917B (zh) | 2013-11-07 | 2014-11-07 | 半导体器件 |
US14/987,534 US9378804B2 (en) | 2013-11-07 | 2016-01-04 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013231020A JP6190697B2 (ja) | 2013-11-07 | 2013-11-07 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017151405A Division JP6466529B2 (ja) | 2017-08-04 | 2017-08-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015090723A JP2015090723A (ja) | 2015-05-11 |
JP6190697B2 true JP6190697B2 (ja) | 2017-08-30 |
Family
ID=53006927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013231020A Active JP6190697B2 (ja) | 2013-11-07 | 2013-11-07 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9263108B2 (ja) |
JP (1) | JP6190697B2 (ja) |
CN (2) | CN109584917B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017220281A (ja) * | 2017-08-04 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9514420B2 (en) * | 2014-08-15 | 2016-12-06 | Rambus Inc. | Strobe gating adaption and training in a memory controller |
KR20170083920A (ko) | 2016-01-11 | 2017-07-19 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
CN107132904B (zh) * | 2016-02-29 | 2020-12-15 | 华为技术有限公司 | 一种ddr***的控制***及控制方法 |
KR102485486B1 (ko) * | 2016-04-21 | 2023-01-06 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
CN107452420B (zh) * | 2016-05-31 | 2020-01-10 | 辰芯科技有限公司 | 存储装置和存储器控制器 |
US10083736B1 (en) * | 2016-06-23 | 2018-09-25 | Apple Inc. | Adaptive calibration scheduling for a memory subsystem based on calibrations of delay applied to data strobe and calibration of reference voltage |
KR20180065702A (ko) | 2016-12-08 | 2018-06-18 | 삼성전자주식회사 | 차동 데이터 스트로브 신호를 수신하는 메모리 컨트롤러 및 이를 포함하는 어플리케이션 프로세서 |
KR102449194B1 (ko) * | 2017-11-17 | 2022-09-29 | 삼성전자주식회사 | 공통 모드 추출기를 포함하는 메모리 장치 |
JP6395919B1 (ja) * | 2017-12-13 | 2018-09-26 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
CN108416176B (zh) * | 2018-04-28 | 2023-09-08 | 珠海一微半导体股份有限公司 | 一种dram控制器的抗干扰方法和电路及芯片 |
US11226752B2 (en) | 2019-03-05 | 2022-01-18 | Apple Inc. | Filtering memory calibration |
CN112309451B (zh) | 2019-07-30 | 2023-10-31 | 星宸科技股份有限公司 | 存储器控制器、存储器的读取控制的方法及相关存储*** |
US11360709B1 (en) * | 2020-11-20 | 2022-06-14 | Faraday Technology Corporation | Gate signal control circuit for DDR memory system |
CN113626352B (zh) * | 2021-07-01 | 2024-04-30 | 珠海全志科技股份有限公司 | 内存控制器的读取校准方法、计算机装置和可读存储介质 |
US11750196B1 (en) * | 2022-05-23 | 2023-09-05 | Qualcomm Incorporated | DDR PHY floorplan |
CN116112002B (zh) * | 2023-04-12 | 2023-07-25 | 长鑫存储技术有限公司 | 一种比较电路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100346991B1 (ko) * | 1999-07-13 | 2002-07-31 | 산요 덴키 가부시키가이샤 | 반도체 기억 장치 |
JP3611497B2 (ja) * | 2000-03-02 | 2005-01-19 | 松下電器産業株式会社 | 電流センスアンプ |
KR100360408B1 (ko) * | 2000-09-16 | 2002-11-13 | 삼성전자 주식회사 | 독출동작시 데이터 스트로브 신호와 동일한 신호를출력하는 데이터 마스킹핀을 갖는 반도체 메모리장치 및이를 구비하는 메모리 시스템 |
WO2002099810A1 (fr) * | 2001-05-30 | 2002-12-12 | Hitachi, Ltd. | Dispositif semi-conducteur |
JP2003051192A (ja) * | 2001-08-06 | 2003-02-21 | Sharp Corp | 半導体記憶装置 |
US6600681B1 (en) * | 2002-06-10 | 2003-07-29 | Lsi Logic Corporation | Method and apparatus for calibrating DQS qualification in a memory controller |
JP4437710B2 (ja) * | 2003-10-30 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリ |
US7139207B2 (en) * | 2005-02-25 | 2006-11-21 | Hewlett-Packard Development Company, L.P. | Memory interface methods and apparatus |
JP2007036546A (ja) * | 2005-07-26 | 2007-02-08 | Nec Electronics Corp | インピーダンス調整回路と方法 |
JP4808053B2 (ja) * | 2006-03-16 | 2011-11-02 | 富士通セミコンダクター株式会社 | インターフェース回路およびその制御方法 |
US8121237B2 (en) * | 2006-03-16 | 2012-02-21 | Rambus Inc. | Signaling system with adaptive timing calibration |
US7685393B2 (en) * | 2006-06-30 | 2010-03-23 | Mosaid Technologies Incorporated | Synchronous memory read data capture |
JP2008103013A (ja) * | 2006-10-18 | 2008-05-01 | Nec Electronics Corp | メモリリード制御回路およびその制御方法 |
JP5061722B2 (ja) * | 2007-05-24 | 2012-10-31 | 富士通セミコンダクター株式会社 | 信号マスキング回路、及び、その回路を搭載した半導体集積回路 |
JP5106942B2 (ja) * | 2007-07-31 | 2012-12-26 | ルネサスエレクトロニクス株式会社 | メモリリード制御回路 |
US7859299B1 (en) * | 2009-07-10 | 2010-12-28 | Freescale Semiconductor, Inc. | Circuit for controlling data communication with synchronous storage circuitry and method of operation |
JP5499808B2 (ja) * | 2010-03-19 | 2014-05-21 | 富士通セミコンダクター株式会社 | 受信回路、受信回路の制御方法及び受信回路の試験方法 |
KR101093000B1 (ko) * | 2010-05-28 | 2011-12-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 동작 방법 |
US9389637B2 (en) * | 2012-04-25 | 2016-07-12 | Rambus Inc. | Methods and systems for recovering intermittent timing-reference signals |
-
2013
- 2013-11-07 JP JP2013231020A patent/JP6190697B2/ja active Active
-
2014
- 2014-10-28 US US14/526,483 patent/US9263108B2/en active Active
- 2014-11-07 CN CN201811113924.7A patent/CN109584917B/zh active Active
- 2014-11-07 CN CN201410638738.0A patent/CN104637526B/zh active Active
-
2016
- 2016-01-04 US US14/987,534 patent/US9378804B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017220281A (ja) * | 2017-08-04 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2015090723A (ja) | 2015-05-11 |
CN109584917A (zh) | 2019-04-05 |
US20150124539A1 (en) | 2015-05-07 |
CN109584917B (zh) | 2023-04-28 |
CN104637526B (zh) | 2018-10-26 |
US9378804B2 (en) | 2016-06-28 |
US9263108B2 (en) | 2016-02-16 |
CN104637526A (zh) | 2015-05-20 |
US20160118103A1 (en) | 2016-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6190697B2 (ja) | 半導体装置 | |
CN111406284B (zh) | 用于存储器装置的写入操作的决策反馈均衡器调节 | |
CN111418013B (zh) | 存储器装置并行化器 | |
US10372157B2 (en) | Semiconductor devices | |
US20110063931A1 (en) | Interfaces, circuits, and methods for communicating with a double data rate memory device | |
US10482946B2 (en) | Management of strobe/clock phase tolerances during extended write preambles | |
US9218860B2 (en) | Multiple data rate memory with read timing information | |
US11222689B2 (en) | Multi-phase clock division | |
CN110349606B (zh) | 半导体存储器件及其操作方法 | |
US7773709B2 (en) | Semiconductor memory device and method for operating the same | |
US11099774B2 (en) | Command address input buffer bias current reduction | |
JP6466529B2 (ja) | 半導体装置 | |
US20120269017A1 (en) | Delay circuit and latency control circuit of memory, and signal delay method thereof | |
US20190109587A1 (en) | Pipelined latches to prevent metastability | |
US8320204B2 (en) | Memory interface control circuit | |
US7705651B2 (en) | Delay circuit of semiconductor memory apparatus | |
JP2012212385A (ja) | メモリインターフェイス制御回路及び半導体集積回路 | |
CN113628646A (zh) | 控制时钟发生的电子器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6190697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |