JP2015056105A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2015056105A JP2015056105A JP2013190288A JP2013190288A JP2015056105A JP 2015056105 A JP2015056105 A JP 2015056105A JP 2013190288 A JP2013190288 A JP 2013190288A JP 2013190288 A JP2013190288 A JP 2013190288A JP 2015056105 A JP2015056105 A JP 2015056105A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pellet
- strobe signal
- signal
- data strobe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
Description
本実施形態の不揮発性半導体記憶装置について、図1乃至図3を参照して説明する。図1は本実施形態の不揮発性半導体記憶装置を示す図で、図1(a)はそのブロック図、図1(b)はその要部を示す回路図である。図2はデータのコピーを示す図で、図2(a)はデータのコピー元およびコピー先を示す図、図2(b)はデータをコピーするシーケンスを示す図である。図3はデータをコピーするタイミングチャートである。
本実施形態に係る不揮発性半導体記憶装置について、図5および図6を用いて説明する。図5はデータのコピーを示す図で、図5(a)はデータのコピー元およびコピー先を示す図、図5(b)はデータをコピーするシーケンスを示す図である。図6はデータをコピーするタイミングチャートである。
本実施形態に係る不揮発性半導体記憶装置について、図7および図8を用いて説明する。図7はデータのコピーを示す図で、図7(a)はデータのコピー元およびコピー先を示す図、図7(b)はデータをコピーするシーケンスを示す図である。図8はデータをコピーするタイミングチャートである。
(付記1) データストローブ信号とデータ信号を送出してデータが読み出され、データストローブ信号とデータ信号を受けてデータが書き込まれ、受け取った前記データストローブ信号を遅延させるか否かを選択可能な遅延回路を有する複数の不揮発性記憶素子と、
コマンドを受けて、前記不揮発性記憶素子からのデータの読み出しおよび前記不揮発性記憶素子へのデータの書き込みを制御するメモリコントローラと、
を具備し、
第1のコマンドに従って、前記複数の不揮発性記憶素子からデータが読み出される第1の前記不揮発性記憶素子と、データが書き込まれる第2の前記不揮発性記憶素子が指定され、
第2のコマンドに従って、第2の前記不揮発性記憶素子の前記遅延回路による遅延がセットされた後、第1の前記不揮発性記憶素子からデータが読み出されると、前記データストローブ信号を遅延した信号を書き込みサイクルとして、読み出された前記データが第2の前記不揮発性記憶素子に取り込まれ、
第3のコマンドに従って、第2の前記不揮発性記憶素子の前記遅延回路による遅延がリセットされると共に取り込まれた前記データが第2の前記不揮発性記憶素子に書き込まれる不揮発性半導体記憶装置。
第1のコマンドに従って、複数の前記2次グループから第1の前記2次グループが選択され、選択された第1の前記2次グループから第1の前記1次グループと第2の前記1次グループが選択され、
リードアドレスコマンドに従って、選択された第1の前記1次グループからデータが読み出される第1の前記不揮発性記憶素子が指定され、
プログラムアドレスコマンドに従って、選択された第2の前記1次グループからデータが書き込まれる第2の前記不揮発性記憶素子が指定される付記1に記載の不揮発性半導体記憶装置。
第1のコマンドに従って、前記複数の2次グループから第1の前記2次グループと第2の前記2次グループが選択され、選択された第1の前記2次グループから第1の前記1次グループが選択され、前記第2の前記2次グループから第2の前記1次グループが選択され、
リードアドレスコマンドに従って、選択された第1の前記1次グループからデータが読み出される第1の前記不揮発性記憶素子が指定され、
プログラムアドレスコマンドに従って、選択された第2の前記1次グループからデータが書き込まれる第2の前記不揮発性記憶素子が指定される付記1に記載の不揮発性半導体記憶装置。
前記不揮発性半導体記憶装置は、データストローブ信号とデータ信号を送出してデータが読み出され、データストローブ信号とデータ信号を受けてデータが書き込まれ、受け取った前記データストローブ信号を遅延させるか否かを選択可能な遅延回路を有する複数の不揮発性記憶素子と、コマンドを受けて、前記不揮発性記憶素子からのデータの読み出しおよび前記不揮発性記憶素子へのデータの書き込みを制御するメモリコントローラと、を有し、
第1のコマンドに従って、前記複数の不揮発性記憶素子からデータが読み出される第1の前記不揮発性記憶素子と、データが書き込まれる第2の前記不揮発性記憶素子を指定する工程と、
第2のコマンドに従って、第2の前記不揮発性記憶素子の前記遅延回路による遅延をセットした後、第1の前記不揮発性記憶素子からデータを読み出すと、前記データストローブ信号を遅延した信号を書き込みサイクルとして、読み出された前記データが第2の前記不揮発性記憶素子に取り込まれる工程と、
第3のコマンドに従って、第2の前記不揮発性記憶素子の前記遅延回路による遅延をリセットすると共に取り込まれた前記データが第2の前記不揮発性記憶素子に書き込まれる工程と、
を具備する不揮発性半導体記憶装置の制御方法。
第1のコマンドに従って、複数の前記2次グループから第1の前記2次グループを選択し、選択された第1の前記2次グループから第1の前記1次グループと第2の前記1次グループを選択する工程と、
リードアドレスコマンドに従って、選択された第1の前記1次グループからデータが読み出される第1の前記不揮発性記憶素子を指定する工程と、
プログラムアドレスコマンドに従って、選択された第2の前記1次グループからデータが書き込まれる第2の前記不揮発性記憶素子を指定する工程と、
を具備する付記6に記載の不揮発性半導体記憶装置の制御方法。
第1のコマンドに従って、前記複数の2次グループから第1の前記2次グループと第2の前記2次グループを選択し、選択された第1の前記2次グループから第1の前記1次グループを選択し、前記第2の前記2次グループから第2の前記1次グループを選択する工程と、
リードアドレスコマンドに従って、選択された第1の前記1次グループからデータが読み出される第1の前記不揮発性記憶素子を指定する工程と、
プログラムアドレスコマンドに従って、選択された第2の前記1次グループからデータが書き込まれる第2の前記不揮発性記憶素子を指定する工程と
を具備する付記6に記載の不揮発性半導体記憶装置の制御方法。
11 不揮発性半導体素子(ペレット)
12 メモリコントローラ
13 キャッシュメモリ
14 データストローブ信号バスライン(DQSバスライン)
15 データ信号バスライン(DQバスライン)
16 1次グループ
17 2次グループ(チップ)
18 ホスト
20 データストローブ信号端子(DQS端子)
21 データ信号端子(DQ端子)
22 入力バッファ
23 遅延回路
24 遅延素子
25 スイッチ
26 配線
27 出力バッファ
28 バッファ
29 入出力回路
Claims (4)
- 複数の不揮発性記憶素子と、
前記複数の不揮発性記憶素子にそれぞれ接続され、第1データストローブ信号とともに前記不揮発性記憶素子からの第1データを出力し、前記第1データストローブ信号と異なる第2データストローブ信号とともに第2データを前記不揮発性記憶素子に入力する入出力回路と、
を具備し、
前記第2データストローブ信号は前記第1データストローブ信号を遅延した信号であることを特徴とする不揮発性半導体記憶装置。 - 第1のコマンドに従って、前記複数の不揮発性記憶素子から前記第1データが読み出される第1の前記不揮発性記憶素子と、前記第2データが書き込まれる第2の前記不揮発性記憶素子が指定され、
第2のコマンドに従って、第1の前記不揮発性記憶素子から前記第1データストローブ信号とともに前記第1データが出力され、前記第2データストローブ信号とともに前記第2データが第2の前記不揮発性記憶素子に取り込まれ、
第3のコマンドに従って、取り込まれた前記第2データが第2の前記不揮発性記憶素子に書き込まれる
ことを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記入出力回路は、
前記第1データストローブ信号が経由するデータストローブ信号端子と、
前記第1および第2データが経由するデータ端子と、
前記データストローブ信号端子に接続され、前記第1データストローブ信号を遅延して前記第2データストローブ信号を出力する遅延素子を含む遅延回路と、
前記遅延回路に接続され、前記第2データストローブ信号が通過する入力バッファと、
前記データストローブ信号端子に接続され、前記第1データストローブ信号が通過する出力バッファと、
を具備することを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記遅延は、前記第1データストローブ信号の1/8乃至1/2サイクルであることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013190288A JP2015056105A (ja) | 2013-09-13 | 2013-09-13 | 不揮発性半導体記憶装置 |
US14/194,774 US9093138B2 (en) | 2013-09-13 | 2014-03-02 | Non-volatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013190288A JP2015056105A (ja) | 2013-09-13 | 2013-09-13 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015056105A true JP2015056105A (ja) | 2015-03-23 |
Family
ID=52667870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013190288A Pending JP2015056105A (ja) | 2013-09-13 | 2013-09-13 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9093138B2 (ja) |
JP (1) | JP2015056105A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016143009A1 (ja) * | 2015-03-06 | 2016-09-15 | 株式会社 東芝 | メモリデバイスの制御方法、及び、メモリデバイス |
JP6395919B1 (ja) * | 2017-12-13 | 2018-09-26 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP2019079520A (ja) * | 2017-10-19 | 2019-05-23 | 三星電子株式会社Samsung Electronics Co.,Ltd. | ストレージ装置及びストレージ装置の作動方法 |
JP2021068463A (ja) * | 2015-10-30 | 2021-04-30 | マイクロン テクノロジー,インク. | 共有バス上の複数のデバイスのためのデータ転送技術 |
JP7525554B2 (ja) | 2015-10-30 | 2024-07-30 | マイクロン テクノロジー,インク. | 共有バス上の複数のデバイスのためのデータ転送技術 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10789185B2 (en) | 2016-09-21 | 2020-09-29 | Rambus Inc. | Memory modules and systems with variable-width data ranks and configurable data-rank timing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007310680A (ja) * | 2006-05-18 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置およびそのデータ転送方法 |
JP2008524748A (ja) * | 2004-12-21 | 2008-07-10 | サンディスク コーポレイション | メモリシステムにおけるデータ再配置 |
JP2012230621A (ja) * | 2011-04-27 | 2012-11-22 | Sony Corp | メモリ装置、メモリ制御装置、メモリ制御方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08123717A (ja) | 1994-10-25 | 1996-05-17 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JP2003173290A (ja) | 2001-12-06 | 2003-06-20 | Ricoh Co Ltd | メモリ制御装置 |
EP1811395A4 (en) * | 2004-09-28 | 2008-01-02 | Zentek Technology Japan Inc | HOST CONTROLLER |
KR100843280B1 (ko) * | 2006-12-07 | 2008-07-04 | 삼성전자주식회사 | 메모리 시스템 및 그것의 데이터 전송 방법 |
WO2009096141A1 (ja) * | 2008-01-29 | 2009-08-06 | Panasonic Corporation | メモリアクセスタイミング調整装置及びメモリアクセスタイミング調整方法 |
JP2011081885A (ja) | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びその制御方法並びにデータ処理システム |
KR101626084B1 (ko) * | 2009-11-25 | 2016-06-01 | 삼성전자주식회사 | 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법 |
US8072826B2 (en) * | 2009-12-03 | 2011-12-06 | Himax Technologies Limited | Memory control circuit and memory control method |
KR102067029B1 (ko) * | 2012-12-13 | 2020-01-16 | 삼성전자주식회사 | 반도체 메모리 장치 및 메모리 시스템 |
-
2013
- 2013-09-13 JP JP2013190288A patent/JP2015056105A/ja active Pending
-
2014
- 2014-03-02 US US14/194,774 patent/US9093138B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008524748A (ja) * | 2004-12-21 | 2008-07-10 | サンディスク コーポレイション | メモリシステムにおけるデータ再配置 |
JP2007310680A (ja) * | 2006-05-18 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置およびそのデータ転送方法 |
JP2012230621A (ja) * | 2011-04-27 | 2012-11-22 | Sony Corp | メモリ装置、メモリ制御装置、メモリ制御方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10725909B2 (en) | 2015-03-06 | 2020-07-28 | Toshiba Memory Corporation | Memory device controlling including reading from a first memory and writing to a second memory based on timing and control signals |
JPWO2016143009A1 (ja) * | 2015-03-06 | 2017-11-30 | 東芝メモリ株式会社 | メモリデバイスの制御方法、及び、メモリデバイス |
US11500770B2 (en) | 2015-03-06 | 2022-11-15 | Kioxia Corporation | Memory device controlling including reading from a first memory and writing to a second memory based on timing and control signals |
WO2016143009A1 (ja) * | 2015-03-06 | 2016-09-15 | 株式会社 東芝 | メモリデバイスの制御方法、及び、メモリデバイス |
JP2021068463A (ja) * | 2015-10-30 | 2021-04-30 | マイクロン テクノロジー,インク. | 共有バス上の複数のデバイスのためのデータ転送技術 |
JP7111849B2 (ja) | 2015-10-30 | 2022-08-02 | マイクロン テクノロジー,インク. | 共有バス上の複数のデバイスのためのデータ転送技術 |
JP2022132562A (ja) * | 2015-10-30 | 2022-09-08 | マイクロン テクノロジー,インク. | 共有バス上の複数のデバイスのためのデータ転送技術 |
US11762570B2 (en) | 2015-10-30 | 2023-09-19 | Micron Technology, Inc. | Data transfer techniques for multiple devices on a shared bus |
JP7525554B2 (ja) | 2015-10-30 | 2024-07-30 | マイクロン テクノロジー,インク. | 共有バス上の複数のデバイスのためのデータ転送技術 |
JP2019079520A (ja) * | 2017-10-19 | 2019-05-23 | 三星電子株式会社Samsung Electronics Co.,Ltd. | ストレージ装置及びストレージ装置の作動方法 |
JP7173824B2 (ja) | 2017-10-19 | 2022-11-16 | 三星電子株式会社 | ストレージ装置 |
US11972836B2 (en) | 2017-10-19 | 2024-04-30 | Samsung Electronics Co., Ltd. | Storage device and operating method of storage device |
JP2019106228A (ja) * | 2017-12-13 | 2019-06-27 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
JP6395919B1 (ja) * | 2017-12-13 | 2018-09-26 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US9093138B2 (en) | 2015-07-28 |
US20150078109A1 (en) | 2015-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107871521B (zh) | 半导体存储装置、快闪存储器及其连续读出方法 | |
US10089257B2 (en) | Semiconductor storage device and control method thereof | |
US10049005B2 (en) | Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof | |
JP4550439B2 (ja) | Ecc制御装置 | |
US20080117682A1 (en) | Multi-chip package flash memory device and method for reading status data therefrom | |
JP2015056105A (ja) | 不揮発性半導体記憶装置 | |
US9727493B2 (en) | Apparatuses and methods for providing data to a configurable storage area | |
JP2016514329A (ja) | 可変レイテンシーメモリ動作用装置および方法 | |
JP6067541B2 (ja) | メモリシステムおよびメモリシステムのアセンブリ方法 | |
US11442664B2 (en) | Memory system and method of operating the same | |
US10902894B2 (en) | Semiconductor devices | |
CN111105823A (zh) | 半导体器件 | |
KR20130102816A (ko) | 데이터 액세스 메모리 및 그것의 데이터 손실 방지 방법 | |
US20070143534A1 (en) | Nonvolatile-memory-access control apparatus and nonvolatile-memory control system | |
US11281406B2 (en) | Memory system | |
JP2018129104A (ja) | 半導体記憶装置およびデータセット方法 | |
TWI601153B (zh) | 半導體記憶體裝置及其時脈調整方法 | |
JP2009252294A (ja) | メモリコントローラ、メモリシステム、及びメモリデバイスへのデータの書込方法 | |
US9053776B2 (en) | Setting information storage circuit and integrated circuit chip including the same | |
US8897048B2 (en) | Semiconductor memory device and programming method thereof | |
CN107591173B (zh) | 半导体存储器装置及其时脉调整方法 | |
JP4549073B2 (ja) | メモリ制御回路 | |
JP2007026136A (ja) | 半導体集積回路装置 | |
US20090119472A1 (en) | Control circuit in a memory chip | |
JP2014126969A (ja) | 半導体装置及び情報処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20150218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151218 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160607 |