CN109887991B - 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法 - Google Patents

一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN109887991B
CN109887991B CN201910135861.3A CN201910135861A CN109887991B CN 109887991 B CN109887991 B CN 109887991B CN 201910135861 A CN201910135861 A CN 201910135861A CN 109887991 B CN109887991 B CN 109887991B
Authority
CN
China
Prior art keywords
silicon
active layer
tin oxide
doped tin
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910135861.3A
Other languages
English (en)
Other versions
CN109887991A (zh
Inventor
宁洪龙
刘贤哲
姚日晖
张旭
袁炜健
邓宇熹
张啸尘
邓培淼
陈建秋
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201910135861.3A priority Critical patent/CN109887991B/zh
Publication of CN109887991A publication Critical patent/CN109887991A/zh
Application granted granted Critical
Publication of CN109887991B publication Critical patent/CN109887991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明属于薄膜晶体管技术领域，公开了一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法。所述叠层硅掺杂氧化锡薄膜晶体管包括依次层叠的衬底、栅极、栅极绝缘层、第一层有源层、第二层有源层和源漏电极；其中第一层有源层为硅的质量百分含量为0～3％的硅掺杂氧化锡，第二层有源层为硅的质量百分含量为5～10％的硅掺杂氧化锡。本发明采用硅掺杂氧化锡半导体材料作为有源层材料，通过搭配不同硅掺杂含量氧化锡有源层材料，制备叠层有源层结构，调控器件沟道中的载流子，获得良好的器件性能。

Description

一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法
技术领域
本发明属于薄膜晶体管技术领域，具体涉及一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法。
背景技术
薄膜晶体管被广泛地应用在液晶显示和有机发光二极管显示中，用来驱动液晶分子的排列，实现透光度变化和驱动有机发光二极管发光。
目前，平板显示技术发展迅速，大尺寸、高分辨、高刷新率显示器成为主流，提高薄膜晶体管的性能和降低生产成本至关重要。传统的非晶硅薄膜晶体管虽然制备成本低廉，但它的迁移率低和光偏压不稳定等制约其发展。
由于氧化物半导体具有非晶结构，高迁移率，制备成本低等优势，吸引了极大的关注。但如何进一步设计氧化物半导体薄膜结构及提升氧化物半导体薄膜性能仍是本领域技术人员研究的目标。
发明内容
针对以上现有技术存在的缺点和不足之处，本发明的首要目的在于提供一种叠层硅掺杂氧化锡薄膜晶体管。
本发明的另一目的在于提供上述叠层硅掺杂氧化锡薄膜晶体管的制备方法。
本发明目的通过以下技术方案实现：
一种叠层硅掺杂氧化锡薄膜晶体管，包括依次层叠的衬底、栅极、栅极绝缘层、第一层有源层、第二层有源层和源漏电极；其中第一层有源层为硅的质量百分含量为0～3％的硅掺杂氧化锡，第二层有源层为硅的质量百分含量为5～10％的硅掺杂氧化锡。
优选地，所述的衬底是指玻璃衬底。
优选地，所述的栅极是指铝；所述栅极绝缘层是指氧化铝。
优选地，所述的源漏电极是指钼。
上述叠层硅掺杂氧化锡薄膜晶体管的制备方法，包括如下制备步骤：
(1)在室温下，通过直流磁控溅射在衬底制备栅极，并图形化；
(2)在栅极上，通过阳极氧化方法生长栅极绝缘层；
(3)在栅极绝缘层上，利用掩膜版，通过射频磁控溅射沉积第一层有源层；
(4)将制备好的样品在热台上进行退火；
(5)利用与步骤(3)相同掩膜版，在第一层有源层上，通过射频磁控溅射沉积第二层有源层；
(6)在室温下，利用掩膜版，通过直流磁控溅射沉积制备图形化的源漏电极。
优选地，步骤(4)中所述退火的温度为250～300℃。
相对于现有技术，本发明具有如下优点及有益效果：
(1)本发明采用硅掺杂氧化锡半导体材料作为有源层材料，通过搭配不同硅掺杂含量氧化锡有源层材料，制备叠层有源层结构，调控器件沟道中的载流子，获得良好的器件性能。
(2)本发明的制备工艺简单，退火温度低，获得高性能薄膜晶体管，有利于实现薄膜晶体管柔性制备。
附图说明
图1为本发明实施例中叠层硅掺杂氧化锡薄膜晶体管的层叠结构示意图。其中，11为衬底，12为栅极，13为栅极绝缘层，14为第一层有源层；15为第二层有源层，16为源漏电极。
图2为对比例中硅掺杂氧化锡薄膜晶体管的输出特性曲线图(a)和转移特性曲线图(b)。其中有源层层数为单层；曲线21，22，23和24分别对应栅极电压为0V，10V，20V和30V；曲线25为测试条件为源/漏电压VDS＝30.1V，栅极扫描电压VGS＝-30～30V。
图3为实施例1中叠层硅掺杂氧化锡薄膜晶体管的输出特性曲线图(a)和转移特性曲线图(b)。曲线31，32，33和34分别对应栅极电压为0V，10V，20V和30V；曲线35为测试条件为源/漏电压VDS＝30.1V，栅极扫描电压VGS＝-30～30V。
图4为实施例2中叠层硅掺杂氧化锡薄膜晶体管的输出特性曲线图(a)和转移特性曲线图(b)。曲线41，42，43和44分别对应栅极电压为0V，10V，20V和30V；曲线35为测试条件为源/漏电压VDS＝30.1V，栅极扫描电压VGS＝-30～30V。
图5为实施例3中叠层硅掺杂氧化锡薄膜晶体管的输出特性曲线图(a)和转移特性曲线图(b)。曲线51，52，53和54分别对应栅极电压为0V，10V，20V和30V；曲线55为测试条件为源/漏电压VDS＝30.1V，栅极扫描电压VGS＝-30～30V。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
对比例
本对比例的一种硅掺杂氧化锡薄膜晶体管，由依次层叠的衬底、栅极、栅极绝缘层、单层有源层和源漏电极构成。其制备方法如下：
(1)在室温下，通过直流磁控溅射在玻璃衬底制备铝栅极，并图形化；
(2)在栅极上，通过阳极氧化方法生长氧化铝栅极绝缘层；
(3)在栅极绝缘层上，利用掩膜版，通过射频磁控溅射沉积厚度为10nm的单层有源层；有源层材料为硅的质量百分含量为5％的硅掺杂氧化锡；
(4)将制备好的样品在热台上进行250℃退火处理；
(5)在室温下，利用掩膜版，通过直流磁控溅射沉积制备图形化的钼源漏电极，得到硅掺杂氧化锡薄膜晶体管。
所得硅掺杂氧化锡薄膜晶体管的输出特性曲线图和转移特性曲线图分别如图2中的(a)和(b)所示。器件饱和迁移率为4.33cm2/Vs，开启电压为-19V，亚阈值摆幅为2.86V/decade。由以上结果可以看出，在单层有源层器件，载流子浓度高，开启电压很负，亚阈值摆幅很大，说明有源层和栅极绝缘层界面存在很多的缺陷态。
实施例1
本实施例的一种叠层硅掺杂氧化锡薄膜晶体管，包括依次层叠的衬底、栅极、栅极绝缘层、第一层有源层、第二层有源层和源漏电极。其层叠结构示意图如图1所示。其制备方法如下：
(1)在室温下，通过直流磁控溅射在玻璃衬底制备铝栅极，并图形化；
(2)在栅极上，通过阳极氧化方法生长氧化铝栅极绝缘层；
(3)在栅极绝缘层上，利用掩膜版，通过射频磁控溅射沉积厚度为5nm的第一层有源层；第一层有源层材料为硅的质量百分含量为3％的硅掺杂氧化锡；
(4)将制备好的样品在热台上进行250℃退火处理；
(5)利用与步骤(3)相同掩膜版，在第一层有源层上，通过射频磁控溅射沉积厚度为5nm的第二层有源层；第二层有源层材料为硅的质量百分含量为10％的硅掺杂氧化锡；
(6)在室温下，利用掩膜版，通过直流磁控溅射沉积制备图形化的钼源漏电极，得到叠层硅掺杂氧化锡薄膜晶体管。
本实施例中叠层硅掺杂氧化锡薄膜晶体管的输出特性曲线图和转移特性曲线图分别如图3中(a)和(b)所示。器件饱和迁移率为3.15cm2/Vs，亚阈值摆幅为0.53V/decade。由以上结果可以看出，开启电压大幅向正方向移动，亚阈值摆幅有效地降低，说明有源层内部载流子得到控制，有源层与栅极绝缘层界面处的缺陷态降低。
实施例2
本实施例的一种叠层硅掺杂氧化锡薄膜晶体管，包括依次层叠的衬底、栅极、栅极绝缘层、第一层有源层、第二层有源层和源漏电极。其层叠结构示意图如图1所示。其制备方法如下：
(1)在室温下，通过直流磁控溅射在玻璃衬底制备铝栅极，并图形化；
(2)在栅极上，通过阳极氧化方法生长氧化铝栅极绝缘层；
(3)在栅极绝缘层上，利用掩膜版，通过射频磁控溅射沉积厚度为5nm的第一层有源层；第一层有源层材料为硅的质量百分含量为0％的氧化锡；
(4)将制备好的样品在热台上进行250℃退火处理；
(5)利用与步骤(3)相同掩膜版，在第一层有源层上，通过射频磁控溅射沉积厚度为5nm的第二层有源层；第二层有源层材料为硅的质量百分含量为10％的硅掺杂氧化锡；
(6)在室温下，利用掩膜版，通过直流磁控溅射沉积制备图形化的钼源漏电极，得到叠层硅掺杂氧化锡薄膜晶体管。
本实施例中叠层硅掺杂氧化锡薄膜晶体管的输出特性曲线图和转移特性曲线图分别如图4中(a)和(b)所示。器件饱和迁移率为10.97cm2/Vs，亚阈值摆幅为0.59V/decade。由以上结果可以看出，相比单层有源层器件，开启电压依然大幅度正向移动，饱和电流几乎维持不变，关态电流降低一个数量级，亚阈值摆幅有效地降低，说明有源层内部载流子得到控制，有源层与栅极绝缘层界面处的缺陷态降低。
实施例3
本实施例的一种叠层硅掺杂氧化锡薄膜晶体管，包括依次层叠的衬底、栅极、栅极绝缘层、第一层有源层、第二层有源层和源漏电极。其层叠结构示意图如图1所示。其制备方法如下：
(1)在室温下，通过直流磁控溅射在玻璃衬底制备铝栅极，并图形化；
(2)在栅极上，通过阳极氧化方法生长氧化铝栅极绝缘层；
(3)在栅极绝缘层上，利用掩膜版，通过射频磁控溅射沉积厚度为5nm的第一层有源层；第一层有源层材料为硅的质量百分含量为1％的硅掺杂氧化锡；
(4)将制备好的样品在热台上进行250℃退火处理；
(5)利用与步骤(3)相同掩膜版，在第一层有源层上，通过射频磁控溅射沉积厚度为5nm的第二层有源层；第二层有源层材料为硅的质量百分含量为10％的硅掺杂氧化锡；
(6)在室温下，利用掩膜版，通过直流磁控溅射沉积制备图形化的钼源漏电极，得到叠层硅掺杂氧化锡薄膜晶体管。
本实施例中叠层硅掺杂氧化锡薄膜晶体管的输出特性曲线图和转移特性曲线图分别如图5中(a)和(b)所示。器件饱和迁移率为19.79cm2/Vs，亚阈值摆幅为0.55V/decade。由以上结果可以看出，相比单层有源层器件，开启电压依然大幅度正向移动，饱和电流几乎维持不变，关态电流降低一个数量级，亚阈值摆幅有效地降低，说明有源层内部载流子得到控制，有源层与栅极绝缘层界面处的缺陷态降低。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (6)

1.一种叠层硅掺杂氧化锡薄膜晶体管，其特征在于：包括依次层叠的衬底、栅极、栅极绝缘层、第一层有源层、第二层有源层和源漏电极；其中第一层有源层为硅的质量百分含量为0～3％的硅掺杂氧化锡，第二层有源层为硅的质量百分含量为5～10％的硅掺杂氧化锡。
2.根据权利要求1所述的一种叠层硅掺杂氧化锡薄膜晶体管，其特征在于：所述的衬底是指玻璃衬底。
3.根据权利要求1所述的一种叠层硅掺杂氧化锡薄膜晶体管，其特征在于：所述的栅极是指铝；所述栅极绝缘层是指氧化铝。
4.根据权利要求1所述的一种叠层硅掺杂氧化锡薄膜晶体管，其特征在于：所述的源漏电极是指钼。
5.权利要求1～4任一项所述的一种叠层硅掺杂氧化锡薄膜晶体管的制备方法，其特征在于包括如下制备步骤：
(1)在室温下，通过直流磁控溅射在衬底制备栅极，并图形化；
(2)在栅极上，通过阳极氧化方法生长栅极绝缘层；
(3)在栅极绝缘层上，利用掩膜版，通过射频磁控溅射沉积第一层有源层；
(4)将制备好的样品在热台上进行退火；
(5)利用与步骤(3)相同掩膜版，在第一层有源层上，通过射频磁控溅射沉积第二层有源层；
(6)在室温下，利用掩膜版，通过直流磁控溅射沉积制备图形化的源漏电极。
6.根据权利要求5所述的一种叠层硅掺杂氧化锡薄膜晶体管的制备方法，其特征在于：步骤(4)中所述退火的温度为250～300℃。
CN201910135861.3A 2019-02-25 2019-02-25 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法 Active CN109887991B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910135861.3A CN109887991B (zh) 2019-02-25 2019-02-25 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910135861.3A CN109887991B (zh) 2019-02-25 2019-02-25 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN109887991A CN109887991A (zh) 2019-06-14
CN109887991B true CN109887991B (zh) 2020-12-22

Family

ID=66929131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910135861.3A Active CN109887991B (zh) 2019-02-25 2019-02-25 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN109887991B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497217B (zh) * 2020-03-19 2024-02-23 香港理工大学深圳研究院 电极及其制备方法、电池
CN117457753A (zh) * 2023-11-20 2024-01-26 漳州市合琦靶材科技有限公司 一种双有源层铽掺杂氧化物薄膜晶体管及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI508304B (zh) * 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US20140051237A1 (en) * 2012-08-16 2014-02-20 Nthdegree Technologies Worldwide Inc. Semiconductor Ink Composition

Also Published As

Publication number Publication date
CN109887991A (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
CN106558592B (zh) 阵列基板、显示装置及阵列基板的制备方法
US8513720B2 (en) Metal oxide semiconductor thin film transistors
WO2016115793A1 (zh) 适用于amoled的tft背板制作方法及结构
US10497563B2 (en) Thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, display panel and display device
JP2009206508A (ja) 薄膜トランジスタ及び表示装置
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
JP2010103360A (ja) 酸化物半導体、薄膜トランジスタ並びに表示装置
CN105308753A (zh) 稳定高迁移率的motft和低温下的制备
KR101901251B1 (ko) 산화물 반도체 박막트랜지스터 및 그의 제조 방법
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN109887991B (zh) 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法
CN106505071B (zh) 薄膜晶体管阵列基板及其制作方法
WO2015078037A1 (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板
JP2013249537A (ja) 酸化物半導体スパッタリング用ターゲット、これを用いた薄膜トランジスタの製造方法
CN103354243B (zh) 一种薄膜晶体管、其制备方法及相关装置
JP2007123699A (ja) 薄膜トランジスタとその製造方法
US8120029B2 (en) Thin film transistor and method of manufacturing the same
CN109148375A (zh) 薄膜晶体管器件制造方法及薄膜晶体管器件
CN107768255A (zh) 低温薄膜晶体管的制备方法
CN112713196A (zh) 一种薄膜晶体管及其制备方法和阵列基板
KR101600051B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
CN108172628B (zh) 一种逻辑电路
KR20130029272A (ko) 박막 트랜지스터
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
US20120298985A1 (en) Thin film transistor and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant