CN106505071B - 薄膜晶体管阵列基板及其制作方法 - Google Patents
薄膜晶体管阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN106505071B CN106505071B CN201610909125.5A CN201610909125A CN106505071B CN 106505071 B CN106505071 B CN 106505071B CN 201610909125 A CN201610909125 A CN 201610909125A CN 106505071 B CN106505071 B CN 106505071B
- Authority
- CN
- China
- Prior art keywords
- active layer
- tft
- channel
- driving circuit
- current conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 62
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 238000005224 laser annealing Methods 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 7
- 229920001621 AMOLED Polymers 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种薄膜晶体管阵列基板及其制作方法。本发明的薄膜晶体管阵列基板，通过设置显示区TFT的沟道的电流传导方向与ELA激光扫描方向垂直，使得显示区TFT的沟道在电流传导方向上晶粒排列相对无序，降低显示区TFT的关态电流，使得显示区具有较好的电位保持能力；同时设置驱动电路区TFT的沟道的电流传导方向与ELA激光扫描方向平行，使得驱动电路区TFT的沟道在电流传导方向上晶粒排列相对有序，提高驱动电路区TFT的关态电流，从而提升驱动电路区的场迁移率及输出电流特性；本发明的薄膜晶体管阵列基板能够满足显示区TFT和驱动电路区TFT的不同特性需求，从而提升显示面板的整体显示效果。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管阵列基板及其制作方法。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)是目前液晶显示装置(LiquidCrystal Display，简称LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix/Organic Light-Emitting Diode，简称AMOLED)中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。制备薄膜晶体管的有源层的材料有多种，低温多晶硅(LowTemperature Poly-silicon，简称LTPS)材料是其中较为优选的一种，由于低温多晶硅的原子规则排列，载流子迁移率高，对电压驱动式的液晶显示装置而言，低温多晶硅薄膜晶体管由于其具有较高的迁移率，可以使用体积较小的薄膜晶体管实现对液晶分子的偏转驱动，在很大程度上缩小了薄膜晶体管所占的体积，增加透光面积，得到更高的亮度和解析度；对于电流驱动式的有源矩阵驱动式有机电致发光显示装置而言，低温多晶硅薄膜晶体管可以更好的满足驱动电流要求。
如图1所示，为现有的一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板由显示区100和驱动电路区200组成，所述显示区100中设有显示区TFT，所述驱动电路区200中设有驱动电路区TFT。如图2所示，为图1的薄膜晶体管阵列基板中的显示区TFT与驱动电路区TFT，从图2中可以看出，所述显示区TFT包括上下层叠设置且被一绝缘层间隔开的第一有源层300与第一栅极400，所述第一有源层300呈U字型，包括相互平行的第一竖直部310与第二竖直部320、以及分别连接所述第一竖直部310与第二竖直部320相对应末端的一横向连接部330，所述第一栅极400分别与所述第一竖直部310和第二竖直部320垂直相交叉，所述第一竖直部310上与所述第一栅极400交叉重叠的区域形成第一沟道315，所述第二竖直部320上与所述第一栅极400交叉重叠的区域形成第二沟道325；
所述第一竖直部310上远离所述横向连接部330的一端设有第一源极接触区311，所述第二竖直部320上远离所述横向连接部330的一端设有第一漏极接触区321；
所述显示区TFT工作时，所述第一有源层300中的电流在所述第一源极接触区311与第一漏极接触区321之间流动，即沿U型通道流动，因此，所述第一沟道315与第二沟道325中的电流传导方向均平行于所述第一竖直部310与第二竖直部320的延伸方向；
所述驱动电路区TFT包括上下层叠设置且被一绝缘层间隔开的第二有源层500与第二栅极600，所述第二有源层500呈竖直条形，所述第二栅极600与所述第二有源层500垂直相交叉，所述第二有源层500上与所述第二栅极600交叉重叠的区域形成第三沟道550；
所述第二有源层500的两端分别设有第二源极接触区510与第二漏极接触区520；
所述驱动电路区TFT工作时，所述第二有源层500中的电流在所述第二源极接触区510与第二漏极接触区520之间流动，即沿所述第二有源层500的延伸方向流动，因此，所述第三沟道550中的电流传导方向平行于所述第二有源层500的延伸方向；
所述薄膜晶体管阵列基板中，所述第一有源层300的第一竖直部310与第二竖直部320的延伸方向平行于所述第二有源层500的延伸方向，由此可知，所述第一有源层300的第一沟道315和第二沟道325中的电流传导方向与所述第二有源层500的第三沟道550中的电流传导方向互相平行。
上述薄膜晶体管阵列基板的制作方法中，所述显示区TFT的第一有源层300与所述驱动电路区TFT的第二有源层500的制作过程包括：在玻璃基板上沉积非晶硅(a-Si)层，再经过准分子激光退火(ELA)制程获得低温多晶硅层，之后对所述低温多晶硅层进行图形化处理，同时形成所述显示区TFT的第一有源层300与所述驱动电路区TFT的第二有源层500。
上述薄膜晶体管阵列基板的制作方法中，采用ELA制程对非晶硅进行晶化处理时，通常设置ELA激光扫描方向平行于所述第一沟道315、第二沟道325、及第三沟道550中的电流传导方向，而非晶硅经过ELA处理后结晶形成的多晶硅通常具有图3所示的特点，即在ELA激光扫描方向(灰色箭头方向)上晶粒排列较为有序，而在垂直于ELA激光扫描方向上晶粒排列则不那么有序。对于TFT器件来说，有源层的沟道中，在电流传导方向上有序的晶粒排列能减少载流子在传输过程中受到的阻碍，提升迁移率，增加开态电流，但是关态电流也会由于晶界的有序排列而增加。因此，按照现有的薄膜晶体管阵列基板的制作方法，ELA激光扫描方向平行于所述第一沟道315、第二沟道325、及第三沟道550中的电流传导方向，因此得到的第一沟道315、第二沟道325、及第三沟道550中的晶粒在电流传导方向上均能实现有序排列，从而使得显示区TFT与驱动电路区TFT均具有较大的开态电流与关态电流。
对于显示面板而言，驱动电路区TFT用于逻辑电路，需要具有较大的开态电流；但是显示区TFT需要具有较好的电位保持能力，需要具有较低的关态电流，也即是说，按照现有技术制备得到的薄膜晶体管阵列基板并不能满足这一要求。
发明内容
本发明的目的在于提供一种薄膜晶体管阵列基板，显示区具有较好的电位保持能力，驱动电路区具有较好的场迁移率及输出电流特性。
本发明的目的还在于提供一种薄膜晶体管阵列基板的制作方法，制程简单，制得的薄膜晶体管阵列基板，显示区具有较好的电位保持能力，驱动电路区具有较好的场迁移率及输出电流特性。
为实现上述目的，本发明首先提供一种薄膜晶体管阵列基板，包括显示区与设于所述显示区***的驱动电路区，所述显示区中设有显示区TFT，所述驱动电路区中设有驱动电路区TFT；
其中，所述显示区TFT的有源层与所述驱动电路区TFT的有源层的材料均为低温多晶硅；所述显示区TFT的沟道的电流传导方向垂直于所述驱动电路区TFT的沟道的电流传导方向。
所述显示区TFT包括上下层叠设置且被一绝缘层间隔开的第一有源层与第一栅极，所述第一有源层呈U字型，包括相互平行的第一竖直部与第二竖直部、以及分别连接所述第一竖直部与第二竖直部相对应末端的一横向连接部，所述第一栅极分别与所述第一竖直部和第二竖直部垂直相交叉，所述第一竖直部上与所述第一栅极交叉重叠的区域形成第一沟道，所述第二竖直部上与所述第一栅极交叉重叠的区域形成第二沟道；
所述第一竖直部上远离所述横向连接部的一端设有第一源极接触区，所述第二竖直部上远离所述横向连接部的一端设有第一漏极接触区；
所述显示区TFT工作时，所述第一有源层中的电流在所述第一源极接触区与第一漏极接触区之间流动，即沿U型通道流动，因此，所述第一沟道与第二沟道中的电流传导方向均平行于所述第一竖直部与第二竖直部的延伸方向；
所述驱动电路区TFT包括上下层叠设置且被一绝缘层间隔开的第二有源层与第二栅极，所述第二有源层呈直条状，所述第二栅极与所述第二有源层垂直相交叉，所述第二有源层上与所述第二栅极交叉重叠的区域形成第三沟道；
所述第二有源层的两端分别设有第二源极接触区与第二漏极接触区；
所述驱动电路区TFT工作时，所述第二有源层中的电流在所述第二源极接触区与第二漏极接触区之间流动，即沿所述第二有源层的延伸方向流动，因此，所述第三沟道中的电流传导方向平行于所述第二有源层的延伸方向；
所述薄膜晶体管阵列基板中，所述第一有源层的第一竖直部与第二竖直部的延伸方向垂直于所述第二有源层的延伸方向，从而所述第一有源层的第一沟道和第二沟道中的电流传导方向垂直于所述第二有源层的第三沟道中的电流传导方向。
本发明的薄膜晶体管阵列基板应用于LCD显示面板或AMOLED显示面板中。
本发明还提供一种薄膜晶体管阵列基板的制作方法，所述薄膜晶体管阵列基板包括显示区与设于所述显示区***的驱动电路区，所述显示区中设有显示区TFT，所述驱动电路区中设有驱动电路区TFT，其中，所述显示区TFT的沟道的电流传导方向垂直于所述驱动电路区TFT的沟道的电流传导方向，所述薄膜晶体管阵列基板的制作方法包括：
沉积一非晶硅层；
采用准分子激光退火方法对所述非晶硅层进行晶化处理，使所述非晶硅层转化为低温多晶硅层；
采用准分子激光退火方法对所述非晶硅层进行晶化处理时，激光扫描方向垂直于所述显示区TFT的沟道的电流传导方向，并且平行于所述驱动电路区TFT的沟道的电流传导方向；
采用光刻技术对所述低温多晶硅层进行图形化处理，同时形成所述显示区TFT的有源层与所述驱动电路区TFT的有源层。
所述显示区TFT包括上下层叠设置且被一绝缘层间隔开的第一有源层与第一栅极，所述第一有源层呈U字型，包括相互平行的第一竖直部与第二竖直部、以及分别连接所述第一竖直部与第二竖直部相对应末端的一横向连接部，所述第一栅极分别与所述第一竖直部和第二竖直部垂直相交叉，所述第一竖直部上与所述第一栅极交叉重叠的区域形成第一沟道，所述第二竖直部上与所述第一栅极交叉重叠的区域形成第二沟道；
所述第一竖直部上远离所述横向连接部的一端设有第一源极接触区，所述第二竖直部上远离所述横向连接部的一端设有第一漏极接触区；
所述显示区TFT工作时，所述第一有源层中的电流在所述第一源极接触区与第一漏极接触区之间流动，即沿U型通道流动，因此，所述第一沟道与第二沟道中的电流传导方向均平行于所述第一竖直部与第二竖直部的延伸方向。
所述驱动电路区TFT包括上下层叠设置且被一绝缘层间隔开的第二有源层与第二栅极，所述第二有源层呈直条状，所述第二栅极与所述第二有源层垂直相交叉，所述第二有源层上与所述第二栅极交叉重叠的区域形成第三沟道；
所述第二有源层的两端分别设有第二源极接触区与第二漏极接触区；
所述驱动电路区TFT工作时，所述第二有源层中的电流在所述第二源极接触区与第二漏极接触区之间流动，即沿所述第二有源层的延伸方向流动，因此，所述第三沟道中的电流传导方向平行于所述第二有源层的延伸方向。
所述薄膜晶体管阵列基板中，所述第一有源层的第一竖直部与第二竖直部的延伸方向垂直于所述第二有源层的延伸方向，从而所述第一有源层的第一沟道和第二沟道中的电流传导方向垂直于所述第二有源层的第三沟道中的电流传导方向。
采用准分子激光退火方法对所述非晶硅层进行晶化处理时，激光扫描方向垂直于所述第一竖直部与第二竖直部的延伸方向，并且平行于所述第二有源层的延伸方向，即相当于，激光扫描方向垂直于所述第一有源层的第一沟道和第二沟道中的电流传导方向，并且平行于所述第二有源层的第三沟道中的电流传导方向。
采用光刻技术对所述低温多晶硅层进行图形化处理时，同时形成所述显示区TFT的第一有源层与所述驱动电路区TFT的第二有源层。
本发明的薄膜晶体管阵列基板的制作方法应用于LCD显示面板的制作方法或者AMOLED显示面板的制作方法中。
本发明的有益效果：本发明提供的一种薄膜晶体管阵列基板，通过设置显示区TFT的沟道的电流传导方向与ELA激光扫描方向垂直，使得显示区TFT的沟道在电流传导方向上晶粒排列相对无序，降低显示区TFT的关态电流，使得显示区具有较好的电位保持能力；同时设置驱动电路区TFT的沟道的电流传导方向与ELA激光扫描方向平行，使得驱动电路区TFT的沟道在电流传导方向上晶粒排列相对有序，提高驱动电路区TFT的关态电流，从而提升驱动电路区的场迁移率及输出电流特性；本发明的薄膜晶体管阵列基板能够满足显示区TFT和驱动电路区TFT的不同特性需求，从而提升显示面板的整体显示效果。本发明提供的一种薄膜晶体管阵列基板的制作方法，制程简单，制得的薄膜晶体管阵列基板，显示区具有较好的电位保持能力，驱动电路区具有较好的场迁移率及输出电流特性，应用于显示面板时可提升面板的整体显示效果。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有的薄膜晶体管阵列基板的结构示意图；
图2为图1的薄膜晶体管阵列基板中的显示区TFT与驱动电路区TFT的结构示意图；
图3为非晶硅经过准分子激光退火处理后结晶形成的多晶硅的晶粒排列示意图；
图4为本发明的薄膜晶体管阵列基板的结构示意图；
图5为本发明的薄膜晶体管阵列基板中的显示区TFT与驱动电路区TFT的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图4，本发明首先提供一种薄膜晶体管阵列基板，包括显示区10与设于所述显示区10***的驱动电路区20，所述显示区10中设有显示区TFT，所述驱动电路区20中设有驱动电路区TFT；
其中，所述显示区TFT的有源层与所述驱动电路区TFT的有源层的材料均为低温多晶硅；所述显示区TFT的沟道的电流传导方向垂直于所述驱动电路区TFT的沟道的电流传导方向。
上述薄膜晶体管阵列基板中，所述显示区TFT的有源层与所述驱动电路区TFT的有源层在同一制程中形成，该制程包括：
步骤1、沉积一非晶硅层；
步骤2、采用准分子激光退火方法对所述非晶硅层进行晶化处理，使所述非晶硅层转化为低温多晶硅层；
步骤3、采用光刻技术对所述低温多晶硅层进行图形化处理，同时形成所述显示区TFT的有源层与所述驱动电路区TFT的有源层；
所述步骤2中，采用准分子激光退火方法对所述非晶硅层进行晶化处理时，激光扫描方向垂直于所述显示区TFT的沟道的电流传导方向，并且平行于所述驱动电路区TFT的沟道的电流传导方向；因此，所述显示区TFT的沟道中，在电流传导方向上晶粒排列相对无序，降低显示区TFT的关态电流，使得显示区10具有较好的电位保持能力；所述驱动电路区TFT的沟道中，在电流传导方向上晶粒排列相对有序，提高驱动电路区TFT的关态电流，从而提升驱动电路区20的场迁移率及输出电流特性。
优选的，如图5所示，所述显示区TFT包括上下层叠设置且被一绝缘层(未图示)间隔开的第一有源层30与第一栅极40，所述第一有源层30呈U字型，包括相互平行的第一竖直部31与第二竖直部32、以及分别连接所述第一竖直部31与第二竖直部32相对应末端的一横向连接部33，所述第一栅极40分别与所述第一竖直部31和第二竖直部32垂直相交叉，所述第一竖直部31上与所述第一栅极40交叉重叠的区域形成第一沟道312，所述第二竖直部32上与所述第一栅极40交叉重叠的区域形成第二沟道322；
所述第一竖直部31上远离所述横向连接部33的一端设有第一源极接触区314，所述第二竖直部32上远离所述横向连接部33的一端设有第一漏极接触区324；
所述显示区TFT工作时，所述第一有源层30中的电流在所述第一源极接触区314与第一漏极接触区324之间流动，即沿U型通道流动，因此，所述第一沟道312与第二沟道322中的电流传导方向均平行于所述第一竖直部31与第二竖直部32的延伸方向；
所述驱动电路区TFT包括上下层叠设置且被一绝缘层间隔开的第二有源层50与第二栅极60，所述第二有源层50呈直条状，所述第二栅极60与所述第二有源层50垂直相交叉，所述第二有源层50上与所述第二栅极60交叉重叠的区域形成第三沟道55；
所述第二有源层50的两端分别设有第二源极接触区51与第二漏极接触区52；
所述驱动电路区TFT工作时，所述第二有源层50中的电流在所述第二源极接触区51与第二漏极接触区52之间流动，即沿所述第二有源层50的延伸方向流动，因此，所述第三沟道55中的电流传导方向平行于所述第二有源层50的延伸方向；
所述薄膜晶体管阵列基板中，所述第一有源层30的第一竖直部31与第二竖直部32的延伸方向垂直于所述第二有源层50的延伸方向，从而所述第一有源层30的第一沟道312和第二沟道322中的电流传导方向垂直于所述第二有源层50的第三沟道55中的电流传导方向。
上述薄膜晶体管阵列基板的优选实施例中，所述显示区TFT的第一有源层30与所述驱动电路区TFT的第二有源层50在同一制程中形成，该制程包括：
步骤10、沉积一非晶硅层；
步骤20、采用准分子激光退火方法对所述非晶硅层进行晶化处理，使所述非晶硅层转化为低温多晶硅层；
步骤30、采用光刻技术对所述低温多晶硅层进行图形化处理，同时形成所述显示区TFT的第一有源层30与所述驱动电路区TFT的第二有源层50；
所述步骤20中，采用准分子激光退火方法对所述非晶硅层进行晶化处理时，激光扫描方向垂直于所述第一竖直部31与第二竖直部32的延伸方向，并且平行于所述第二有源层50的延伸方向，即相当于，激光扫描方向垂直于所述第一有源层30的第一沟道312和第二沟道322中的电流传导方向，并且平行于所述第二有源层50的第三沟道55中的电流传导方向。因此，所述第一有源层30的第一沟道312和第二沟道322中，在电流传导方向上多晶硅的晶粒排列相对无序，使得所述显示区TFT具有较小的开态电流与关态电流，进而使得所述显示区10具有较好的电位保持能力；所述第二有源层50的第三沟道55中，在电流传导方向上晶粒排列相对有序，使得所述驱动电路区TFT具有较大的开态电流与关态电流，提升所述驱动电路区20的场迁移率及输出电流特性。
具体的，本发明的薄膜晶体管阵列基板可以应用于LCD显示面板或AMOLED显示面板中。
上述薄膜晶体管阵列基板，通过设置显示区TFT的沟道的电流传导方向与ELA激光扫描方向垂直，使得显示区TFT的沟道在电流传导方向上晶粒排列相对无序，降低显示区TFT的关态电流，使得显示区10具有较好的电位保持能力；同时设置驱动电路区TFT的沟道的电流传导方向与ELA激光扫描方向平行，使得驱动电路区TFT的沟道在电流传导方向上晶粒排列相对有序，提高驱动电路区TFT的关态电流，从而提升驱动电路区20的场迁移率及输出电流特性；本发明的薄膜晶体管阵列基板能够满足显示区TFT和驱动电路区TFT的不同特性需求，从而提升显示面板的整体显示效果。
本发明还提供一种薄膜晶体管阵列基板的制作方法，所述薄膜晶体管阵列基板包括显示区10与设于所述显示区10***的驱动电路区20，所述显示区10中设有显示区TFT，所述驱动电路区20中设有驱动电路区TFT，其中，所述显示区TFT的沟道的电流传导方向垂直于所述驱动电路区TFT的沟道的电流传导方向，所述薄膜晶体管阵列基板的制作方法包括：
沉积一非晶硅层；
采用准分子激光退火方法对所述非晶硅层进行晶化处理，使所述非晶硅层转化为低温多晶硅层；
采用准分子激光退火方法对所述非晶硅层进行晶化处理时，激光扫描方向垂直于所述显示区TFT的沟道的电流传导方向，并且平行于所述驱动电路区TFT的沟道的电流传导方向；
采用光刻技术对所述低温多晶硅层进行图形化处理，同时形成所述显示区TFT的有源层与所述驱动电路区TFT的有源层。
优选的，如图5所示，所述显示区TFT包括上下层叠设置且被一绝缘层(未图示)间隔开的第一有源层30与第一栅极40，所述第一有源层30呈U字型，包括相互平行的第一竖直部31与第二竖直部32、以及分别连接所述第一竖直部31与第二竖直部32相对应末端的一横向连接部33，所述第一栅极40分别与所述第一竖直部31和第二竖直部32垂直相交叉，所述第一竖直部31上与所述第一栅极40交叉重叠的区域形成第一沟道312，所述第二竖直部32上与所述第一栅极40交叉重叠的区域形成第二沟道322；
所述第一竖直部31上远离所述横向连接部33的一端设有第一源极接触区314，所述第二竖直部32上远离所述横向连接部33的一端设有第一漏极接触区324；
所述显示区TFT工作时，所述第一有源层30中的电流在所述第一源极接触区314与第一漏极接触区324之间流动，即沿U型通道流动，因此，所述第一沟道312与第二沟道322中的电流传导方向均平行于所述第一竖直部31与第二竖直部32的延伸方向；
所述驱动电路区TFT包括上下层叠设置且被一绝缘层间隔开的第二有源层50与第二栅极60，所述第二有源层50呈直条状，所述第二栅极60与所述第二有源层50垂直相交叉，所述第二有源层50上与所述第二栅极60交叉重叠的区域形成第三沟道55；
所述第二有源层50的两端分别设有第二源极接触区51与第二漏极接触区52；
所述驱动电路区TFT工作时，所述第二有源层50中的电流在所述第二源极接触区51与第二漏极接触区52之间流动，即沿所述第二有源层50的延伸方向流动，因此，所述第三沟道55中的电流传导方向平行于所述第二有源层50的延伸方向；
所述薄膜晶体管阵列基板中，所述第一有源层30的第一竖直部31与第二竖直部32的延伸方向垂直于所述第二有源层50的延伸方向，从而所述第一有源层30的第一沟道312和第二沟道322中的电流传导方向垂直于所述第二有源层50的第三沟道55中的电流传导方向。
此时，所述薄膜晶体管阵列基板的制作方法中，采用准分子激光退火方法对所述非晶硅层进行晶化处理时，激光扫描方向垂直于所述第一竖直部31与第二竖直部32的延伸方向，并且平行于所述第二有源层50的延伸方向，即相当于，激光扫描方向垂直于所述第一有源层30的第一沟道312和第二沟道322中的电流传导方向，并且平行于所述第二有源层50的第三沟道55中的电流传导方向；
采用光刻技术对所述低温多晶硅层进行图形化处理时，同时形成所述显示区TFT的第一有源层30与所述驱动电路区TFT的第二有源层50。
具体的，本发明的薄膜晶体管阵列基板的制作方法可以应用于LCD显示面板的制作方法或者AMOLED显示面板的制作方法中。
上述薄膜晶体管阵列基板的制作方法，利用薄膜晶体管阵列基板的结构特点，在采用准分子激光退火方法对非晶硅层进行晶化处理时，设置激光扫描方向垂直于显示区TFT的沟道的电流传导方向，并且平行于驱动电路区TFT的沟道的电流传导方向，得到的显示区TFT的沟道在电流传导方向上晶粒排列相对无序，TFT关态电流低，使得显示区10具有较好的电位保持能力；得到的驱动电路区TFT的沟道在电流传导方向上晶粒排列相对有序，TFT关态电流高，从而提升驱动电路区20的场迁移率及输出电流特性。
综上所述，本发明提供一种薄膜晶体管阵列基板及其制作方法。本发明的薄膜晶体管阵列基板，通过设置显示区TFT的沟道的电流传导方向与ELA激光扫描方向垂直，使得显示区TFT的沟道在电流传导方向上晶粒排列相对无序，降低显示区TFT的关态电流，使得显示区具有较好的电位保持能力；同时设置驱动电路区TFT的沟道的电流传导方向与ELA激光扫描方向平行，使得驱动电路区TFT的沟道在电流传导方向上晶粒排列相对有序，提高驱动电路区TFT的关态电流，从而提升驱动电路区的场迁移率及输出电流特性；本发明的薄膜晶体管阵列基板能够满足显示区TFT和驱动电路区TFT的不同特性需求，从而提升显示面板的整体显示效果。本发明的薄膜晶体管阵列基板的制作方法，制程简单，制得的薄膜晶体管阵列基板，显示区具有较好的电位保持能力，驱动电路区具有较好的场迁移率及输出电流特性，应用于显示面板时可提升面板的整体显示效果。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (6)
1.一种薄膜晶体管阵列基板，其特征在于，包括显示区(10)与设于所述显示区(10)***的驱动电路区(20)，所述显示区(10)中设有显示区TFT，所述驱动电路区(20)中设有驱动电路区TFT；
其中，所述显示区TFT的有源层与所述驱动电路区TFT的有源层的材料均为低温多晶硅；所述显示区TFT的沟道的电流传导方向垂直于所述驱动电路区TFT的沟道的电流传导方向；
所述显示区TFT包括上下层叠设置且被一绝缘层间隔开的第一有源层(30)与第一栅极(40)，所述第一有源层(30)呈U字型，包括相互平行的第一竖直部(31)与第二竖直部(32)、以及分别连接所述第一竖直部(31)与第二竖直部(32)相对应末端的一横向连接部(33)，所述第一栅极(40)分别与所述第一竖直部(31)和第二竖直部(32)垂直相交叉，所述第一竖直部(31)上与所述第一栅极(40)交叉重叠的区域形成第一沟道(312)，所述第二竖直部(32)上与所述第一栅极(40)交叉重叠的区域形成第二沟道(322)；
所述第一竖直部(31)上远离所述横向连接部(33)的一端设有第一源极接触区(314)，所述第二竖直部(32)上远离所述横向连接部(33)的一端设有第一漏极接触区(324)；
所述显示区TFT工作时，所述第一有源层(30)中的电流在所述第一源极接触区(314)与第一漏极接触区(324)之间流动，即沿U型通道流动，因此，所述第一沟道(312)与第二沟道(322)中的电流传导方向均平行于所述第一竖直部(31)与第二竖直部(32)的延伸方向；
所述驱动电路区TFT包括上下层叠设置且被一绝缘层间隔开的第二有源层(50)与第二栅极(60)，所述第二有源层(50)呈直条状，所述第二栅极(60)与所述第二有源层(50)垂直相交叉，所述第二有源层(50)上与所述第二栅极(60)交叉重叠的区域形成第三沟道(55)；
所述第二有源层(50)的两端分别设有第二源极接触区(51)与第二漏极接触区(52)；
所述驱动电路区TFT工作时，所述第二有源层(50)中的电流在所述第二源极接触区(51)与第二漏极接触区(52)之间流动，即沿所述第二有源层(50)的延伸方向流动，因此，所述第三沟道(55)中的电流传导方向平行于所述第二有源层(50)的延伸方向；
所述薄膜晶体管阵列基板中，所述第一有源层(30)的第一竖直部(31)与第二竖直部(32)的延伸方向垂直于所述第二有源层(50)的延伸方向，从而所述第一有源层(30)的第一沟道(312)和第二沟道(322)中的电流传导方向垂直于所述第二有源层(50)的第三沟道(55)中的电流传导方向。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，应用于LCD显示面板或AMOLED显示面板中。
3.一种薄膜晶体管阵列基板的制作方法，所述薄膜晶体管阵列基板包括显示区(10)与设于所述显示区(10)***的驱动电路区(20)，所述显示区(10)中设有显示区TFT，所述驱动电路区(20)中设有驱动电路区TFT，其中，所述显示区TFT的沟道的电流传导方向垂直于所述驱动电路区TFT的沟道的电流传导方向，其特征在于，所述薄膜晶体管阵列基板的制作方法包括：
沉积一非晶硅层；
采用准分子激光退火方法对所述非晶硅层进行晶化处理，使所述非晶硅层转化为低温多晶硅层；
采用准分子激光退火方法对所述非晶硅层进行晶化处理时，激光扫描方向垂直于所述显示区TFT的沟道的电流传导方向，并且平行于所述驱动电路区TFT的沟道的电流传导方向；
采用光刻技术对所述低温多晶硅层进行图形化处理，同时形成所述显示区TFT的有源层与所述驱动电路区TFT的有源层；
所述显示区TFT包括上下层叠设置且被一绝缘层间隔开的第一有源层(30)与第一栅极(40)，所述第一有源层(30)呈U字型，包括相互平行的第一竖直部(31)与第二竖直部(32)、以及分别连接所述第一竖直部(31)与第二竖直部(32)相对应末端的一横向连接部(33)，所述第一栅极(40)分别与所述第一竖直部(31)和第二竖直部(32)垂直相交叉，所述第一竖直部(31)上与所述第一栅极(40)交叉重叠的区域形成第一沟道(312)，所述第二竖直部(32)上与所述第一栅极(40)交叉重叠的区域形成第二沟道(322)；
所述第一竖直部(31)上远离所述横向连接部(33)的一端设有第一源极接触区(314)，所述第二竖直部(32)上远离所述横向连接部(33)的一端设有第一漏极接触区(324)；
所述显示区TFT工作时，所述第一有源层(30)中的电流在所述第一源极接触区(314)与第一漏极接触区(324)之间流动，即沿U型通道流动，因此，所述第一沟道(312)与第二沟道(322)中的电流传导方向均平行于所述第一竖直部(31)与第二竖直部(32)的延伸方向；
所述驱动电路区TFT包括上下层叠设置且被一绝缘层间隔开的第二有源层(50)与第二栅极(60)，所述第二有源层(50)呈直条状，所述第二栅极(60)与所述第二有源层(50)垂直相交叉，所述第二有源层(50)上与所述第二栅极(60)交叉重叠的区域形成第三沟道(55)；
所述第二有源层(50)的两端分别设有第二源极接触区(51)与第二漏极接触区(52)；
所述驱动电路区TFT工作时，所述第二有源层(50)中的电流在所述第二源极接触区(51)与第二漏极接触区(52)之间流动，即沿所述第二有源层(50)的延伸方向流动，因此，所述第三沟道(55)中的电流传导方向平行于所述第二有源层(50)的延伸方向。
4.如权利要求3所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述薄膜晶体管阵列基板中，所述第一有源层(30)的第一竖直部(31)与第二竖直部(32)的延伸方向垂直于所述第二有源层(50)的延伸方向，从而所述第一有源层(30)的第一沟道(312)和第二沟道(322)中的电流传导方向垂直于所述第二有源层(50)的第三沟道(55)中的电流传导方向。
5.如权利要求4所述的薄膜晶体管阵列基板的制作方法，其特征在于，采用准分子激光退火方法对所述非晶硅层进行晶化处理时，激光扫描方向垂直于所述第一竖直部(31)与第二竖直部(32)的延伸方向，并且平行于所述第二有源层(50)的延伸方向，即相当于，激光扫描方向垂直于所述第一有源层(30)的第一沟道(312)和第二沟道(322)中的电流传导方向，并且平行于所述第二有源层(50)的第三沟道(55)中的电流传导方向。
6.如权利要求3所述的薄膜晶体管阵列基板的制作方法，其特征在于，应用于LCD显示面板的制作方法或者AMOLED显示面板的制作方法中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610909125.5A CN106505071B (zh) | 2016-10-18 | 2016-10-18 | 薄膜晶体管阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610909125.5A CN106505071B (zh) | 2016-10-18 | 2016-10-18 | 薄膜晶体管阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106505071A CN106505071A (zh) | 2017-03-15 |
| CN106505071B true CN106505071B (zh) | 2019-12-06 |
Family
ID=58294394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610909125.5A Active CN106505071B (zh) | 2016-10-18 | 2016-10-18 | 薄膜晶体管阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106505071B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108320705B (zh) * | 2018-02-14 | 2021-04-27 | 京东方科技集团股份有限公司 | 像素单元及其制作方法和阵列基板 |
| CN109742088B (zh) * | 2018-12-29 | 2021-03-16 | 武汉华星光电技术有限公司 | 一种tft阵列基板 |
| CN109727921B (zh) * | 2019-01-02 | 2021-12-10 | 京东方科技集团股份有限公司 | 阵列基板及制作方法、显示面板 |
| CN113348557A (zh) | 2019-10-22 | 2021-09-03 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示面板和显示装置 |
| CN113540125B (zh) * | 2021-07-13 | 2024-01-05 | 武汉天马微电子有限公司 | 阵列基板、显示面板和显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224434A (ja) * | 1993-01-22 | 1994-08-12 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH11121753A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| CN201893343U (zh) * | 2010-12-15 | 2011-07-06 | 四川虹视显示技术有限公司 | 有机发光器件像素电路“十”字形栅的薄膜晶体管结构 |
| CN102150273A (zh) * | 2008-10-02 | 2011-08-10 | 夏普株式会社 | 显示面板和使用该显示面板的显示装置 |
| CN105552026A (zh) * | 2016-02-01 | 2016-05-04 | 武汉华星光电技术有限公司 | Tft阵列基板上teg测试键的制作方法 |
-
2016
- 2016-10-18 CN CN201610909125.5A patent/CN106505071B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224434A (ja) * | 1993-01-22 | 1994-08-12 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH11121753A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| CN102150273A (zh) * | 2008-10-02 | 2011-08-10 | 夏普株式会社 | 显示面板和使用该显示面板的显示装置 |
| CN201893343U (zh) * | 2010-12-15 | 2011-07-06 | 四川虹视显示技术有限公司 | 有机发光器件像素电路“十”字形栅的薄膜晶体管结构 |
| CN105552026A (zh) * | 2016-02-01 | 2016-05-04 | 武汉华星光电技术有限公司 | Tft阵列基板上teg测试键的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106505071A (zh) | 2017-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106505071B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US9368762B2 (en) | Active organic electroluminescence device back panel and manufacturing method thereof | |
| CN101794809B (zh) | 有机发光显示装置及其制造方法 | |
| KR101944644B1 (ko) | Amoled 백플레이트의 제작방법 | |
| CN101197380B (zh) | 半导体装置和电光学装置 | |
| TWI413259B (zh) | 薄膜電晶體和使用其之有機發光顯示裝置 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| US20070207574A1 (en) | Double gate thin-film transistor and method for forming the same | |
| US8963157B2 (en) | Thin film transistor, array substrate, and manufacturing method thereof | |
| CN102651403A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
| CN104538402A (zh) | 阵列基板及其制作方法、和显示装置 | |
| CN105789117A (zh) | Tft基板的制作方法及制得的tft基板 | |
| WO2021073253A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US7291862B2 (en) | Thin film transistor substrate and production method thereof | |
| US20210343543A1 (en) | Manufacturing method of thin film transistor | |
| US8120029B2 (en) | Thin film transistor and method of manufacturing the same | |
| US8314428B2 (en) | Thin film transistor with LDD/offset structure | |
| US11817509B2 (en) | Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor | |
| CN112289854B (zh) | 一种阵列基板及其制备方法 | |
| US10515800B2 (en) | Solid phase crystallization method and manufacturing method of low-temperature poly-silicon TFT substrate | |
| CN105206216A (zh) | 显示装置及其应用在栅极驱动电路中的移位寄存电路 | |
| CN111370427A (zh) | 阵列基板 | |
| Jin et al. | P‐31: Investigation on driving backboard of electronic paper based on low‐temperature polycrystalline silicon | |
| CN114937703A (zh) | 一种双栅极tft器件及其制造方法 | |
| TW200807380A (en) | System for displaying image |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |