CN109148375A - 薄膜晶体管器件制造方法及薄膜晶体管器件 - Google Patents

薄膜晶体管器件制造方法及薄膜晶体管器件 Download PDF

Info

Publication number
CN109148375A
CN109148375A CN201810945342.9A CN201810945342A CN109148375A CN 109148375 A CN109148375 A CN 109148375A CN 201810945342 A CN201810945342 A CN 201810945342A CN 109148375 A CN109148375 A CN 109148375A
Authority
CN
China
Prior art keywords
electrode
film transistor
type semiconductor
transistor device
semiconductor active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810945342.9A
Other languages
English (en)
Inventor
曹威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201810945342.9A priority Critical patent/CN109148375A/zh
Publication of CN109148375A publication Critical patent/CN109148375A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种薄膜晶体管器件制造方法，其包括：一下电极设置步骤、一第一源极漏极设置步骤、一钝化层设置步骤、一上电极设置步骤、一第二源极漏极设置步骤、以及一透明电极设置步骤。透过上述方法制造的薄膜晶体管器件以N型金属绝缘半导体作为驱动元件，P型金属绝缘半导体作为补偿元件，以增大薄膜晶体管器件输出电流和提高薄膜晶体管器件的场效应迁移率。

Description

薄膜晶体管器件制造方法及薄膜晶体管器件
技术领域
本发明是有关于一种薄膜晶体管(Thin Film Transistor,TFT)器件制造方法，尤其关于一种薄膜晶体管器件制造方法及薄膜晶体管器件，其以N型金属绝缘半导体(N-Metal Insulator Semiconductor,N-MIS)作为驱动元件，P型金属绝缘半导体(P-MetalInsulator Semiconductor,P-MIS)作为补偿元件，可以对整个薄膜晶体管器件的电学性能进行调节，以增大薄膜晶体管器件的输出电流和提高薄膜晶体管器件的场效应迁移率。
背景技术
通常N型半导体材料具有良好的场效应迁移率(Field Effect Mobility),而广泛应用于液晶显示面板(Liquid Crystal Display,LCD)中的薄膜晶体管(Thin FilmTransistor,TFT)器件的制作。
相对于N型半导体材料，P型材料具有较低的场效应迁移率,通常不会单独采用作为TFT器件的有源层材料，然而可与N型半导体材料一起组成互补型TFT(ComplementaryTFT)结构，利用其互补的导电机制以调节TFT的电学性能。
目前,金属氧化物半导体材料，如氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)、氧化铟镓锌锡(Indium Gallium Zinc Oxide Tin,IGZTO)、氧化铟镓(IndiumGallium Oxide,IGO)等，因制备温度低，具有较大的电子迁移率以及优良的均匀性和表面平坦性等特性，被广泛应用于LCD及有源矩阵(Active Matrix LCD,AMLCD)等的TFT器件应用中。
然而，目前并没有任何已知技术能够整合上述材料及结构特性而制造出理想的TFT器件。
发明内容
本发明提供一种薄膜晶体管器件制造方法及薄膜晶体管器件，其以N型金属绝缘半导体(N-Metal Insulator Semiconductor,N-MIS)作为驱动元件，P型金属绝缘半导体(P-Metal Insulator Semiconductor,P-MIS)作为补偿元件，可以对整个薄膜晶体管器件的电学性能进行调节，以增大薄膜晶体管器件的输出电流和提高薄膜晶体管器件的场效应迁移率，藉此解决现有薄膜晶体管器件的场效应迁移率不佳的问题。
本发明的主要目的在于提供一种薄膜晶体管器件制造方法，其包括：
一下电极设置步骤，包括设置一下电极在一玻璃基板上，并且形成一覆盖所述下电极的第一栅极绝缘层在所述玻璃基板上；
一第一源极漏极设置步骤，包括设置一N型半导体有源层在所述第一栅极绝缘层上，且设置一第一源极及一第一漏极在所述第一栅极绝缘层上，其中所述第一源极及所述第一漏极连接所述N型半导体有源层以共同形成一N型金属绝缘半导体；
一钝化层设置步骤，包括设置一第一钝化层在所述N型半导体有源层、所述第一源极及所述第一漏极上；
一上电极设置步骤，包括设置一上电极在所述第一钝化层上，并设置一覆盖所述上电极的第二栅极绝缘层在所述第一钝化层上；
一第二源极漏极设置步骤，包括贯穿设置至少一第一过孔在所述第一钝化层以及所述第二栅极绝缘层上，设置一P型半导体有源层在所述第二栅极绝缘层上，并且设置一第二源极和一第二漏极在所述第二栅极绝缘层上，其中所述第二源极及所述第二漏极连接所述P型半导体有源层以共同形成一P型金属绝缘半导体，且所述第二漏极与所述第一漏极通过所述至少一第一过孔相连接；以及
一透明电极设置步骤，包括设置一第二钝化层在所述P型半导体有源层、所述第二源极及所述第二漏极上，贯穿设置至少一第二过孔在所述第二钝化层上，并且设置一透明电极在所述第二钝化层上，其中所述透明电极通过所述至少一第二过孔与第二漏极相连接。
在本发明一实施例中，所述下电极为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，通过物理气相沉积法而形成，且所述下电极厚度为所述第一栅极绝缘层为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，通过等离子体辅助化学气相沉积法而形成，且所述第一栅极绝缘层厚度为
在本发明一实施例中，所述第一源极及所述第一漏极为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，且所述第一源极及所述第一漏极厚度为
在本发明一实施例中，所述N型半导体有源层为氧化铟镓锌(Indium GalliumZinc Oxide,IGZO)，通过物理气相沉积法而形成，且所述N型半导体有源层厚度为小于
在本发明一实施例中，所述第一钝化层为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，通过等离子体辅助化学气相沉积法而形成，且所述第一钝化层的厚为约
在本发明一实施例中，所述上电极为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，通过物理气相沉积法而形成，且所述上电极厚度为所述第二栅极绝缘层为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，通过等离子体辅助化学气相沉积法而形成，且所述第二栅极绝缘层厚度为
在本发明一实施例中，所述P型半导体有源层为氧化锌(ZnO)或镍化锌(NiO)，通过物理气相沉积法而形成，且所述P型半导体有源层厚度小于
在本发明一实施例中，所述第二源极及所述第二漏极为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，且所述第二源极及所述第二漏极厚度为
在本发明一实施例中，所述透明电极为氧化铟锡(Indium Tin Oxide,ITO)。
本发明的另一目的在于提供一种薄膜晶体管器件，其包括：
一玻璃基板；
一下电极，设置在所述玻璃基板上；
一第一栅极绝缘层，设置在所述玻璃基板上，且覆盖所述下电极；
一N型半导体有源层，设置在所述第一栅极绝缘层上；
一第一源极及一第一漏极，设置在所述第一栅极绝缘层上，其中所述第一源极及所述第一漏极连接所述N型半导体有源层以共同形成一N型金属绝缘半导体；
一第一钝化层，设置在所述N型半导体有源层、所述第一源极及所述第一漏极上；
一上电极，设置在所述第一钝化层上；
一第二栅极绝缘层，设置在所述第一钝化层上，且覆盖所述上电极；
至少一第一过孔，贯穿设置在所述第一钝化层以及所述第二栅极绝缘层上；
一P型半导体有源层，设置在所述第二栅极绝缘层上；
一第二源极和一第二漏极，设置在所述第二栅极绝缘层上，其中所述第二源极及所述第二漏极连接所述P型半导体有源层以共同形成一P型金属绝缘半导体，且所述第二漏极与所述第一漏极通过所述至少一第一过孔相连接；
一第二钝化层，设置在所述P型半导体有源层、所述第二源极及所述第二漏极上；
至少一第二过孔，贯穿设置在所述第二钝化层上；以及
一透明电极，设置在所述第二钝化层上，其中所述透明电极通过所述至少一第二过孔与第二漏极相连接。
在本发明一实施例中，所述下电极为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，且所述下电极厚度为所述第一栅极绝缘层为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，且所述第一栅极绝缘层厚度为
在本发明一实施例中，所述N型半导体有源层为氧化铟镓锌(Indium GalliumZinc Oxide,IGZO)，且所述N型半导体有源层厚度为小于
在本发明一实施例中，所述第一源极及所述第一漏极为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，且所述第一源极及所述第一漏极厚度为
在本发明一实施例中，所述第一钝化层为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，且所述第一钝化层的厚为约
在本发明一实施例中，所述上电极为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，通过物理气相沉积法而形成，且所述上电极厚度为所述第二栅极绝缘层为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，且所述第二栅极绝缘层厚度为
在本发明一实施例中，所述P型半导体有源层为氧化锌(ZnO)或镍化锌(NiO)，且所述P型半导体有源层厚度小于
在本发明一实施例中，所述第二源极及所述第二漏极为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，且所述第二源极及所述第二漏极厚度为
在本发明一实施例中，所述透明电极为氧化铟锡(Indium Tin Oxide,ITO)。
与现有技术相比较，本发明的薄膜晶体管器件制造方法以及薄膜晶体管器件具有下列优点：本发明底部采用N型半导体有源层以制作N型金属绝缘半导体(N-MetalInsulator Semiconductor,N-MIS)，且顶部采用P型半导体有源层以制作P型金属绝缘半导体(P-Metal Insulator Semiconductor,P-MIS)，藉此形成互补式的薄膜晶体管器件，所述薄膜晶体管器件可增大薄膜晶体管器件的输出电流以及提高场效应迁移率。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，幷配合所附图式，作详细说明如下：
附图说明
图1是本发明薄膜晶体管器件制造方法的下电极设置步骤所对应的薄膜晶体管器件半成品侧面剖视图。
图2是本发明薄膜晶体管器件制造方法的第一源极漏极设置步骤所对应的薄膜晶体管器件半成品侧面剖视图。
图3是本发明薄膜晶体管器件制造方法的钝化层设置步骤所对应的薄膜晶体管器件半成品侧面剖视图。
图4是本发明薄膜晶体管器件制造方法的上电极设置步骤所对应的薄膜晶体管器件半成品侧面剖视图。
图5是本发明薄膜晶体管器件制造方法的第二源极漏极设置步骤所对应的薄膜晶体管器件半成品侧面剖视图。
图6是本发明薄膜晶体管器件制造方法的透明电极设置步骤所对应的薄膜晶体管器件成品侧面剖视图。
图7是本发明薄膜晶体管器件制造方法的步骤流程图。
具体实施方式
请参照图7，本发明薄膜晶体管(Thin Film Transistor Film,TFT)器件制造方法，其包括：一下电极设置步骤S01、一第一源极漏极设置步骤S02、一钝化层设置步骤S03、一上电极设置步骤S04、一第二源极漏极设置步骤S05、以及一透明电极设置步骤S06。
请参照图1，所述下电极设置步骤S01包括设置一下电极BG在一玻璃基板GL上，并且形成一覆盖所述下电极BG的第一栅极绝缘层GI1在所述玻璃基板GL上。
优选地，所述下电极BG为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，通过物理气相沉积(Physical Vapor Deposition,PVD)法而形成，且所述下电极BG厚度为所述第一栅极绝缘层GI1为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，通过等离子体辅助化学气相沉积(Plasma-enhanced Chemical Vapor Deposition,PECVD)法而形成，且所述第一栅极绝缘层GI1厚度为
请参照图2，所述第一源极漏极设置步骤S02包括设置一N型半导体有源层N在所述第一栅极绝缘层GI1上，且设置一第一源极S1及一第一漏极D1在所述第一栅极绝缘层GI1上，其中所述第一源极S1及所述第一漏极D1连接所述N型半导体有源层N以共同形成一N型金属绝缘半导体(N-Metal Insulator Semiconductor,N-MIS)。
优选地，所述N型半导体有源层N为氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)，通过物理气相沉积(Physical Vapor Deposition,PVD)法而形成，且所述N型半导体有源层N厚度为小于
在本发明一实施例中，所述第一源极S1及所述第一漏极D1为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，且所述第一源极S1及所述第一漏极D1厚度为优选地，所述第一源极漏极设置步骤S02进一步包括通过黄光工艺和刻蚀工艺蚀刻所述铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)而形成所述第一源极S1及所述第一漏极D1。
请参照图3，所述钝化层设置步骤S03包括设置一第一钝化层PV1在所述N型半导体有源层N、所述第一源极S1及所述第一漏极D1上。优选地，所述第一钝化层PV1为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，通过等离子体辅助化学气相沉积法而形成，且所述第一钝化层PV1的厚为约
请参照图4，所述上电极设置步骤S04包括设置一上电极TG在所述第一钝化层PV1上，并设置一覆盖所述上电极TG的第二栅极绝缘层GI2在所述第一钝化层PV1上。
优选地，所述上电极TG为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，通过物理气相沉积法而形成，且所述上电极TG厚度为所述第二栅极绝缘层GI2为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，通过等离子体辅助化学气相沉积法而形成，且所述第二栅极绝缘层GI2厚度为
请参照图5，所述第二源极漏极设置步骤S05包括贯穿设置至少一第一过孔V1在所述第一钝化层PV1以及所述第二栅极绝缘层GI2上，设置一P型半导体有源层P在所述第二栅极绝缘层GI2上，并且设置一第二源极S2和一第二漏极D2在所述第二栅极绝缘层GI2上，其中所述第二源极S2及所述第二漏极D2连接所述P型半导体有源层P以共同形成一P型金属绝缘半导体(P-Metal Insulator Semiconductor,P-MIS)，且所述第二漏极D2与所述第一漏极D1通过所述至少一第一过孔V1相连接。
优选地，所述P型半导体有源层P为氧化锌(ZnO)或镍化锌(NiO)，通过物理气相沉积法而形成，且所述P型半导体有源层P厚度小于优选地，所述第二源极S2及所述第二漏极D2为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，且所述第二源极S2及所述第二漏极D2厚度为
优选地，所述第二源极漏极设置步骤S05进一步包括通过黄光工艺和刻蚀工艺蚀刻所述铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)而形成所述第二源极S2及所述第二漏极D2。
请参照图6，所述透明电极设置步骤S06包括设置一第二钝化层PV2在所述P型半导体有源层P、所述第二源极S2及所述第二漏极D2上，贯穿设置至少一第二过孔V2在所述第二钝化层PV2上，并且设置一透明电极IT在所述第二钝化层PV2上，其中所述透明电极IT通过所述至少一第二过孔V2与第二漏极D2相连接。优选地，所述第二钝化层PV2为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，通过等离子体辅助化学气相沉积法而形成，且所述第二钝化层PV2的厚为约
请复参照图6，本发明的薄膜晶体管器件包括：一玻璃基板GL、一下电极BG、一第一栅极绝缘层GI1、一N型半导体有源层N、一第一源极S1及一第一漏极D1、一第一钝化层PV1、一上电极TG、一第二栅极绝缘层GI2、至少一第一过孔V1、一P型半导体有源层P、一第二源极S2和一第二漏极D2、一第二钝化层PV2、至少一第二过孔V2、以及一透明电极IT。
所述下电极BG设置在所述玻璃基板GL上。所述下电极BG为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，且所述下电极BG厚度为
所述第一栅极绝缘层GI1设置在所述玻璃基板GL上，且覆盖所述下电极BG。所述第一栅极绝缘层GI1为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，且所述第一栅极绝缘层GI1厚度为
所述N型半导体有源层N设置在所述第一栅极绝缘层GI1上。所述N型半导体有源层N为氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)，且所述N型半导体有源层N厚度为小于
所述第一源极S1及所述第一漏极D1设置在所述第一栅极绝缘层GI1上，其中所述第一源极S1及所述第一漏极D1连接所述N型半导体有源层N以共同形成一N型金属绝缘半导体(N-Metal Insulator Semiconductor,N-MIS)。所述第一源极S1及所述第一漏极D1为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，且所述第一源极S1及所述第一漏极D1厚度为
所述第一钝化层PV1设置在所述N型半导体有源层N、所述第一源极S1及所述第一漏极D1上。所述第一钝化层PV1为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，且所述第一钝化层PV1的厚为约
所述上电极TG设置在所述第一钝化层PV1上。所述上电极TG为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，通过物理气相沉积(Physical Vapor Deposition,PVD)法而形成，且所述上电极TG厚度为
所述第二栅极绝缘层GI2设置在所述第一钝化层PV1上，且覆盖所述上电极TG。所述第二栅极绝缘层GI2为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，且所述第二栅极绝缘层GI2厚度为
所述至少一第一过孔V1贯穿设置在所述第一钝化层PV1以及所述第二栅极绝缘层GI2上。
所述P型半导体有源层P设置在所述第二栅极绝缘层GI2上。所述P型半导体有源层P为氧化锌(ZnO)或镍化锌(NiO)，且所述P型半导体有源层P厚度小于
所述第二源极S2和所述第二漏极D2设置在所述第二栅极绝缘层GI2上，其中所述第二源极S2及所述第二漏极D2连接所述P型半导体有源层P以共同形成一P型金属绝缘半导体(P-Metal Insulator Semiconductor,P-MIS)，且所述第二漏极D2与所述第一漏极D1通过所述至少一第一过孔V1相连接。所述第二源极S2及所述第二漏极D2为铝(Al)、钼(Mo)、铜(Cu)或钛(Ti)，且所述第二源极S2及所述第二漏极D2厚度为
所述第二钝化层PV2，设置在所述P型半导体有源层P、所述第二源极S2及所述第二漏极D2上。所述第二钝化层PV2为氧化硅(SiOx)、或是氮化硅(SiNx)与氧化硅(SiOx)之混和物，且所述第二钝化层PV2的厚为约
所述至少一第二过孔V2贯穿设置在所述第二钝化层PV2上。
所述透明电极IT设置在所述第二钝化层PV2上，其中所述透明电极IT通过所述至少一第二过孔V2与第二漏极D2相连接。所述透明电极IT为氧化铟锡(Indium Tin Oxide,ITO)。
与现有技术相比较，本发明的薄膜晶体管器件制造方法以及薄膜晶体管器件具有下列优点：本发明底部采用N型半导体有源层N以制作N型金属绝缘半导体(N-MetalInsulator Semiconductor,N-MIS)，且顶部采用P型半导体有源层P以制作P型金属绝缘半导体(P-Metal Insulator Semiconductor,P-MIS)，藉此形成互补式的薄膜晶体管器件，所述薄膜晶体管器件可增大薄膜晶体管器件的输出电流以及提高场效应迁移率。

Claims (18)

1.一种薄膜晶体管器件制造方法，其特征在于，包括：
一下电极设置步骤，包括设置一下电极在一玻璃基板上，并且形成一覆盖所述下电极的第一栅极绝缘层在所述玻璃基板上；
一第一源极漏极设置步骤，包括设置一N型半导体有源层在所述第一栅极绝缘层上，且设置一第一源极及一第一漏极在所述第一栅极绝缘层上，其中所述第一源极及所述第一漏极连接所述N型半导体有源层以共同形成一N型金属绝缘半导体；
一钝化层设置步骤，包括设置一第一钝化层在所述N型半导体有源层、所述第一源极及所述第一漏极上；
一上电极设置步骤，包括设置一上电极在所述第一钝化层上，并设置一覆盖所述上电极的第二栅极绝缘层在所述第一钝化层上；
一第二源极漏极设置步骤，包括贯穿设置至少一第一过孔在所述第一钝化层以及所述第二栅极绝缘层上，设置一P型半导体有源层在所述第二栅极绝缘层上，并且设置一第二源极和一第二漏极在所述第二栅极绝缘层上，其中所述第二源极及所述第二漏极连接所述P型半导体有源层以共同形成一P型金属绝缘半导体，且所述第二漏极与所述第一漏极通过所述至少一第一过孔相连接；以及
一透明电极设置步骤，包括设置一第二钝化层在所述P型半导体有源层、所述第二源极及所述第二漏极上，贯穿设置至少一第二过孔在所述第二钝化层上，并且设置一透明电极在所述第二钝化层上，其中所述透明电极通过所述至少一第二过孔与第二漏极相连接。
2.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述下电极为铝、钼、铜或钛，通过物理气相沉积法而形成，且所述下电极厚度为所述第一栅极绝缘层为氧化硅(SiOx)、或是氮化硅与氧化硅之混和物，通过等离子体辅助化学气相沉积法而形成，且所述第一栅极绝缘层厚度为
3.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述第一源极及所述第一漏极为铝、钼、铜或钛，且所述第一源极及所述第一漏极厚度为
4.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述N型半导体有源层为氧化铟镓锌，通过物理气相沉积法而形成，且所述N型半导体有源层厚度为小于
5.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述第一钝化层为氧化硅、或是氮化硅与氧化硅之混和物，通过等离子体辅助化学气相沉积法而形成，且所述第一钝化层的厚为约
6.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述上电极为铝、钼、铜或钛，通过物理气相沉积法而形成，且所述上电极厚度为所述第二栅极绝缘层为氧化硅、或是氮化硅与氧化硅之混和物，通过等离子体辅助化学气相沉积法而形成，且所述第二栅极绝缘层厚度为
7.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述P型半导体有源层为氧化锌或镍化锌，通过物理气相沉积法而形成，且所述P型半导体有源层厚度小于
8.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述第二源极及所述第二漏极为铝、钼、铜或钛，且所述第二源极及所述第二漏极厚度为
9.如权利要求1所述的薄膜晶体管器件制造方法，其特征在于：所述透明电极为氧化铟锡。
10.一种薄膜晶体管器件，其特征在于：包括：
一玻璃基板；
一下电极，设置在所述玻璃基板上；
一第一栅极绝缘层，设置在所述玻璃基板上，且覆盖所述下电极；
一N型半导体有源层，设置在所述第一栅极绝缘层上；
一第一源极及一第一漏极，设置在所述第一栅极绝缘层上，其中所述第一源极及所述第一漏极连接所述N型半导体有源层以共同形成一N型金属绝缘半导体；
一第一钝化层，设置在所述N型半导体有源层、所述第一源极及所述第一漏极上；
一上电极，设置在所述第一钝化层上；
一第二栅极绝缘层，设置在所述第一钝化层上，且覆盖所述上电极；
至少一第一过孔，贯穿设置在所述第一钝化层以及所述第二栅极绝缘层上；
一P型半导体有源层，设置在所述第二栅极绝缘层上；
一第二源极和一第二漏极，设置在所述第二栅极绝缘层上，其中所述第二源极及所述第二漏极连接所述P型半导体有源层以共同形成一P型金属绝缘半导体，且所述第二漏极与所述第一漏极通过所述至少一第一过孔相连接；
一第二钝化层，设置在所述P型半导体有源层、所述第二源极及所述第二漏极上；
至少一第二过孔，贯穿设置在所述第二钝化层上；以及
一透明电极，设置在所述第二钝化层上，其中所述透明电极通过所述至少一第二过孔与第二漏极相连接。
11.如权利要求10所述的薄膜晶体管器件，其特征在于：所述下电极为铝、钼、铜或钛，且所述下电极厚度为所述第一栅极绝缘层为氧化硅、或是氮化硅与氧化硅之混和物，且所述第一栅极绝缘层厚度为
12.如权利要求10所述的薄膜晶体管器件，其特征在于：所述N型半导体有源层为氧化铟镓锌，且所述N型半导体有源层厚度为小于
13.如权利要求10所述的薄膜晶体管器件，其特征在于：所述第一源极及所述第一漏极为铝、钼、铜或钛，且所述第一源极及所述第一漏极厚度为
14.如权利要求10所述的薄膜晶体管器件，其特征在于：所述第一钝化层为氧化硅、或是氮化硅与氧化硅之混和物，且所述第一钝化层的厚为约
15.如权利要求10所述的薄膜晶体管器件，其特征在于：所述上电极为铝、钼、铜或钛，且所述上电极厚度为所述第二栅极绝缘层为氧化硅、或是氮化硅与氧化硅之混和物，且所述第二栅极绝缘层厚度为
16.如权利要求10所述的薄膜晶体管器件，其特征在于：所述P型半导体有源层为氧化锌或镍化锌，且所述P型半导体有源层厚度小于
17.如权利要求10所述的薄膜晶体管器件，其特征在于：所述第二源极及所述第二漏极为铝、钼、铜或钛，且所述第二源极及所述第二漏极厚度为
18.如权利要求10所述的薄膜晶体管器件，其特征在于：所述透明电极为氧化铟锡。
CN201810945342.9A 2018-08-20 2018-08-20 薄膜晶体管器件制造方法及薄膜晶体管器件 Pending CN109148375A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810945342.9A CN109148375A (zh) 2018-08-20 2018-08-20 薄膜晶体管器件制造方法及薄膜晶体管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810945342.9A CN109148375A (zh) 2018-08-20 2018-08-20 薄膜晶体管器件制造方法及薄膜晶体管器件

Publications (1)

Publication Number Publication Date
CN109148375A true CN109148375A (zh) 2019-01-04

Family

ID=64790059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810945342.9A Pending CN109148375A (zh) 2018-08-20 2018-08-20 薄膜晶体管器件制造方法及薄膜晶体管器件

Country Status (1)

Country Link
CN (1) CN109148375A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110438472A (zh) * 2019-06-27 2019-11-12 惠科股份有限公司 铟镓锌氧化物薄膜的制作方法、薄膜晶体管和显示面板
CN112216706A (zh) * 2020-11-13 2021-01-12 武汉华星光电技术有限公司 驱动背板及发光基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937875A (zh) * 2010-08-17 2011-01-05 友达光电股份有限公司 互补金氧半晶体管及其制作方法
CN103178060A (zh) * 2011-12-23 2013-06-26 上海中科联和显示技术有限公司 场效应晶体管互补反相器及其制备方法
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
JP2014225491A (ja) * 2013-05-15 2014-12-04 猛英 白土 半導体装置
CN105470310A (zh) * 2016-01-21 2016-04-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN105742309A (zh) * 2016-02-29 2016-07-06 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
CN107210189A (zh) * 2015-01-22 2017-09-26 追踪有限公司 基于锡的p型氧化物半导体及薄膜晶体管应用
US20170323930A1 (en) * 2016-05-03 2017-11-09 Tsinghua University Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circui

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937875A (zh) * 2010-08-17 2011-01-05 友达光电股份有限公司 互补金氧半晶体管及其制作方法
CN103178060A (zh) * 2011-12-23 2013-06-26 上海中科联和显示技术有限公司 场效应晶体管互补反相器及其制备方法
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
JP2014225491A (ja) * 2013-05-15 2014-12-04 猛英 白土 半導体装置
CN107210189A (zh) * 2015-01-22 2017-09-26 追踪有限公司 基于锡的p型氧化物半导体及薄膜晶体管应用
CN105470310A (zh) * 2016-01-21 2016-04-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN105742309A (zh) * 2016-02-29 2016-07-06 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
US20170323930A1 (en) * 2016-05-03 2017-11-09 Tsinghua University Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circui

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110438472A (zh) * 2019-06-27 2019-11-12 惠科股份有限公司 铟镓锌氧化物薄膜的制作方法、薄膜晶体管和显示面板
CN110438472B (zh) * 2019-06-27 2021-08-31 惠科股份有限公司 铟镓锌氧化物薄膜的制作方法、薄膜晶体管和显示面板
CN112216706A (zh) * 2020-11-13 2021-01-12 武汉华星光电技术有限公司 驱动背板及发光基板
CN112216706B (zh) * 2020-11-13 2022-07-29 武汉华星光电技术有限公司 驱动背板及发光基板

Similar Documents

Publication Publication Date Title
KR101681483B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN106558593A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN104584200B (zh) 薄膜晶体管和显示装置
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
US9741752B1 (en) Method for manufacturing TFT substrate
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
WO2016165187A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
WO2016176881A1 (zh) 双栅极tft基板的制作方法及其结构
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
CN105514120B (zh) 一种双栅tft阵列基板及其制造方法和显示装置
CN105161503A (zh) 非晶硅半导体tft背板结构
CN107799466B (zh) Tft基板及其制作方法
US8748222B2 (en) Method for forming oxide thin film transistor
CN103762244A (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
WO2016033836A1 (zh) 氧化物半导体tft基板的制作方法及结构
US10170506B2 (en) LTPS array substrate and method for producing the same
CN109148375A (zh) 薄膜晶体管器件制造方法及薄膜晶体管器件
CN107464851A (zh) 一种氮化镓薄膜晶体管及其制造方法
US10629746B2 (en) Array substrate and manufacturing method thereof
JP7030285B2 (ja) 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
CN105702622B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN108598096B (zh) Tft阵列基板及其制作方法
TWI518430B (zh) 顯示面板及應用其之顯示裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190104