CN102344110A - 微机电***器件的方形扁平无引脚封装结构及方法 - Google Patents

微机电***器件的方形扁平无引脚封装结构及方法 Download PDF

Info

Publication number
CN102344110A
CN102344110A CN2011103369917A CN201110336991A CN102344110A CN 102344110 A CN102344110 A CN 102344110A CN 2011103369917 A CN2011103369917 A CN 2011103369917A CN 201110336991 A CN201110336991 A CN 201110336991A CN 102344110 A CN102344110 A CN 102344110A
Authority
CN
China
Prior art keywords
mems
asic
chip
substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103369917A
Other languages
English (en)
Other versions
CN102344110B (zh
Inventor
吴斌
尹丹
陈群峰
陈武伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Carsem Semiconductor Suzhou Co Ltd
Original Assignee
Carsem Semiconductor Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carsem Semiconductor Suzhou Co Ltd filed Critical Carsem Semiconductor Suzhou Co Ltd
Priority to CN201110336991.7A priority Critical patent/CN102344110B/zh
Publication of CN102344110A publication Critical patent/CN102344110A/zh
Application granted granted Critical
Publication of CN102344110B publication Critical patent/CN102344110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Micromachines (AREA)

Abstract

本发明公开了一种微机电***MEMS器件的方形扁平无引脚封装OFN结构及方法，该结构包括：基板；粘贴于所述基板上的专用集成电路ASIC芯片；粘贴于所述ASIC芯片上的MEMS芯片；包封所述基板、ASIC芯片、MEMS芯片并裸露所述基板上引脚的塑封料；所述ASIC芯片上的微型焊盘通过引线与所述基板上的引脚连接；所述MEMS芯片上的微型焊盘通过引线与所述ASIC芯片上的微型焊盘连接；所述ASIC芯片上，与所述MEMS芯片上微型焊盘连接的微型焊盘不同于与所述基板上引脚连接的微型焊盘。本发明采用堆叠的方式，将ASIC芯片与MEMS芯片封装为具有ASIC芯片的MEMS器件，具有产品尺寸小、制造工艺简单、性能优越、散热性佳的优点，并可利用现有QFN生产制造工艺，为MEMS器件的封装提供另一种选择。

Description

微机电***器件的方形扁平无引脚封装结构及方法
技术领域
本发明涉及微机电***技术领域，尤其涉及微机电***器件的方形扁平无引脚封装结构及方法。
背景技术
MEMS(Micro Electro Mechanical systems，微机电***)技术是建立在微米/纳米技术(micro/nanotechnology)基础上的21世纪前沿技术，是指对微米/纳米材料进行设计、加工、制造、测量和控制的技术。它可将机械构件、光学***、驱动部件、电控***集成为一个整体单元的微型***。微机电***不仅能够采集、处理与发送信息或指令，还能够按照所获取的信息自主地或根据外部的指令采取行动。它采用微电子技术和微加工技术相结合的制造工艺，制造出各种性能优异、价格低廉、微型化的传感器、执行器、驱动器和微***，相对于传统的机械，它们的尺寸更小，厚度更薄，***的自动化、智能化和可靠性水平更高。MEMS器件的应用领域相当广阔，市场需求强劲，正成为业界争相研发的热点。
MEMS产品中，由于各类产品的使用范围和应用环境的差异，其封装也没有一个统一的形式，应根据具体的使用情况选择适当的封装，同时，在MEMS产品的制造过程中，封装只能单个进行而不能大批量同时生产，因此封装在MEMS产品总费用中占据70％-80％，封装技术已成为MEMS生产中的瓶颈。目前的MEMS封装技术大都是由集成电路封装技术发展演变而来，但是由于其应用环境的复杂性，使其与集成电路封装相比又有很大的特殊性，不能简单将集成电路封装直接去封装MEMS器件。如何实现MEMS器件的低成本、小尺寸、高可靠性封装，并逐渐使之形成一套标准的工艺，成为业界内研发MEMS封装技术的热点。
近年来，MEMS封装技术取得了很大进展，出现了众多的MEMS封装技术，大多数研究都集中在特殊应用的不同封装工艺，尽管要区分出不同封装方法之间的细微差别十分困难，但通常可将其分为3个基本的封装层次：(1)芯片级封装；(2)圆片级封装；(3)***级封装。QFN(Quad Flat Non-leaded Package，方形扁平无引脚封装)是近年来半导体封装中较先进的封装工艺，属于芯片级封装技术的一种，它以塑料作为密封材料，封装的产品呈方形，引脚亦呈方形分列排布于基体底部四周，基体中心有金属散热区。封装后的产品尺寸小、电路径短、电性能佳、散热性好、可靠性高，适用于对性能和体积有严格要求的手机、通迅、数码、汽车电子等高端精密电子产品领域，其主要工艺有：晶圆背部研磨→晶圆切割成单颗芯片→芯片与基板粘合→引线键合→塑封→印字→切割(芯片与芯片彼此分离)→抓取(芯片从基板上分离)→测试→包装出货。典型的封装结构如图1和图2所示。基板主要包括引脚1和金属焊晶区3。集成电路裸芯片5通过粘合胶7粘合到基板的金属焊晶区3上。基板上的引脚1与集成电路裸芯片5上的微型焊盘9通过引线11键合连接，完成电气互连。再通过塑封料13将整个基体包封起来。
通常MEMS器件要实现特定的功能需要借助ASIC(Application Specific IntergratedCircuits，专用集成电路)芯片，而由于制造MEMS器件的工艺与制造ASIC的工艺差别较大，无法在CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)晶圆制造过程中同时制造完成。
发明内容
本发明实施例提供一种微机电***MEMS器件的方形扁平无引脚封装OFN结构，用以提供一具有ASIC芯片的MEMS器件，以具备产品尺寸小、制造工艺简单、性能优越、散热性佳的优点，包括：
基板；
粘贴于所述基板上的专用集成电路ASIC芯片；
粘贴于所述ASIC芯片上的MEMS芯片；
包封所述基板、ASIC芯片、MEMS芯片并裸露所述基板上引脚的塑封料；
所述ASIC芯片上的微型焊盘通过引线与所述基板上的引脚连接；所述MEMS芯片上的微型焊盘通过引线与所述ASIC芯片上的微型焊盘连接；所述ASIC芯片上，与所述MEMS芯片上微型焊盘连接的微型焊盘不同于与所述基板上引脚连接的微型焊盘。
一个实施例中，所述ASIC芯片通过粘合剂粘贴于所述基板上；所述MEMS芯片通过粘合剂粘贴于所述ASIC芯片上的粘晶区。
一个实施例中，所述基板上设金属焊晶区，所述ASIC芯片通过粘合剂粘贴于所述基板上的金属焊晶区。
一个实施例中，所述粘合剂为非导电高导热性材料。
一个实施例中，所述粘合剂为环氧树脂材料。
一个实施例中，所述MEMS芯片具有上盖板和下底板，所述下底板具有裸露所述MEMS芯片上微型焊盘的正面。
一个实施例中，所述下底板正面的一边或两边设凹槽，所述MEMS芯片上的微型焊盘分布排列于所述凹槽内。
一个实施例中，所述基板为引线框架或印刷电路板。
一个实施例中，所述引线为金线、铜线或银线。
本发明实施例还提供一种微机电***MEMS器件的方形扁平无引脚封装OFN方法，用以提供一具有ASIC芯片的MEMS器件，以具备产品尺寸小、制造工艺简单、性能优越、散热性佳的优点，包括：
提供一基板条，所述基板条上具有阵列排布的多个相同结构的基板；
将MEMS晶圆的上盖板和下底板分别减薄，将ASIC晶圆的背面减薄；所述MEMS晶圆上设阵列排布的多个相同结构的MEMS芯片；所述ASIC晶圆上设阵列排布的多个相同结构的ASIC芯片，所述ASIC晶圆的背面与所述ASIC晶圆设有微型焊盘的正面相对；
将所述MEMS晶圆切割成多个MEMS芯片，将所述ASIC晶圆切割成多个ASIC芯片；
将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，获得粘贴好的基体后进行加热固化；
通过引线将MEMS芯片上的微型焊盘与ASIC芯片上的微型焊盘连接，将ASIC芯片上的微型焊盘与基板上的引脚连接；其中ASIC芯片上，与MEMS芯片上微型焊盘连接的微型焊盘不同于与基板上引脚连接的微型焊盘；
用塑封料包封基体并裸露基板上的引脚；
将包封后的基板条切割成彼此分离的单颗封装体。
一个实施例中，所述将MEMS晶圆的上盖板和下底板分别减薄，将ASIC晶圆的背面减薄之后，先将粘合剂印刷至减薄后的MEMS晶圆下底板的背面和ASIC晶圆的背面，再将所述MEMS晶圆切割成多个MEMS芯片，将所述ASIC晶圆切割成多个ASIC芯片；其中所述下底板的背面与所述下底板设有微型焊盘的正面相对；
所述将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，包括：
将所述基板条预热，将附有粘合剂的ASIC芯片粘贴至基板上的金属焊晶区，将附有粘合剂的MEMS芯片粘贴至ASIC芯片上的粘晶区。
一个实施例中，所述将MEMS晶圆的上盖板和下底板分别减薄，将ASIC晶圆的背面减薄之后，先将粘合剂印刷至减薄后的MEMS晶圆下底板的背面和ASIC晶圆的背面，再将所述MEMS晶圆切割成多个MEMS芯片，将所述ASIC晶圆切割成多个ASIC芯片；其中所述下底板的背面与所述下底板设有微型焊盘的正面相对；
所述将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，包括：
在所述基板条的背面贴上胶带，所述基板条的背面与所述基板条上引脚连接ASIC芯片上微型焊盘的正面相对；将附有粘合剂的ASIC芯片粘贴至基板中间的中空区域，将附有粘合剂的MEMS芯片粘贴至ASIC芯片上的粘晶区；
所述用塑封料包封基体并裸露基板上的引脚之后，先将基板条的背面的胶带去除，再将包封后的基板条切割成彼此分离的单颗封装体。
一个实施例中，所述将所述MEMS晶圆切割成多个MEMS芯片，将所述ASIC晶圆切割成多个ASIC芯片之后，先将所述基板条上的基板分别点胶；
所述将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，包括：
将ASIC芯片粘贴至基板上的金属焊晶区；
在ASIC芯片上的粘晶区点胶，将MEMS芯片粘贴至ASIC芯片上的粘晶区；或，将粘合剂印刷至MEMS芯片下底板的背面，所述下底板的背面与所述下底板设有微型焊盘的正面相对，将附有粘合剂的MEMS芯片粘贴至ASIC芯片上的粘晶区。
一个实施例中，所述下底板正面的一边或两边设凹槽，所述MEMS芯片上的微型焊盘分布排列于所述凹槽内。
一个实施例中，将所述MEMS晶圆切割成多个MEMS芯片，包括：
采用两刀切工艺将所述MEMS晶圆切割成多个MEMS芯片，其中第一刀为宽刀，第二刀为窄刀。
一个实施例中，所述第一刀的切进深度为与所述凹槽的深度相同，所述第二刀为切穿整个MEMS晶圆；或者，所述第一刀的切进深度大于所述凹槽的深度且小于整个MEMS晶圆的深度，所述第二刀为切穿整个MEMS晶圆。
一个实施例中，将所述ASIC晶圆切割成多个ASIC芯片，包括：
采用一刀切工艺将所述ASIC晶圆切割成多个ASIC芯片；或，采用两刀切工艺将所述ASIC晶圆切割成多个ASIC芯片，其中第一刀为宽刀，第二刀为窄刀。
本发明实施例的微机电***MEMS器件的方形扁平无引脚封装OFN结构及方法，采用堆叠的方式，将ASIC芯片与MEMS芯片封装为具有ASIC芯片的MEMS器件，具有产品尺寸小、制造工艺简单、性能优越、散热性佳的优点，并可利用现有QFN生产制造工艺，为MEMS器件的封装提供另一种选择。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1、图2为现有技术中QFN封装结构的示意图；
图3为本发明实施例中将MEMS晶圆减薄的示意图；
图4为本发明实施例中将ASIC晶圆减薄的示意图；
图5为本发明实施例中将粘合剂印刷至减薄后的MEMS芯片下底板的背面的示意图；
图6为本发明实施例中将粘合剂印刷至减薄后的ASIC芯片的背面的示意图；
图7为本发明实施例中切割MEMS晶圆的示意图；
图7-1、图7-2为本发明实施例中MEMS晶圆切割时第一刀的切进深度示意图；
图7-3、图7-4为本发明实施例中MEMS晶圆切割时第二刀的切进深度示意图；
图7-5为本发明实施例中MEMS晶圆切割时的俯视示意图；
图8为本发明实施例中切割ASIC晶圆的示意图；
图9为本发明实施例中粘贴好的基体的一具体实例的示意图；
图10为本发明实施例中引线连接好的基体的一具体实例的示意图；
图11、图12为本发明实施例中MEMS器件的OFN结构的一具体实施例的示意图；
图13、图14为本发明实施例中MEMS器件的OFN结构的另一具体实施例的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
图11和图12为本发明实施例中MEMS器件的OFN结构的一具体实施例的示意图。图13和图14为本发明实施例中MEMS器件的OFN结构的另一具体实施例的示意图。参考图11至图14，本发明实施例中MEMS器件的OFN结构可以包括：
基板；
粘贴于基板上的ASIC芯片20；
粘贴于ASIC芯片20上的MEMS芯片10；
包封基板、ASIC芯片20、MEMS芯片10并裸露基板上引脚18的塑封料28；
ASIC芯片20上的微型焊盘16通过引线26与基板上的引脚18连接；MEMS芯片10上的微型焊盘14通过引线24与ASIC芯片20上的微型焊盘16连接；其中，ASIC芯片20上，与MEMS芯片10上微型焊盘14连接的微型焊盘不同于与基板上引脚18连接的微型焊盘。
具体实施时，基板设有分布在周围或一边、或两边、或四边的若干引脚18，若干引脚18通过互连体彼此相连。基板设有正面和背面，基板上引脚18与ASIC芯片20上微型焊盘16连接的一面为正面，相对的面为背面。ASIC芯片20上设有微型焊盘16的一面为正面，与之相对的一面为背面。ASIC芯片20正面的周围可设若干微型焊盘16，ASIC芯片20的正面还设有用于粘贴MEMS芯片10的粘晶区。MEMS芯片10具有上盖板和下底板，下底板上设有微型焊盘14的一面为正面，与之相对的一面为背面。MEMS芯片10下底板的正面可裸露若干微型焊盘14，一个实施例中，MEMS芯片10下底板的正面的一边或两边可设凹槽30，例如为长条形的凹槽，MEMS芯片10上的微型焊盘14分布排列于凹槽内30，这样在进行MEMS芯片10减薄处理时不会破坏MEMS芯片上的电路层结构。
具体实施时，ASIC芯片20可通过粘合剂12粘贴于基板上；MEMS芯片10可通过粘合剂12粘贴于ASIC芯片20上的粘晶区。如图11和图12所示，一个实施例中，基板上可设金属焊晶区22，ASIC芯片20通过粘合剂12粘贴于基板上的金属焊晶区22。图13和图14所示的基板上没有金属焊晶区22。
具体实施时，粘合剂12可以是非导电高导热性材料，例如可以是环氧树脂材料。基板可以是引线框架(Lead frame)，还可以是PCB(Printed Circuit Board，印刷电路板)。引线24、26可以是金线、铜线或银线。
本发明实施例还提供一种MEMS器件的OFN方法，其处理流程可以包括：
步骤1、提供一基板条，所述基板条上具有阵列排布的多个相同结构的基板；
步骤2、将MEMS晶圆的上盖板和下底板分别减薄，将ASIC晶圆的背面减薄；所述MEMS晶圆上设阵列排布的多个相同结构的MEMS芯片；所述ASIC晶圆上设阵列排布的多个相同结构的ASIC芯片，所述ASIC晶圆的背面与所述ASIC晶圆设有微型焊盘的正面相对；ASIC晶圆的正面、背面与ASIC芯片的正面、背面相一致；图3为将MEMS晶圆减薄的示意图，图3中将MEMS芯片10的上盖板和下底板分别减薄至目标厚度；图4为将ASIC晶圆减薄的示意图，图4中将ASIC芯片20的背面减薄；
步骤3、将所述MEMS晶圆切割成多个MEMS芯片，将所述ASIC晶圆切割成多个ASIC芯片；图7为切割MEMS晶圆的示意图；图7-5为MEMS晶圆切割时的俯视示意图；图8为切割ASIC晶圆的示意图；
步骤4、将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，获得粘贴好的基体后进行加热固化；图9为粘贴好的基体的一具体实例的示意图；
步骤5、通过引线将MEMS芯片上的微型焊盘与ASIC芯片上的微型焊盘连接，将ASIC芯片上的微型焊盘与基板上的引脚连接；其中ASIC芯片上，与MEMS芯片上微型焊盘连接的微型焊盘不同于与基板上引脚连接的微型焊盘；图10为引线连接好的基体的一具体实例的示意图；
步骤6、用塑封料包封基体并裸露基板上的引脚；
步骤7、将包封后的基板条切割成彼此分离的单颗封装体。
具体实施时，基板条上的每个基板设有正面和背面，基板上引脚与ASIC芯片上微型焊盘连接的一面为正面，相对的面为背面。基板条的正面、背面与基板的正面、背面相一致。基板条可以是引线框架条，也可为印刷电路板。
具体实施时，将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上有多种实施方式。
一个实施例中，可以在将MEMS晶圆的上盖板和下底板分别减薄，将ASIC晶圆的背面减薄之后，先将粘合剂印刷至减薄后的MEMS晶圆下底板的背面和ASIC晶圆的背面，再将MEMS晶圆切割成多个MEMS芯片，将ASIC晶圆切割成多个ASIC芯片；其中MEMS晶圆下底板的背面与MEMS晶圆下底板设有微型焊盘的正面相对；MEMS晶圆下底板的正面、背面与MEMS芯片下底板的正面、背面相一致。如图5所示，将粘合剂12印刷至减薄后的MEMS芯片10下底板的背面；如图6所示，将粘合剂12印刷至减薄后的ASIC芯片20的背面。
实施时，可以利用印刷机将粘合剂印刷至减薄后的整片晶圆上，MEMS晶圆印刷下底板的背面，ASIC晶圆印刷背面。其中粘合剂可以是非导电高导热性材料，如环氧树脂材料。
该实施例中，将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，可以包括：将基板条预热，将附有粘合剂的ASIC芯片粘贴至基板上的金属焊晶区，将附有粘合剂的MEMS芯片粘贴至ASIC芯片上的粘晶区。实施时可利用粘合机将基板条预热，将附有粘合剂的ASIC芯片粘贴至基板上的金属焊晶区。图9为该实施例中粘贴好的基体的示意图。图10为该实施例中粘贴好的基体进行引线连接后的示意图。
另一实施例中，同图5、图6所示，可以在将MEMS晶圆的上盖板和下底板分别减薄，将ASIC晶圆的背面减薄之后，先将粘合剂印刷至减薄后的MEMS晶圆下底板的背面和ASIC晶圆的背面，再将MEMS晶圆切割成多个MEMS芯片，将ASIC晶圆切割成多个ASIC芯片。
该实施例中，基板上没有金属焊金区，需引入贴胶带工艺和去胶带工艺，即：将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，可以包括：在基板条的背面贴上胶带；将附有粘合剂的ASIC芯片粘贴至基板中间的中空区域，将附有粘合剂的MEMS芯片粘贴至ASIC芯片上的粘晶区。在用塑封料包封基体并裸露基板上的引脚之后，先将基板条的背面的胶带去除，例如可用去胶带机将基板条的背面的胶带去除，再将包封后的基板条切割成彼此分离的单颗封装体。
芯片粘贴方式除采用上述晶圆刷胶的方式外，另一实施例中，还可采用点胶的方式，即：可以在将MEMS晶圆切割成多个MEMS芯片，将ASIC晶圆切割成多个ASIC芯片之后，先将基板条上的基板分别点胶；
该实施例中，将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，可以包括：
将ASIC芯片粘贴至基板上的金属焊晶区；
在ASIC芯片上的粘晶区点胶，将MEMS芯片粘贴至ASIC芯片上的粘晶区；或，MEMS芯片也可采用刷胶的方式，即：将粘合剂印刷至MEMS芯片下底板的背面，将附有粘合剂的MEMS芯片粘贴至ASIC芯片上的粘晶区；其中MEMS芯片下底板的背面与MEMS芯片下底板设有微型焊盘的正面相对；MEMS晶圆下底板的正面、背面与MEMS芯片下底板的正面、背面相一致。
具体实施时，MEMS芯片下底板正面的一边或两边可设凹槽，MEMS芯片上的微型焊盘分布排列于凹槽内。如图3、4所示，将MEMS晶圆的上盖板和下底板分别减薄至目标厚度时，由于微型焊盘位于凹槽内，减薄时不会破坏晶圆的电路层结构。
具体实施时，由于MEMS晶圆被密封于下底板与上盖板之间，本身结构敏感脆弱，进行晶圆切割时极易造成破裂，因此，在将MEMS晶圆切割成多个MEMS芯片时，可采用两刀切工艺，第一刀为宽刀，第二刀为窄刀。其中，第一刀的切进深度可以是与凹槽的深度相同，即切进晶圆深度为切至凹槽底部，如图7-1所示；第一刀的切进深度也可以大于凹槽的深度且小于整个MEMS晶圆的深度，即切进凹槽底部一部分，如图7-2所示；第二刀为切穿整个MEMS晶圆，若MEMS晶圆下底板的背面附有粘合剂，即第二刀应切穿印刷的胶层，如图7-3、7-4所示。
具体实施时，将ASIC晶圆切割成多个ASIC芯片时可以采用一刀切工艺，也可以采用两刀切工艺。如用两刀切工艺则第一刀为宽刀，第二刀为窄刀。
具体实施时，可利用引线键合机将MEMS芯片上的微型焊盘与ASIC芯片上的微型焊盘连接，将ASIC芯片上的微型焊盘与基板上的引脚连接，引线可为金线、铜线或银线。
综上所述，本发明实施例的微机电***MEMS器件的方形扁平无引脚封装OFN结构及方法，采用堆叠的方式，将ASIC芯片与MEMS芯片封装为具有ASIC芯片的MEMS器件，具有产品尺寸小、制造工艺简单、性能优越、散热性佳的优点，并可利用现有QFN生产制造工艺，为MEMS器件的封装提供另一种选择。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (17)

1.一种微机电***MEMS器件的方形扁平无引脚封装OFN结构，其特征在于，包括：
基板；
粘贴于所述基板上的专用集成电路ASIC芯片；
粘贴于所述ASIC芯片上的MEMS芯片；
包封所述基板、ASIC芯片、MEMS芯片并裸露所述基板上引脚的塑封料；
所述ASIC芯片上的微型焊盘通过引线与所述基板上的引脚连接；所述MEMS芯片上的微型焊盘通过引线与所述ASIC芯片上的微型焊盘连接；所述ASIC芯片上，与所述MEMS芯片上微型焊盘连接的微型焊盘不同于与所述基板上引脚连接的微型焊盘。
2.如权利要求1所述的MEMS器件的OFN结构，其特征在于，所述ASIC芯片通过粘合剂粘贴于所述基板上；所述MEMS芯片通过粘合剂粘贴于所述ASIC芯片上的粘晶区。
3.如权利要求2所述的MEMS器件的OFN结构，其特征在于，所述基板上设金属焊晶区，所述ASIC芯片通过粘合剂粘贴于所述基板上的金属焊晶区。
4.如权利要求2或3所述的MEMS器件的OFN结构，其特征在于，所述粘合剂为非导电高导热性材料。
5.如权利要求4所述的MEMS器件的OFN结构，其特征在于，所述粘合剂为环氧树脂材料。
6.如权利要求1所述的MEMS器件的OFN结构，其特征在于，所述MEMS芯片具有上盖板和下底板，所述下底板具有裸露所述MEMS芯片上微型焊盘的正面。
7.如权利要求6所述的MEMS器件的OFN结构，其特征在于，所述下底板正面的一边或两边设凹槽，所述MEMS芯片上的微型焊盘分布排列于所述凹槽内。
8.如权利要求1所述的MEMS器件的OFN结构，其特征在于，所述基板为引线框架或印刷电路板。
9.如权利要求1所述的MEMS器件的OFN结构，其特征在于，所述引线为金线、铜线或银线。
10.一种微机电***MEMS器件的方形扁平无引脚封装OFN方法，其特征在于，包括：
提供一基板条，所述基板条上具有阵列排布的多个相同结构的基板；
将MEMS晶圆的上盖板和下底板分别减薄，将ASIC晶圆的背面减薄；所述MEMS晶圆上设阵列排布的多个相同结构的MEMS芯片；所述ASIC晶圆上设阵列排布的多个相同结构的ASIC芯片，所述ASIC晶圆的背面与所述ASIC晶圆设有微型焊盘的正面相对；
将所述MEMS晶圆切割成多个MEMS芯片，将所述ASIC晶圆切割成多个ASIC芯片；
将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，获得粘贴好的基体后进行加热固化；
通过引线将MEMS芯片上的微型焊盘与ASIC芯片上的微型焊盘连接，将ASIC芯片上的微型焊盘与基板上的引脚连接；其中ASIC芯片上，与MEMS芯片上微型焊盘连接的微型焊盘不同于与基板上引脚连接的微型焊盘；
用塑封料包封基体并裸露基板上的引脚；
将包封后的基板条切割成彼此分离的单颗封装体。
11.如权利要求10所述的方法，其特征在于，所述将MEMS晶圆的上盖板和下底板分别减薄，将ASIC晶圆的背面减薄之后，先将粘合剂印刷至减薄后的MEMS晶圆下底板的背面和ASIC晶圆的背面，再将所述MEMS晶圆切割成多个MEMS芯片，将所述ASIC晶圆切割成多个ASIC芯片；其中所述下底板的背面与所述下底板设有微型焊盘的正面相对；
所述将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，包括：
将所述基板条预热，将附有粘合剂的ASIC芯片粘贴至基板上的金属焊晶区，将附有粘合剂的MEMS芯片粘贴至ASIC芯片上的粘晶区。
12.如权利要求10所述的方法，其特征在于，所述将MEMS晶圆的上盖板和下底板分别减薄，将ASIC晶圆的背面减薄之后，先将粘合剂印刷至减薄后的MEMS晶圆下底板的背面和ASIC晶圆的背面，再将所述MEMS晶圆切割成多个MEMS芯片，将所述ASIC晶圆切割成多个ASIC芯片；其中所述下底板的背面与所述下底板设有微型焊盘的正面相对；
所述将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，包括：
在所述基板条的背面贴上胶带，所述基板条的背面与所述基板条上引脚连接ASIC芯片上微型焊盘的正面相对；将附有粘合剂的ASIC芯片粘贴至基板中间的中空区域，将附有粘合剂的MEMS芯片粘贴至ASIC芯片上的粘晶区；
所述用塑封料包封基体并裸露基板上的引脚之后，先将基板条的背面的胶带去除，再将包封后的基板条切割成彼此分离的单颗封装体。
13.如权利要求10所述的方法，其特征在于，所述将所述MEMS晶圆切割成多个MEMS芯片，将所述ASIC晶圆切割成多个ASIC芯片之后，先将所述基板条上的基板分别点胶；
所述将ASIC芯片粘贴至基板上，将MEMS芯片粘贴至ASIC芯片上，包括：
将ASIC芯片粘贴至基板上的金属焊晶区；
在ASIC芯片上的粘晶区点胶，将MEMS芯片粘贴至ASIC芯片上的粘晶区；或，将粘合剂印刷至MEMS芯片下底板的背面，所述下底板的背面与所述下底板设有微型焊盘的正面相对，将附有粘合剂的MEMS芯片粘贴至ASIC芯片上的粘晶区。
14.如权利要求11、12或13所述的方法，其特征在于，所述下底板正面的一边或两边设凹槽，所述MEMS芯片上的微型焊盘分布排列于所述凹槽内。
15.如权利要求14所述的方法，其特征在于，将所述MEMS晶圆切割成多个MEMS芯片，包括：
采用两刀切工艺将所述MEMS晶圆切割成多个MEMS芯片，其中第一刀为宽刀，第二刀为窄刀。
16.如权利要求15所述的方法，其特征在于，所述第一刀的切进深度为与所述凹槽的深度相同，所述第二刀为切穿整个MEMS晶圆；或者，所述第一刀的切进深度大于所述凹槽的深度且小于整个MEMS晶圆的深度，所述第二刀为切穿整个MEMS晶圆。
17.如权利要求11、12或13所述的方法，其特征在于，将所述ASIC晶圆切割成多个ASIC芯片，包括：
采用一刀切工艺将所述ASIC晶圆切割成多个ASIC芯片；或，采用两刀切工艺将所述ASIC晶圆切割成多个ASIC芯片，其中第一刀为宽刀，第二刀为窄刀。
CN201110336991.7A 2011-10-31 2011-10-31 微机电***器件的方形扁平无引脚封装结构及方法 Active CN102344110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110336991.7A CN102344110B (zh) 2011-10-31 2011-10-31 微机电***器件的方形扁平无引脚封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110336991.7A CN102344110B (zh) 2011-10-31 2011-10-31 微机电***器件的方形扁平无引脚封装结构及方法

Publications (2)

Publication Number Publication Date
CN102344110A true CN102344110A (zh) 2012-02-08
CN102344110B CN102344110B (zh) 2015-07-15

Family

ID=45543243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110336991.7A Active CN102344110B (zh) 2011-10-31 2011-10-31 微机电***器件的方形扁平无引脚封装结构及方法

Country Status (1)

Country Link
CN (1) CN102344110B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091765A (zh) * 2014-07-14 2014-10-08 深迪半导体(上海)有限公司 一种针对mems惯性器件半导体的封装方法
CN104112733A (zh) * 2013-04-19 2014-10-22 英飞凌科技股份有限公司 用于封装半导体芯片的模制材料和方法
CN104779223A (zh) * 2015-04-10 2015-07-15 华进半导体封装先导技术研发中心有限公司 具有单边沟槽的指纹识别芯片封装结构与制作方法
CN105253851A (zh) * 2015-09-14 2016-01-20 合肥芯福传感器技术有限公司 一种芯片级***传感器及其制备方法
CN105470212A (zh) * 2014-09-26 2016-04-06 意法半导体(马耳他)有限公司 用于半导体器件的封装及其组装方法
WO2016086769A1 (zh) * 2014-12-02 2016-06-09 天水华天科技股份有限公司 基于定制引线框架的csp型mems封装件及生产方法
CN106335868A (zh) * 2016-08-31 2017-01-18 歌尔股份有限公司 一种mems芯片集成的封装结构
CN107797049A (zh) * 2017-09-28 2018-03-13 北京时代民芯科技有限公司 一种ic芯片背面观察样品及其制作方法
CN108996467A (zh) * 2018-08-08 2018-12-14 宁波琻捷电子科技有限公司 传感器封装结构及方法
CN110248298A (zh) * 2019-05-13 2019-09-17 苏州捷研芯纳米科技有限公司 硅麦克风及其加工方法
CN110708623A (zh) * 2019-09-18 2020-01-17 歌尔股份有限公司 一种麦克风校准方法以及麦克风封装结构
CN111099555A (zh) * 2019-12-17 2020-05-05 北京航天控制仪器研究所 一种适用于圆片级真空封装的玻璃腔体制造方法
CN112811387A (zh) * 2021-01-19 2021-05-18 潍坊歌尔微电子有限公司 防水气压计加工工艺和防水气压计
CN113582128A (zh) * 2021-06-17 2021-11-02 江西万年芯微电子有限公司 一种硅麦叠装wb封装工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102994A1 (en) * 2004-11-16 2006-05-18 Siliconware Precision Industries Co., Ltd. Multi-chip semiconductor package and fabrication method thereof
US20090014876A1 (en) * 2007-07-13 2009-01-15 Samsung Electronics Co., Ltd. Wafer level stacked package having via contact in encapsulation portion and manufacturing method thereof
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
CN101752357A (zh) * 2008-12-16 2010-06-23 罗伯特·博世有限公司 无引线壳体封装件
CN202297105U (zh) * 2011-10-31 2012-07-04 嘉盛半导体(苏州)有限公司 微机电***mems器件的方形扁平无引脚封装qfn结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102994A1 (en) * 2004-11-16 2006-05-18 Siliconware Precision Industries Co., Ltd. Multi-chip semiconductor package and fabrication method thereof
US20090014876A1 (en) * 2007-07-13 2009-01-15 Samsung Electronics Co., Ltd. Wafer level stacked package having via contact in encapsulation portion and manufacturing method thereof
CN101752357A (zh) * 2008-12-16 2010-06-23 罗伯特·博世有限公司 无引线壳体封装件
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
CN202297105U (zh) * 2011-10-31 2012-07-04 嘉盛半导体(苏州)有限公司 微机电***mems器件的方形扁平无引脚封装qfn结构

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112733A (zh) * 2013-04-19 2014-10-22 英飞凌科技股份有限公司 用于封装半导体芯片的模制材料和方法
CN104112733B (zh) * 2013-04-19 2017-07-04 英飞凌科技股份有限公司 用于封装半导体芯片的模制材料和方法
CN104091765A (zh) * 2014-07-14 2014-10-08 深迪半导体(上海)有限公司 一种针对mems惯性器件半导体的封装方法
CN105470212B (zh) * 2014-09-26 2019-01-01 意法半导体(马耳他)有限公司 用于半导体器件的封装及其组装方法
CN105470212A (zh) * 2014-09-26 2016-04-06 意法半导体(马耳他)有限公司 用于半导体器件的封装及其组装方法
WO2016086769A1 (zh) * 2014-12-02 2016-06-09 天水华天科技股份有限公司 基于定制引线框架的csp型mems封装件及生产方法
CN104779223A (zh) * 2015-04-10 2015-07-15 华进半导体封装先导技术研发中心有限公司 具有单边沟槽的指纹识别芯片封装结构与制作方法
CN105253851A (zh) * 2015-09-14 2016-01-20 合肥芯福传感器技术有限公司 一种芯片级***传感器及其制备方法
CN106335868A (zh) * 2016-08-31 2017-01-18 歌尔股份有限公司 一种mems芯片集成的封装结构
CN107797049A (zh) * 2017-09-28 2018-03-13 北京时代民芯科技有限公司 一种ic芯片背面观察样品及其制作方法
CN107797049B (zh) * 2017-09-28 2021-09-28 北京时代民芯科技有限公司 一种ic芯片背面观察样品及其制作方法
CN108996467A (zh) * 2018-08-08 2018-12-14 宁波琻捷电子科技有限公司 传感器封装结构及方法
CN110248298A (zh) * 2019-05-13 2019-09-17 苏州捷研芯纳米科技有限公司 硅麦克风及其加工方法
CN110708623A (zh) * 2019-09-18 2020-01-17 歌尔股份有限公司 一种麦克风校准方法以及麦克风封装结构
CN111099555A (zh) * 2019-12-17 2020-05-05 北京航天控制仪器研究所 一种适用于圆片级真空封装的玻璃腔体制造方法
CN112811387A (zh) * 2021-01-19 2021-05-18 潍坊歌尔微电子有限公司 防水气压计加工工艺和防水气压计
CN112811387B (zh) * 2021-01-19 2023-12-26 潍坊歌尔微电子有限公司 防水气压计加工工艺和防水气压计
CN113582128A (zh) * 2021-06-17 2021-11-02 江西万年芯微电子有限公司 一种硅麦叠装wb封装工艺

Also Published As

Publication number Publication date
CN102344110B (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN102344110B (zh) 微机电***器件的方形扁平无引脚封装结构及方法
CN102157512B (zh) 芯片封装体及其形成方法
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
CN106744646A (zh) Mems芯片封装结构以及封装方法
CN105621345A (zh) Mems芯片集成的封装结构及封装方法
CN202297105U (zh) 微机电***mems器件的方形扁平无引脚封装qfn结构
CN108389850A (zh) 三维***级封装结构及其封装方法
CN106024649A (zh) 一种超薄环境光与接近传感器的晶圆级封装及其封装方法
CN102270589A (zh) 半导体元件的制造方法和相应的半导体元件
CN105810593A (zh) 一种扇出型封装结构及其封装方法
CN206134648U (zh) 一种扇出型封装结构
CN107611092A (zh) 晶圆级芯片封装结构及其制备方法
CN102398886B (zh) 具微机电元件的封装结构及其制法
CN106744647A (zh) Mems芯片封装结构以及封装方法
CN104064612B (zh) 太阳能供电的ic芯片
CN104008982B (zh) 芯片封装工艺及芯片封装
CN103208467B (zh) 内嵌封装体的封装模块及其制造方法
CN102651323B (zh) 半导体封装结构的制法
CN108630626A (zh) 无基板封装结构
CN206417858U (zh) Mems芯片封装结构
CN105590904A (zh) 一种指纹识别多芯片封装结构及其制备方法
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN107611097A (zh) 晶圆级芯片封装结构及其制备方法
CN210296344U (zh) 一种无引线框架的半导体封装结构
CN206417859U (zh) Mems芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant