CN109786261A - 一种集成被动元件的封装方法及结构 - Google Patents
一种集成被动元件的封装方法及结构 Download PDFInfo
- Publication number
- CN109786261A CN109786261A CN201811640502.5A CN201811640502A CN109786261A CN 109786261 A CN109786261 A CN 109786261A CN 201811640502 A CN201811640502 A CN 201811640502A CN 109786261 A CN109786261 A CN 109786261A
- Authority
- CN
- China
- Prior art keywords
- passive device
- layer
- conducting bridge
- conductive metal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种集成被动元件的封装方法及结构,其中所述方法包括:在载板的第一表面贴附导电桥和芯片;导电桥为内部具有至少一根导电金属线的块体,导电桥通过以下方法制备:根据需要在无机材质的基板上预定位置打孔并在孔内填充导电金属;根据需要切割基板,得到导电桥;在载板的第一表面形成模封层,模封层包覆芯片和导电桥的侧壁,并露出芯片的焊盘和导电桥中导电金属线的两端;在模封层朝向或背向载板的一侧设置被动元件层,被动元件层用于设置至少一个被动元件。本发明方案能够提高重布线层的布线密度,避免在重布线层中嵌入被动元件造成封装结构尺寸较大的问题。采用导电桥可保证芯片与被动元件堆叠式互连具有较高的良率。
Description
技术领域
本发明涉及集成电路先进封装技术领域,具体涉及一种晶圆级扇出型集成被动元件的封装方法及结构。
背景技术
被动元件,例如电容、电阻、电感等,在很多电子器件里面都是必不可少的零部件,它们在每一个电子器件模块里面数量的多少是根据集成电路设计要求而定,芯片与被动元件电连接,实现微电子器件的电学功能。然而,由于被动元件的体积往往较小,若其与封装好的芯片采用导线连接,或者在芯片周围扇出连接,则会使得芯片***电路较为零散、接线复杂、封装模块体积很大。为此,目前先进封装技术通常会在芯片的封装同时集成被动元件,不仅使得封装工艺简化,更重要的是,集成的被动元件可以制备得较小,但功能更强,集成被动元件的封装模块性能更好。
现有集成被动元件的封装方法,包括如下步骤:在基板上形成临时键合层;将芯片1贴附于临时键合层上;在临时键合层上形成模封层2;在模封层2的表面形成被动元件层3;在被动元件层3上形成第一绝缘层4;将板体翻转;去除基板和粘贴层,得到如图1A所示的结构;在模封层2中形成导电金属柱5;在模封层2的表面形成重布线层6,并设置焊球7,得到如图1B所示的结构。其中,在模封层2中形成导电金属柱5的步骤包括:在模封层2的表面采用激光钻孔的方式形成通孔,然后在该通孔中填充导电材料。
然而,发明人发现,由于模封层的厚度较厚(通常大于芯片的厚度),因此用于填充导电材料形成导电金属柱5的通孔通常较深,而模封层的材质往往为绝缘树脂等材料,不便于制备高深宽比(也即孔的深度与直径的比值较大)的通孔,因此,上述方法中的导电金属柱制备得较粗,这严重限制了被动元件的电学性能,还增大重布线层的导线布局难度。例如,有的被动元件与芯片连接需要匹配较细的导电金属线才能够发挥较好的电学性能,但是由于上述工艺无法制作出来,被动元件就必须做得很大;另一方面,在导电金属柱5有电连接关系的重布线层上,对于导电金属柱5的端部附近、但不与该导电金属柱5电连接的两根导线,导线间距至少要大于导电金属柱5的端部直径,才能够保证这两根导线的电流不会相互影响,这在一定程度上降低了重布线层的布线密度,增大了重布线层的表面积,因此若使得封装结构表面积较小,重布线层的导线布局难度进一步增大了。
发明内容
有鉴于此,本发明实施例提供了一种集成被动元件的封装方法及结构,以解决现有技术中被动元件的电学性能受到限制、重布线层的布局难度较大的问题。
根据第一方面,本发明实施例提供了一种集成被动元件的封装方法,包括:在载板的第一表面贴附导电桥和芯片;在所述载板的第一表面形成模封层,所述模封层包覆所述芯片和所述导电桥的侧壁,并露出所述芯片的焊盘和所述导电桥中导电金属线的两端;在所述模封层朝向或背向所述载板的一侧设置被动元件层,所述被动元件层用于设置至少一个被动元件。
可选地,所述导电桥为内部具有至少一根导电金属线的块体,且所述导电桥通过以下方法制作得到:根据需要在无机材质的基板上预定位置打孔并在所述孔内填充导电金属;根据需要切割所述基板,得到所述导电桥。
可选地,所述芯片的焊盘朝向所述载板的方向;所述在所述载板的第一表面形成模封层的步骤之后,还包括:在所述模封层背向所述载板的一侧表面设置被动元件层。
可选地,所述在所述载板的第一表面形成模封层的步骤之后,还包括:在所述模封层的预定表面设置重布线层和/或焊球,其中所述预定表面与被动元件层分别位于所述模封层的两侧。
可选地,所述在所述模封层朝向或背向所述载板的一侧设置被动元件层的步骤之后,还包括:在所述被动元件层表面设置保护层,以保护被动元件。
根据第二方面,本发明实施例提供了一种集成被动元件的封装结构,包括:芯片,模封层,包覆所述芯片的侧壁,并露出所述芯片的焊盘;导电桥,为内部具有至少一根导电金属线的块体;所述导电桥贯通所述模封层,且所述导电桥中导电金属线的两端分别在所述模封层的两侧表面露出;被动元件层,设置于所述模封层的一侧;所述被动元件层用于设置至少一个被动元件。
可选地,所述导电桥通过以下方法制作得到:根据需要在无机材质的基板上预定位置打孔并在所述孔内填充导电金属,根据需要切割所述基板从而得到所述导电桥。
可选地,所述封装结构还包括:重布线层和/或焊球,设置于所述模封层的预定表面,其中所述预定表面与被动元件层分别位于所述模封层的两侧。
可选地,所述封装结构还包括:保护层,设置于所述被动元件层的表面,用于保护被动元件。
本发明实施例所提供的集成被动元件的封装结构,采用导电桥替换现有技术中的导电金属柱来实现被动元件层与芯片以及封装体外部的电连接,一方面,由于导电桥是在无机材质的基板上打孔并在孔内填充导电金属得到的,其内部的导电金属线可以做得较细,因此,在与导电金属线有电连接关系的重布线层上,对于导电金属线的端部附近、但不与导电金属线电连接的两根导线,导线间距设置较小便能够保证两根导线的电流不会相互影响;另一方面,在无机材质的基板上打孔并在孔内填充导电金属时,可以根据需要芯片焊盘的分布情况或者重布线层的布局情况来确定孔的布局,上述两方面能够提高重布线层的布线密度,减小重布线层的表面积。同时避免在重布线层中嵌入被动元件造成集成多个被动元件的封装结构的尺寸较大的问题。由于在无机材质的基板上打孔并在孔内填充导电金属时,可以根据被动元件(电容、电阻、电感等)的要求匹配设计不同直径的导电金属线,因此,封装体中的被动元件能够更好地发挥其电学性能。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1A至图1B示出了现有集成被动元件的封装方法的部分步骤所得到的结构示意图;
图2示出了根据本发明实施例的一种集成被动元件的封装方法的流程图;
图3示出了根据本发明实施例的又一种集成被动元件的封装方法的流程图;
图4A至图4G示出了本发明实施例的一种集成被动元件的封装方法中部分步骤所得到的结构示意图;
附图标记:
10——载板; 20——临时键合层; 30——导电桥;
31——导电金属线; 32——无机材质; 40——芯片;
50——模封层; 60——被动元件层; 70——保护层;
80——重布线层; 90——焊球。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
本发明实施例提供了一种集成被动元件的封装结构,如图4G所示,该集成被动元件的封装结构包括芯片40、模封层50、导电桥30和被动元件层60。
模封层50包覆芯片的侧壁,并露出芯片的焊盘。
导电桥30是内部具有至少一根导电金属线的块体,且导电桥30通过以下方法制作得到:根据需要在无机材质(例如,硅、氧化硅、玻璃、陶瓷)的基板上预定位置打孔并在孔内填充导电金属;然后根据需要切割基板,得到导电桥。导电桥30的纵向剖视图请参见图4A中的30,俯视图请参见图4B。由此可见,导电桥30由两部分组成:导电金属线31和包覆导电金属线31的无机材质32。
导电桥30贯通模封层50,且导电桥30中导电金属线31的两端分别在模封层50的两侧表面露出。
被动元件层60设置于模封层50的一侧,被动元件层60用于设置至少一个被动元件,例如图4G的虚线框A中所示为电容、虚线框B中所示为电感线圈、虚线框C中所示为电阻。被动元件层的被动元件可以通过导电桥30中的导电金属线31与模封层50另一侧的导线、芯片或元件电连接。
上述集成被动元件的封装结构,采用导电桥替换现有技术中的导电金属柱来实现被动元件层与芯片以及封装体外部的电连接,一方面,由于导电桥是在无机材质的基板上打孔并填充导电金属得到的,其内部的导电金属线可以做得较细,因此,在与导电金属线有电连接关系的重布线层上,对于导电金属线的端部附近、但不与导电金属线电连接的两根导线,导线间距设置较小便能够保证两根导线的电流不会相互影响;另一方面,在无机材质的基板上打孔并填充导电金属时,可以根据需要芯片焊盘的分布情况或者重布线层的布局情况来确定孔的布局,上述两方面能够提高重布线层的布线密度,减小重布线层的表面积;避免在重布线层中嵌入被动元件造成集成多个被动元件的封装结构的尺寸较大的问题。由于在无机材质的基板上打孔并在孔内填充导电金属时,可以根据被动元件(电容、电阻、电感等)的要求匹配设计不同直径的导电金属线,因此,封装体中的被动元件能够更好地发挥其电学性能。
可选地,如图4G所示,该封装结构还包括:重布线层80和/或焊球90,设置于模封层50的预定表面,其中预定表面与被动元件层60分别位于模封层50的两侧。其中,导电桥30中的导电金属线的一端可以与重布线层80的至少一根导线电连接,另一端可以与被动元件层60的至少一个被动元件电连接,从而可以将所集成的被动元件的焊盘引出到重布线层80上,以便进一步设置该被动元件的焊球。当导电桥30中的导电金属线的一端与被动元件电连接时,重布线层80上的导线还可以一端与该导电金属线电连接,另一端与芯片40的焊盘连接,从而实现芯片40与被动元件的电连接。
可选地,如图4G所示,该封装结构还包括保护层70,设置于被动元件层的表面,用于保护被动元件。
实施例二
图2示出了根据本发明实施例的一种集成被动元件的封装方法的流程图,该封装方法可以用于制作实施例一、实施例二或者其任意一种可选实施方式所述的封装结构。如图2所示,该方法包括如下步骤:
S101:在载板的第一表面贴附导电桥和芯片;导电桥内部具有至少一根导电金属线的块体,且导电桥通过以下方法制作得到:根据需要在无机材质的基板上预定位置打孔并在孔内填充导电金属;根据需要切割基板,得到导电桥。
如图4C所示,10为载板,30为导电桥,40为芯片。该步骤S101中,贴附导电桥30和芯片40的方法,可以是如图4A和图4B所示:先在载板10的表面设置临时键合层20,再将导电桥30和芯片40贴附在临时键合层20上;也可以在通过其他方式将导电桥30和芯片40直接键合在载板10上。本申请在此不对具体的贴附方法做限定。
关于导电桥30的具体描述请参见实施例一。
S102:在载板的第一表面形成模封层,模封层包覆芯片和导电桥的侧壁,并露出芯片的焊盘和导电桥中导电金属线的两端。
如图4C所示,50为模封层。芯片40的焊盘可以是朝向载板10,也可以朝向远离载板10的方向,本实施例在此不做限定。
需要指出的是,步骤S102在载板10的第一表面形成模封层50之后,该模封层50未必会露出芯片40的焊盘和导电桥30中导电金属线31的两端,此时可以借助其他手段使其露出,例如先通过研磨减薄(如图4D所示)的方式去除大部分模封材料,然后通过激光(如图4D中的箭头所示)钻孔的方式清除芯片40焊盘处以及导电桥30中导电金属线31端部所覆盖的模封层材质。本申请对使“芯片40焊盘以及导电桥30中导电金属线31端部”露出的方法不做限定。
S103:在模封层朝向或背向载板的一侧设置被动元件层,被动元件层用于设置至少一个被动元件。
例如,可以在图4C中所示的模封层50的上表面设置被动元件层60,在载板10拆除前或拆除后均可设置;也可以在图4C中所示的模封层50的下表面设置被动元件层60,此时必须在载板10拆除后设置,或者在载板上贴附芯片和导电桥之前设置。
上述集成被动元件的封装方法,采用导电桥替换现有技术中的导电金属柱来实现被动元件层与芯片以及封装体外部的电连接,且先贴附导电桥再形成模封层(现有技术中即使是先贴附导电金属柱再形成模封层,为了便于贴附,往往要求导电金属柱的端部截面积较大,也即导电金属柱较粗),一方面,由于导电桥是在无机材质的基板上打孔并在孔内填充导电金属得到的,其内部的导电金属线可以做得较细,因此,在与导电金属线有电连接关系的布线上,对于导电金属线的端部附近、但不与导电金属线电连接的两根导线,导线间距设置较小便能够保证两根导线的电流不会相互影响;另一方面,在无机材质的基板上打孔并在孔内填充导电金属时,可以根据需要芯片焊盘的分布情况或者重布线层的布局情况来确定孔的布局,上述两方面能够提高重布线层的布线密度,减小重布线层的表面积;避免在重布线层中嵌入被动元件造成集成多个被动元件的封装结构的尺寸较大的问题。由于在无机材质的基板上打孔并在孔内填充导电金属时,可以根据被动元件(电容、电阻、电感等)的要求匹配设计不同直径的导电金属线,因此,封装体中的被动元件能够更好地发挥其电学性能。
实施例三
图3示出了根据本发明实施例的又一种集成被动元件的封装方法的流程图,该封装方法可以用于制作实施例一或者其任意一种可选实施方式所述的封装结构。如图3所示,该方法包括如下步骤:
S201:在载板的第一表面贴附导电桥和芯片,其中芯片的焊盘朝向载板的方向;导电桥内部具有至少一根导电金属线的块体,且导电桥通过以下方法制作得到:根据需要在无机材质的基板上预定位置打孔并在孔内填充导电金属;根据需要切割基板,得到导电桥。
该步骤具体请参见步骤S101。
S202:在载板的第一表面形成模封层,模封层包覆芯片和导电桥的侧壁,并露出芯片的焊盘和导电桥中导电金属线的两端。
该步骤具体请参见步骤S102。
S203:在模封层背向载板的一侧表面设置被动元件层,被动元件层用于设置至少一个被动元件。
如图4E所示,60为被动元件层。
S204:在被动元件层表面设置保护层,以保护被动元件。
如图4E所述,70为保护层。
S205:拆除载板。如图4F所示。
S206:在模封层的预定表面设置重布线层和/或焊球,其中预定表面与被动元件层分别位于模封层的两侧。如图4G所示,可以在原先贴附载板的表面设置重布线层80和/或焊球90。
上述集成被动元件的封装方法,能够提高重布线层的布线密度,减小重布线层的表面积;避免在重布线层中嵌入被动元件造成集成多个被动元件的封装结构的尺寸较大的问题。采用预先制备的导电桥技术保证了芯片与被动元件堆叠式互连具有很高的良率,被动元件也能够更好地发挥其电学性能。具体请参见实施例三。
虽然关于示例实施例及其优点已经详细说明,但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改,这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子,本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时,工艺步骤的次序可以变化。
此外,本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容,作为本领域的普通技术人员将容易地理解,对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤,其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果,依照本发明可以对它们进行应用。因此,本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
Claims (9)
1.一种集成被动元件的封装方法,其特征在于,包括:
在载板的第一表面贴附导电桥和芯片;所述导电桥为内部具有至少一根导电金属线的块体;
在所述载板的第一表面形成模封层,所述模封层包覆所述芯片和所述导电桥的侧壁,并露出所述芯片的焊盘和所述导电桥中导电金属线的两端;
在所述模封层朝向或背向所述载板的一侧设置被动元件层,所述被动元件层用于设置至少一个被动元件。
2.根据权利要求1所述的集成被动元件的封装方法,其特征在于,所述导电桥通过以下方法制作得到:根据需要在无机材质的基板上预定位置打孔并在所述孔内填充导电金属;根据需要切割所述基板,得到所述导电桥。
3.根据权利要求1所述的集成被动元件的封装方法,其特征在于,所述芯片的焊盘朝向所述载板的方向;所述在所述载板的第一表面形成模封层的步骤之后,还包括:
在所述模封层背向所述载板的一侧表面设置被动元件层。
4.根据权利要求1所述的扇出型堆叠封装方法,其特征在于,所述在所述载板的第一表面形成模封层的步骤之后,还包括:
在所述模封层的预定表面设置重布线层和/或焊球,其中所述预定表面与被动元件层分别位于所述模封层的两侧。
5.根据权利要求1所述的集成被动元件的封装方法,其特征在于,所述在所述模封层朝向或背向所述载板的一侧设置被动元件层的步骤之后,还包括:
在所述被动元件层表面设置保护层,以保护被动元件。
6.一种集成被动元件的封装结构,其特征在于,包括:
芯片,
模封层,包覆所述芯片的侧壁,并露出所述芯片的焊盘;
导电桥,为内部具有至少一根导电金属线的块体;所述导电桥贯通所述模封层,且所述导电桥中导电金属线的两端分别在所述模封层的两侧表面露出;
被动元件层,设置于所述模封层的一侧;所述被动元件层用于设置至少一个被动元件。
7.根据权利要求6所述的集成被动元件的封装方法,其特征在于,所述导电桥通过以下方法制作得到:根据需要在无机材质的基板上预定位置打孔并在所述孔内填充导电金属;根据需要切割所述基板,得到所述导电桥。
8.根据权利要求6所述的集成被动元件的封装结构,其特征在于,还包括:
重布线层和/或焊球,设置于所述模封层的预定表面,其中所述预定表面与被动元件层分别位于所述模封层的两侧。
9.根据权利要求6所述的集成被动元件的封装结构,其特征在于,还包括:
保护层,设置于所述被动元件层的表面,用于保护被动元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811640502.5A CN109786261A (zh) | 2018-12-29 | 2018-12-29 | 一种集成被动元件的封装方法及结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811640502.5A CN109786261A (zh) | 2018-12-29 | 2018-12-29 | 一种集成被动元件的封装方法及结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109786261A true CN109786261A (zh) | 2019-05-21 |
Family
ID=66499204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811640502.5A Pending CN109786261A (zh) | 2018-12-29 | 2018-12-29 | 一种集成被动元件的封装方法及结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109786261A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113451161A (zh) * | 2021-06-29 | 2021-09-28 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104795354A (zh) * | 2014-01-17 | 2015-07-22 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片的集成方法 |
CN105895538A (zh) * | 2016-04-28 | 2016-08-24 | 合肥祖安投资合伙企业(有限合伙) | 一种芯片封装结构的制造方法及芯片封装结构 |
CN106449547A (zh) * | 2010-11-11 | 2017-02-22 | 日月光半导体制造股份有限公司 | 晶圆级半导体封装件及其制造方法 |
CN107708300A (zh) * | 2016-08-09 | 2018-02-16 | 矽品精密工业股份有限公司 | 电子堆迭结构及其制法 |
CN107799490A (zh) * | 2016-09-05 | 2018-03-13 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
CN108172551A (zh) * | 2016-11-29 | 2018-06-15 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
-
2018
- 2018-12-29 CN CN201811640502.5A patent/CN109786261A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106449547A (zh) * | 2010-11-11 | 2017-02-22 | 日月光半导体制造股份有限公司 | 晶圆级半导体封装件及其制造方法 |
CN104795354A (zh) * | 2014-01-17 | 2015-07-22 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片的集成方法 |
CN105895538A (zh) * | 2016-04-28 | 2016-08-24 | 合肥祖安投资合伙企业(有限合伙) | 一种芯片封装结构的制造方法及芯片封装结构 |
CN107708300A (zh) * | 2016-08-09 | 2018-02-16 | 矽品精密工业股份有限公司 | 电子堆迭结构及其制法 |
CN107799490A (zh) * | 2016-09-05 | 2018-03-13 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
CN108172551A (zh) * | 2016-11-29 | 2018-06-15 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113451161A (zh) * | 2021-06-29 | 2021-09-28 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
CN113451161B (zh) * | 2021-06-29 | 2023-08-25 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103219309B (zh) | 多芯片扇出型封装及其形成方法 | |
US6838776B2 (en) | Circuit device with at least partial packaging and method for forming | |
KR101233751B1 (ko) | 마이크로피드 스택 다이 컴포넌트 어셈블리 | |
JP5042623B2 (ja) | 半導体デバイス | |
JP5651608B2 (ja) | インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ | |
JP6061937B2 (ja) | 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法 | |
JPH07509104A (ja) | 半導体チップを封止する方法,この方法によって得られる装置,及び3次元のチップの相互接続への適用 | |
US20100203677A1 (en) | Method for fabricating semiconductor packages with discrete components | |
KR100926002B1 (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
CN104615979A (zh) | 指纹识别模块及封装方法、指纹识别模组及封装方法 | |
CN109148431B (zh) | 距离传感器芯片封装结构及其晶圆级封装方法 | |
JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
CN109801883A (zh) | 一种扇出型堆叠封装方法及结构 | |
CN108962840A (zh) | 电子封装件及其制法 | |
CN105731354A (zh) | 用于mems传感器器件的晶片级封装及对应制造工艺 | |
CN102153045B (zh) | 具微机电元件的封装结构及其制法 | |
CN104396008B (zh) | 半导体封装衬底、使用半导体封装衬底的封装***及用于制造封装***的方法 | |
CN104538373B (zh) | 三维集成传感芯片封装结构及封装方法 | |
CN107507816A (zh) | 扇出型晶圆级多层布线封装结构 | |
CN109817589A (zh) | 对芯片实现电磁屏蔽的封装结构及方法 | |
CN109786261A (zh) | 一种集成被动元件的封装方法及结构 | |
CN209276148U (zh) | 一种基于扇出型封装结构的混合封装*** | |
CN103985684A (zh) | 晶片封装结构及其制作方法 | |
CN108630626A (zh) | 无基板封装结构 | |
KR100511926B1 (ko) | 반도체 칩 패키지 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190521 |
|
RJ01 | Rejection of invention patent application after publication |