CN109801883A - 一种扇出型堆叠封装方法及结构 - Google Patents

一种扇出型堆叠封装方法及结构 Download PDF

Info

Publication number
CN109801883A
CN109801883A CN201811640485.5A CN201811640485A CN109801883A CN 109801883 A CN109801883 A CN 109801883A CN 201811640485 A CN201811640485 A CN 201811640485A CN 109801883 A CN109801883 A CN 109801883A
Authority
CN
China
Prior art keywords
chip
conducting bridge
molding layer
support plate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811640485.5A
Other languages
English (en)
Inventor
姚大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201811640485.5A priority Critical patent/CN109801883A/zh
Publication of CN109801883A publication Critical patent/CN109801883A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种扇出型堆叠封装方法及结构，其中该方法包括：在第一载板的第一表面贴附导电桥和第一芯片；导电桥为内部具有至少一根导电金属线的块体，且导电桥通过以下方法制作得到：根据需要在无机材质的基板上预定位置打孔并在孔内填充导电金属；根据设计需求切割基板，得到导电桥；在第一载板的第一表面形成第一模封层，第一模封层包覆第一芯片和导电桥的侧壁，并露出第一芯片的焊盘和导电桥中导电金属线的两端；在第一模封层朝向或背向第一载板的一侧设置第二芯片。本发明方案能够提高重布线层的布线密度；同时能提供不同材质的基板制备成导电桥用于堆叠集成，减小塑封晶圆的翘曲，提高了重布线工艺的良率。

Description

一种扇出型堆叠封装方法及结构
技术领域
本发明涉及集成电路先进封装技术领域，具体涉及一种扇出型堆叠封装方法及结构。
背景技术
将至少两层芯片堆叠设置并予以封装，能够大大缩小封装结构的尺寸。该堆叠封装方法通过埋设在封装体内导电结构实现各层之间的电信号连接，为减少所需埋设的导电结构的数量，通常采用重布线层或打线将芯片焊盘扇出设置。
现有扇出型堆叠封装方法中，用于实现各层之间电信号连接的导电结构往往采用导电金属柱。例如，参见图1，现有扇出型堆叠封装方法包括如下步骤：先在载板1的第一表面设置临时键合层2；在临时键合层2上形成第一重布线层3；在第一重布线层3上贴附导电金属柱4和第一芯片5；在第一重布线层3的第一表面形成第一模封层6，该第一模封层6至少包覆导电金属柱4和第一芯片5的侧壁，并露出导电金属柱4的一端；在第一模封层6的表面形成第二重布线层7；在第二重布线层7的表面贴附第二芯片8；在第二重布线层7的表面形成第二模封层9。
发明人发现，在第一重布线层3上贴附导电金属柱4时，为了便于贴附，往往要求导电金属柱的端部截面积较大，也即导电金属柱较粗。然而，较粗的导电金属柱却增加了与导电金属柱4电连接的重布线层的布线难度。例如，在与导电金属柱4有电连接关系的重布线层上，对于导电金属柱4的端部附近、但不与该导电金属柱4电连接的两根导线，导线间距至少要大于导电金属柱4的端部直径，才能够保证这两根导线的电流不会相互影响，这在一定程度上降低了重布线层的布线密度，增大了重布线层的表面积，因此若使得封装结构表面积较小，重布线层的导线布局难度进一步增大了。
发明内容
有鉴于此，本发明实施例提供了一种扇出型堆叠封装方法及结构，以解决现有技术中重布线层的导线布局难度较大的问题。
根据第一方面，本发明实施例提供了一种扇出型堆叠封装方法，包括：在第一载板的第一表面贴附导电桥和第一芯片；所述导电桥为内部具有至少一根导电金属线的块体，且所述导电桥通过以下方法制作得到：根据需要在无机材质的基板上预定位置打孔并在所述孔内填充导电金属；根据需要切割所述基板，得到所述导电桥；在所述第一载板的第一表面形成第一模封层，所述第一模封层包覆所述第一芯片和所述导电桥的侧壁，并露出所述第一芯片的焊盘和所述导电桥中导电金属线的两端；在所述第一模封层朝向或背向所述第一载板的一侧设置第二芯片。
可选地，所述在第一载板的第一表面贴附导电桥和第一芯片，在所述第一载板的第一表面形成第一模封层的步骤包括：将导电桥上露出导电金属线的一端贴附在所述第一载板的第一表面；在所述第一载板的第一表面形成介质层，所述介质层包覆所述导电桥侧壁的部分区域；在所述介质层背向所述第一载板的表面贴附第一芯片，所述第一芯片的焊盘朝向远离所述第一载板的方向；在所述介质层背向所述第一载板的表面形成第一模封层，所述第一模封层包覆所述第一芯片的侧壁，并包覆所述导电桥侧壁的剩余区域，并露出所述第一芯片的焊盘和所述导电桥中导电金属线的两端。
可选地，所述在所述第一模封层朝向或背向所述第一载板的一侧设置第二芯片的步骤包括：拆除所述第一载板；在原先贴附所述第一载板的一侧表面贴附第二芯片；所述第二芯片的焊盘朝向远离所述第一芯片的方向；在所述第二芯片的焊盘与所述导电桥一端露出的导电金属线之间设置金属打线。
可选地，所述在所述第一模封层朝向或背向所述第一载板的一侧设置第二芯片的步骤之后，还包括：在原先贴附所述第一载板的表面形成第二模封层，所述第二模封层包覆所述第二芯片，以及所述第二芯片的焊盘与所述导电桥之间的金属打线。
可选地，所述在所述第一模封层朝向或背向所述第一载板的一侧设置第二芯片的步骤包括：制作设置有第二芯片和第二重布线层的板体；其中，所述第二重布线层位于所述板体表面，且所述第二重布线层的至少一根导线与所述第二芯片的焊盘电连接；将所述板体焊接在所述第一模封层朝向或背向所述载板的一侧表面；其中，所述第二重布线层的至少一根导线与所述第一模封层表面露出的导电金属线的一端电连接。
可选地，所述在所述第一载板的第一表面形成第一模封层的步骤之后，还包括：在所述第一模封层的预定表面设置第一重布线层和/或焊球，其中所述预定表面与所述第二芯片分别位于所述第一模封层的两侧。
根据第二方面，本发明实施例提供了一种扇出型堆叠封装结构，包括：第一芯片；第一模封层，包覆所述第一芯片的侧壁；并露出所述第一芯片的焊盘；导电桥，为内部具有至少一根导电金属线的块体，且所述导电桥通过以下方法制作得到：根据需要在无机材质的基板上预定位置打孔并在所述孔内填充导电金属，根据需要切割所述基板从而得到所述导电桥；所述导电桥贯通所述第一模封层，且所述导电桥中导电金属线的两端分别在所述第一模封层的两侧表面露出；第二芯片，设置于所述第一模封层的一侧，并与所述第一芯片堆叠设置。
可选地，所述扇出型封装结构还包括：介质层，设置于所述第一芯片与所述第二芯片之间，并包覆所述导电桥侧壁的部分区域。
可选地，所述第二芯片的焊盘与所述导电桥一端露出的导电金属线之间设置有导线；所述封装结构还包括：第二模封层，设置于所述第一模封层的一侧，并包覆所述第二芯片，以及所述第二芯片的焊盘与所述导电桥之间的导线。
可选地，所述扇出型封装结构还包括：第一重布线层和/或焊球，设置于所述第一模封层的预定表面，其中所述预定表面与所述第二芯片分别位于所述第一模封层的两侧。
本发明实施例所提供的扇出型堆叠封装方法及结构，采用导电桥替换现有技术中的导电金属柱来实现各层之间电信号的连接，一方面，由于导电桥是在无机材质的基板上打孔并在孔内填充导电金属得到的，因此其内部的导电金属线可以做得较细，因此，在与导电金属线有电连接关系的布线上，对于导电金属线的端部附近、但不与导电金属线电连接的两根导线，导线间距设置较小便能够保证两根导线的电流不会相互影响；另一方面，在无机材质的基板上打孔并在孔内填充导电金属时，可以根据需要芯片焊盘的分布情况或者重布线层的布局情况来确定孔的布局，上述两方面能够提高重布线层的布线密度，使得重布线的布局更合理；同时由于能够提供不同材质的基板制备成导电桥用于堆叠集成，减小塑封晶圆的翘曲程度，提高了重布线工艺的良率；再者，采用贴片形式的***集成的堆叠结构，制造成本较低。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了现有扇出型堆叠封装方法得到的封装结构示意图；
图2示出了根据本发明实施例的一种扇出型堆叠封装方法的流程图；
图3示出了根据本发明实施例的另一种扇出型堆叠封装方法的流程图；
图4示出了根据本发明实施例的又一种扇出型堆叠封装方法的流程图；
图5示出了根据本发明实施例的又一种扇出型堆叠封装方法的流程图；
图6A至图6F示出了本发明实施例的一种扇出型堆叠封装方法中部分步骤所得到的结构示意图；
图6G示出了根据本发明实施例的另一种扇出型堆叠封装方法得到的封装结构示意图；
图7A至图7F示出了本发明实施例的又一种扇出型堆叠封装方法中部分步骤所得到的结构示意图；
图7G示出了根据本发明实施例的又一种扇出型堆叠封装方法得到的封装结构示意图；
附图标记：
10——第一载板； 20——临时键合层； 30——导电桥；
31——导电金属线； 32——无机材质； 40——第一芯片；
50——第一模封层； 60——重布线层； 70——焊球；
80——第二芯片； 90——金属打线； 100——第二模封层；
110——胶膜； 120——重布线层； 130——介质层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种扇出型堆叠封装结构，如图6F、图6G所示，该扇出型堆叠封装结构包括第一芯片40、第一模封层50、导电桥30和第二芯片80。
第一模封层50包覆第一芯片40的侧壁，并露出第一芯片40的焊盘(图6F中，第一芯片40的焊盘朝向远离第二芯片80的方向)。
导电桥30是内部具有至少一根导电金属线的块体，且导电桥30通过以下方法制作得到：根据需要在无机材质(例如，硅、二氧化硅、玻璃)的基板上预定位置打孔并在孔内填充导电金属；然后根据需要切割基板，得到导电桥。导电桥30的纵向剖视图请参见图6A中的30，俯视图请参见图6B。由此可见，导电桥30由两部分组成：导电金属线31和包覆导电金属线31的无机材质32。
导电桥30贯通第一模封层50，且导电桥30中导电金属线31的两端分别在第一模封层50的两侧表面露出。
第二芯片80设置于第一模封层50的一侧，并与第一芯片40堆叠设置。
第一芯片40的焊盘既可以设置在朝向第二芯片80的一侧表面，也可以设置在背向第二芯片80的一侧表面，图6F、图6G示出了后者的情形。当第一芯片40的焊盘设置于背向第二芯片80的一侧表面时，可以在第一模封层50远离第二芯片80的一侧设置整个封装体的焊盘(例如，将重布线层60上的焊球70作为整个封装体的焊盘)，此时，第二芯片80的焊盘与导电桥30的导电金属线31之间的电连接，可以通过金属打线(如图6F中的90)来实现，也可以通过第一模封层50与第二芯片80之间的重布线层(如图6G中的120)连接来实现。需要补充说明的是，本领域技术人员在图6F、图6G的教导或启示下能够想到第一芯片40的焊盘朝向远离第二芯片80的方向时的具体设置方式，本申请在此不再赘述。
上述扇出型堆叠封装结构，采用导电桥替换现有技术中的导电金属柱来实现各层之间电信号的连接，一方面，由于导电桥是在无机材质的基板上打孔并在孔内填充导电金属得到的，因此其内部的导电金属线可以做得较细，因此，在与导电金属线有电连接关系的布线上，对于导电金属线的端部附近、但不与导电金属线电连接的两根导线，导线间距设置较小便能够保证两根导线的电流不会相互影响；另一方面，在无机材质的基板上打孔并在孔内填充导电金属时，可以根据需要芯片焊盘的分布情况或者重布线层的布局情况来确定孔的布局。上述两方面能够提高重布线层的布线密度，减使得重布线的布局更合理；同时由于能够提供不同材质的基板制备成导电桥用于堆叠集成，减小塑封晶圆的翘曲程度，提高了重布线工艺的良率；再者，采用贴片形式的***集成的堆叠结构，制造成本较低。
可选地，第二芯片80的焊盘与导电桥30一端露出的导电金属线31之间设置有金属打线90，如图6F所示。该封装结构还包括第二模封层100，设置于第一模封层50的一侧，并包覆第二芯片80，以及第二芯片80的焊盘与导电桥30之间的金属打线90。
可选地，该扇出型封装结构还包括第一重布线层60和/或焊球70，设置于第一模封层50的预定表面，其中预定表面与第二芯片80分别位于第一模封层50的两侧。可以在第一重布线层60上设置焊球70，也可以只设置焊球70。作为该可选实施方式的一种替换实施方式，重布线层60和焊球70的位置上也可以设置其他结构，例如堆叠设置更多的芯片层等。导电桥30中的导电金属线的一端可以与重布线层60的至少一根导线电连接，另一端可以与第二芯片80的焊盘电连接，从而可以将第二芯片80的焊盘引出到重布线层60上，以便进一步设置第二芯片80的焊球。当导电桥30中的导电金属线的一端与第二芯片80的焊盘电连接时，重布线层60上的导线还可以一端与该导电金属线电连接，另一端与芯片40的焊盘连接，从而实现第一芯片40与第二芯片80的电连接。
实施例二
本发明实施例提供了另一种扇出型堆叠封装结构，与实施例一的区别在于，如图7F、图7G所示，还包括介质层130，设置于第一芯片40和第二芯片80之间，并包覆导电桥30侧壁的部分区域。
如图7F所示，第二芯片80的焊盘与导电桥30的导电金属线31之间的电连接，通过金属导线90来实现；或者，如图7G所示，通过第一模封层50与第二芯片80之间的重布线层120的导线来实现。
上述扇出型堆叠封装结构，能够提高重布线层的布线密度，减使得重布线布局更合理；同时由于能够提供不同材质的基板制备成导电桥用于堆叠集成，减小塑封晶圆的翘曲程度，提高了重布线工艺的良率；再者，采用贴片形式的***集成的堆叠结构，制造成本较低。具体请参见实施例一。
实施例三
图2示出了根据本发明实施例的一种扇出型堆叠封装方法的流程图，该封装方法可以用于制作实施例一、实施例二或者其任意一种可选实施方式所述的封装结构。如图2所示，该方法包括如下步骤：
S101：在第一载板的第一表面贴附导电桥和第一芯片；导电桥为内部具有至少一根导电金属线的块体，且导电桥通过以下方法制作得到：根据需要在无机材质的基板上预定位置打孔并在孔内填充导电金属；根据需要切割基板，得到导电桥。
如图6C所示，10为第一载板，30为导电桥，40为第一芯片。该步骤S101中，贴附导电桥30和第一芯片40的方法，可以是如图6A：先在第一载板10的表面设置临时键合层20，再将导电桥30和第一芯片40贴附在临时键合层20上；也可以在通过其他方式将导电桥30和第一芯片40直接键合在第一载板10上。本申请在此不对具体的贴附方法做限定。
关于导电桥30的具体描述请参见实施例一。
S102：在第一载板的第一表面形成第一模封层，第一模封层包覆第一芯片和导电桥的侧壁，并露出第一芯片的焊盘和导电桥中导电金属线的两端。
如图6C所示，50为第一模封层。第一芯片40的焊盘可以是朝向第一载板10，也可以朝向远离第一载板10的方向，本实施例在此不做限定。
需要指出的是，步骤S102在第一载板10的第一表面形成第一模封层50之后，该第一模封层50未必会露出第一芯片40的焊盘和导电桥30中导电金属线31的两端，此时可以借助其他手段使其露出，例如先通过研磨减薄(如图6D所示)的方式去除大部分模封材料，然后通过激光(如图6D中的箭头所示)钻孔的方式清除第一芯片40焊盘处以及导电桥30中导电金属线31端部所覆盖的第一模封层材质。本申请对使“第一芯片40焊盘以及导电桥30中导电金属线31端部”露出的方法不做限定。
S103：在第一模封层朝向或背向第一载板的一侧设置第二芯片。
例如，可以在图6C中所示的第一模封层50的上表面设置第二芯片80，在第一载板10拆除前或拆除后均可设置；也可以在图6C中所示的第一模封层50的下表面设置第二芯片80，此时必须在第一载板10拆除后设置。设置第二芯片的方式，可以是直接贴附，也可以是通过其他方式，本实施例对此不做限定。第二芯片的焊盘可以设置于朝向第一模封层的一侧表面，也可以设置在背向第一模封层的一侧表面，本实施例对此不做限定。
上述扇出型堆叠封装方法，采用导电桥替换现有技术中的导电金属柱来实现各层之间电信号的连接，一方面，由于导电桥是在无机材质的基板上打孔并在孔内填充导电金属得到的，因此其内部的导电金属线可以做得较细，因此，在与导电金属线有电连接关系的布线上，对于导电金属线的端部附近、但不与导电金属线电连接的两根导线，导线间距设置较小便能够保证两根导线的电流不会相互影响；另一方面，在无机材质的基板上打孔并在孔内填充导电金属时，可以根据需要芯片焊盘的分布情况或者重布线层的布局情况来确定孔的布局。上述两方面能够提高重布线层的布线密度，减使得重布线的布局更合理；同时由于能够提供不同材质的基板制备成导电桥用于堆叠集成，减小塑封晶圆的翘曲程度，提高了重布线工艺的良率；再者，采用贴片形式的***集成的堆叠结构，制造成本较低。
可选地，在步骤S102之后，还包括：在第一模封层的预定表面设置第一重布线层和/或焊球，其中预定表面与第二芯片分别位于第一模封层的两侧。如图6E所示，60为第一重布线层，70为焊球。
实施例四
图3示出了根据本发明实施例的另一种扇出型堆叠封装方法的流程图，该封装方法可以用于制作实施例一或者其任意一种可选实施方式所述的封装结构。如图3所示，该方法包括如下步骤：
S201：在第一载板的第一表面贴附导电桥和第一芯片；导电桥为内部具有至少一根导电金属线的块体，且导电桥通过以下方法制作得到：根据需要在无机材质的基板上预定位置打孔并在孔内填充导电金属；根据需要切割基板，得到导电桥。
该步骤具体请参见步骤S101。
S202：在第一载板的第一表面形成第一模封层，第一模封层包覆第一芯片和导电桥的侧壁，并露出第一芯片的焊盘和导电桥中导电金属线的两端。
该步骤具体请参见步骤S102。
S203：在第一模封层的预定表面设置第一重布线层和/或焊球，其中预定表面与第二芯片分别位于第一模封层的两侧。
如图6E所示，60为第一重布线层，70为设置在第一重布线层上的焊球。
S204：拆除第一载板。
S205：在原先贴附第一载板的一侧表面贴附第二芯片；第二芯片的焊盘朝向远离第一芯片的方向。
例如，在第二芯片80切割之前，先在第二芯片80的表面贴双面胶，然后切割得到表面具有双面胶的第二芯片80，便可以通过双面胶(如图6F中第一芯片40与第二芯片80之间的黑色粗线所示)直接贴附第二芯片80。
步骤S204和S205给出了实施例一中步骤S103的一种具体实施方式，请参见图6E和图6F。其中，80为第二芯片。
S206：在第二芯片的焊盘与导电桥一端露出的导电金属线之间设置金属打线。
S207：在原先贴附第一载板的一侧表面形成第二模封层，第二模封层包覆第二芯片，以及第二芯片的焊盘与导电桥之间的金属打线。
步骤S204和S205请参见图6F。其中，90为金属打线，100为第二模封层。
上述扇出型堆叠封装方法，能够提高重布线层的布线密度，减使得重布线的布局更合理；同时由于能够提供不同材质的基板制备成导电桥用于堆叠集成，减小塑封晶圆的翘曲程度，提高了重布线工艺的良率；再者，采用贴片形式的***集成的堆叠结构，制造成本较低。具体请参见实施例三。
需要补充说明，通过该实施例所述方法得到的如图6F所示的结构，由于第一芯片40与第二芯片80之间没有隔离层，因此相互之间抗干扰性较差。
实施例五
图4示出了根据本发明实施例的另一种扇出型堆叠封装方法的流程图，该封装方法可以用于制作实施例一或者其任意一种可选实施方式所述的封装结构。如图4所示，该方法包括如下步骤：
S301：在第一载板的第一表面贴附导电桥和第一芯片；导电桥为内部具有至少一根导电金属线的块体，且导电桥通过以下方法制作得到：根据需要在无机材质的基板上预定位置打孔并在孔内填充导电金属；根据需要切割基板，得到导电桥。
该步骤具体请参见步骤S101。
S302：在第一载板的第一表面形成第一模封层，第一模封层包覆第一芯片和导电桥的侧壁，并露出第一芯片的焊盘和导电桥中导电金属线的两端。
该步骤具体请参见步骤S102。
S303：制作设置有第二芯片和第二重布线层的板体；其中，第二重布线层位于板体表面，且第二重布线层的至少一根导线与第二芯片的焊盘电连接。
制作设置有第二芯片和第二重布线层的板体的方法，可以是先在第二载板上制作第二重布线层，再将第二芯片设置在第二重布线层上，使得第二重布线层的至少一根导线与第二芯片的焊盘电连接，然后拆除第二载板(在拆除之前还可以形成第二模封层，该第二模封层包覆第二芯片)；或者，先将第二芯片贴附在第二载板上，其中第二芯片的焊盘朝向第二载板，再在第二载板表面形成第二模封层，该第二模封层包覆第二芯片，然后拆除载板，并在原先贴附载板的表面设置第二重布线层，使得第二重布线层的至少一根导线与第二芯片的焊盘电连接。
步骤S303所得到的结构，可以如图6G中110层上方的结构所示。
S304：将板体焊接在第一模封层朝向或背向载板的一侧表面；其中，第二重布线层的至少一根导线与第一模封层表面露出的导电金属线的一端电连接。
步骤S303所得到的结构中表面可以设置焊球(焊球与第二重布线层的导线电连接)，或者第一模封层50的表面可以设置焊球(焊球与导电桥中的导电金属线电连接)，步骤S304可以是：将步骤S303所得到的结构放置在第一模封层用于设置第二芯片的表面，通过回流焊的工艺使得焊球与焊盘连接，从而将第二重布线层的导线与导电桥中的导电金属线电连接，然后在层间间隙填胶，固化后形成胶膜(如图6G中的110所示)。
S305：在第一模封层的预定表面设置第一重布线层和/或焊球，其中预定表面与第二芯片分别位于第一模封层的两侧。
如图6G所示，60为第一重布线层，70为设置在第一重布线层上的焊球。
上述扇出型堆叠封装方法，能够提高重布线层的布线密度，减使得重布线的布局更合理；同时由于能够提供不同材质的基板制备成导电桥用于堆叠集成，减小塑封晶圆的翘曲程度，提高了重布线工艺的良率；再者，采用贴片形式的***集成的堆叠结构，制造成本较低。具体请参见实施例三。
需要补充说明，通过该实施例所述方法得到的如图6G所示的结构，由于第一芯片40与第二芯片80之间具有第二重布线层，在一定程度上能够起到信号隔离的作用，因此，相较于图6F所示结构，第一芯片40与第二芯片80的抗干扰性较好。
实施例六
图5示出了根据本发明实施例的又一种扇出型堆叠封装方法的流程图，该封装方法可以用于制作实施例二或者其任意一种可选实施方式所述的封装结构。如图5所示，该方法包括如下步骤：
S401：将导电桥上露出导电金属线的一端贴附在第一载板的第一表面；导电桥为内部具有至少一根导电金属线的块体，且导电桥通过以下方法制作得到：根据需要在无机材质的基板上预定位置打孔并在孔内填充导金属；根据需要切割基板，得到导电桥。
该步骤具体请参见步骤S101。
S402：在第一载板的第一表面形成介质层，介质层包覆导电桥侧壁的部分区域。
上述步骤S401和S402之后的封装结构，纵向剖视图如图7A所示，10为第一载板，30为导电桥，51为介质层；俯视图如图7B所示。介质层可以根据需要选定，本申请对介质层的具体材质不做限定。
S403：在介质层背向第一载板的表面贴附第一芯片，第一芯片的焊盘朝向远离第一载板的方向。
如图7C所示，40为第一芯片，第一芯片40的焊盘朝向远离第一载板10的方向，也即朝向远离第一模封层51的方向。
S404：在介质层背向第一载板的表面形成第一模封层，第一模封层包覆第一芯片的侧壁，并包覆导电桥侧壁的剩余区域，并露出第一芯片的焊盘和导电桥中导电金属线的两端。
如图7C所示，52为第一模封层。从图中可以看出介质层130和第二模封层子52包覆了第一芯片40和导电桥30的侧壁，并露出第一芯片40的焊盘和导电桥30中导电金属线31的两端。
S405：在第一模封层朝向或背向第一载板的一侧设置第二芯片。
该步骤具体请参见步骤S103，以及实施例五的步骤S303和S304。
上述扇出型堆叠封装方法，还能够提高重布线层的布线密度，减使得重布线的布局更合理；同时由于能够提供不同材质的基板制备成导电桥用于堆叠集成，减小塑封晶圆的翘曲程度，提高了重布线工艺的良率；再者，采用贴片形式的***集成的堆叠结构，制造成本较低。具体请参见实施例三。
需要补充说明，通过该实施例所述方法得到的如图7F所示的结构，由于第一芯片40与第二芯片80之间具有介质层，介质层的材质可以根据需要选取信号隔离性能较好的材质，因此，相较于图6F和图6G所示结构，第一芯片40与第二芯片80的抗干扰性更好。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种扇出型堆叠封装方法，其特征在于，包括：
在第一载板的第一表面贴附导电桥和第一芯片；所述导电桥为内部具有至少一根导电金属线的块体，且所述导电桥通过以下方法制作得到：根据需要在无机材质的基板上预定位置打孔并在所述孔内填充导电金属；根据需要切割所述基板，得到所述导电桥；
在所述第一载板的第一表面形成第一模封层，所述第一模封层包覆所述第一芯片和所述导电桥的侧壁，并露出所述第一芯片的焊盘和所述导电桥中导电金属线的两端；
在所述第一模封层朝向或背向所述第一载板的一侧设置第二芯片。
2.根据权利要求1所述的扇出型堆叠封装方法，其特征在于，所述在第一载板的第一表面贴附导电桥和第一芯片，在所述第一载板的第一表面形成第一模封层的步骤包括：
将导电桥上露出导电金属线的一端贴附在所述第一载板的第一表面；
在所述第一载板的第一表面形成介质层，所述介质层包覆所述导电桥侧壁的部分区域；
在所述介质层背向所述第一载板的表面贴附第一芯片，所述第一芯片的焊盘朝向远离所述第一载板的方向；
在所述介质层背向所述第一载板的表面形成第一模封层，所述第一模封层包覆所述第一芯片的侧壁，并包覆所述导电桥侧壁的剩余区域，并露出所述第一芯片的焊盘和所述导电桥中导电金属线的两端。
3.根据权利要求1所述的扇出型堆叠封装方法，其特征在于，所述在所述第一模封层朝向或背向所述第一载板的一侧设置第二芯片的步骤包括：
拆除所述第一载板；
在原先贴附所述第一载板的一侧表面贴附第二芯片；所述第二芯片的焊盘朝向远离所述第一芯片的方向；
在所述第二芯片的焊盘与所述导电桥一端露出的导电金属线之间设置金属打线。
4.根据权利要求3所述的扇出型堆叠封装方法，其特征在于，所述在所述第一模封层朝向或背向所述第一载板的一侧设置第二芯片的步骤之后，还包括：
在原先贴附所述第一载板的表面形成第二模封层，所述第二模封层包覆所述第二芯片，以及所述第二芯片的焊盘与所述导电桥之间的金属打线。
5.根据权利要求1所述的扇出型堆叠封装方法，其特征在于，所述在所述第一模封层朝向或背向所述第一载板的一侧设置第二芯片的步骤包括：
制作设置有第二芯片和第二重布线层的板体；其中，所述第二重布线层位于所述板体表面，且所述第二重布线层的至少一根导线与所述第二芯片的焊盘电连接；
将所述板体焊接在所述第一模封层朝向或背向所述载板的一侧表面；其中，所述第二重布线层的至少一根导线与所述第一模封层表面露出的导电金属线的一端电连接。
6.根据权利要求1所述的扇出型堆叠封装方法，其特征在于，所述在所述第一载板的第一表面形成第一模封层的步骤之后，还包括：
在所述第一模封层的预定表面设置第一重布线层和/或焊球，其中所述预定表面与所述第二芯片分别位于所述第一模封层的两侧。
7.一种扇出型堆叠封装结构，其特征在于，包括：
第一芯片；
第一模封层，包覆所述第一芯片的侧壁；并露出所述第一芯片的焊盘；
导电桥，为内部具有至少一根导电金属线的块体，且所述导电桥通过以下方法制作得到：根据需要在无机材质的基板上预定位置打孔并在所述孔内填充导电金属，根据需要切割所述基板从而得到所述导电桥；所述导电桥贯通所述第一模封层，且所述导电桥中导电金属线的两端分别在所述第一模封层的两侧表面露出；
第二芯片，设置于所述第一模封层的一侧，并与所述第一芯片堆叠设置。
8.根据权利要求7所述的扇出型堆叠封装结构，其特征在于，还包括：
介质层，设置于所述第一芯片与所述第二芯片之间，并包覆所述导电桥侧壁的部分区域。
9.根据权利要求7所述的扇出型堆叠封装结构，其特征在于，所述第二芯片的焊盘与所述导电桥一端露出的导电金属线之间设置有导线；所述封装结构还包括：
第二模封层，设置于所述第一模封层的一侧，并包覆所述第二芯片，以及所述第二芯片的焊盘与所述导电桥之间的导线。
10.根据权利要求7所述的扇出型堆叠封装结构，其特征在于，还包括：
第一重布线层和/或焊球，设置于所述第一模封层的预定表面，其中所述预定表面与所述第二芯片分别位于所述第一模封层的两侧。
CN201811640485.5A 2018-12-29 2018-12-29 一种扇出型堆叠封装方法及结构 Pending CN109801883A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811640485.5A CN109801883A (zh) 2018-12-29 2018-12-29 一种扇出型堆叠封装方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811640485.5A CN109801883A (zh) 2018-12-29 2018-12-29 一种扇出型堆叠封装方法及结构

Publications (1)

Publication Number Publication Date
CN109801883A true CN109801883A (zh) 2019-05-24

Family

ID=66558205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811640485.5A Pending CN109801883A (zh) 2018-12-29 2018-12-29 一种扇出型堆叠封装方法及结构

Country Status (1)

Country Link
CN (1) CN109801883A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020248902A1 (zh) * 2019-06-12 2020-12-17 上海先方半导体有限公司 一种扇出封装结构及其制造方法
WO2021189292A1 (zh) * 2020-03-25 2021-09-30 华为技术有限公司 一种芯片结构及芯片制备方法
CN113488447A (zh) * 2021-09-03 2021-10-08 中矽科技股份有限公司 一种半导体用高稳定性封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779235A (zh) * 2012-10-19 2014-05-07 台湾积体电路制造股份有限公司 扇出晶圆级封装结构
US20150255447A1 (en) * 2013-03-06 2015-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure for Package-on-Package Devices
CN105097720A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构的形成方法
CN106653703A (zh) * 2015-11-04 2017-05-10 美光科技公司 封装上封装构件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779235A (zh) * 2012-10-19 2014-05-07 台湾积体电路制造股份有限公司 扇出晶圆级封装结构
US20150255447A1 (en) * 2013-03-06 2015-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure for Package-on-Package Devices
CN105097720A (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 封装结构的形成方法
CN106653703A (zh) * 2015-11-04 2017-05-10 美光科技公司 封装上封装构件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020248902A1 (zh) * 2019-06-12 2020-12-17 上海先方半导体有限公司 一种扇出封装结构及其制造方法
WO2021189292A1 (zh) * 2020-03-25 2021-09-30 华为技术有限公司 一种芯片结构及芯片制备方法
CN113488447A (zh) * 2021-09-03 2021-10-08 中矽科技股份有限公司 一种半导体用高稳定性封装结构
CN113488447B (zh) * 2021-09-03 2021-11-05 中矽科技股份有限公司 一种半导体用高稳定性封装结构

Similar Documents

Publication Publication Date Title
CN103219309B (zh) 多芯片扇出型封装及其形成方法
CN104064486B (zh) 半导体装置以及层叠型半导体装置的制造方法
CN104681456B (zh) 一种扇出型晶圆级封装方法
CN101330068B (zh) 模制重配置晶片、使用其的叠置封装及该封装的制造方法
CN102067310B (zh) 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法
CN100479135C (zh) 半导体器件及其制造方法
CN109148431B (zh) 距离传感器芯片封装结构及其晶圆级封装方法
CN109801883A (zh) 一种扇出型堆叠封装方法及结构
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
CN101656248A (zh) 具有凹槽的基板的芯片堆叠封装结构及其封装方法
CN105621345A (zh) Mems芯片集成的封装结构及封装方法
WO2015070599A1 (zh) 一种基于柔性基板的三维封装结构及工艺方法
CN108695269A (zh) 半导体装置封装及其制造方法
CN105845643A (zh) 一种嵌入硅基板芯片封装结构及其制作方法
CN106601634A (zh) 芯片封装工艺以及芯片封装结构
CN109216298A (zh) 一种扇出型芯片封装结构及其制造方法
CN107507816A (zh) 扇出型晶圆级多层布线封装结构
CN107622996A (zh) 三维高密度扇出型封装结构及其制造方法
CN208655635U (zh) 堆叠嵌入式封装结构
CN109817589A (zh) 对芯片实现电磁屏蔽的封装结构及方法
CN110534485A (zh) 一种集成天线的封装方法及封装结构
CN104538373A (zh) 三维集成传感芯片封装结构及封装方法
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
CN209276148U (zh) 一种基于扇出型封装结构的混合封装***
CN105810705B (zh) 高像素影像传感芯片的封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190524