CN109752891A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN109752891A
CN109752891A CN201910030803.4A CN201910030803A CN109752891A CN 109752891 A CN109752891 A CN 109752891A CN 201910030803 A CN201910030803 A CN 201910030803A CN 109752891 A CN109752891 A CN 109752891A
Authority
CN
China
Prior art keywords
electrode
substrate
drain electrode
grid line
compensation block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910030803.4A
Other languages
English (en)
Other versions
CN109752891B (zh
Inventor
王小元
王武
方琰
吴胜学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910030803.4A priority Critical patent/CN109752891B/zh
Publication of CN109752891A publication Critical patent/CN109752891A/zh
Priority to US16/767,237 priority patent/US11573467B2/en
Priority to EP19910539.6A priority patent/EP3913427B1/en
Priority to EP23215698.4A priority patent/EP4312265A3/en
Priority to PCT/CN2019/126280 priority patent/WO2020147495A1/zh
Priority to JP2020564585A priority patent/JP7461302B2/ja
Application granted granted Critical
Publication of CN109752891B publication Critical patent/CN109752891B/zh
Priority to US18/092,581 priority patent/US11914253B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供了一种阵列基板及其制备方法、显示面板。阵列基板包括：基底；设置在所述基底上的像素电极和薄膜晶体管；覆盖所述薄膜晶体管的钝化层，所述钝化层上开设有同时暴露出所述像素电极和薄膜晶体管的漏电极的一个转接过孔；设置在所述钝化层上的连接电极，所述连接电极通过所述转接过孔同时与所述像素电极和漏电极连接。本发明通过一个转接过孔实现漏电极与像素电极之间的连接，有效减少了过孔数量，增加了显示面板的开口率，提高了产品品质，提高了良品率。

Description

阵列基板及其制备方法、显示面板
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示面板。
背景技术
液晶显示器(Liquid Crystal Display，LCD)具有体积小、功耗低、无辐射等特点，近年来得到迅速发展。LCD的主体结构包括对盒(CELL)的薄膜晶体管阵列(Thin FilmTransistor，TFT)基板和彩膜(Color Filter，CF)基板，液晶(Liquid Crystal，LC)分子填充在阵列基板和彩膜基板之间，通过控制公共电极和像素电极来形成驱动液晶偏转的电场，实现灰阶显示。按照显示模式，LCD可以分为：扭曲向列(Twisted Nematic，TN)显示模式、平面转换(In Plane Switching，IPS)显示模式和高级超维场转换(Advanced SuperDimension Switch，ADS)显示模式等。其中，ADS显示模式已成为比较成熟的显示模式，具有广视角、高开口率、高穿透率、高分辨率、响应速度快、低功耗、低色差等优点。
近年来，在ADS显示模式基础上，现有技术提出了IADS(Interchange AdvancedSuper Dimension Switch)显示模式。研究表明，当采用双栅像素架构时，IADS模式可提升光效，从而提升像素透过率。而双栅像素架构可减小源驱动集成电路IC的数量，降低成本。因而，IADS显示模式逐渐得到广泛应用。
经本申请发明人研究发现，现有采用IADS显示模式的显示面板存在开口率较小和良品率较低的缺陷。
发明内容
本发明实施例所要解决的技术问题是，提供一种阵列基板及其制备方法、显示面板，以解决现有结构存在的开口率较小和良品率较低的缺陷。
为了解决上述技术问题，本发明实施例提供了一种阵列基板，包括：
基底；
设置在所述基底上的像素电极和薄膜晶体管；
覆盖所述薄膜晶体管的钝化层，所述钝化层上开设有同时暴露出所述像素电极和薄膜晶体管的漏电极的一个转接过孔；
设置在所述钝化层上的连接电极，所述连接电极通过所述转接过孔同时与所述像素电极和漏电极连接。
可选地，还包括栅线和数据线，所述薄膜晶体管包括栅电极、有源层、源电极和漏电极，所述像素电极、栅线和栅电极设置在所述基底上，其上覆盖有栅绝缘层，所述有源层、源电极、漏电极和数据线设置在所述栅绝缘层上，所述源电极与漏电极之间形成导电沟道。
可选地，所述连接电极邻近栅线的一侧设置有第一补偿块，在平行于数据线方向，第一补偿块在基底上正投影包含漏电极邻近栅线一侧的边缘在基底上的正投影，和/或，所述连接电极远离栅线的一侧设置有第二补偿块，在平行于数据线方向，第二补偿块在基底上正投影包含漏电极远离栅线一侧的边缘在基底上的正投影。
可选地，所述第一补偿块和/或第二补偿块的形状包括矩形、梯形、半圆形或半椭圆形。
可选地，所述转接过孔包括浅半孔和深半孔，所述浅半孔暴露出所述漏电极，所述深半孔暴露出所述像素电极。
本发明实施例还提供了一种显示面板，包括上述阵列基板。
为了解决上述技术问题，本发明实施例还提供了一种阵列基板的制备方法，包括：
形成像素电极和薄膜晶体管；
形成覆盖所述薄膜晶体管的钝化层，所述钝化层上开设有同时暴露出像素电极和薄膜晶体管的漏电极的一个转接过孔；
在所述钝化层上形成连接电极，所述连接电极通过所述转接过孔同时与所述像素电极和漏电极连接。
可选地，在基底上形成像素电极和薄膜晶体管，包括：
通过一次构图工艺形成像素电极、栅线和栅电极；
通过一次构图工艺形成栅绝缘层、有源层、源电极、漏电极和数据线，所述源电极与漏电极之间形成导电沟道。
可选地，所述连接电极邻近栅线的一侧设置有第一补偿块，在平行于数据线方向，第一补偿块在基底上正投影包含漏电极邻近栅线一侧的边缘在基底上的正投影，和/或，所述连接电极远离栅线的一侧设置有第二补偿块，在平行于数据线方向，第二补偿块在基底上正投影包含漏电极远离栅线一侧的边缘在基底上的正投影。
可选地，所述转接过孔包括浅半孔和深半孔，所述浅半孔暴露出所述漏电极，所述深半孔暴露出所述像素电极。
本发明实施例提供了一种阵列基板及其制备方法、显示面板，通过一个转接过孔实现漏电极与像素电极之间的连接。相对于现有双孔结构，本发明实施例有效减少了过孔数量，增加了显示面板的开口率。同时，本发明实施例单孔结构消除了导致显示缺陷的因素，提高了产品品质，提高了良品率。实施本发明不需要改变现有工艺流程，不需改变现有工艺设备，工艺兼容性好，实用性强，具有良好的应用前景。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为现有ADS显示模式阵列基板的结构示意图；
图2为图1中A-A向的剖面图；
图3为现有IADS显示模式阵列基板的结构示意图；
图4为图3中A-A向的剖面图；
图5为本发明阵列基板第一实施例的结构示意图；
图6为图5中A-A向的剖面图；
图7为本发明第一实施例形成像素电极、栅线和栅电极图案后的示意图；
图8为图7中A-A向的剖面图
图9为本发明第一实施例形成有源层、源电极、漏电极和数据线图案后的示意图；
图10为图9中A-A向的剖面图；
图11为本发明第一实施例形成转接过孔图案后的示意图；
图12为图11中A-A向的剖面图；
图13为本发明实施例转接过孔的结构示意图；
图14为本发明阵列基板第二实施例的结构示意图；
图15为本发明阵列基板第三实施例的结构示意图。
附图标记说明:
10—基底； 20—公共电极； 30—栅线；
40—数据线； 50—像素电极； 60—连接电极；
60A—第一补偿块； 60B—第二补偿块； 11—栅电极；
12—栅绝缘层； 13—有源层； 14—源电极；
15—漏电极； 16—钝化层； 121—凹进端面；
131—有源层凸部； K1—浅半孔； K2—深半孔。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
图1为现有ADS显示模式阵列基板的结构示意图，图2为图1中A-A向的剖面图。现有ADS显示模式的阵列基板的结构特点是，公共电极设置在基底上，为板状电极，像素电极设置在钝化层上，为狭缝电极，阵列基板的膜层结构包括：基底，公共电极，栅线、栅电极和公共电极引线，栅绝缘层(GI)，有源层(Active)、源电极、漏电极和数据线，钝化层(PVX)，像素电极。栅线施加开启电压时，数据线的数据信号通过薄膜晶体管写入到漏电极，经单孔转接到像素电极，完成信号写入。如图1和图2所示，阵列基板包括基底10，设置在基底上的公共电极20、栅线30和栅电极11，覆盖公共电极20、栅线30和栅电极11的栅绝缘层12，设置在栅绝缘层12上的有源层13、源电极14、漏电极15和数据线40，源电极14与漏电极15之间形成导电沟道，覆盖源电极14、漏电极15、数据线40和导电沟道的钝化层16，其上开设有暴露出漏电极15的过孔，设置在钝化层16上的像素电极50，像素电极50通过钝化层16上的过孔与漏电极15连接。其中，公共电极20用于提供公共电压，像素电极50用于提供显示用像素电压，狭缝电极与板状电极之间产生的多维电场驱动液晶偏转。
图3为现有IADS显示模式阵列基板的结构示意图，图4为图3中A-A向的剖面图。现有IADS显示模式是在ADS显示模式基础上，将公共电极和像素电极的位置互换，阵列基板的结构特点是，像素电极设置在基底上，为板状电极，公共电极设置在钝化层上，为狭缝电极，阵列基板的膜层结构包括：基底，像素电极，栅线和栅电极，栅绝缘层，有源层、源电极、漏电极、数据线和公共电极引线，钝化层，公共电极和连接电极。栅线施加开启电压时，数据线的数据信号通过薄膜晶体管写入到漏电极，经双孔转接到像素电极，完成信号写入。如图3和4所示，阵列基板包括基底10，设置在基底上的像素电极50、栅线30和栅电极11，覆盖像素电极50、栅线30和栅电极11的栅绝缘层12，设置在栅绝缘层12上的有源层13、源电极14、漏电极15和数据线40，源电极14与漏电极15之间形成导电沟道，覆盖源电极14、漏电极15、数据线40和导电沟道的钝化层16，其上开设有暴露出漏电极15的第一过孔和暴露出像素电极50的第二过孔，设置在钝化层16上的公共电极20和连接电极60，连接电极60一方面通过第一过孔与漏电极15连接，另一方面通过第二过孔与像素电极50连接，即像素电极50与漏电极15之间通过双孔结构实现连接。
经本申请发明人研究发现，现有IADS显示模式的显示面板存在开口率较小和良品率较低的原因，很大程度是由双孔结构造成的。具体地，过孔尺寸、形状和数量对开口率和良品率影响较大，对于高分辨产品，影响更加重要，相对于ADS显示模式的单孔结构，IADS显示模式的双孔结构需要较大的结构空间，相应减小了像素电极的面积，因而IADS显示模式显示面板的开口率较小。虽然可以通过调整信号线宽度来尽量增加像素电极的面积，但该方式会严重影响像素电极的充电率。同时，因显示区域像素电极的数量成百上千万，大屏幕产品更是有上亿个像素电极，相对于ADS显示模式的单孔结构，IADS显示模式的过孔数量翻倍，影响了取向膜(PI)扩散均一性，在取向膜不均一的位置，显示面板宏观上会表现出类似于污渍的斑点(Mura)，业内称之为面板污点(Panel Stain)或者面板污渍，影响产品品质，降低良品率。
为此，本发明实施例提供了一种阵列基板，以解决现有结构存在的开口率较小和良品率较低的缺陷。本发明实施例阵列基板包括基底，设置在所述基底上的像素电极和薄膜晶体管，覆盖所述薄膜晶体管的钝化层，所述钝化层上开设有同时暴露出像素电极和薄膜晶体管的漏电极的一个转接过孔，设置在所述钝化层上的连接电极，所述连接电极通过所述转接过孔同时与像素电极和漏电极连接。
下面通过具体实施例详细说明本发明实施例的技术方案。
第一实施例
图5为本发明阵列基板第一实施例的结构示意图，图6为图5中A-A向的剖面图。如图5和图6所示，本实施例所提供的阵列基板包括：
基底10；
设置在基底10上的像素电极50、栅线30和栅电极11；
覆盖像素电极50、栅线30和栅电极11的栅绝缘层12；
设置在栅绝缘层12上的有源层13、源电极14、漏电极15和数据线40，源电极14与漏电极15之间形成导电沟道；
覆盖有源层13、源电极14、漏电极15和数据线40的钝化层16，钝化层16上开设有同时暴露出漏电极14和像素电极50的一个转接过孔；
设置在钝化层16上的公共电极20和连接电极60，连接电极60通过该一个转接过孔同时与漏电极15和像素电极50连接。
本实施例中，栅电极11、有源层13、源电极14和漏电极15组成薄膜晶体管，设置在栅线30和数据线40垂直交叉所限定出的像素区域内，下层的像素电极50为板状电极，上层的公共电极20为狭缝电极，公共电极20与像素电极50一起形成多维电场，构成IADS模式阵列基板。
下面通过本实施例阵列基板的制备过程进一步说明本实施例的技术方案。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。
第一次构图工艺中，在基底上形成像素电极、栅线和栅电极图案。在基底上形成像素电极、栅线和栅电极图案包括：在基底上依次沉积第一透明导电薄膜和第一金属薄膜，在第一金属薄膜上涂覆一层光刻胶，采用半色调或灰色调掩膜版对光刻胶进行阶梯曝光并显影，在栅线和栅电极位置形成未曝光区域，具有第一厚度的光刻胶，在像素电极位置形成部分曝光区域，具有第二厚度的光刻胶，在其它位置形成完全曝光区域，无光刻胶。其中，第一厚度大于第二厚度。通过第一次刻蚀工艺对完全曝光区域进行刻蚀，刻蚀掉该区域的第一金属薄膜和第一透明导电薄膜。通过灰化工艺去除部分曝光区域的光刻胶，暴露出第一金属薄膜。通过第二次刻蚀工艺对部分曝光区域的第一金属薄膜进行刻蚀，刻蚀掉该区域的第一金属薄膜，剥离剩余的光刻胶，在基底10上形成像素电极50、栅线30和栅电极11图案，像素电极50为板状电极，栅线30和栅电极11的下方保留有第一透明导电薄膜，如图7和图8所示，图8为图7中A-A向的剖面图。其中，基底可以采用玻璃、塑料或者柔性透明板，第一金属薄膜采用金属材料，如铝、铜、钼、钛、铌、银、金、钽、钨、铬等材料，可以是单层结构，也可以是多层复合结构，第一透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO，可以采用射频磁控溅射方法(Sputter)沉积。
第二次构图工艺中，形成有源层、源电极、漏电极和数据线图案。形成有源层、源电极、漏电极和数据线图案包括：在形成有前述图案的基底上依次沉积栅绝缘薄膜、半导体薄膜和第二金属薄膜，在第二金属薄膜上涂覆一层光刻胶，采用半色调或灰色调掩膜版对光刻胶进行阶梯曝光并显影，在源电极、漏电极和数据线位置形成未曝光区域，具有第一厚度的光刻胶，在导电沟道位置形成部分曝光区域，具有第二厚度的光刻胶，在其它位置形成完全曝光区域，无光刻胶。其中，第一厚度大于第二厚度。通过第一次刻蚀工艺对完全曝光区域进行刻蚀，刻蚀掉该区域的第二金属薄膜和半导体薄膜。通过灰化工艺去除部分曝光区域的光刻胶，暴露出第二金属薄膜。通过第二次刻蚀工艺对部分曝光区域的第二金属薄膜进行刻蚀，刻蚀掉该区域的第二金属薄膜，剥离剩余的光刻胶，在基底10上形成栅绝缘层12、有源层13、源电极14、漏电极15和数据线40图案，源电极14与漏电极15之间形成导电沟道，源电极14远离导电沟道的一端与数据线40连接，源电极14、漏电极15和数据线40的下方保留有半导体薄膜，如图9和图10所示，图10为图9中A-A向的剖面图。其中，栅绝缘薄膜可以采用氮化硅SiNx、氧化硅SiOx或氮氧化硅Si(ON)x，可以为单层、双层或者多层结构，采用化学气相沉积(CVD)方式或等离子体增强化学气相沉积(PECVD)方式沉积；第二金属薄膜50可以采用金属材料，如铝、铜、钼、铌、钛、银、金、钽、钨、铬等材料，可以是单层结构，也可以是多层复合结构，采用射频磁控溅射方法沉积。
第三次构图工艺中，形成转接过孔图案。形成转接过孔图案包括：在形成有前述图案的基底上沉积钝化薄膜，在钝化薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在转接过孔位置形成曝光区域，无光刻胶，在其它位置形成未曝光区域，保留光刻胶。通过刻蚀工艺对完全曝光区域进行刻蚀，刻蚀掉该区域的钝化薄膜和栅绝缘层，形成开设有一个转接过孔的钝化层16图案，转接过孔同时暴露出漏电极15和像素电极50，如图11和图12所示，图12为图11中A-A向的剖面图。本实施例中，转接过孔由两个半孔组成，浅半孔K1内的钝化薄膜被刻蚀掉，暴露出漏电极15，深半孔K2内的钝化薄膜和栅绝缘层被刻蚀掉，暴露出像素电极50，使得两个半孔组成的转接过孔同时暴露出漏电极15和像素电极50。其中，钝化薄膜可以采用氮化硅SiNx、氧化硅SiOx或氮氧化硅Si(ON)x，可以为单层、双层或者多层结构，采用化学气相沉积(CVD)方式或等离子体增强化学气相沉积(PECVD)方式沉积。
第四次构图工艺中，形成公共电极和连接电极图案。形成公共电极和连接电极图案包括：在形成有前述图案的基底上沉积第二透明导电薄膜，在第二透明导电薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在公共电极和连接电极位置形成未曝光区域，保留光刻胶，在其它位置形成曝光区域，无光刻胶。通过刻蚀工艺对完全曝光区域进行刻蚀，刻蚀掉该区域的第二透明导电薄膜，形成公共电极20和连接电极60图案，公共电极20为狭缝电极，连接电极60设置在转接过孔所在位置，一方面与浅半孔K1中暴露出的漏电极15连接，另一方面与深半孔K2暴露出的像素电极50连接，即连接电极60通过转接过孔同时与漏电极15和像素电极50连接，如图5和图6所示。其中，第二透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO，可以采用射频磁控溅射方法沉积。实际实施时，在平行于基底平面，连接电极60的形状可以是矩形、圆形或椭圆形等规则形状。
虽然前面以四次构图工艺为例，说明了本实施例阵列基板的制备过程，但实际实施时，本实施例阵列基板也可以通过其它方法制备。例如，像素电极、栅线和栅电极图案可以采用二次构图工艺完成，先通过一次构图工艺形成像素电极图案，然后通过另一次构图工艺形成栅线和栅电极图案。又如，有源层、源电极、漏电极和数据线图案也可以采用二次构图工艺完成，先通过一次构图工艺形成栅绝缘层和有源层图案，然后通过另一次构图工艺形成源电极、漏电极和数据线图案。此外，前述第一次、第二次构图工艺中，采用半色调或灰色调掩膜版进行阶梯曝光、二次刻蚀以及灰化工艺等，是本领域常用的处理工艺，这里不再赘述。阵列基板还可以包括其他膜层，如公共电极引线或平坦层等，本领域技术人员能够根据公知常识以及现有技术获知，这里不作具体限定。
通过本实施例阵列基板的制备过程可以看出，本实施例阵列基板为单孔结构，利用一个转接过孔实现了漏电极与像素电极之间的连接。相对于现有结构的双孔设计，本实施例有效减少了过孔数量，由于单孔结构仅占用较小的结构空间，相应增加了像素电极的面积，增加了显示面板的开口率。同时，本实施例单孔结构保证了取向膜扩散均一性，不易产生面板污渍，消除了导致显示缺陷的因素，提高了产品品质，提高了良品率。进一步地，本实施例制备阵列基板的构图次数与现有制备方式的构图次数相同，且工艺流程与现有制备工艺流程相同，因此本实施例的实施不需要改变现有工艺流程，不需改变现有工艺设备，工艺兼容性好，实用性强，具有良好的应用前景。
第二实施例
图13为本发明实施例转接过孔的结构示意图。如图13所示，转接过孔实际上由一半浅孔(搭接漏电极15)和一半深孔(搭接像素电极50)组成，也称之为半过孔(Half Via)设计。由于有源层与源电极/漏电极是采用一张半色调或灰色调掩膜版通过一次构图工艺形成，因此在漏电极15下方存在半导体薄膜，且半导体薄膜的线宽CD大于漏电极15的线宽CD，即存在有源层凸部131。出现有源层凸部131是由于金属薄膜采用湿刻方式，半导体薄膜则采用干刻方式，因而不能保证两者的端部平齐，造成凸出的有源层凸部131。同时，在刻蚀转接过孔的一半深孔时，另一半浅孔跨接边缘下方的栅绝缘层12也会受损内缩，形成栅绝缘层凹进端面121，因而会在深孔、浅孔转接处(椭圆形虚线框所在区域)形成断面。考虑到界面不平和应力效应等因素，如断面处豁口较大，在形成连接电极60后，深孔、浅孔转接处形成的断面会导致连接电极60在跨接处断裂或电阻加大。一旦连接失效或电阻加大，会导致信号写入异常，出现像素亮暗点，影响产品良率和产品品质。
为此，本实施例提供了一种带有补偿块的连接电极。图14为本发明阵列基板第二实施例的结构示意图。本实施例是前述第一实施例的一种扩展，本实施例阵列基板的主体结构与前述第一实施例相同，与前述第一实施例不同的是，本实施例连接电极还设置有第一补偿块，第一补偿块用于提高连接电极的连接可靠性。如图14所示，本实施例第一补偿块60A设置在连接电极60邻近栅线30的一侧，在平行于数据线40方向，第一补偿块60A在基底10上的正投影包含漏电极15邻近栅线30一侧的边缘在基底10上的正投影，在平行于栅线30(垂直于数据线40)方向，第一补偿块60A在基底10上的正投影包含漏电极15与像素电极50之间重叠区域在基底10上的正投影。这样，包含第一补偿块60A的连接电极60不仅覆盖了深孔、浅孔转接区域的断面，而且覆盖了断面之外的区域，增加了覆盖宽度，保证了工艺余量(Margin)，即使连接电极60在跨接处断裂，覆盖断面之外区域的第一补偿块60A不会断开，保证了连接电极的可靠连接，可完全避免像素亮暗点不良。
实际实施时，在平行于基底平面，第一补偿块的形状可以是矩形、梯形、半圆形或半椭圆形等形状。
本实施例不仅具有前述第一实施例的技术效果，即增加了开口率和提高了良品率，而且通过补偿设计可保证连接电极的连接可靠性，确保信号正常写入，避免了像素亮暗点不良，保证了产品良率和产品品质。
第三实施例
图15为本发明阵列基板第三实施例的结构示意图。本实施例是前述第一实施例的一种扩展，本实施例阵列基板的主体结构与前述第一实施例相同，与前述第一实施例不同的是，本实施例连接电极还设置有第一补偿块和第二补偿块。如图15所示，本实施例第一补偿块60A设置在连接电极60邻近栅线30的一侧，第二补偿块60B设置在连接电极60远离栅线30的一侧，即连接电极60的两侧均设置有补偿块。第一补偿块60A的结构与前述第二实施例相同，这里不再赘述。在平行于数据线40方向，第二补偿块60B在基底10上的正投影包含漏电极15远离栅线30一侧的边缘在基底10上的正投影，在平行于栅线30(垂直于数据线40)方向，第二补偿块60B在基底10上的正投影包含漏电极15与像素电极50之间重叠区域在基底10上的正投影。这样，包含第一补偿块60A和第二补偿块60B的连接电极60不仅覆盖了深孔、浅孔转接区域的断面，而且覆盖了断面之外的区域，增加了覆盖宽度，保证了工艺余量，最大限度地保证了连接电极的可靠连接，可完全避免像素亮暗点不良。本实施例中，在平行于基底平面，第一补偿块和第二补偿块的形状可以是矩形、梯形、半圆形或半椭圆形等形状。实际实施时，也可以根据布局需要，仅设置第二补偿块。
本实施例不仅具有前述第一实施例的技术效果，即增加了开口率和提高了良品率，而且通过补偿设计可保证连接电极的连接可靠性，确保信号正常写入，避免了像素亮暗点不良，保证了产品良率和产品品质。
第四实施例
基于前述实施例的技术构思，本实施例提供了一种阵列基板的制备方法，包括：
S1、形成像素电极和薄膜晶体管；
S2、形成覆盖所述薄膜晶体管的钝化层，所述钝化层上开设有同时暴露出像素电极和薄膜晶体管的漏电极的一个转接过孔；
S3、在所述钝化层上形成连接电极，所述连接电极通过所述转接过孔同时与所述像素电极和漏电极连接。
其中，步骤S1包括：
S11、通过一次构图工艺形成像素电极、栅线和栅电极；
S12、通过一次构图工艺形成有源层、源电极、漏电极和数据线，所述源电极与漏电极之间形成导电沟道。
其中，步骤S11包括：
S111、在基底上依次沉积第一透明导电薄膜和第一金属薄膜；
S112、在第一金属薄膜上涂覆一层光刻胶，采用半色调或灰色调掩膜版对光刻胶进行阶梯曝光并显影，在栅线和栅电极位置形成未曝光区域，具有第一厚度的光刻胶，在像素电极位置形成部分曝光区域，具有第二厚度的光刻胶，在其它位置形成完全曝光区域，无光刻胶，第一厚度大于第二厚度；
S113、通过第一次刻蚀工艺刻蚀掉完全曝光区域的第一金属薄膜和第一透明导电薄膜；
S114、通过灰化工艺去除部分曝光区域的光刻胶，暴露出第一金属薄膜；
S115、通过第二次刻蚀工艺刻蚀掉部分曝光区域的第一金属薄膜，剥离剩余的光刻胶，在基底上形成像素电极、栅线和栅电极。
其中，步骤S12包括：
S121、依次沉积栅绝缘薄膜、半导体薄膜和第二金属薄膜；
S122、在第二金属薄膜上涂覆一层光刻胶，采用半色调或灰色调掩膜版对光刻胶进行阶梯曝光并显影，在源电极、漏电极和数据线位置形成未曝光区域，具有第一厚度的光刻胶，在导电沟道位置形成部分曝光区域，具有第二厚度的光刻胶，在其它位置形成完全曝光区域，无光刻胶，第一厚度大于第二厚度；
S123、通过第一次刻蚀工艺刻蚀掉完全曝光区域的第二金属薄膜和半导体薄膜；
S124、通过灰化工艺去除部分曝光区域的光刻胶，暴露出第二金属薄膜；
S125、通过第二次刻蚀工艺刻蚀掉部分曝光区域的第二金属薄膜，剥离剩余的光刻胶，形成栅绝缘层、有源层、源电极、漏电极和数据线，源电极与漏电极之间形成导电沟道。
其中，步骤S2包括：
S21、沉积钝化薄膜；
S22、在钝化薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在转接过孔位置形成曝光区域，无光刻胶，在其它位置形成未曝光区域，保留光刻胶；
S23、通过刻蚀工艺刻蚀掉完全曝光区域的钝化薄膜和栅绝缘层，形成开设有转接过孔的钝化层，转接过孔同时暴露出漏电极和像素电极。
其中，所述转接过孔包括浅半孔和深半孔，所述浅半孔中的钝化层被刻蚀掉，暴露出所述漏电极，所述深半孔中的钝化层和栅绝缘层被刻蚀掉，暴露出所述像素电极。
其中，步骤S3包括：
S31、沉积第二透明导电薄膜；
S32、在第二透明导电薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在公共电极和连接电极位置形成未曝光区域，保留光刻胶，在其它位置形成曝光区域，无光刻胶；
S33、通过刻蚀工艺刻蚀掉完全曝光区域的第二透明导电薄膜，形成公共电极和连接电极，公共电极为狭缝电极，连接电极通过所述转接过孔同时与所述像素电极和漏电极连接。
其中，在平行于基底平面，连接电极60的形状可以是矩形、圆形或椭圆形等规则形状。
在一个实施例中，连接电极还设置有第一补偿块，第一补偿块用于提高连接电极的连接可靠性。第一补偿块设置在连接电极邻近栅线的一侧，在平行于数据线方向，第一补偿块在基底上的正投影包含漏电极邻近栅线一侧的边缘在基底上的正投影，在平行于栅线方向，第一补偿块在基底上的正投影包含漏电极与像素电极之间重叠区域在基底上的正投影。
在另一个实施例中，连接电极还设置有第二补偿块，第二补偿块用于提高连接电极的连接可靠性。第二补偿块设置在连接电极远离栅线的一侧，在平行于数据线方向，第二补偿块在基底上的正投影包含漏电极远离栅线一侧的边缘在基底上的正投影，在平行于栅线方向，第二补偿块在基底上的正投影包含漏电极与像素电极之间重叠区域在基底上的正投影。
在又一个实施例中，连接电极还同时设置有第一补偿块和第二补偿块。
其中，在平行于基底平面，第一补偿块和第二补偿块的形状可以是矩形、梯形、半圆形或半椭圆形等形状。
有关阵列基板的具体制备过程，已在之前的实施例中详细说明，这里不再赘述。
本实施例提供了一种阵列基板的制备方法，通过一个转接过孔即实现了漏电极与像素电极之间的连接，相对于现有结构的双孔设计，本实施例有效减少了过孔数量，增加了显示面板的开口率。同时，本实施例提高了产品品质，提高了良品率。进一步地，本实施例构图次数与现有制备的构图次数相同，且工艺流程与现有制备工艺流程相同，因此本实施例的实施不需要改变现有工艺流程，不需改变现有工艺设备，工艺兼容性好，实用性强，具有良好的应用前景。
第五实施例
本发明实施例还提供了一种显示面板，包括前述的阵列基板。显示面板可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间件间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：
基底；
设置在所述基底上的像素电极和薄膜晶体管；
覆盖所述薄膜晶体管的钝化层，所述钝化层上开设有同时暴露出所述像素电极和薄膜晶体管的漏电极的一个转接过孔；
设置在所述钝化层上的连接电极，所述连接电极通过所述转接过孔同时与所述像素电极和漏电极连接。
2.根据权利要求1所述的阵列基板，其特征在于，还包括栅线和数据线，所述薄膜晶体管包括栅电极、有源层、源电极和漏电极，所述像素电极、栅线和栅电极设置在所述基底上，其上覆盖有栅绝缘层，所述有源层、源电极、漏电极和数据线设置在所述栅绝缘层上，所述源电极与漏电极之间形成导电沟道。
3.根据权利要求2所述的阵列基板，其特征在于，所述连接电极邻近栅线的一侧设置有第一补偿块，在平行于数据线方向，第一补偿块在基底上正投影包含漏电极邻近栅线一侧的边缘在基底上的正投影，和/或，所述连接电极远离栅线的一侧设置有第二补偿块，在平行于数据线方向，第二补偿块在基底上正投影包含漏电极远离栅线一侧的边缘在基底上的正投影。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一补偿块和/或第二补偿块的形状包括矩形、梯形、半圆形或半椭圆形。
5.根据权利要求1～4任一所述的阵列基板，其特征在于，所述转接过孔包括浅半孔和深半孔，所述浅半孔暴露出所述漏电极，所述深半孔暴露出所述像素电极。
6.一种显示面板，其特征在于，包括如权利要求1～5任一所述的阵列基板。
7.一种阵列基板的制备方法，其特征在于，包括：
形成像素电极和薄膜晶体管；
形成覆盖所述薄膜晶体管的钝化层，所述钝化层上开设有同时暴露出像素电极和薄膜晶体管的漏电极的一个转接过孔；
在所述钝化层上形成连接电极，所述连接电极通过所述转接过孔同时与所述像素电极和漏电极连接。
8.根据权利要求7所述的制备方法，其特征在于，在基底上形成像素电极和薄膜晶体管，包括：
通过一次构图工艺形成像素电极、栅线和栅电极；
通过一次构图工艺形成栅绝缘层、有源层、源电极、漏电极和数据线，所述源电极与漏电极之间形成导电沟道。
9.根据权利要求8所述的制备方法，其特征在于，所述连接电极邻近栅线的一侧设置有第一补偿块，在平行于数据线方向，第一补偿块在基底上正投影包含漏电极邻近栅线一侧的边缘在基底上的正投影，和/或，所述连接电极远离栅线的一侧设置有第二补偿块，在平行于数据线方向，第二补偿块在基底上正投影包含漏电极远离栅线一侧的边缘在基底上的正投影。
10.根据权利要求7～9任一所述的制备方法，其特征在于，所述转接过孔包括浅半孔和深半孔，所述浅半孔暴露出所述漏电极，所述深半孔暴露出所述像素电极。
CN201910030803.4A 2019-01-14 2019-01-14 阵列基板及其制备方法、显示面板 Active CN109752891B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201910030803.4A CN109752891B (zh) 2019-01-14 2019-01-14 阵列基板及其制备方法、显示面板
US16/767,237 US11573467B2 (en) 2019-01-14 2019-12-18 Array substrate and manufacturing method thereof, display panel
EP19910539.6A EP3913427B1 (en) 2019-01-14 2019-12-18 Array substrate and method for preparing same, and display panel
EP23215698.4A EP4312265A3 (en) 2019-01-14 2019-12-18 Array substrate and method for preparing same, and display panel
PCT/CN2019/126280 WO2020147495A1 (zh) 2019-01-14 2019-12-18 阵列基板及其制备方法、显示面板
JP2020564585A JP7461302B2 (ja) 2019-01-14 2019-12-18 アレイ基板及びその製造方法、表示パネル
US18/092,581 US11914253B2 (en) 2019-01-14 2023-01-03 Array substrate and manufacturing method thereof, display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910030803.4A CN109752891B (zh) 2019-01-14 2019-01-14 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN109752891A true CN109752891A (zh) 2019-05-14
CN109752891B CN109752891B (zh) 2021-03-19

Family

ID=66405648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910030803.4A Active CN109752891B (zh) 2019-01-14 2019-01-14 阵列基板及其制备方法、显示面板

Country Status (5)

Country Link
US (2) US11573467B2 (zh)
EP (2) EP3913427B1 (zh)
JP (1) JP7461302B2 (zh)
CN (1) CN109752891B (zh)
WO (1) WO2020147495A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020147495A1 (zh) * 2019-01-14 2020-07-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
US11574936B2 (en) * 2020-09-01 2023-02-07 BOE MLED Technology Co., Ltd. Display panel, preparation method thereof, and display device
WO2024020990A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 液晶手写板及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114005842A (zh) * 2021-10-29 2022-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241919A1 (en) * 2003-05-28 2004-12-02 Chih-Chin Chang Method of forming a CMOS thin film transistor device
CN102645803A (zh) * 2011-10-17 2012-08-22 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN103715135A (zh) * 2013-12-16 2014-04-09 京东方科技集团股份有限公司 一种过孔及其制作方法、阵列基板
CN103809340A (zh) * 2012-11-13 2014-05-21 乐金显示有限公司 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN104617039A (zh) * 2015-01-27 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105070684A (zh) * 2015-07-17 2015-11-18 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN205428907U (zh) * 2016-02-17 2016-08-03 京东方科技集团股份有限公司 层堆叠结构、阵列基板和显示装置
CN107065347A (zh) * 2017-03-28 2017-08-18 上海天马微电子有限公司 阵列基板、液晶显示面板及阵列基板的制作方法
CN108335631A (zh) * 2018-03-30 2018-07-27 上海天马微电子有限公司 一种显示面板和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012225648A (ja) * 2009-08-26 2012-11-15 Sharp Corp コンタクトブロック
CN102074505B (zh) 2009-11-20 2013-04-17 中芯国际集成电路制造(上海)有限公司 硅基液晶器件及其制造方法
JP2012118199A (ja) * 2010-11-30 2012-06-21 Panasonic Liquid Crystal Display Co Ltd 液晶パネル、液晶表示装置、及びその製造方法
CN203085536U (zh) * 2013-02-25 2013-07-24 京东方科技集团股份有限公司 阵列基板和显示装置
JP6347937B2 (ja) 2013-10-31 2018-06-27 株式会社ジャパンディスプレイ 液晶表示装置
CN105974704A (zh) * 2016-07-22 2016-09-28 京东方科技集团股份有限公司 像素结构及其驱动方法、显示基板和显示面板
US9973286B2 (en) 2016-09-22 2018-05-15 Raytheon Company System and method for cancelling phase noise induced by antenna vibration
CN107093584B (zh) * 2017-05-05 2019-11-19 上海中航光电子有限公司 阵列基板、显示面板、显示装置以及阵列基板的制作方法
JP6917779B2 (ja) 2017-05-29 2021-08-11 株式会社ジャパンディスプレイ 表示装置
CN109752891B (zh) * 2019-01-14 2021-03-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241919A1 (en) * 2003-05-28 2004-12-02 Chih-Chin Chang Method of forming a CMOS thin film transistor device
CN102645803A (zh) * 2011-10-17 2012-08-22 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN103809340A (zh) * 2012-11-13 2014-05-21 乐金显示有限公司 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN103715135A (zh) * 2013-12-16 2014-04-09 京东方科技集团股份有限公司 一种过孔及其制作方法、阵列基板
CN104617039A (zh) * 2015-01-27 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105070684A (zh) * 2015-07-17 2015-11-18 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板及显示装置
CN205428907U (zh) * 2016-02-17 2016-08-03 京东方科技集团股份有限公司 层堆叠结构、阵列基板和显示装置
CN107065347A (zh) * 2017-03-28 2017-08-18 上海天马微电子有限公司 阵列基板、液晶显示面板及阵列基板的制作方法
CN108335631A (zh) * 2018-03-30 2018-07-27 上海天马微电子有限公司 一种显示面板和显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020147495A1 (zh) * 2019-01-14 2020-07-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
US11573467B2 (en) 2019-01-14 2023-02-07 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel
US11914253B2 (en) 2019-01-14 2024-02-27 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel
US11574936B2 (en) * 2020-09-01 2023-02-07 BOE MLED Technology Co., Ltd. Display panel, preparation method thereof, and display device
WO2024020990A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 液晶手写板及其制备方法

Also Published As

Publication number Publication date
US11914253B2 (en) 2024-02-27
US20210240043A1 (en) 2021-08-05
EP4312265A2 (en) 2024-01-31
EP4312265A3 (en) 2024-04-17
JP2022516388A (ja) 2022-02-28
CN109752891B (zh) 2021-03-19
EP3913427A1 (en) 2021-11-24
EP3913427A4 (en) 2022-08-17
US20230185140A1 (en) 2023-06-15
US11573467B2 (en) 2023-02-07
EP3913427B1 (en) 2024-02-28
WO2020147495A1 (zh) 2020-07-23
JP7461302B2 (ja) 2024-04-03

Similar Documents

Publication Publication Date Title
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
US7839475B2 (en) Liquid crystal display device and method for fabricating the same
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN101852953B (zh) Tft-lcd阵列基板及其制造方法和液晶显示面板
CN109752891A (zh) 阵列基板及其制备方法、显示面板
US20060146245A1 (en) Liquid crystal display device and fabricating method thereof
CN101241278A (zh) 边缘场开关模式lcd
US20200249515A1 (en) Display device and method for fabricating the same
US20100020257A1 (en) Liquid crystal display device and manufacturing method thereof
CN100368920C (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
CN100529926C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
US20100072477A1 (en) Liquid crystal display device
CN101666949B (zh) Ips型tft-lcd阵列基板及其制造方法
CN105655349A (zh) 阵列基板及其制作方法、显示面板、显示装置
CN100464235C (zh) 液晶显示器件及其制造方法
CN100376996C (zh) 水平电场施加型液晶显示器及其制造方法
CN102044490A (zh) 制造薄膜晶体管阵列基板的方法
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR20070025528A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR101274690B1 (ko) 분할 노광을 위한 마스크, 이를 이용한 패터닝 방법 및액정표시장치의 제조방법
CN102629582B (zh) Tft阵列基板的制造方法、tft阵列基板及显示器件
KR20070049402A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR101035927B1 (ko) Ips 모드 액정표시소자의 제조방법
KR101107677B1 (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant