CN101852953B - Tft-lcd阵列基板及其制造方法和液晶显示面板 - Google Patents

Tft-lcd阵列基板及其制造方法和液晶显示面板 Download PDF

Info

Publication number
CN101852953B
CN101852953B CN2009100812107A CN200910081210A CN101852953B CN 101852953 B CN101852953 B CN 101852953B CN 2009100812107 A CN2009100812107 A CN 2009100812107A CN 200910081210 A CN200910081210 A CN 200910081210A CN 101852953 B CN101852953 B CN 101852953B
Authority
CN
China
Prior art keywords
electrode
via hole
tft
grid
data line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100812107A
Other languages
English (en)
Other versions
CN101852953A (zh
Inventor
赵鑫
明星
周伟峰
张文余
郭建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2009100812107A priority Critical patent/CN101852953B/zh
Priority to US12/749,679 priority patent/US8692949B2/en
Publication of CN101852953A publication Critical patent/CN101852953A/zh
Application granted granted Critical
Publication of CN101852953B publication Critical patent/CN101852953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种TFT-LCD阵列基板及其制造方法和液晶显示面板，其中基板包括第一栅线和第一数据线，所述第一栅线和第一数据线限定的像素区域内形成有第一电极和第一TFT，还包括第二TFT和第二电极，所述第二TFT与所述第二电极连接，所述第一电极和第二电极用于形成电压差驱动液晶分子反转，所述第一TFT与第二TFT同时开启或关闭。本发明提供的TFT-LCD阵列基板及其制造方法和液晶显示面板，可以避免相邻两帧液晶显示时间内施加在液晶分子两侧的电压差产生突变，导致画面显示不良的问题。

Description

TFT-LCD阵列基板及其制造方法和液晶显示面板
技术领域
本发明涉及一种液晶显示器以及制造方法，尤其涉及一种薄膜晶体管液晶显示器(TFT-LCD)阵列基板及其制造方法和液晶显示面板。
背景技术
TFT-LCD阵列基板中，通常先在透明基板上沉积一层透明导电薄膜作为公共电极，然后再在基板上形成像素电极，像素电极和公共电极之间产生的平行于透明基板的电场使得液晶分子在平行于透明基板的平面内转动，像素电极和公共电极之间不重叠的部分形成液晶电容；像素电极和公共电极之间的重叠部分形成存储电容，用于保持像素电极上的电压。
在向像素电极施加电压的过程中，会产生馈通(Feed Through)，产生的馈通电压大小为：Δv＝(Δgate·Cgd)/(Cgd+Cst+Clc)，其中Δv为馈通电压，ΔGate为TFT的栅电极电压，Cgd为TFT的栅电极和漏电极之间重叠部分产生的电容，Cst为像素电极和公共电极之间的存储电容，Clc为像素电极和公共电极之间的液晶电容。馈通电压的存在会导致施加在像素电极上的电压下降。
液晶分子的反转是通过像素电极和公共电极之间的电压差来实现的，并且为了延缓液晶分子老化，相邻帧的液晶分子两侧的电压差是相反的，像素电极电压下降，会导致液晶显示时，相邻帧之间图像亮度产生突变。如图16所示为现有技术中TFT-LCD阵列基板的像素电极上产生馈通电压的示意图，在第n帧液晶显示时间内，初始阶段栅电极中输入的信号11为高电平，像素区域的TFT打开，数据线中输入的信号12通过TFT输入到像素电极上，像素电极上输入的信号13的电压大于公共电极上输入的信号14的电压，由于馈通，像素电极上输入的信号13与数据线中输入的信号12相比有所下降，像素电极上输入的信号13与公共电极上输入的信号14之间的电压差小于预期的电压差，即施加在液晶分子两侧的电压差会小于预期的电压差；在第n+1帧液晶显示时间内，初始阶段栅电极中输入的信号11为高电平，像素区域的TFT打开，数据线中输入的信号12通过TFT输入到像素电极上，像素电极上输入的信号13的电压小于公共电极上输入的信号14的电压，由于馈通，像素电极上输入的信号13与数据线中输入的信号12相比有所下降，像素电极上输入的信号13与公共电极上输入的信号14之间的电压差大于预期的电压差，即施加在液晶分子两侧的电压差会大于预期的电压差，所以相邻两帧液晶显示时间内施加在液晶分子两侧的电压差会产生突变，导致画面显示不良。
发明内容
本发明的目的是针对现有技术中存在的问题，提供一种TFT-LCD阵列基板及其制造方法和液晶显示面板，能够使得相邻帧液晶显示时间内施加在液晶分子两侧的电压差不会由于馈通效应的存在而产生突变。
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括第一栅线和第一数据线，所述第一栅线和第一数据线限定的像素区域内形成有第一电极和第一TFT，还包括第二TFT和第二电极，所述第二TFT与所述第二电极连接，所述第一电极和第二电极用于形成电压差驱动液晶分子反转，所述第一TFT与第二TFT同时开启或关闭。
本发明还提供了一种TFT-LCD阵列基板制造方法，包括：
步骤1、在基板上形成包括第一栅线、第一数据线、第二电极、第一源电极、第一漏电极、第一栅电极、第二数据线、第二源电极、第二漏电极、第二栅电极、第一TFT沟道、第二TFT沟道的图形；
步骤2、在完成步骤1的基板上，沉积一层钝化层薄膜，形成钝化层过孔；
步骤3、在完成步骤2的基板上，沉积一层透明导电薄膜，形成包括第一电极的图形，使得所述第二TFT通过所述钝化层过孔与所述第二电极连接，使得所述第一TFT通过所述钝化层过孔与所述第一电极连接。
本发明还提供了一种液晶显示面板，包括阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶层，所述阵列基板上设置有第一电极和第一TFT，所述第一TFT与所述第一电极连接，还包括设置在所述阵列基板或彩膜基板上的第二TFT和第二电极，所述第二TFT与所述第二电极连接，所述第一TFT与第二TFT同时开启或关闭。
本发明中用于实现公共电极功能的第二电极分别设置在每个像素区域内，而不是如同现有技术一样将公共电极作为一个整体设置在阵列基板和/或彩膜基板上，并且每个第二电极均由一个第二TFT控制，第一TFT和第二TFT同时打开和关闭，第一电极中输入数据信号，第二电极中输入公共电极电压信号。由于馈通电压的存在，施加在第一电极和第二电极上的电压都会下降，根据前文提到的馈通电压的计算公式可以知道，当用于第一TFT和第二TFT的栅电极电压相同时，用于计算第一电极和第二电极的馈通电压的参数Cgd、Cst、Clc也都相同，所以第一电极和第二电极上产生的馈通电压相同，第一电极和第二电极之间的电压差与预期电压差相同，在相邻的两帧液晶显示时间内，施加在液晶分子两侧的电压差均与预期电压差相同，这样，就可以避免相邻两帧液晶显示时间内施加在液晶分子两侧的电压差产生突变，导致画面显示不良的问题。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1a为本发明TFT-LCD阵列基板第一实施例的平面图；
图1b为图1a中A1-A1向的剖面图；
图1c为图1a中B1-B1向的剖面图；
图2为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图；
图3a为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图；
图3b为图3a中A2-A2向的剖面图；
图3c为图3a中B2-B2向的剖面图；
图4a为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图；
图4b为图4a中A3-A3向的剖面图；
图4c为图4a中B3-B3向的剖面图；
图5a为本发明TFT-LCD阵列基板第一实施例第四次构图工艺后的平面图；
图5b为图5a中A4-A4向的剖面图；
图5c为图5a中B4-B4向的剖面图；
图6为本发明TFT-LCD阵列基板第二实施例的平面图；
图7a为本发明TFT-LCD阵列基板第三实施例的平面图；
图7b为图7a中C1-C1向的剖面图；
图8a为本发明TFT-LCD阵列基板第三实施例第二次构图工艺后的平面图；
图8b为图8a中C2-C2向的剖面图；
图9a为本发明TFT-LCD阵列基板第三实施例第三次构图工艺后的平面图；
图9b为图9a中C3-C3向的剖面图；
图10a为本发明TFT-LCD阵列基板第三实施例第四次构图工艺后的平面图；
图10b为图10a中C4-C4向的剖面图；
图11为本发明TFT-LCD阵列基板第四实施例的平面图；
图12为本发明TFT-LCD阵列基板第五实施例的平面图；
图13所示为本发明TFT-LCD阵列基板制造方法第一实施例的流程图；
图14所示为本发明TFT-LCD阵列基板制造方法第二实施例的流程图；
图15所示为本发明TFT-LCD阵列基板制造方法第三实施例的流程图；
图16所示为现有技术中TFT-LCD阵列基板的像素电极上产生馈通电压的示意图；
图17所示为本发明TFT-LCD阵列基板中第一电极和第二电极上产生的馈通电压的示意图。
具体实施方式
本发明提供的TFT-LCD阵列基板包括第一栅线和第一数据线，第一栅线和第一数据线限定的像素区域内形成有第一电极和第一TFT，还包括第二TFT和第二电极，第二TFT与第二电极连接，第一电极和第二电极用于形成电压差驱动液晶分子反转，第一TFT与第二TFT同时开启或关闭。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
图1a为本发明TFT-LCD阵列基板第一实施例的平面图，图1b为图1a中A1-A1向的剖面图，图1c为图1a中B1-B1向的剖面图。如图1a～图1c所示，本实施例TFT-LCD阵列基板的主体结构包括第一数据线7e和第一栅线3a限定的像素区域，该像素区域内包括第一电极9a和第一TFT，第一数据线7e通过第一TFT向第一电极9a提供数据信号。还包括第二数据线条3e通过第一连接条9b连接起来组成的第二数据线，第二数据线和第二栅线3c限定的区域中包括第二电极2a和第二TFT，第二数据线通过第二TFT向第二电极提供公共电极电压信号。其中，第一TFT包括第一栅电极3b、第一源电极7a和第一漏电极7b，第一栅线3a通过第一栅电极3b控制第一TFT的开启和关闭，第一漏电极7b与第一电极9a连接，第一源电极7a与第一数据线7e连接。第二TFT包括第二栅电极3d、第二源电极7c和第二漏电极7d，第二栅线3c通过第二栅电极3d控制第二TFT的开启和关闭，第二漏电极7c与第二电极2a连接，第二源电极7c与第二数据线连接。第一电极9a上开设有多个缝隙条，这样第一电极9a和第二电极2a之间可以形成平行于阵列基板的水平电场，使得液晶分子转动。第一电极9a和第二电极2a的图形之间重叠的部分形成存储电容，用于保持第一电极9a上的电压。
可以看出，本发明第一实施例与现有技术中TFT-LCD阵列基板的区别在于：第一实施例中用于实现公共电极功能的第二电极分别设置在每个像素区域内，而不是如同现有技术一样将公共电极作为一个整体设置在基板上，并且每个第二电极均由一个第二TFT控制，第一栅线和第二栅线中输入相同的栅极驱动信号，使得第一TFT和第二TFT同时打开和关闭，第一数据线向第一电极输入数据信号，第二数据线向第二电极输入公共电极电压信号。由于馈通电压的存在，施加在第一电极和第二电极上的电压都会下降，根据前文提到的馈通电压的计算公式可以知道，第一TFT和第二TFT的栅电极电压相同，用于计算第一电极和第二电极的馈通电压的参数Cgd、Cst、Clc也都相同，所以第一电极和第二电极上产生的馈通电压相同，第一电极和第二电极之间的电压差与预期电压差相同，在相邻的两帧液晶显示时间内，施加在液晶分子两侧的电压差均与预期电压差相同，这样，就可以避免相邻两帧液晶显示时间内施加在液晶分子两侧的电压差产生突变，导致画面显示不良的问题。如图17所示为本发明TFT-LCD阵列基板中第一电极和第二电极上产生的馈通电压的示意图，在第n帧液晶显示时间内，初始阶段第一栅电极和第二栅电极中输入的信号21为高电平，像素区域的第一TFT和第二TFT打开，第一数据线中输入的信号22通过第一TFT输入到第一电极上，由于馈通，第一电极上输入的信号23与第一数据线中输入的信号相比有所下降，第二数据线上的信号通过第二TFT输入到第二电极上，第二电极上输入的信号24的电压小于第一电极上输入的信号23的电压，由于馈通，第二电极上输入的信号24与第二数据线中输入的信号相比有所下降，并且第一电极上输入的信号23的电压下降的值与第二电极上输入的信号24下降的值相同，所以第一电极上输入的信号23与第二电极上输入的信号24之间的电压差等于预期的电压差，即施加在液晶分子两侧的电压差等于预期的电压差；在第n+1帧液晶显示时间内，初始阶段第一栅电极和第二栅电极中输入的信号21为高电平，像素区域的第一TFT和第二TFT打开，第一数据线中输入的信号22通过第一TFT输入到第一电极上，由于馈通，第一电极上输入的信号23与第一数据线中输入的信号相比有所下降，第二数据线上的信号通过第二TFT输入到第二电极上，第二电极上输入的信号24大于第一电极上输入的信号23的电压，由于馈通，第二电极上输入的信号24与第二数据线中输入的信号相比有所下降，并且第一电极上输入的信号23的电压下降的值与第二电极上输入的信号24下降的值相同，所以第一电极上输入的信号23与第二电极上输入的信号24之间的电压差等于预期的电压差，即施加在液晶分子两侧的电压差等于预期的电压差，这样，就可以避免相邻两帧液晶显示时间内施加在液晶分子两侧的电压差产生突变，导致画面显示不良的问题。
具体地，第一实施例中，第一栅电极3b、第一栅线3a、第二栅电极3d、第二栅线3c、第二数据线条3e同层设置，即在同一次构图工艺中形成，第一源电极7a、第一漏电极7b、第二源电极7c、第二漏电极7d和第一数据线7e同层设置，即在同一次构图工艺中形成。第一源电极7a的一端位于第一栅电极3b上方，另一端与第一数据线7e连接，第一漏电极7b的一端位于第一栅电极3b上方，与第一源电极7a相对设置，通过第一过孔8a与第一电极9a连接。第二源电极7c的一端位于第二栅电极3d上方，通过第二连接条9c、第五过孔8e和第四过孔8d与第二数据线条3e连接。第二漏电极7d的一端位于第二栅电极3d上方，与第二源电极7c相对设置，另一端通过第七过孔8g与第二电极2a连接起来，或者通过第三连接条9d、第六过孔8f和第七过孔8g与第二电极2a连接起来。第二数据线条3e之间通过第一连接条9b连接起来，形成第二数据线。
图2～图5c为本发明TFT-LCD阵列基板第一实施例的制造过程的示意图，可以进一步说明本发明的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀等工艺，光刻胶以正性光刻胶为例。
图2为本发明TFT-LCD阵列基板第一实施例第一次构图工艺后的平面图，首先采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上通过溅射或热蒸发的方法沉积一层厚度约为30～60nm的透明导电薄膜，透明导电薄膜的材料可以是氧化铟锡(ITO)或氧化铟锌(IZO)等材料，然后通过第一次构图工艺形成第二电极2a的图形。
图3a为本发明TFT-LCD阵列基板第一实施例第二次构图工艺后的平面图，图3b为图3a中A2-A2向的剖面图，图3c为图3a中B2-B2向的剖面图。在完成图2所示图形的基板上，首先采用磁控溅射或热蒸发的方法，在基板1上沉积一层厚度约为50～60nm的栅金属层薄膜，栅金属层薄膜的材料可以是铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铝(Al)、铜(Cu)等材料，然后通过第二次构图工艺形成第一栅线3a、第一栅电极3b、第二栅线3c、第二栅电极3d和第二数据线条3e的图形。
图4a为本发明TFT-LCD阵列基板第一实施例第三次构图工艺后的平面图，图4b为图4a中A3-A3向的剖面图，图4c为图4a中B3-B3向的剖面图。首先采用等离子体增强化学气相沉积(简称PECVD)方法，依次沉积的厚度为200～400nm的栅绝缘层薄膜4、有源层薄膜(半导体层薄膜5和掺杂半导体层薄膜6)，然后采用磁控溅射或热蒸发的方法，沉积一层厚度为50～250nm的源漏金属层薄膜。栅绝缘层薄膜4的材料可以采用氧化物、氮化物或氧氮化合物，或为上述材料任意组合构成的复合膜，对应的反应气体可以为硅化氢和氮气(N2)的混合气体或SiH2Cl2、NH3和N2的混合气体。有源层薄膜对应的反应气体可以为SiH4和氢气(H2)的混合气体或者SiH2Cl2和H2的混合气体。源漏金属层薄膜可以采用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金。然后通过第三次构图工艺形成第一源电极7a、第一漏电极7b、第二源电极7c、第二漏电极7d、第一数据线7e的图形，并且形成了第一TFT的沟道的图形和第二TFT的沟道的图形。
本实施例第三次构图工艺是一种通用的多步刻蚀工艺，与现有技术四次构图工艺中形成数据线、源电极、漏电极和TFT沟道区域图形的过程相同，工艺过程具体为：首先在源漏金属层薄膜上涂覆一层光刻胶，采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域、未曝光区域和半曝光区域，其中未曝光区域对应于第一数据线、第一源电极、第一漏电极、第二源电极、第二漏电极的图形所在区域，半曝光区域对应于第一TFT的沟道以及第二TFT的沟道图形所在区域，完全曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域的光刻胶被完全去除，形成光刻胶完全去除区域，半曝光区域的光刻胶厚度变薄，形成光刻胶半保留区域。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域的源漏金属薄膜、掺杂半导体层薄膜和半导体层薄膜，形成第一数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形。通过灰化工艺，去除半曝光区域的光刻胶，暴露出该区域的源漏金属薄膜。通过第二次刻蚀工艺完全刻蚀掉半曝光区域的源漏金属薄膜和掺杂半导体层薄膜，并刻蚀掉部分厚度的半导体层薄膜，暴露出半导体层薄膜，形成第一TFT沟道和第二TFT沟道的图形。最后剥离剩余的光刻胶，完成本发明TFT-LCD阵列基板第三次构图工艺。本次构图工艺后，第一源电极7a的一端位于第一栅电极3b上方，另一端与第一数据线7e连接，第一漏电极7b的一端位于第一栅电极3b上方，与第一源电极7a相对设置，第一源电极7a和第一漏电极7b之间TFT沟道区域的掺杂半导体层薄膜被完全刻蚀掉，暴露出半导体层薄膜。第二源电极7c位于第二栅电极3d上方，与第二数据线条3e分别设置在第一数据线7e的两侧，第二漏电极7d的一端位于第二栅电极3d上方，与第二源电极7c相对设置，第二源电极7c和第二漏电极7d之间TFT沟道区域的掺杂半导体层薄膜被完全刻蚀掉，暴露出半导体层薄膜。此外，第一数据线7e、第一源电极7a、第一漏电极7b、第二源电极7c和第二漏电极7d的下方保留有掺杂半导体层薄膜6和半导体层薄膜5。
图5a为本发明TFT-LCD阵列基板第一实施例第四次构图工艺后的平面图，图5b为图5a中A4-A4向的剖面图，图5c为图5a中B4-B4向的剖面图。在完成图4a所示图形的基板上，采用PECVD方法沉积一层钝化层薄膜8。钝化层薄膜8的材料可以采用氧化物、氮化物或氧氮化合物，对应的反应气体可以为SiH4、NH3和N2的混合气体，或者SiH2Cl2、NH3和N2的混合气体，然后采用普通掩模板对钝化层进行构图，形成第一过孔8a、第二过孔8b、第三过孔8c、第四过孔8d、第五过孔8e、第六过孔8f和第七过孔8g的图形。其中，第一过孔8a位于第一漏电极7b的上方，刻蚀掉钝化层薄膜8，暴露出第一漏电极7b的表面。第二过孔8b和第三过孔8c分别位于第二数据线条3e的上下两个端部，刻蚀掉钝化层薄膜8和栅绝缘层薄膜4，暴露出第二数据线条3e。第四过孔8d位于第二数据线条3e的下端部与第二源电极7c相对的位置，第五过孔8e位于第二源电极7c的上方，刻蚀掉第四过孔8d处的钝化层薄膜8和栅绝缘层薄膜4，暴露出第二数据线条3e，刻蚀掉第五过孔8e处的钝化层薄膜8，暴露出第二源电极7c。第六过孔8f位于第二漏电极7d的上方，第七过孔8g位于第一电极2a上与第六过孔8f相对的位置，刻蚀掉第六过孔8f处的钝化层薄膜8，暴露出第二漏电极7b，刻蚀掉第七过孔8g处的钝化层薄膜8和栅绝缘层薄膜4，暴露出第一电极2a。本次构图工艺中，还同时形成有栅线接口区域(栅线PAD)的栅线接口过孔和数据线接口区域(数据线PAD)的数据线接口过孔等图形，通过构图工艺形成栅线接口区域和数据线接口区域图形的工艺已广泛应用于目前的构图工艺中，这里不再赘述。
最后，在完成如图5a所示图形的基板上，采用磁控溅射或热蒸发的方法，沉积透明导电薄膜，透明导电薄膜的材料可以采用氧化铟锡(ITO)、氧化铟锌(IZO)等。采用普通掩模板对透明导电薄膜进行构图，在每个像素区域内形成包括第一电极9a、第一连接条9b、第二连接条9c、第三连接条9d的图形，如图1a～图1c所示。其中，每个像素区域内的第一电极9a通过第一过孔8a与第一漏电极7b连接，第一连接条9b用于连接一个像素区域内的一条第二数据线条的第二过孔8b和相邻的另一个像素区域内的一条第二数据线条的第三过孔8c，使得一列像素区域的各个第二数据线条连接起来称为一个第二数据线，第二连接条9c通过第五过孔8e和第四过孔8d将第二源电极7a和第二数据线条3e连接起来，第三连接条9d通过第六过孔8f和第七过孔8g将第二漏电极7b和第二电极2a连接起来。
图6为本发明TFT-LCD阵列基板第二实施例的平面图，第二实施例与第一实施例所示的阵列基板的区别在于：第二实施例中，第一TFT和第二TFT共用一条第一栅线3a，第一栅线3a分别与第一栅电极3b和第二栅电极3d连接。第一实施例中，第一TFT的第一栅电极3b与第一栅线3a连接，第二TFT的第二栅电极3d与第二栅线3c连接。
在制造第二实施例中的阵列基板时，在形成有第二电极2a的基板上沉积栅金属薄膜之后，通过第二次构图工艺形成第一栅线3a、第一栅电极3a、第二栅电极3d和第二数据线条3e的图形。后续的制造工艺与第一实施例相同，此处不再赘述。
第二实施例中，第一TFT和第二TFT共用一条栅线，能够提高开口率。本发明第一实施例和第二实施例中，第一数据线和第二数据线条不是在同一次构图工艺中形成的，第一数据线和第二数据线条不同层，这样可以减小第一数据线和第二数据线之间的干扰。另外，第二数据线条也可以和第一数据线同层设置，这样，第一数据线和第二数据线之间可能会产生干扰，但是仍然可以避免相邻两帧液晶显示时间内施加在液晶分子两侧的电压差产生突变，导致画面显示不良的问题。
图7a为本发明TFT-LCD阵列基板第三实施例的平面图，图7b为图7a中C1-C1向的剖面图。第三实施例与第一实施例的区别之处在于：在第三实施例中，第二数据线是和第一数据线在同一次构图工艺中形成的。
由于第三实施例中第一TFT和第一数据线的形成过程与第一实施例中完全相同，所以在第三实施例中，重点描述第二TFT和第二数据线的形成过程。
首先，通过第一次构图工艺在基板上形成第二电极2a的图形，形成过程与第一实施例相同。
图8a为本发明TFT-LCD阵列基板第三实施例第二次构图工艺后的平面图，图8b为图8a中C2-C2向的剖面图。在形成了第二电极2a的基板上，首先采用磁控溅射或热蒸发的方法，在基板1上沉积一层厚度约为50～60nm的栅金属层薄膜，栅金属层薄膜的材料可以是铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铝(Al)、铜(Cu)等材料，然后通过第二次构图工艺形成第一栅线3a、第一栅电极3b、第二栅线3c、第二栅电极3d的图形。
图9a为本发明TFT-LCD阵列基板第三实施例第三次构图工艺后的平面图，图9b为图9a中C3-C3向的剖面图。首先采用PECVD方法，依次沉积的厚度为200～400nm的栅绝缘层薄膜4、有源层薄膜(半导体层薄膜5和掺杂半导体层薄膜6)，然后采用磁控溅射或热蒸发的方法，沉积一层厚度为50～250nm的源漏金属层薄膜。然后通过第三次构图工艺形成第一源电极7a、第一漏电极7b、第二源电极7c、第二漏电极7d、第一数据线7e和第二数据线7f的图形，并且形成了第一TFT的沟道的图形和第二TFT的沟道的图形。
本实施例第三次构图工艺是一种通用的多步刻蚀工艺，与现有技术四次构图工艺中形成数据线、源电极、漏电极和TFT沟道区域图形的过程相同，工艺过程具体为：首先在源漏金属层薄膜上涂覆一层光刻胶，采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域、未曝光区域和半曝光区域，其中未曝光区域对应于第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极、第二漏电极的图形所在区域，半曝光区域对应于第一TFT的沟道以及第二TFT的沟道图形所在区域，完全曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域的光刻胶被完全去除，形成光刻胶完全去除区域，半曝光区域的光刻胶厚度变薄，形成光刻胶半保留区域。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域的源漏金属薄膜、掺杂半导体层薄膜和半导体层薄膜，形成第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极和第二漏电极的图形。通过灰化工艺，去除半曝光区域的光刻胶，暴露出该区域的源漏金属薄膜。通过第二次刻蚀工艺完全刻蚀掉半曝光区域的源漏金属薄膜和掺杂半导体层薄膜，并刻蚀掉部分厚度的半导体层薄膜，暴露出半导体层薄膜，形成第一TFT沟道和第二TFT沟道的图形。最后剥离剩余的光刻胶，完成本发明TFT-LCD阵列基板第三次构图工艺。本次构图工艺后，第一源电极7a的一端位于第一栅电极3b上方，另一端与第一数据线7e连接，第一漏电极7b的一端位于第一栅电极3b上方，与第一源电极7a相对设置，第一源电极7a和第一漏电极7b之间TFT沟道区域的掺杂半导体层薄膜被完全刻蚀掉，暴露出半导体层薄膜。第二源电极7c的一端位于第二栅电极3d上方，第二漏电极7d的一端位于第二栅电极3d上方，与第二源电极7c相对设置，第二源电极7c和第二漏电极7d之间TFT沟道区域的掺杂半导体层薄膜被完全刻蚀掉，暴露出半导体层薄膜。此外，第一数据线7e、第二数据线7f、第一源电极7a、第一漏电极7b、第二源电极7c和第二漏电极7d的下方保留有掺杂半导体层薄膜6和半导体层薄膜5。
图10a为本发明TFT-LCD阵列基板第三实施例第四次构图工艺后的平面图，图10b为图10a中C4-C4向的剖面图。在完成图9a所示图形的基板上，采用PECVD方法沉积一层钝化层薄膜8。然后采用普通掩模板对钝化层进行构图，形成第一过孔8a、第四过孔8d、第五过孔8e、第六过孔8f和第七过孔8g的图形。其中，第一过孔8a位于第一漏电极7b的上方，刻蚀掉钝化层薄膜8，暴露出第一漏电极7b的表面。第四过孔8d位于第二数据线条3e的下端部与第二源电极7c相对的位置，第五过孔8e位于第二源电极7c的上方，刻蚀掉第四过孔8d处的钝化层薄膜8，暴露出第二数据线7f，刻蚀掉第五过孔8e处的钝化层薄膜8，暴露出第二源电极7c。第六过孔8f位于第二漏电极7d的上方，第七过孔8g位于第一电极2a上与第六过孔8f相对的位置，刻蚀掉第六过孔8f处的钝化层薄膜8，暴露出第二漏电极7d，刻蚀掉第七过孔8g处的钝化层薄膜8和栅绝缘层薄膜4，暴露出第一电极2a。本次构图工艺中，还同时形成有栅线接口区域(栅线PAD)的栅线接口过孔和数据线接口区域(数据线PAD)的数据线接口过孔等图形，通过构图工艺形成栅线接口区域和数据线接口区域图形的工艺已广泛应用于目前的构图工艺中，这里不再赘述。
最后，在完成如图10a所示图形的基板上，采用磁控溅射或热蒸发的方法，沉积透明导电薄膜，采用普通掩模板对透明导电薄膜进行构图，在每个像素区域内形成包括第一电极9a、第二连接条9c、第三连接条9d的图形，如图7a和图7b所示。其中，每个像素区域内的第一电极9a通过第一过孔8a与第一漏电极7b连接，第二连接条9c通过第五过孔8e和第四过孔8d将第二源电极7c和第二数据线7f连接起来，第三连接条9d通过第六过孔8f和第七过孔8g将第二漏电极7d和第二电极2a连接起来。
第三实施例中，第一TFT和第二TFT也可以共用一条栅线，第一栅电极和第二栅电极均和第一栅线连接。实现方式与第二实施例类似，此处不再赘述。
本发明以上各实施例中，将有源层的图形和TFT的源漏电极以及TFT沟道的图形在同一次构图工艺中形成，实际使用中还可以通过增加或减少构图工艺次数、选择不同的材料或材料组合来实现本发明。例如，第一、二和三实施例TFT-LCD阵列基板制备过程中，有源层的图形和源漏电极以及TFT沟道的图形可以由二个采用普通掩模板的构图工艺完成，即通过一次采用普通掩模板的构图工艺形成第一TFT和第二TFT的有源层图形，通过另一次采用普通掩模板的构图工艺形成第一数据线、第二数据线、第一源电极、第一漏电极、第二源电极、第二漏电极和各个TFT沟道区域的图形，这里不再赘述。
对于上述各实施例，第一次构图工艺和第二次构图工艺可以合并成一次构图工艺，即第二电极、第二栅线、第二栅电极、第一栅线、第一栅电极以及第二数据线条可以在同一次构图工艺中形成，第二电极和第二栅线采用相同的材料。或者，第二电极、第二栅线、第二栅电极、第一栅线和第一栅电极在同一次构图工艺中形成。
图11为本发明TFT-LCD阵列基板第四实施例的平面图，图11所示的TFT-LCD是一种平面转换(In-Plane Switching，简称IPS)型TFT-LCD，第二电极2a和第一电极9a的图形互不重叠，第二电极2a和第一电极9a之间形成水平电场。图11所示的阵列基板的形成过程与第一实施例中基本一致，第二电极2a与第一电极9a的图形所用材料均为透明导电薄膜。图11所示的阵列基板与第一实施例的区别之处在于第一电极和第二电极的图形是在同一次构图工艺中形成的。
如图12所示为本发明TFT-LCD阵列基板第五实施例的平面图，图12所图11所示的阵列基板的区别之处在于：图11中，第二电极2a的材料与第一栅线3a和第二栅线3c相同，第一电极9a的材料为透明导电薄膜。
本发明前述各实施例中，第二电极设置在阵列基板上，可选地，本发明还提供一种液晶显示面板，在该面板中，第二电极设置在彩膜基板上。该液晶显示面板包括阵列基板和彩膜基板，以及设置在阵列基板和彩膜基板之间的液晶层，阵列基板上设置有第一电极和第一TFT，第一TFT与第一电极连接，还包括设置在彩膜基板上的第二TFT和第二电极，第二TFT与第二电极连接，第一TFT与第二TFT同时开启或关闭。在该实施例中将第二TFT和第二电极设置在彩膜基板上，也能够使得相邻帧液晶显示时间内施加在液晶分子两侧的电压差不会由于馈通效应的存在而产生突变。
图13所示为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，包括：
步骤11、通过构图工艺，在基板上形成包括第二电极、第二栅线、第二栅电极、第一栅线、第一栅电极和第二数据线条的图形，第一栅电极和第一栅线连接，第二栅电极和第二栅线连接；
步骤12、在经过步骤11的基板上沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜以及源漏金属层薄膜，采用灰色调或半色调掩模板，通过构图工艺，形成第一源电极、第一漏电极、第二源电极、第二漏电极和第一数据线的图形；第一源电极的一端位于第一栅电极的上方，另一端与第一数据线连接，第一漏电极位于第一栅电极的上方且与第一栅电极部分重叠，与第一源电极相对设置，第二源电极位于第二栅电极上方，与第二数据线条分别设置在第一数据线的两侧，第二漏电极位于第二栅电极上方且与第二栅电极部分重叠，与第二源电极相对设置；
步骤13、在经过步骤12的基板上沉积钝化层薄膜，形成钝化层过孔的图形，钝化层过孔包括第一过孔、第二过孔、第三过孔、第四过孔、第五过孔、第六过孔和第七过孔，第一过孔位于第一漏电极的上方，第二过孔和第三过孔分别位于第二数据线条的上下两个端部，第四过孔位于第二数据线条的下端部与第二源电极相对的位置，第五过孔位于第二源电极的上方，第六过孔位于第二漏电极的上方，第七过孔位于第一电极上与第六过孔相对的位置；
步骤14、在经过步骤13的基板上沉积透明导电薄膜，通过构图工艺形成包括第一电极、第一连接条、第二连接条和第三连接条的图形，第一电极通过第一过孔与第一漏电极连接，第一连接条用于连接一个像素区域内的一条第二数据线条的第二过孔和同列中相邻的另一个像素区域内的一条第二数据线条的第三过孔，使得一列像素区域的各个第二数据线条连接起来称为一个第二数据线，第二连接条通过第五过孔和第四过孔将第二源电极和第二数据线条连接起来，第三连接条通过第六过孔和第七过孔将第二漏电极和第二电极连接起来。
步骤11中，第二电极、第二栅线、第二栅电极、第一栅线、第一栅电极和第二数据线条的图形可以在两次构图工艺中形成，具体包括：
步骤111、在基板上沉积透明导电薄膜，通过一次构图工艺形成第二电极的图形；
步骤112、在经过步骤111的基板上沉积栅金属薄膜，通过另一次构图工艺形成包括第二栅线、第二栅电极、第一栅线、第一栅电极和第二数据线条的图形。
方法第一实施例的步骤11具体实现过程还可以是：通过构图工艺，在基板上形成包括第二电极、第二栅电极、第一栅线、第一栅电极和第二数据线条的图形，第一栅电极和第二栅电极均和第一栅线连接。
第一实施例中各个步骤的具体过程在图1a～图5c中已经进行了详细的介绍，此处不再赘述。
图14所示为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，与第一实施例基本一致，包括：
步骤1、在基板上形成包括第一栅线、第二电极、第一栅电极、第二数据线条、第二栅电极的图形，第一栅电极和第二栅电极均与第一栅线连接；
步骤2、在完成步骤1的基板上，形成包括第一数据线、第一源电极、第一漏电极、第二数据线、第二源电极、第二漏电极、第一TFT沟道、第二TFT沟道的图形；
步骤3、在完成步骤2的基板上，沉积一层钝化层薄膜，形成钝化层过孔；
步骤4、在完成步骤3的基板上，沉积一层透明导电薄膜，形成包括第一电极的图形，使得所述第二TFT通过所述钝化层过孔与所述第二电极连接，使得所述第一TFT通过所述钝化层过孔与所述第一电极连接。
图15所示为本发明TFT-LCD阵列基板制造方法第三实施例的流程图，包括：
步骤21、通过构图工艺，在基板上形成包括第二电极、第二栅线、第二栅电极、第一栅线、第一栅电极的图形，第二栅电极和第二栅线连接，第一栅电极和第一栅线连接；
步骤22、在经过步骤21的基板上沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜以及源漏金属层薄膜，采用灰色调或半色调掩模板，通过构图工艺，形成第一源电极、第一漏电极、第二源电极、第二漏电极、第一数据线和第二数据线的图形；第一源电极的一端位于第一栅电极的上方，另一端与第一数据线连接，第一漏电极位于第一栅电极的上方且与第一栅电极部分重叠，与第一源电极相对设置，第二源电极位于第二栅电极上方，与第二数据线条分别设置在第一数据线的两侧，第二漏电极位于第二栅电极上方且与第二栅电极部分重叠，与第二源电极相对设置；
步骤23、在经过步骤22的基板上沉积钝化层薄膜，形成钝化层过孔的图形，钝化层过孔包括第一过孔、第四过孔、第五过孔、第六过孔和第七过孔，第一过孔位于第一漏电极的上方，第四过孔位于第二数据线条的下端部与第二源电极相对的位置，第五过孔位于第二源电极的上方，第六过孔位于第二漏电极的上方，第七过孔位于第一电极上与第六过孔相对的位置；
步骤24、在经过步骤23的基板上沉积透明导电薄膜，通过构图工艺形成包括第一电极、第二连接条和第三连接条的图形，第一电极通过第一过孔与第一漏电极连接，第二连接条通过第五过孔和第四过孔将第二源电极和第二数据线条连接起来，第三连接条通过第六过孔和第七过孔将第二漏电极和第二电极连接起来。
步骤21中，第二电极、第二栅线、第二栅电极、第一栅线和第一栅电极的图形可以在两次构图工艺中形成，具体包括：
步骤211、在基板上沉积透明导电薄膜，通过一次构图工艺形成第二电极的图形；
步骤212、在经过步骤211的基板上沉积栅金属薄膜，通过另一次构图工艺形成包括第二栅线、第二栅电极、第一栅线和第一栅电极的图形。
方法第三实施例中，步骤21具体实现过程还可以是：通过构图工艺，在基板上形成包括第二电极、第二栅电极、第一栅线、第一栅电极和第二数据线条的图形，第一栅电极和第二栅电极均和第一栅线连接。
第三实施例中各个步骤的具体过程在图7a～图10b中已经进行了详细的介绍，此处不再赘述。
本发明提供的TFT-LCD阵列基板制造方法，将用于实现公共电极功能的第二电极分别设置在每个像素区域内，而不是如同现有技术一样将公共电极作为一个整体设置在基板上，并且每个第二电极均由一个第二TFT控制，第一栅线和第二栅线中输入相同的栅极驱动信号，使得第一TFT和第二TFT同时打开和关闭，第一数据线向第一电极输入数据信号，第二数据线向第二电极输入公共电极电压信号。由于馈通电压的存在，施加在第一电极和第二电极上的电压都会下降，根据前文提到的馈通电压的计算公式可以知道，第一TFT和第二TFT的栅电极电压相同，用于计算第一电极和第二电极的馈通电压的参数Cgd、Cst、Clc也都相同，所以第一电极和第二电极上产生的馈通电压相同，第一电极和第二电极之间的电压差与预期电压差相同，在相邻的两帧液晶显示时间内，施加在液晶分子两侧的电压差均与预期电压差相同，这样，就可以避免相邻两帧液晶显示时间内施加在液晶分子两侧的电压差产生突变，导致画面显示不良的问题。
对于如图1a、图6、图7a、图11或图12所示的阵列基板，具体的驱动方法包括：向第一栅线和第二栅线中输入相同的栅极驱动信号，向第一数据线中输入数据信号，向第二数据线条中输入公共电极电压信号。通过这种驱动方法，第一电极和第二电极就能同时打开和关闭，第一电极和第二电极上的馈通电压大小相同，就可以避免就可以避免相邻两帧液晶显示时间内施加在液晶分子两侧的电压差产生突变，导致画面显示不良的问题。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (14)

1.一种TFT-LCD阵列基板，包括第一栅线和第一数据线，所述第一栅线和第一数据线限定的像素区域内形成有第一电极和第一TFT；所述第一数据线与所述第一TFT的第一源电极连接，所述第一电极与所述第一TFT的第一漏电极连接，所述第一栅线与所述第一TFT的第一栅电极连接；其特征在于，还包括第二TFT、第二电极和第二数据线；
所述第二TFT与所述第二电极连接，所述第一电极和第二电极用于形成电压差驱动液晶分子反转，所述第一TFT与第二TFT同时开启或关闭；
所述第二数据线与所述第二TFT的第二源电极连接，所述第二电极与所述第二TFT的第二漏电极连接，所述第一栅线与所述第二TFT的第二栅电极连接；
所述第二数据线包括第二数据线条和第一连接条，每个所述像素区域内均包括一个第二数据线条，同一列中，相邻的像素区域中的第二数据线条通过第一连接条连接起来。
2.一种TFT-LCD阵列基板，包括第一栅线和第一数据线，所述第一栅线和第一数据线限定的像素区域内形成有第一电极和第一TFT；所述第一数据线与所述第一TFT的第一源电极连接，所述第一电极与所述第一TFT的第一漏电极连接，所述第一栅线与所述第一TFT的第一栅电极连接；其特征在于，还包括第二TFT、第二电极、第二数据线和第二栅线；
所述第二TFT与所述第二电极连接，所述第一电极和第二电极用于形成电压差驱动液晶分子反转，所述第一TFT与第二TFT同时开启或关闭；
所述第二数据线与所述第二TFT的第二源电极连接，所述第二电极与所述第二TFT的第二漏电极连接，所述第二栅线与所述第二TFT的第二栅电极连接；
所述第二数据线包括第二数据线条和第一连接条，每个所述像素区域内均包括一个第二数据线条，同一列中，相邻的像素区域中的第二数据线条通过第一连接条连接起来。
3.根据权利要求1或2所述的TFT-LCD阵列基板，其特征在于，所述第二数据线条上设置第二过孔和第三过孔，所述第一连接条通过所述第二过孔和第三过孔将同一列中相邻的像素区域中的第二数据线条连接起来。
4.根据权利要求2所述的TFT-LCD阵列基板，其特征在于，所述第二源电极与第二数据线之间通过第二连接条连接，所述第二连接条分别与设置在所述第二源电极上的第五过孔和设置在所述第二数据线条上的第四过孔连接；所述第二漏电极和第二电极之间通过第三连接条连接，所述第三连接条分别与设置在所述第二漏电极的第六过孔和设置在第二电极上的第七过孔连接。
5.根据权利要求4所述的TFT-LCD阵列基板，其特征在于，第一栅线、第二栅线、第一TFT的第一栅电极、第二栅电极和第二数据线条在同一次构图工艺中形成。
6.根据权利要求5所述的所述的TFT-LCD阵列基板，其特征在于，所述第一TFT的第一源电极和第一漏电极、第二源电极、第二漏电极、第一数据线、第一TFT的沟道以及第二TFT的沟道在同一次构图工艺中形成。
7.根据权利要求2所述的TFT-LCD阵列基板，其特征在于，所述第二源电极与第二数据线之间通过第二连接条连接，所述第二连接条分别与设置在所述第二源电极上的第五过孔和设置在所述第二数据线上的第四过孔连接；所述第二漏电极和第二电极之间通过第三连接条连接，所述第三连接条分别与设置在所述第二漏电极的第六过孔和设置在第二电极上的第七过孔连接。
8.根据权利要求7所述的TFT-LCD阵列基板，其特征在于，第一栅线、第二栅线、第一TFT的第一栅电极、第二栅电极在同一次构图工艺中形成。
9.根据权利要求8所述的TFT-LCD阵列基板，其特征在于，第一TFT的第一源电极和第一漏电极、第二源电极、第二漏电极、第一数据线、第二数据线、第一TFT的沟道以及第二TFT的沟道在同一次构图工艺中形成。
10.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上形成包括第一栅线、第一数据线、第二电极、第一源电极、第一漏电极、第一栅电极、第二数据线、第二源电极、第二漏电极、第二栅电极、第一TFT沟道、第二TFT沟道的图形；
步骤2、在完成步骤1的基板上，沉积一层钝化层薄膜，形成钝化层过孔；
步骤3、在完成步骤2的基板上，沉积一层透明导电薄膜，形成包括第一电极的图形，使得所述第二TFT通过所述钝化层过孔与所述第二电极连接，使得所述第一TFT通过所述钝化层过孔与所述第一电极连接；
其中，所述步骤1具体包括：
步骤11、通过构图工艺，在基板上形成包括第二电极、第二栅电极、第一栅线、第一栅电极和第二数据线条的图形，所述第二栅电极和第一栅电极均与所述第一栅线连接；
步骤12、在经过步骤11的基板上沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜以及源漏金属层薄膜，采用灰色调或半色调掩模板，通过构图工艺，形成第一源电极、第一漏电极、第二源电极、第二漏电极和第一数据线的图形；第一源电极的一端位于第一栅电极的上方，另一端与第一数据线连接，第一漏电极位于第一栅电极的上方且与第一栅电极部分重叠，与第一源电极相对设置，第二源电极位于第二栅电极上方，与第二数据线条分别设置在第一数据线的两侧，第二漏电极位于第二栅电极上方且与第二栅电极部分重叠，与第二源电极相对设置；
所述步骤2包括：
在经过步骤12的基板上沉积钝化层薄膜，形成钝化层过孔的图形，所述钝化层过孔包括第一过孔、第二过孔、第三过孔、第四过孔、第五过孔、第六过孔和第七过孔，第一过孔位于第一漏电极的上方，第二过孔和第三过孔分别位于第二数据线条的上下两个端部，第四过孔位于第二数据线条的下端部与第二源电极相对的位置，第五过孔位于第二源电极的上方，第六过孔位于第二漏电极的上方，第七过孔位于第一电极上与第六过孔相对的位置；
所述步骤3包括：
在经过步骤2的基板上沉积透明导电薄膜，通过构图工艺形成包括第一电极、第一连接条、第二连接条和第三连接条的图形，第一电极通过第一过孔与第一漏电极连接，第一连接条用于连接一个像素区域内的一条第二数据线条的第二过孔和同列中相邻的另一个像素区域内的一条第二数据线条的第三过孔，使得一列像素区域的各个第二数据线条连接起来成为一个第二数据线，第二连接条通过第五过孔和第四过孔将第二源电极和第二数据线条连接起来，第三连接条通过第六过孔和第七过孔将第二漏电极和第二电极连接起来。
11.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上形成包括第一栅线、第一数据线、第二电极、第一源电极、第一漏电极、第一栅电极、第二数据线、第二源电极、第二漏电极、第二栅电极、第一TFT沟道、第二TFT沟道的图形；
步骤2、在完成步骤1的基板上，沉积一层钝化层薄膜，形成钝化层过孔；
步骤3、在完成步骤2的基板上，沉积一层透明导电薄膜，形成包括第一电极的图形，使得所述第二TFT通过所述钝化层过孔与所述第二电极连接，使得所述第一TFT通过所述钝化层过孔与所述第一电极连接；
其中，所述步骤1具体包括：
步骤11、通过构图工艺，在基板上形成包括第二电极、第二栅电极、第一栅线、第二栅线、第一栅电极和第二数据线条的图形，所述第二栅电极和所述第二栅线连接，所述第一栅电极与所述第一栅线连接；
步骤12、在经过步骤11的基板上沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜以及源漏金属层薄膜，采用灰色调或半色调掩模板，通过构图工艺，形成第一源电极、第一漏电极、第二源电极、第二漏电极和第一数据线的图形；第一源电极的一端位于第一栅电极的上方，另一端与第一数据线连接，第一漏电极位于第一栅电极的上方且与第一栅电极部分重叠，与第一源电极相对设置，第二源电极位于第二栅电极上方，与第二数据线条分别设置在第一数据线的两侧，第二漏电极位于第二栅电极上方且与第二栅电极部分重叠，与第二源电极相对设置；
所述步骤2包括：
在经过步骤12的基板上沉积钝化层薄膜，形成钝化层过孔的图形，所述钝化层过孔包括第一过孔、第二过孔、第三过孔、第四过孔、第五过孔、第六过孔和第七过孔，第一过孔位于第一漏电极的上方，第二过孔和第三过孔分别位于第二数据线条的上下两个端部，第四过孔位于第二数据线条的下端部与第二源电极相对的位置，第五过孔位于第二源电极的上方，第六过孔位于第二漏电极的上方，第七过孔位于第一电极上与第六过孔相对的位置；
所述步骤3包括：
在经过步骤2的基板上沉积透明导电薄膜，通过构图工艺形成包括第一电极、第一连接条、第二连接条和第三连接条的图形，第一电极通过第一过孔与第一漏电极连接，第一连接条用于连接一个像素区域内的一条第二数据线条的第二过孔和同列中相邻的另一个像素区域内的一条第二数据线条的第三过孔，使得一列像素区域的各个第二数据线条连接起来成为一个第二数据线，第二连接条通过第五过孔和第四过孔将第二源电极和第二数据线条连接起来，第三连接条通过第六过孔和第七过孔将第二漏电极和第二电极连接起来。
12.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上形成包括第一栅线、第一数据线、第二电极、第一源电极、第一漏电极、第一栅电极、第二数据线、第二源电极、第二漏电极、第二栅电极、第一TFT沟道、第二TFT沟道的图形；
步骤2、在完成步骤1的基板上，沉积一层钝化层薄膜，形成钝化层过孔；
步骤3、在完成步骤2的基板上，沉积一层透明导电薄膜，形成包括第一电极的图形，使得所述第二TFT通过所述钝化层过孔与所述第二电极连接，使得所述第一TFT通过所述钝化层过孔与所述第一电极连接；
其中，所述步骤1具体包括：
步骤21、通过构图工艺，在基板上形成包括第二电极、第二栅电极、第一栅线和第一栅电极的图形，所述第一栅电极和第二栅电极均与所述第一栅线连接；
步骤22、在经过步骤21的基板上沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜以及源漏金属层薄膜，采用灰色调或半色调掩模板，通过构图工艺，形成第一源电极、第一漏电极、第二源电极、第二漏电极、第一数据线和第二数据线的图形；第一源电极的一端位于第一栅电极的上方，另一端与第一数据线连接，第一漏电极位于第一栅电极的上方且与第一栅电极部分重叠，与第一源电极相对设置，第二源电极位于第二栅电极上方，与第二数据线分别设置在第一数据线的两侧，第二漏电极位于第二栅电极上方且与第二栅电极部分重叠，与第二源电极相对设置；
所述步骤2包括：
在经过步骤22的基板上沉积钝化层薄膜，形成钝化层过孔的图形，所述钝化层包括第一过孔、第四过孔、第五过孔、第六过孔和第七过孔，第一过孔位于第一漏电极的上方，第四过孔位于第二数据线的端部与第二源电极相对的位置，第五过孔位于第二源电极的上方，第六过孔位于第二漏电极的上方，第七过孔位于第一电极上与第六过孔相对的位置；
所述步骤3包括：
在经过步骤2的基板上沉积透明导电薄膜，通过构图工艺形成包括第一电极、第二连接条和第三连接条的图形，第一电极通过第一过孔与第一漏电极连接，第二连接条通过第五过孔和第四过孔将第二源电极和第二数据线条连接起来，第三连接条通过第六过孔和第七过孔将第二漏电极和第二电极连接起来。
13.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上形成包括第一栅线、第一数据线、第二电极、第一源电极、第一漏电极、第一栅电极、第二数据线、第二源电极、第二漏电极、第二栅电极、第一TFT沟道、第二TFT沟道的图形；
步骤2、在完成步骤1的基板上，沉积一层钝化层薄膜，形成钝化层过孔；
步骤3、在完成步骤2的基板上，沉积一层透明导电薄膜，形成包括第一电极的图形，使得所述第二TFT通过所述钝化层过孔与所述第二电极连接，使得所述第一TFT通过所述钝化层过孔与所述第一电极连接；
其中，所述步骤1具体包括：
步骤21、通过构图工艺，在基板上形成包括第二电极、第二栅电极、第一栅线、第二栅线和第一栅电极的图形，所述第一栅电极和所述第一栅线连接，所述第二栅电极与所述第二栅线连接；
步骤22、在经过步骤21的基板上沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜以及源漏金属层薄膜，采用灰色调或半色调掩模板，通过构图工艺，形成第一源电极、第一漏电极、第二源电极、第二漏电极、第一数据线和第二数据线的图形；第一源电极的一端位于第一栅电极的上方，另一端与第一数据线连接，第一漏电极位于第一栅电极的上方且与第一栅电极部分重叠，与第一源电极相对设置，第二源电极位于第二栅电极上方，与第二数据线分别设置在第一数据线的两侧，第二漏电极位于第二栅电极上方且与第二栅电极部分重叠，与第二源电极相对设置；
所述步骤2包括：
在经过步骤22的基板上沉积钝化层薄膜，形成钝化层过孔的图形，所述钝化层包括第一过孔、第四过孔、第五过孔、第六过孔和第七过孔，第一过孔位于第一漏电极的上方，第四过孔位于第二数据线的端部与第二源电极相对的位置，第五过孔位于第二源电极的上方，第六过孔位于第二漏电极的上方，第七过孔位于第一电极上与第六过孔相对的位置；
所述步骤3包括：
在经过步骤2的基板上沉积透明导电薄膜，通过构图工艺形成包括第一电极、第二连接条和第三连接条的图形，第一电极通过第一过孔与第一漏电极连接，第二连接条通过第五过孔和第四过孔将第二源电极和第二数据线条连接起来，第三连接条通过第六过孔和第七过孔将第二漏电极和第二电极连接起来。
14.一种液晶显示面板，包括阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶层，所述阵列基板为如权利要求1至9之一所述的TFT-LCD阵列基板。
CN2009100812107A 2009-03-30 2009-03-30 Tft-lcd阵列基板及其制造方法和液晶显示面板 Active CN101852953B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009100812107A CN101852953B (zh) 2009-03-30 2009-03-30 Tft-lcd阵列基板及其制造方法和液晶显示面板
US12/749,679 US8692949B2 (en) 2009-03-30 2010-03-30 TFT-LCD array substrate wherein data line segments in adjacent pixel regions within a same column are connected by a first connection bar

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100812107A CN101852953B (zh) 2009-03-30 2009-03-30 Tft-lcd阵列基板及其制造方法和液晶显示面板

Publications (2)

Publication Number Publication Date
CN101852953A CN101852953A (zh) 2010-10-06
CN101852953B true CN101852953B (zh) 2013-05-22

Family

ID=42783753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100812107A Active CN101852953B (zh) 2009-03-30 2009-03-30 Tft-lcd阵列基板及其制造方法和液晶显示面板

Country Status (2)

Country Link
US (1) US8692949B2 (zh)
CN (1) CN101852953B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337479A (zh) * 2013-07-05 2013-10-02 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540594B (zh) * 2010-12-10 2015-07-22 上海天马微电子有限公司 像素阵列、显示面板、液晶显示器和像素阵列的驱动方法
KR101888516B1 (ko) * 2011-05-24 2018-09-20 엘지디스플레이 주식회사 듀얼 모드 액정표시장치
CN102629017A (zh) 2011-08-16 2012-08-08 京东方科技集团股份有限公司 一种液晶显示装置及其驱动方法
JP6078946B2 (ja) * 2011-11-08 2017-02-15 セイコーエプソン株式会社 電気光学装置および電子機器
CN102654980B (zh) * 2012-01-09 2015-01-14 京东方科技集团股份有限公司 电子纸显示器件及驱动方法
CN103576401B (zh) * 2012-08-10 2018-05-08 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN104620154B (zh) * 2012-09-14 2017-10-03 夏普株式会社 显示面板、显示装置和制造方法
CN102937765B (zh) * 2012-10-22 2015-02-04 京东方科技集团股份有限公司 像素单元、阵列基板、液晶显示面板、装置及驱动方法
CN103885261A (zh) * 2012-12-19 2014-06-25 北京京东方光电科技有限公司 像素结构、阵列基板、显示装置及像素结构的制造方法
CN105793773B (zh) * 2013-12-02 2019-01-01 夏普株式会社 液晶面板及其使用的有源矩阵基板
CN103792749A (zh) * 2014-02-17 2014-05-14 北京京东方显示技术有限公司 阵列基板及显示装置
CN103941509A (zh) * 2014-04-16 2014-07-23 深圳市华星光电技术有限公司 阵列基板与液晶面板
CN104238219A (zh) * 2014-09-18 2014-12-24 深圳市华星光电技术有限公司 一种显示面板及其像素结构和驱动方法
CN105185329B (zh) * 2015-09-06 2018-05-29 青岛海信电器股份有限公司 一种图像显示方法及液晶显示装置
KR102576428B1 (ko) 2016-04-29 2023-09-08 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
JP2017211484A (ja) * 2016-05-25 2017-11-30 株式会社ジャパンディスプレイ 表示装置
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
CN109799659B (zh) * 2019-03-13 2022-04-22 昆山龙腾光电股份有限公司 阵列基板和液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885140A (zh) * 2005-06-24 2006-12-27 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101634786A (zh) * 2008-07-23 2010-01-27 昆山龙腾光电有限公司 一种液晶面板及包含该液晶面板的显示装置
CN101726893A (zh) * 2008-10-28 2010-06-09 乐金显示有限公司 水平电场液晶显示器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937130B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR101281979B1 (ko) * 2006-06-28 2013-07-03 엘지디스플레이 주식회사 액정표시장치
KR101300819B1 (ko) * 2006-12-05 2013-08-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR100884465B1 (ko) * 2007-09-14 2009-02-20 삼성모바일디스플레이주식회사 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1885140A (zh) * 2005-06-24 2006-12-27 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101634786A (zh) * 2008-07-23 2010-01-27 昆山龙腾光电有限公司 一种液晶面板及包含该液晶面板的显示装置
CN101726893A (zh) * 2008-10-28 2010-06-09 乐金显示有限公司 水平电场液晶显示器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337479A (zh) * 2013-07-05 2013-10-02 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN103337479B (zh) * 2013-07-05 2016-03-30 合肥京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制作方法

Also Published As

Publication number Publication date
CN101852953A (zh) 2010-10-06
US8692949B2 (en) 2014-04-08
US20100245700A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
CN101852953B (zh) Tft-lcd阵列基板及其制造方法和液晶显示面板
CN101957530B (zh) Tft-lcd阵列基板及其制造方法
CN102645803B (zh) 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN102236179B (zh) Tft-lcd阵列基板及其制造方法
CN101807583B (zh) Tft-lcd阵列基板及其制造方法
CN101995708B (zh) Tft-lcd阵列基板及其制造方法
US20080002124A1 (en) Liquid crystal display device and method for fabricating the same
CN101887897A (zh) Tft-lcd阵列基板及其制造方法
CN102023401B (zh) Tft-lcd阵列基板及其制造方法
CN100474087C (zh) 薄膜晶体管液晶显示器的像素结构
KR20070019457A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
US20060061700A1 (en) Display device having a transistor electrode overlapping a capacitor electrode
CN102156368A (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
CN101807586B (zh) Tft-lcd阵列基板及其制造方法
CN101807549B (zh) Tft-lcd阵列基板及其制造方法
CN101840116B (zh) Tft-lcd阵列基板及其制造方法
CN101825816A (zh) Tft-lcd阵列基板及其制造方法
CN101814511B (zh) Tft-lcd阵列基板及其制造方法
CN101957527A (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102012590A (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102629584A (zh) 一种阵列基板及其制造方法和显示器件
CN101799603B (zh) Tft-lcd阵列基板及其制造方法
CN109752891A (zh) 阵列基板及其制备方法、显示面板
CN201853033U (zh) Ffs型tft-lcd阵列基板
CN101846857B (zh) Ffs型tft-lcd阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150626

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150626

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150626

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.