CN1097079A - 纠错存储器*** - Google Patents
纠错存储器*** Download PDFInfo
- Publication number
- CN1097079A CN1097079A CN94100532A CN94100532A CN1097079A CN 1097079 A CN1097079 A CN 1097079A CN 94100532 A CN94100532 A CN 94100532A CN 94100532 A CN94100532 A CN 94100532A CN 1097079 A CN1097079 A CN 1097079A
- Authority
- CN
- China
- Prior art keywords
- pointer
- data
- write
- control signal
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
- G11B2020/184—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code using a cross-interleaved Reed Solomon [CIRC]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种以预定规则写和读m位数据和n位错误标
记指针的纠错存储器***包括:第一存储器,用于写
m位数据;第二存储器,用于记录n位指针;地址产
生单元,用于以预定规则产生第一和第二存储器的地
址信号;写/读控制信号产生单元,用于通过接收写
和读控制信号并响应数据/指针差分信号,从而产生
第一和第二存储器各自的写和读控制信号。因此,可
以减小纠错存储器***的存储器大小。
Description
本发明涉及一个纠错存储器***,更具体地是用于光盘唱机的纠错存储***。
一般来说,为了改善光盘播放机在再现时的脉冲串纠错能力,在纠错编码后,把记录的数据交错并记录到盘上。当需要再现时,从盘中读出的数据被去交错(deinterleaved)并在纠错被译码后再现。在这种去交错和纠错译码过程中,数据写入一个予定的信号处理的块单元中的存储器中或从其中读出。
图1示出了常规盘播放机的纠错译码过程。当从盘中读出并解调的数据在第一个去交错块10中以一种预定规则去交错后,在C1错误纠正块12中完成第一次纠错。这里,未被第一次纠错纠正的错误数据由指针C1标出。在C1纠错后,数据在第二去交错块14中以一种预定规则去交错,在此之后,在C2纠错块16中完成第二次纠错。未被C2纠错纠正的数据由指针C2标出并在第三去交错块18中以预定规则去交错。最后,数据被输出。前由提到的去交错操作是通过将输入数据写入预定的块单元完成的,而块单元主要是使用随机存取存储器(RAM)并控制读出寻址。通常RAM有一个8位数据总线。
参照图2,常规的纠错存储器装置有一个地址产生单元20和一个纠错存储器40。地址产生单元20包括:用于写入8到14(EFM)解调数据的第一偏移地址产生器22;用于读取译码器输出数据和指针的第二偏移地址产生器24;用于为纠错过程写入和读出的第三偏移地址产生器26;用于从第一到第三偏移地址产生器选择输出的多路复用器28;用于计数当前基地址的基地址计数器30和用于通过将其地址计数器30和多路复用器28的输出相加而产生最后的地址信号的加法器32。纠错存储器40在错误修正译码过程中,通过数据总线写入或读出数据和指针。相应地,由于在常规装置中,输入到纠错存储器40或从其输出的数据由一个字节组成,即一个8位单元,指针由1位组成,未修正的数据由一个1位指针标记,因此占用了存储器的两个字(两字节)。所以,在由一个8位数据字节和一个1位指针字节组成的,在两字节空间中,还有7位是空着示未用的,这意味着不必要地增加了RAM的大小。
为了解决常规技术存在的问题,本发明的目的是提供一种纠错存储器装置,以有效地利用它的空间。
为达到本发明上述目的,提供了纠错存储器装置中的第一个装置,是用于依据预定规则写入和读出m位数据和标记错误的n位指针。第一个装置包括:用于记录m位数据的第一存储器;用于记录n位指针的第二存储器;地址产生单元,用于以预定规则产生第一和第二存储器的地址信号;以及写/读控制信号产生单元,用于通过接收写和读控制信号并对数据/指针差分信号作出响应而产生第一和第二存储器各自的写和读控制信号。
依据本发明,这里还给出纠错存储器装置中的第二个装置,它用于以预定规则写入和读出m位数据和标记错误的n位指针。它包括:一个容量为m+n位的存储器,用于记录m位数据和n位指针;地址产生单元,用于以预定规则产生存储器的地址信号;数据总线驱动单元,用于响应于数据写控制信号和指针写控制信号,将m+n位数据分成m位和n位,从而双向地驱动存储器的m+n位的数据总线。
通过参照附图详细描述一个最佳实施例,本发明的上述目的和其它优点将会更加明显。
图1是显示一个常规光盘播放机的纠错过程的方框图。
图2是一个常规纠错存储器***的方框图。
图3是依据本发明的纠错存储器***的最佳实施例的方框图。
图4示出图3***中各单元处的波形。
图5是依据本发明的纠错存储器***的另一最佳实施例的方框图。
图6示出图5***中各单元处的波形。
图3是依据本发明的纠错存储器***的一个最佳实施例的方框图。参照图3,纠错存储器***包括:第一存储器,即RAM42,用于记录有8位数据总线的数据;第二存储器,即RAM44,用于记录有1位数据总线的指针;写/读控制信号产生器50,用于控制第一存储器42和第二存储器44的读/写操作;地址产生单元20,它与常规的地址产生单元一样,有第一、第二和第三偏移地址产生器22,24和26、多路复用器28、基叶址计数器30和加法器32。第一偏移地址产生器22接收用于记录EFM数据E的(图4)EFM时钟,并产生用于记录EFM解调数据的偏移地址,而该地址被提供给多路复用器28的输入端子A,因此第一去交错规则得到满足。第二偏移地址产生器24接收用于读取输出数据SD和最后译码器的指针SP的读取时钟(如图4所示),并产生用于读取输出数据和译码器指针的偏移地址,该地址被提供给多路复用器28的输入端子B,从而满足了第二去交错规则。第三偏移地址产生器26接收读/写控制信号R/W CON-TROL BUS并产生用于读和写输出数据和指针(错误修正所必需)的偏移地址,该地址被提供给多路复用器28的输入端子C,从而满足了第三去交错规则。多路复用器23依据EFM时钟信号和读时钟信号选择输入,并将选择的输入输出。换句话说,当S0和S1分别是(0,1),(1,0)和(0,0)时,则输入A、B和C分别被选中。基地址计数器30给加法器32提供了表明译码过程的基地址间隔的时钟及图4中示出的表示EFM帧同步周期的块时钟。加法器32将多路复用器28的输出和基地址计数器30的输出相加,产生用于第一存储器42和第二存储器44的地址信号,并通过地址总线将它们传送。具有四个与非门G1到G4的读/写控制信号产生器50接收如图4示出的写控制信号
RWE和读控制信号
ROE、依据数据/指针差分信号
DREN输出关于图4中第一存储器数据的数据写信号
DEWE和数据读控制信号
DROE、并将它们传送给第一存储器42的写控制端子WE和读控制端子
OE。此外,读/写控制信号产生器50还输出关于图4中第二存储器指针的指针写控制信号PRWE和指针读控制信号
PROE,并将他们传送给第二存储器44的写控制端子WE和读控制端子
OE。
本发明的一个最佳实施例的工作将参照图4描述。
参照图4,数据C1、E,C1,SP,C1,SD,C1,SP,C1,SD,C1,C1,C1P,C2,SP,E,SD,C2,SP,C2,SP,C2,SD,C1P,C2,C2P,……依据输入到偏移地址产生单元20的EFM时钟信号和读时钟信号被加到数据总线。这里,C1是纠错译码器C1的读/写数据,C1P是读/写指针C1,C2纠错译码器C2的读/写数据,C2P是C2写指针,E是EFM记录数据,SP是最后输出指针而SD是最后输出数据。第一存储器42在
DROE低电平时段(1)读数据C1,在
DRWE低电平时段(1)写数据E,并在
DROE低电平时段(2)和(3)读数据C1、SD和C1。这里,数据C1在
DRWE的低电平时段(2)写入。第二存储器44在PROE的低电平时段(1)和(2)读最后指针SP,在
PRWE低电平时段(1)通过C1纠错写入指针C1。在C2纠错时,第一存储器42在
DROE的低电平时段(4)读数据C2,并在
DRWE低电平时段(3)写数据E。在
DROE低电平时段(5)读数据SD和C2,在
DROE低电平时段(6)读数据C2和SD。由C2纠错所纠正的数据在
DRWE低电平时段(4)写入。第二存储器44在
PROE低电平时段(3)、(4)和(5)读数据SP和C1P,在PRWE低电平时段(2)写数据C2P。
在上面描述的本发明的最佳实施例中,数据被写在有8位数据总线的RAM42中,指针被写在有1位数据总线的RAM44中,因此,可以避免RAM容量不必要的增加。
图5是另一个最佳实施例的方框图,这一实施例与前面提到的实施例的区别在于:使用了一个9位的RAM46,以及提供了数据总线驱动单元60,用来分别地驱动数据和指针的数据总线。以下,两个实施例中的对应部分由同样的参考号数标出。9位RAM46通过地址总线接收从地址产生单元20来的地址信号,并接收写控制信号
RWE和读控制信号
ROE作为控制信号。数据总线驱动单元60包括:第一写总线驱动器62,用于依据数据写控制信号
DRWE来驱动8位数据总线;第二写总线驱动器64,用于依据指针写控制信号
PRWE来驱动1位指针总线。此外,数据总线驱动单元60还包括:第一锁存器66,用于通过数据写控制信号
DRWE的启动和与读控制信号
ROE的同步,将从存储器中读出的8位数据锁存;第二锁存器68,用于通过指针写控制信号
PRWE的启动和与读控制信号
ROE的同步,将从存储器中读出的1位指针锁存;第一读总线驱动器70,用于依据读控制
ROE来驱动8位数据总线;第二读总线驱动器72,用于依据读控制信号
ROE来驱动1位指针总线。
下面,将参照图6来描述依据本发明的另一最佳实施例的工作。在
ROE的低电平时段,信号从9位数据总线通向外部数据总线。在数据记录时,在读控制信号
ROE被触发为“低”电平信号后,8位数据和1位指针在
ROE的上升沿暂时被存在锁存器66和68中。此后,
DRWE信号被触发为“低”电平信号,外部数据的8位数据和从存储器中读出的1位指针的数据总线被从锁存器68中读出,并在RWE的低电平时段通过9位数据总线写入9位
RAM46。当希望把指针写入9位
RAM46时,
ROE信号被触发“低”电平信号,而8位数据和1位指针在上升沿暂时被存在锁存器66和68中。然后,通过立刻触发
PRWE信号为“低”电平信号,外部数据总线的1位指针和从锁存器66中读出的9位数据总线的8位数据,在
RWE的“低”电平时段,通过9位数据总线被写入9位RAM46,作为写控制信号。
因此,根据本发明的另一最佳实施例,8位数据和1位指针可以一个字写在一个有9位数据总线的存储器中,这就可以避免存储器容量不必要的增加。
为上文所述,根据本发明,光盘播放机的纠错***中所用的存储器空间可以得到有效利用,从而减小了存储器大小。这样,将纠错***集成到一个芯片上的技术得到简化,而且费用也大大地降低。
Claims (4)
1、一个以预定规则写和读m位数据和n位错误标记指针的纠错存储器***,包括:
用于记录上述m位数据的第一存储器;
用于记录上述n位指针的第二存储器;
地址产生单元,用于以预定规则产生上述第一和第二存储器的地址信号;和
写/读控制信号产生单元,用于通过接收写和读控制信号并响应于数据指针差分信号而产生所述第一和第二存储器相应的写和读控制信号。
2、如权利要求1所述的纠错存储器***,其中所述m位数据由8位数据组成,所述n位错误标记指针由1位组成,上述第一存储器是一个8位RAM,以及所述第二存储器是一个1位RAM。
3、以预定规则写和读m位数据与n位错误标记指针的纠错存储器***,包括:
一个容量为m+n位的存储器,用于记录所述m位数据和所述n位指针;
地址产生单元,用于以预定规则产生存储器的地址信号;以及
数据总线驱动单元,用于通过根据数据输入控制信号和指针写控制信号而将上述的m+n位数据分成m位和n位,从而双向地驱动存储器的m+n位数据总线。
4、如权利要求3所述的纠错存储器***,其中数据总线驱动单元包括:
第一写总线驱动器,用于按照数据写控制信号将上述从外部数据总线来的m位数据组合到内部数据总线中;
第二写总线驱动器,用于按照指针写控制信号将上述从外部指针总线来的n位指针组合到内部指针总线;
第一锁存装置,用于锁存上述m位数据,该装置由上述数据写控制信号启动并由读控制信号同步,从而通过上述内部数据总线读取;
第二锁存装置,用于锁存上述n位指针,该装置由上述指针写控制信号启动并由上述读控制信号同步,从而通过上述内部指针总线读取;
第一读总线驱动器,用于按照上述读控制信号,将上述m位内部数据总线和上述外部数据总线结合起来;
第二读总线驱动器,按照上述读控制信号,将上述n位内部指针总线和上述外部指针总线结合起来。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR11858/93 | 1993-06-28 | ||
KR11858/1993 | 1993-06-28 | ||
KR1019930011858A KR0141240B1 (ko) | 1993-06-28 | 1993-06-28 | 에러정정용 메모리장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1097079A true CN1097079A (zh) | 1995-01-04 |
CN1073736C CN1073736C (zh) | 2001-10-24 |
Family
ID=19358137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN94100532A Expired - Fee Related CN1073736C (zh) | 1993-06-28 | 1994-01-19 | 纠错存储器*** |
Country Status (4)
Country | Link |
---|---|
US (1) | US6038692A (zh) |
JP (1) | JPH0721700A (zh) |
KR (1) | KR0141240B1 (zh) |
CN (1) | CN1073736C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1099110C (zh) * | 1994-09-16 | 2003-01-15 | 西尔拉斯逻辑公司 | 通用纠错*** |
CN100349215C (zh) * | 1995-06-26 | 2007-11-14 | 株式会社日立制作所 | 数字信号的记录及重放方法、盘重放装置和记录媒体 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10111440C2 (de) * | 2001-03-09 | 2003-02-20 | Infineon Technologies Ag | Adressengenerator zur Erzeugung von Adressen zum Testen einer Schaltung |
JP2002317808A (ja) * | 2001-04-20 | 2002-10-31 | Wakai & Co Ltd | 板ナット体 |
US7114023B2 (en) * | 2003-08-29 | 2006-09-26 | Intel Corporation | Non-sequential access pattern based address generator |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0426657B1 (en) * | 1983-12-20 | 1999-03-10 | Sony Corporation | Method and apparatus for decoding error correction code |
-
1993
- 1993-06-28 KR KR1019930011858A patent/KR0141240B1/ko not_active IP Right Cessation
-
1994
- 1994-01-19 CN CN94100532A patent/CN1073736C/zh not_active Expired - Fee Related
- 1994-01-21 US US08/184,446 patent/US6038692A/en not_active Expired - Fee Related
- 1994-03-15 JP JP6043545A patent/JPH0721700A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1099110C (zh) * | 1994-09-16 | 2003-01-15 | 西尔拉斯逻辑公司 | 通用纠错*** |
CN100349215C (zh) * | 1995-06-26 | 2007-11-14 | 株式会社日立制作所 | 数字信号的记录及重放方法、盘重放装置和记录媒体 |
Also Published As
Publication number | Publication date |
---|---|
US6038692A (en) | 2000-03-14 |
KR0141240B1 (ko) | 1998-07-15 |
KR950001724A (ko) | 1995-01-03 |
CN1073736C (zh) | 2001-10-24 |
JPH0721700A (ja) | 1995-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0437865B1 (en) | Storage device for reversibly storing digital data on a multitrack storage medium, a decoding device, an information reproducing apparatus for use with such storage medium, and a unitary storage medium for use with such storage device, decoding device and/or information reproducing device | |
US5978958A (en) | Data transmission system, data recording and reproducing apparatus and recording medium each having data structure of error correcting code | |
KR960020510A (ko) | 줄길이복호화기 | |
AU706245B2 (en) | Data transmission system, data recording and reproducing apparatus and recording medium each having data structure of error correcting code | |
CN1073736C (zh) | 纠错存储器*** | |
US4964139A (en) | Multi-purpose circuit for decoding binary information | |
KR850001444B1 (ko) | 디지탈 신호 처리장치 | |
JPH1198462A (ja) | データ再生装置 | |
JPH0451910B2 (zh) | ||
JP3313056B2 (ja) | Cd−romドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路 | |
JPH0828052B2 (ja) | Pcmデータのフレーム生成方法 | |
US6346896B1 (en) | Decoding apparatus and method for deinterleaving data | |
KR100339452B1 (ko) | 오류 정정 시스템, 오류 정정 방법 및 오류 정정 기능을 갖는 데이타 기억 시스템 | |
KR930000994B1 (ko) | Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 | |
KR980004787A (ko) | Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로 | |
CN1065392C (zh) | 采用动态ram实现数据交织和去交织的方法 | |
US5222058A (en) | Data recording apparatus capable of recording with predetermined data arrangement | |
JPH0566673B2 (zh) | ||
KR100207616B1 (ko) | 에러플래그 처리방법 및 회로 | |
SU1149272A1 (ru) | Устройство дл сопр жени процессора с пам тью | |
KR950005753Y1 (ko) | 컴팩트 디스크의 서브코드 인터리브 디코더회로 | |
SU1251181A1 (ru) | Буферное запоминающее устройство | |
JP2969645B2 (ja) | タイムスロット入替回路 | |
SU1488876A1 (ru) | Буферное запоминающее устройство | |
SU564723A1 (ru) | Устройство дл селекции информационных каналов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |