CN109660114A - 一种多路并联mos管的驱动电路 - Google Patents
一种多路并联mos管的驱动电路 Download PDFInfo
- Publication number
- CN109660114A CN109660114A CN201910139808.0A CN201910139808A CN109660114A CN 109660114 A CN109660114 A CN 109660114A CN 201910139808 A CN201910139808 A CN 201910139808A CN 109660114 A CN109660114 A CN 109660114A
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- push
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 313
- 238000005538 encapsulation Methods 0.000 claims abstract description 26
- 230000005611 electricity Effects 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 101150109676 Rgs1 gene Proteins 0.000 description 6
- 101150067744 Rgs2 gene Proteins 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种多路并联MOS管的驱动电路,包括推挽电路、多路栅极电阻和多路并联MOS管,还包括在每个兼容封装MOS管的功率源极S1和信号源极S2最少串联一个源极电阻到驱动地电平。采用本发明电路,通过增加所述的源极电阻,能够有效抑制MOS管并联时驱动回路中的环流,减小MOS管的损耗,提高MOS管驱动的可靠性。
Description
技术领域
本发明涉及电力电子产品领域,具体涉及一种多路并联MOS管的驱动电路。
背景技术
现有的大功率MOS管通常采用TO-247封装,由于源极存在寄生电感,在MOS管开通或者关断时,主功率电路上大电流的变化会导致MOS管栅源极驱动电压尖峰超标,应用时需要通过增大栅极电阻、增加栅源电容等方式来放慢MOS管的开通和关断速度,导致MOS管开关速度受限。随着开关管开关速度的进一步提高,为了减小封装中源极寄生电感的影响,部分厂家的功率型MOS管逐渐采用TO-247-4封装,即在原有TO-247封装的基础上,再增加一个直接连接到MOS管内部的信号源极,作为栅极驱动电压的参考地电平,以消除驱动电压对源极电感的影响,从而提高MOS管的开关速度,增加MOS管驱动的可靠性。
实际应用中,考虑到MOS管应用的多样性,通常会需要两种封装MOS管能够兼容使用。为了能够在PCB电路板单个MOS管的位置上兼容使用TO-247和TO-247-4封装,MOS管封装通常会采用兼容管脚封装,如图1所示。图中,单个MOS管在PCB板上的管脚封装为TO247与TO247-4兼容封装,共有栅极G1、栅极G2、漏极D、功率源极S1和信号源极S2等五个管脚,其中栅极G1、漏极D、功率源极S1的管脚封装与TO247管脚封装兼容,栅极G2、漏极D、功率源极S1、信号源极S2的管脚封装与TO247-4管脚封装兼容。当上述兼容管脚封装的多路MOS管并联使用时,通常需要都采用相同封装的MOS管,不能将TO-247封装与TO-247-4封装并联混用。由于多路MOS管的源极功率线并联连接,源极驱动信号线并联连接,任意两个MOS管之间的源极功率线会与源极驱动信号线形成闭环回路,主功率电流在回路中形成环流,导致驱动回路中流过主功率电流,从而导致MOS管的驱动电压受干扰,影响了MOS管并联使用的可靠性。
为了发挥上述多路兼容管脚封装的MOS管并联使用的灵活性,让电路中单个MOS管能够任意使用TO-247和TO-247-4封装的MOS管,在单个MOS管的功率源极S1与信号源极S2最少串联一个源极电阻到驱动电压的地电平,能够有效抑制MOS管并联时驱动回路中的环流,减小MOS管的损耗,提高MOS管驱动的可靠性。
发明内容
本发明所要解决的技术问题是一种多路并联MOS管的驱动电路,通过增加源极电阻,能够有效抑制MOS管并联时驱动回路中的环流,减小MOS管的损耗,提高MOS管驱动的可靠性。。
本发明是通过以下技术方案来实现的:一种多路并联MOS管的驱动电路,包括推挽电路、多路栅极电阻和多路并联MOS管,单个所述MOS管在PCB板上的管脚封装为TO247与TO247-4兼容封装,所述兼容封装共有栅极G1、栅极G2、漏极D、功率源极S1和信号源极S2等五个管脚,其中栅极G1、漏极D、功率源极S1的管脚封装与TO247管脚封装兼容,栅极G2、漏极D、功率源极S1、信号源极S2的管脚封装与TO247-4管脚封装兼容,单个所述MOS管的栅极G1与栅极G2相连;所述推挽电路由NPN型三极管和PNP型三极管组成,所述NPN型三极管的基极与所述PNP型三极管的基极连接到所述推挽电路输入端,所述推挽电路输入端连接驱动PWM信号,所述NPN型三极管的集电极连接所述推挽电路的电源,所述PNP型三极管的集电极连接所述推挽电路地电平,所述NPN型三极管的发射极与所述PNP型三极管的发射极连接到所述推挽电路输出端,所述推挽电路输出端连接所述多路栅极电阻的一端,所述多路栅极电阻的另一端分别连接到单个所述MOS管的栅极G1,单个所述MOS管的功率源极S1与信号源极S2最少串联一个源极电阻到所述推挽电路地电平,以抑制多路兼容管脚封装的MOS管并联时在驱动回路上产生的功率环流。
作为优选的技术方案,当单个所述MOS管为TO247封装的MOS管时,所述MOS管的功率源极S1最少串联一个源极电阻到所述推挽电路地电平;当单个所述MOS管为TO247-4封装的MOS管时,所述MOS管的信号源极S2最少串联一个源极电阻到所述推挽电路地电平。
作为优选的技术方案,所述MOS管的功率源极S1最少串联一个源极电阻到所述推挽电路地电平,所述MOS管信号源极S2连接到所述推挽电路地电平。
作为优选的技术方案,单个MOS管功率源极S1串联一个开关和一个源极电阻到所述推挽电路地电平;单个MOS管信号源极S2串联一个开关和一个源极电阻到所述推挽电路地电平,或者单个MOS管信号源极S2串联一个开关到所述推挽电路地电平。
作为优选的技术方案,单个MOS管功率源极S1与信号源极S2分别连接到一个选择开关的两个被选择端,选择开关的选择端连接源极电阻一端,源极电阻另一端连接推挽电路地电平。
作为优选的技术方案,MOS管驱动电路中增加一个稳压二极管和一个负压电容,MOS管的源极电阻的一端与稳压二极管的阴极连接,稳压二极管的阳极与推挽电路地电平连接,所述负压电容与所述稳压二极管并联连接。
作为优选的技术方案,推挽电路为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
作为优选的技术方案,驱动PWM信号连接到多路推挽电路的输入端,单个所述推挽电路输出端连接到单个或多个所述MOS管的栅极电阻。
作为优选的技术方案,所述MOS管为与之封装兼容的IGBT管,单个所述IGBT管在PCB板上的管脚封装为TO247与TO247-4兼容封装,所述兼容封装共有栅极G1、栅极G2、集电极C、功率发射极E1和信号发射极E2五个管脚,其中栅极G1、集电极C、功率发射极E1的管脚封装与TO247管脚封装兼容,栅极G2、集电极C、功率发射极E1、信号发射极E2的管脚封装与TO247-4管脚封装兼容。
本发明的有益效果是:通过本发明的MOS管驱动电路,兼容管脚封装的MOS管并联使用时,由于功率源极S1与信号源极S2最少串联了一个电阻到驱动地电平,这样多路MOS管中任意一路MOS管源极流过的主功率电流,不会再通过源极电阻串入到另外一路MOS管的驱动源极,抑制了该MOS管驱动回路上的主功率环流。当采用不同管脚封装的MOS管并联使用时,由于单个MOS管上源极电阻的存在,主功率电流也不会通过源极电阻形成环流,每个MOS管驱动电压不会受到主功率电流的干扰,提高MOS管驱动的可靠性,减小了并联MOS管的损耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的驱动电路的第一实施例电路图;
图2为本发明的驱动电路的第二实施例电路图;
图3为本发明的驱动电路的第三实施例电路图;
图4为本发明的驱动电路的第四实施例电路图;
图5为本发明的驱动电路的第五实施例电路图;
图6为本发明的驱动电路的第六实施例电路图。
具体实施方式
本说明书中公开的所有特征,或公开的所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以以任何方式组合。
本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。
在本发明的描述中,需要理解的是,术语“一端”、“另一端”、“外侧”、“上”、“内侧”、“水平”、“同轴”、“中央”、“端部”、“长度”、“外端”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
本发明使用的例如“上”、“上方”、“下”、“下方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如,如果将图中的设备翻转,则被描述为位于其他单元或特征“下方”或“之下”的单元将位于其他单元或特征“上方”。因此,示例性术语“下方”可以囊括上方和下方这两种方位。设备可以以其他方式被定向(旋转90度或其他朝向),并相应地解释本文使用的与空间相关的描述语
在本发明中,除非另有明确的规定和限定,术语“设置”、“套接”、“连接”、“贯穿”、“插接”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
实施例一
图1给出了本发明的多路并联MOS管驱动电路的第一实施例电路图。所述并联MOS管的驱动电路包括推挽电路、栅极电阻Rg1和Rg2、并联MOS管Q3和Q4,单个所述MOS管在PCB板上的管脚封装为TO247与TO247-4兼容封装,所述兼容封装共有栅极G1、栅极G2、漏极D、功率源极S1和信号源极S2等五个管脚,其中栅极G1、漏极D、功率源极S1的管脚封装与TO247管脚封装兼容,栅极G2、漏极D、功率源极S1、信号源极S2的管脚封装与TO247-4管脚封装兼容,单个所述MOS管的栅极G1与栅极G2相连;所述推挽电路由NPN型三极管Q1和PNP型三极管Q2组成,所述NPN型三极管Q1的基极与所述PNP型三极管Q2的基极连接所述推挽电路输入端,所述推挽电路输入端连接外部驱动PWM信号,所述NPN型三极管Q1的集电极连接所述推挽电路的电源,所述PNP型三极管Q2的集电极连接所述推挽电路地电平,所述NPN型三极管Q1的发射极与所述PNP型三极管Q2的发射极连接所述推挽电路输出端,所述推挽电路输出端连接到栅极电阻Rg1和Rg2的一端,所述栅极电阻Rg1和Rg2的另一端分别连接到所述MOS管Q3和Q4的栅极G1;所述MOS管Q3的功率源极S1连接到一个源极电阻R1的一端,所述MOS管Q3的信号源极S2连接到一个源极电阻R2的一端,源极电阻R1和R2的另外一端连接到所述推挽电路地电平;所述MOS管Q4的功率源极S1连接到一个源极电阻R3的一端,所述MOS管Q4的信号源极S2串联连接到一个源极电阻R4的一端,源极电阻R3和R4的另外一端连接到所述推挽电路地电平;栅源电阻Rgs1连接在MOS管Q3的栅极S1与所述推挽电路地电平之间,栅源电阻Rgs2连接在MOS管Q4的栅极S1与所述推挽电路地电平之间。
当MOS管Q3为TO247封装MOS管时,最少需要保留源极电阻R1,当MOS管Q3为TO247-4封装MOS管时,最少需要保留源极电阻R2;当MOS管Q4为TO247封装MOS管时,最少需要保留源极电阻R3,当MOS管Q4为TO247-4封装MOS管时,最少需要保留源极电阻R4。
多路MOS管可以为多个MOS管并联,当任意一个MOS管为TO247封装MOS管时,连接到功率源极S1与所述推挽电路地电平之间的源极电阻需要保留;当任意一个MOS管为TO247-4封装MOS管时,连接到信号源极S2与所述推挽电路地电平之间的源极电阻需要保留。
推挽电路还可以时多路推挽电路组成,其中驱动PWM信号连接到多路所述推挽电路的输入端,单个所述推挽电路输出端连接到单个或多个所述MOS管的栅极电阻。
所述推挽电路可以为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
通过本发明的MOS管驱动电路,当多路MOS管并联使用时,单个MOS管上源极流过的电流不会通过主功率源极并联功率线与驱动源极并联信号线形成环流,每个MOS管驱动电压不会受到其他与之并联的MOS管主功率电流的干扰,提高MOS管驱动的可靠性,减小了并联MOS管上的损耗。所述的多路MOS管不再受并联时需采用相同封装MOS管的限制,可以任意采用TO247或者TO247-4封装的MOS管混用,提高了该MOS管电路的适用性。
实施例二
图2给出了本发明的多路并联MOS管驱动电路的第二实施例电路图。所述并联MOS管的驱动电路包括推挽电路、栅极电阻Rg1和Rg2、并联MOS管Q3和Q4,单个所述MOS管在PCB板上的管脚封装为TO247与TO247-4兼容封装,所述兼容封装共有栅极G1、栅极G2、漏极D、功率源极S1和信号源极S2等五个管脚,其中栅极G1、漏极D、功率源极S1的管脚封装与TO247管脚封装兼容,栅极G2、漏极D、功率源极S1、信号源极S2的管脚封装与TO247-4管脚封装兼容,单个所述MOS管的栅极G1与栅极G2相连;所述推挽电路由NPN型三极管Q1和PNP型三极管Q2组成,所述NPN型三极管Q1的基极与所述PNP型三极管Q2的基极连接所述推挽电路输入端,所述推挽电路输入端连接外部驱动PWM信号,所述NPN型三极管Q1的集电极连接所述推挽电路的电源,所述PNP型三极管Q2的集电极连接所述推挽电路地电平,所述NPN型三极管Q1的发射极与所述PNP型三极管Q2的发射极连接所述推挽电路输出端,所述推挽电路输出端连接到栅极电阻Rg1和Rg2的一端,所述栅极电阻Rg1和Rg2的另一端分别连接到所述MOS管Q3和Q4的栅极G1;所述MOS管Q3的功率源极S1连接到一个源极电阻R1的一端,源极电阻R1的另外一端和所述MOS管Q3的信号源极S2连接到所述推挽电路地电平;所述MOS管Q4的功率源极S1连接到一个源极电阻R3的一端,源极电阻R3的另外一端和所述MOS管Q4的信号源极S2连接到所述推挽电路地电平;栅源电阻Rgs1连接在MOS管Q3的栅极S1与所述推挽电路地电平之间,栅源电阻Rgs2连接在MOS管Q4的栅极S1与所述推挽电路地电平之间。
当MOS管Q3为TO247封装MOS管时,最少需要保留源极电阻R1,当MOS管Q3为TO247-4封装MOS管时,最少需要保留源极电阻R2;当MOS管Q4为TO247封装MOS管时,最少需要保留源极电阻R3,当MOS管Q4为TO247-4封装MOS管时,最少需要保留源极电阻R4。
多路MOS管可以为多个MOS管并联,当任意一个MOS管为TO247封装MOS管时,连接到功率源极S1与所述推挽电路地电平之间的源极电阻需要保留;当任意一个MOS管为TO247-4封装MOS管时,连接到信号源极S2与所述推挽电路地电平之间的源极电阻需要保留。
推挽电路还可以时多路推挽电路组成,其中驱动PWM信号连接到多路所述推挽电路的输入端,单个所述推挽电路输出端连接到单个或多个所述MOS管的栅极电阻。
推挽电路可以为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
通过本发明的MOS管驱动电路,当多路MOS管并联使用时,单个MOS管上源极流过的电流不会通过主功率源极并联功率线与驱动源极并联信号线形成环流,每个MOS管驱动电压不会受到其他与之并联的MOS管主功率电流的干扰,提高MOS管驱动的可靠性,减小了并联MOS管上的损耗。所述的多路MOS管不再受并联时需采用相同封装MOS管的限制,可以任意采用TO247或者TO247-4封装的MOS管混用,提高了该MOS管电路的适用性。
实施例三
图3给出了本发明的多路并联MOS管驱动电路的第三实施例电路图。所述并联MOS管的驱动电路包括推挽电路、栅极电阻Rg1和Rg2、并联MOS管Q3和Q4,单个所述MOS管在PCB板上的管脚封装为TO247与TO247-4兼容封装,所述兼容封装共有栅极G1、栅极G2、漏极D、功率源极S1和信号源极S2等五个管脚,其中栅极G1、漏极D、功率源极S1的管脚封装与TO247管脚封装兼容,栅极G2、漏极D、功率源极S1、信号源极S2的管脚封装与TO247-4管脚封装兼容,单个所述MOS管的栅极G1与栅极G2相连;所述推挽电路由NPN型三极管Q1和PNP型三极管Q2组成,所述NPN型三极管Q1的基极与所述PNP型三极管Q2的基极连接所述推挽电路输入端,所述推挽电路输入端连接外部驱动PWM信号,所述NPN型三极管Q1的集电极连接所述推挽电路的电源,所述PNP型三极管Q2的集电极连接所述推挽电路地电平,所述NPN型三极管Q1的发射极与所述PNP型三极管Q2的发射极连接所述推挽电路输出端,所述推挽电路输出端连接到栅极电阻Rg1和Rg2的一端,所述栅极电阻Rg1和Rg2的另一端分别连接到所述MOS管Q3和Q4的栅极G1;所述MOS管Q3的功率源极S1连接到一个源极电阻R1的一端,所述源极电阻R1的另一端连接到开关K1的一端,所述MOS管Q3的信号源极S2连接到一个源极电阻R2的一端,所述源极电阻R2的另一端连接到开关K2的一端,所述开关K1和所述开关K2的另外一端一起连接到所述推挽电路地电平;所述MOS管Q4的功率源极S1连接到一个源极电阻R3的一端,所述源极电阻R3的另一端连接到开关K3的一端,所述MOS管Q4的信号源极S2连接到一个源极电阻R4的一端,所述源极电阻R4的另一端连接到开关K4的一端,所述开关K3和所述开关K4的另外一端一起连接到所述推挽电路地电平;栅源电阻Rgs1连接在MOS管Q3的栅极S1与所述推挽电路地电平之间,栅源电阻Rgs2连接在MOS管Q4的栅极S1与所述推挽电路地电平之间。
开关K1和所述开关K2既可以为独立开关,也可以为单个二选一开关;所述开关K3和所述开关K4既可以为独立开关,也可以为单个二选一开关。
当MOS管Q3为TO247封装MOS管时,最少需要保留源极电阻R1,当MOS管Q3为TO247-4封装MOS管时,最少需要保留源极电阻R2;当MOS管Q4为TO247封装MOS管时,最少需要保留源极电阻R3,当MOS管Q4为TO247-4封装MOS管时,最少需要保留源极电阻R4。
多路MOS管可以为多个MOS管并联,当任意一个MOS管为TO247封装MOS管时,连接到功率源极S1与所述推挽电路地电平之间的源极电阻需要保留;当任意一个MOS管为TO247-4封装MOS管时,连接到信号源极S2与所述推挽电路地电平之间的源极电阻需要保留。
所述推挽电路还可以时多路推挽电路组成,其中驱动PWM信号连接到多路所述推挽电路的输入端,单个所述推挽电路输出端连接到单个或多个所述MOS管的栅极电阻。
推挽电路可以为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
通过本发明的MOS管驱动电路,当多路MOS管并联使用时,单个MOS管上源极流过的电流不会通过主功率源极并联功率线与驱动源极并联信号线形成环流,每个MOS管驱动电压不会受到其他与之并联的MOS管主功率电流的干扰,提高MOS管驱动的可靠性,减小了并联MOS管上的损耗。所述的多路MOS管不再受并联时需采用相同封装MOS管的限制,可以任意采用TO247或者TO247-4封装的MOS管混用,提高了该MOS管电路的适用性。
实施例四
图4给出了本发明的多路并联MOS管驱动电路的第四实施例电路图。所述并联MOS管的驱动电路包括推挽电路、栅极电阻Rg1和Rg2、并联MOS管Q3和Q4,单个所述MOS管在PCB板上的管脚封装为TO247与TO247-4兼容封装,所述兼容封装共有栅极G1、栅极G2、漏极D、功率源极S1和信号源极S2等五个管脚,其中栅极G1、漏极D、功率源极S1的管脚封装与TO247管脚封装兼容,栅极G2、漏极D、功率源极S1、信号源极S2的管脚封装与TO247-4管脚封装兼容,单个所述MOS管的栅极G1与栅极G2相连;所述推挽电路由NPN型三极管Q1和PNP型三极管Q2组成,所述NPN型三极管Q1的基极与所述PNP型三极管Q2的基极连接所述推挽电路输入端,所述推挽电路输入端连接外部驱动PWM信号,所述NPN型三极管Q1的集电极连接所述推挽电路的电源,所述PNP型三极管Q2的集电极连接所述推挽电路地电平,所述NPN型三极管Q1的发射极与所述PNP型三极管Q2的发射极连接所述推挽电路输出端,所述推挽电路输出端连接到栅极电阻Rg1和Rg2的一端,所述栅极电阻Rg1和Rg2的另一端分别连接到所述MOS管Q3和Q4的栅极G1;所述MOS管Q3的功率源极S1和信号源极S2分别接到选择开关K1的两个被选择端,所述选择开关K1的选择端连接到源极电阻R1的一端,所述源极电阻R1的另一端连接到所述推挽电路地电平;所述MOS管Q4的功率源极S1和信号源极S2分别接到选择开关K2的两个被选择端,所述选择开关K2的选择端连接到源极电阻R2的一端,所述源极电阻R2的另一端连接到所述推挽电路地电平;栅源电阻Rgs1连接在MOS管Q3的栅极S1与所述推挽电路地电平之间,栅源电阻Rgs2连接在MOS管Q4的栅极S1与所述推挽电路地电平之间。
当MOS管Q3为TO247封装MOS管时,最少需要保留源极电阻R1,当MOS管Q3为TO247-4封装MOS管时,最少需要保留源极电阻R2;当MOS管Q4为TO247封装MOS管时,最少需要保留源极电阻R3,当MOS管Q4为TO247-4封装MOS管时,最少需要保留源极电阻R4。
多路MOS管可以为多个MOS管并联,当任意一个MOS管为TO247封装MOS管时,连接到功率源极S1与所述推挽电路地电平之间的源极电阻需要保留;当任意一个MOS管为TO247-4封装MOS管时,连接到信号源极S2与所述推挽电路地电平之间的源极电阻需要保留。
推挽电路还可以时多路推挽电路组成,其中驱动PWM信号连接到多路所述推挽电路的输入端,单个所述推挽电路输出端连接到单个或多个所述MOS管的栅极电阻。
推挽电路可以为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
通过本发明的MOS管驱动电路,当多路MOS管并联使用时,单个MOS管上源极流过的电流不会通过主功率源极并联功率线与驱动源极并联信号线形成环流,每个MOS管驱动电压不会受到其他与之并联的MOS管主功率电流的干扰,提高MOS管驱动的可靠性,减小了并联MOS管上的损耗。所述的多路MOS管不再受并联时需采用相同封装MOS管的限制,可以任意采用TO247或者TO247-4封装的MOS管混用,提高了该MOS管电路的适用性。
实施例五
图5给出了本发明的多路并联MOS管驱动电路的第五实施例电路图。所述并联MOS管的驱动电路包括推挽电路、栅极电阻Rg1和Rg2、并联MOS管Q3和Q4,单个所述MOS管在PCB板上的管脚封装为TO247与TO247-4兼容封装,所述兼容封装共有栅极G1、栅极G2、漏极D、功率源极S1和信号源极S2等五个管脚,其中栅极G1、漏极D、功率源极S1的管脚封装与TO247管脚封装兼容,栅极G2、漏极D、功率源极S1、信号源极S2的管脚封装与TO247-4管脚封装兼容,单个所述MOS管的栅极G1与栅极G2相连;所述推挽电路由NPN型三极管Q1和PNP型三极管Q2组成,所述NPN型三极管Q1的基极与所述PNP型三极管Q2的基极连接所述推挽电路输入端,所述推挽电路输入端连接外部驱动PWM信号,所述NPN型三极管Q1的集电极连接所述推挽电路的电源,所述PNP型三极管Q2的集电极连接所述推挽电路地电平,所述NPN型三极管Q1的发射极与所述PNP型三极管Q2的发射极连接所述推挽电路输出端,所述推挽电路输出端连接到栅极电阻Rg1和Rg2的一端,所述栅极电阻Rg1和Rg2的另一端分别连接到所述MOS管Q3和Q4的栅极G1;所述MOS管驱动电路在源极电阻R1与所述推挽电路地电平之间增加一个稳压二极管D1和一个负压电容C1,所述源极电阻R1与所述稳压二极管D1的阴极连接,所述稳压二极管D1的阳极与所述推挽电路地电平连接,所述负压电容C1与所述稳压二极管D1并联连接;栅源电阻Rgs1连接在MOS管Q3的栅极S1与所述推挽电路地电平之间,栅源电阻Rgs2连接在MOS管Q4的栅极S1与所述推挽电路地电平之间。
当MOS管Q3为TO247封装MOS管时,最少需要保留源极电阻R1,当MOS管Q3为TO247-4封装MOS管时,最少需要保留源极电阻R2;当MOS管Q4为TO247封装MOS管时,最少需要保留源极电阻R3,当MOS管Q4为TO247-4封装MOS管时,最少需要保留源极电阻R4。
多路MOS管可以为多个MOS管并联,当任意一个MOS管为TO247封装MOS管时,连接到功率源极S1与所述推挽电路地电平之间的源极电阻需要保留;当任意一个MOS管为TO247-4封装MOS管时,连接到信号源极S2与所述推挽电路地电平之间的源极电阻需要保留。
推挽电路还可以时多路推挽电路组成,其中驱动PWM信号连接到多路所述推挽电路的输入端,单个所述推挽电路输出端连接到单个或多个所述MOS管的栅极电阻。
推挽电路可以为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
通过本发明的MOS管驱动电路,当多路MOS管并联使用时,单个MOS管上源极流过的电流不会通过主功率源极并联功率线与驱动源极并联信号线形成环流,每个MOS管驱动电压不会受到其他与之并联的MOS管主功率电流的干扰,提高MOS管驱动的可靠性,减小了并联MOS管上的损耗。所述的多路MOS管不再受并联时需采用相同封装MOS管的限制,可以任意采用TO247或者TO247-4封装的MOS管混用,提高了该MOS管电路的适用性。
实施例六
图6给出了本发明的多路并联MOS管驱动电路的第六实施例电路图。所述并联MOS管的驱动电路包括两路推挽电路、栅极电阻Rg1和Rg2、并联MOS管Q3和Q4,单个所述MOS管在PCB板上的管脚封装为TO247与TO247-4兼容封装,所述兼容封装共有栅极G1、栅极G2、漏极D、功率源极S1和信号源极S2等五个管脚,其中栅极G1、漏极D、功率源极S1的管脚封装与TO247管脚封装兼容,栅极G2、漏极D、功率源极S1、信号源极S2的管脚封装与TO247-4管脚封装兼容,单个所述MOS管的栅极G1与栅极G2相连;所述推挽电路1由NPN型三极管Q1和PNP型三极管Q2组成,所述NPN型三极管Q1的基极与所述PNP型三极管Q2的基极连接所述推挽电路输入端,所述推挽电路输入端连接外部驱动PWM信号,所述NPN型三极管Q1的集电极连接所述推挽电路的电源,所述PNP型三极管Q2的集电极连接所述推挽电路地电平,所述NPN型三极管Q1的发射极与所述PNP型三极管Q2的发射极连接所述推挽电路输出端,所述推挽电路输出端连接到栅极电阻Rg1的一端;所述推挽电路2由NPN型三极管Q5和PNP型三极管Q6组成,所述NPN型三极管Q5的基极与所述PNP型三极管Q6的基极连接所述推挽电路输入端,所述推挽电路输入端连接外部驱动PWM信号,所述NPN型三极管Q5的集电极连接所述推挽电路的电源,所述PNP型三极管Q6的集电极连接所述推挽电路地电平,所述NPN型三极管Q5的发射极与所述PNP型三极管Q6的发射极连接所述推挽电路输出端,所述推挽电路输出端连接到栅极电阻Rg2的一端;所述栅极电阻Rg1和Rg2的另一端分别连接到所述MOS管Q3和Q4的栅极G1;所述MOS管Q3的功率源极S1连接到一个源极电阻R1的一端,所述MOS管Q3的信号源极S2连接到一个源极电阻R2的一端,源极电阻R1和R2的另外一端连接到所述推挽电路地电平;所述MOS管Q4的功率源极S1连接到一个源极电阻R3的一端,所述MOS管Q4的信号源极S2串联连接到一个源极电阻R4的一端,源极电阻R3和R4的另外一端连接到所述推挽电路地电平;栅源电阻Rgs1连接在MOS管Q3的栅极S1与所述推挽电路地电平之间,栅源电阻Rgs2连接在MOS管Q4的栅极S1与所述推挽电路地电平之间。
当MOS管Q3为TO247封装MOS管时,最少需要保留源极电阻R1,当MOS管Q3为TO247-4封装MOS管时,最少需要保留源极电阻R2;当MOS管Q4为TO247封装MOS管时,最少需要保留源极电阻R3,当MOS管Q4为TO247-4封装MOS管时,最少需要保留源极电阻R4。
多路MOS管可以为多个MOS管并联,当任意一个MOS管为TO247封装MOS管时,连接到功率源极S1与所述推挽电路地电平之间的源极电阻需要保留;当任意一个MOS管为TO247-4封装MOS管时,连接到信号源极S2与所述推挽电路地电平之间的源极电阻需要保留。
推挽电路还可以时多路推挽电路组成,其中驱动PWM信号连接到多路所述推挽电路的输入端,单个所述推挽电路输出端连接到单个或多个所述MOS管的栅极电阻。
推挽电路可以为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
通过本发明的MOS管驱动电路,当多路MOS管并联使用时,单个MOS管上源极流过的电流不会通过主功率源极并联功率线与驱动源极并联信号线形成环流,每个MOS管驱动电压不会受到其他与之并联的MOS管主功率电流的干扰,提高MOS管驱动的可靠性,减小了并联MOS管上的损耗。所述的多路MOS管不再受并联时需采用相同封装MOS管的限制,可以任意采用TO247或者TO247-4封装的MOS管混用,提高了该MOS管电路的适用性。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何不经过创造性劳动想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求书所限定的保护范围为准。
Claims (9)
1.一种多路并联MOS管的驱动电路,包括推挽电路、多路栅极电阻和多路并联MOS管,单个所述MOS管在PCB板上的管脚封装为TO247与TO247-4兼容封装,所述兼容封装共有栅极G1、栅极G2、漏极D、功率源极S1和信号源极S2等五个管脚,其中栅极G1、漏极D、功率源极S1的管脚封装与TO247管脚封装兼容,栅极G2、漏极D、功率源极S1、信号源极S2的管脚封装与TO247-4管脚封装兼容,单个所述MOS管的栅极G1与栅极G2相连;所述推挽电路由NPN型三极管和PNP型三极管组成,所述NPN型三极管的基极与所述PNP型三极管的基极连接到所述推挽电路输入端,所述推挽电路输入端连接驱动PWM信号,所述NPN型三极管的集电极连接所述推挽电路的电源,所述PNP型三极管的集电极连接所述推挽电路地电平,所述NPN型三极管的发射极与所述PNP型三极管的发射极连接到所述推挽电路输出端,所述推挽电路输出端连接所述多路栅极电阻的一端,所述多路栅极电阻的另一端分别连接到单个所述MOS管的栅极G1,其特征在于:单个所述MOS管的功率源极S1与信号源极S2最少串联一个源极电阻到所述推挽电路地电平,以抑制多路兼容管脚封装的MOS管并联时在驱动回路上产生的功率环流。
2.根据权利要求1所述的多路并联MOS管的驱动电路,其特征在于:当单个所述MOS管为TO247封装的MOS管时,所述MOS管的功率源极S1最少串联一个源极电阻到所述推挽电路地电平;当单个所述MOS管为TO247-4封装的MOS管时,所述MOS管的信号源极S2最少串联一个源极电阻到所述推挽电路地电平。
3.根据权利要求1所述的MOS管驱动电路,其特征在于:所述MOS管的功率源极S1最少串联一个源极电阻到所述推挽电路地电平,所述MOS管信号源极S2连接到所述推挽电路地电平。
4.根据权利要求1或2或3所述的多路并联MOS管的驱动电路,其特征在于:单个MOS管功率源极S1串联一个开关和一个源极电阻到所述推挽电路地电平;单个MOS管信号源极S2串联一个开关和一个源极电阻到所述推挽电路地电平,或者单个MOS管信号源极S2串联一个开关到所述推挽电路地电平。
5.根据权利要求1或2或3所述的多路并联MOS管的驱动电路,其特征在于:单个MOS管功率源极S1与信号源极S2分别连接到一个选择开关的两个被选择端,选择开关的选择端连接源极电阻一端,源极电阻另一端连接推挽电路地电平。
6.根据权利要求1所述的多路并联MOS管的驱动电路,其特征在于:MOS管驱动电路中增加一个稳压二极管和一个负压电容,MOS管的源极电阻的一端与稳压二极管的阴极连接,稳压二极管的阳极与推挽电路地电平连接,所述负压电容与所述稳压二极管并联连接。
7.根据权利要求1所述的多路并联MOS管的驱动电路,其特征在于:推挽电路为带推挽输出能力的驱动芯片或带推挽输出能力的光耦器件。
8.根据权利要求1所述的多路并联MOS管的驱动电路,其特征在于:驱动PWM信号连接到多路推挽电路的输入端,单个所述推挽电路输出端连接到单个或多个所述MOS管的栅极电阻。
9.根据权利要求1所述的多路并联MOS管的驱动电路,其特征在于:所述MOS管为与之封装兼容的IGBT管,单个所述IGBT管在PCB板上的管脚封装为TO247与TO247-4兼容封装,所述兼容封装共有栅极G1、栅极G2、集电极C、功率发射极E1和信号发射极E2五个管脚,其中栅极G1、集电极C、功率发射极E1的管脚封装与TO247管脚封装兼容,栅极G2、集电极C、功率发射极E1、信号发射极E2的管脚封装与TO247-4管脚封装兼容。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910139808.0A CN109660114B (zh) | 2019-02-26 | 2019-02-26 | 一种多路并联mos管的驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910139808.0A CN109660114B (zh) | 2019-02-26 | 2019-02-26 | 一种多路并联mos管的驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109660114A true CN109660114A (zh) | 2019-04-19 |
CN109660114B CN109660114B (zh) | 2024-04-23 |
Family
ID=66123648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910139808.0A Active CN109660114B (zh) | 2019-02-26 | 2019-02-26 | 一种多路并联mos管的驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109660114B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110365279A (zh) * | 2019-07-15 | 2019-10-22 | 北京精密机电控制设备研究所 | 一种具有冗余隔离驱动的电机控制驱动电路 |
CN111697800A (zh) * | 2020-06-27 | 2020-09-22 | 南通大学 | 一种适用于SiC MOSFET并联的驱动电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060114633A1 (en) * | 2004-05-25 | 2006-06-01 | Yazaki Corporation | Overcurrent detecting apparatus |
CN108233684A (zh) * | 2018-01-22 | 2018-06-29 | 深圳青铜剑科技股份有限公司 | 一种SiC MOSFET的栅极串扰抑制电路及驱动电路 |
CN109004813A (zh) * | 2018-07-27 | 2018-12-14 | 深圳英飞源技术有限公司 | 一种抑制驱动电压尖峰的mos管驱动电路 |
CN208272871U (zh) * | 2018-05-29 | 2018-12-21 | 上海国龙仪器仪表有限公司 | 一种大功率自调节逆变驱动装置 |
CN209345002U (zh) * | 2019-02-26 | 2019-09-03 | 深圳英飞源技术有限公司 | 一种多路并联mos管的驱动电路 |
-
2019
- 2019-02-26 CN CN201910139808.0A patent/CN109660114B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060114633A1 (en) * | 2004-05-25 | 2006-06-01 | Yazaki Corporation | Overcurrent detecting apparatus |
CN108233684A (zh) * | 2018-01-22 | 2018-06-29 | 深圳青铜剑科技股份有限公司 | 一种SiC MOSFET的栅极串扰抑制电路及驱动电路 |
CN208272871U (zh) * | 2018-05-29 | 2018-12-21 | 上海国龙仪器仪表有限公司 | 一种大功率自调节逆变驱动装置 |
CN109004813A (zh) * | 2018-07-27 | 2018-12-14 | 深圳英飞源技术有限公司 | 一种抑制驱动电压尖峰的mos管驱动电路 |
CN209345002U (zh) * | 2019-02-26 | 2019-09-03 | 深圳英飞源技术有限公司 | 一种多路并联mos管的驱动电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110365279A (zh) * | 2019-07-15 | 2019-10-22 | 北京精密机电控制设备研究所 | 一种具有冗余隔离驱动的电机控制驱动电路 |
CN111697800A (zh) * | 2020-06-27 | 2020-09-22 | 南通大学 | 一种适用于SiC MOSFET并联的驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN109660114B (zh) | 2024-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201766744U (zh) | 用于调节led电流的控制装置 | |
CN103178694B (zh) | 绝缘栅双极晶体管门极驱动推挽电路 | |
CN109149977B (zh) | 整流器及相关整流电路 | |
CN109660114A (zh) | 一种多路并联mos管的驱动电路 | |
CN102856892A (zh) | 一种电源 | |
CN108649938A (zh) | 一种抑制负向驱动电压尖峰的mos管驱动电路 | |
CN209345002U (zh) | 一种多路并联mos管的驱动电路 | |
CN103401401B (zh) | 用于分离式大功率绝缘栅双极性晶体管的驱动电路 | |
EP4044250A1 (en) | Insulated gate bipolar field-effect transistor, group, and power converter | |
CN208623641U (zh) | 一种抑制负向驱动电压尖峰的mos管驱动电路 | |
CN110247651A (zh) | 一种基于GaAs HEMT工艺的正压转负压逻辑电路 | |
CN213991099U (zh) | 一种led恒流驱动控制电路 | |
CN108667289A (zh) | 一种供电装置及供电方法 | |
CN208623542U (zh) | 一种开关元件的保护电路及驱动电路 | |
CN116455218A (zh) | Dcdc转换器 | |
CN207612441U (zh) | Led并联均流电路 | |
CN205610970U (zh) | 一种led显示驱动电路 | |
CN108303666A (zh) | 一种功率半导体模块过流检测电路的功能测试电路 | |
CN211606870U (zh) | 电容耦合式led均流电路 | |
CN203883669U (zh) | 高低边驱动集成电路以及开关电源 | |
CN106341631A (zh) | 背光驱动装置和电视机 | |
CN101403485B (zh) | 一种集成控制装置的led发光元件 | |
CN105578663A (zh) | 一种led显示驱动电路 | |
CN206851088U (zh) | 一种led线性高低压驱动电路及驱动电源 | |
CN210016656U (zh) | 一种ab线写码大功率驱动器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |