CN109656472A - 存储器***及其操作方法 - Google Patents

存储器***及其操作方法 Download PDF

Info

Publication number
CN109656472A
CN109656472A CN201810930448.1A CN201810930448A CN109656472A CN 109656472 A CN109656472 A CN 109656472A CN 201810930448 A CN201810930448 A CN 201810930448A CN 109656472 A CN109656472 A CN 109656472A
Authority
CN
China
Prior art keywords
memory block
memory
controller
erasing
erasing voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810930448.1A
Other languages
English (en)
Inventor
李宗珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109656472A publication Critical patent/CN109656472A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种存储器***，包括：存储器装置，包括多个存储块，多个存储块中的每一个包括存储数据的多个页面；以及控制器，适于检查多个存储块的擦除状态，基于擦除状态对多个存储块执行前台操作和后台操作，并且将擦除状态作为检查点信息存储在多个存储块中。

Description

存储器***及其操作方法
相关申请的交叉引用
本申请要求于2017年10月11日提交的申请号为10-2017-0129818 的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
本发明的各个实施例总体涉及一种存储器***。特别地，实施例 涉及一种能够将数据处理到存储器装置和从存储器装置处理数据的存 储器***及其操作方法。
背景技术
计算机环境范例正在朝向允许在任何时间和任何地点使用计算机 ***的普适计算转变。因此，对于诸如移动电话、数码相机和膝上型 计算机的便携式电子装置的需求正在增长。这些便携式电子装置通常 使用具有一个或多个存储器装置的存储器***来存储数据。存储器系 统可用作便携式电子装置的主存储器装置或辅助存储器装置。
由于存储器***没有移动部件，所以它们提供优良的稳定性、耐 用性、高的信息存取速度以及低功耗。具有这种优点的存储器***的 示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡 以及固态驱动器(SSD)。
发明内容
本发明的实施例涉及一种存储器***以及存储器***的操作方 法，该存储器***能够通过最小化存储器***的复杂性和性能劣化并 且最大化存储器装置的使用效率来利用存储器装置快速且稳定地处理 数据。
根据本发明的实施例，一种存储器***包括：存储器装置，包括 多个存储块，多个存储块中的每一个包括存储数据的多个页面；以及 控制器，适于检查多个存储块的擦除状态，基于擦除状态对多个存储 块执行前台操作和后台操作，并且将擦除状态作为检查点信息存储在 多个存储块中。
控制器可以检查在多个存储块中的每一个中设置的监控区域的擦 除电压分布或擦除电压偏移分布，并且通过各个擦除电压分布或擦除 电压偏移分布来检查擦除状态。
监控区域可以被设置在包括在多个存储块中的每一个中的多个字 线中的最后字线中或者被设置在多个存储块中的每一个中的多个页面 中的最后页面中。
控制器可以通过改变多个存储块中的每一个的监控区域中的读取 电压来执行读取操作，并且通过读取操作检查多个存储块的擦除电压 分布或多个存储块中的擦除电压偏移分布。
控制器可以将用于多个存储块中的每一个的监控区域的擦除检查 命令提供给存储器装置，并且通过擦除检查命令检查多个存储块的擦 除电压分布或擦除电压偏移分布。
控制器可以基于多个存储块中的第一存储块的各个擦除电压分布 或擦除电压偏移分布，将存储在第一存储块中的数据复制到第二存储 块中。
控制器可以将第一存储块处理为封闭存储块，并且响应于接收针 对第一存储块的写入命令，对第二存储块执行对应于写入命令的编程 操作。
控制器可以基于多个存储块中的第一存储块的擦除电压分布或擦 除电压偏移分布，将对应于写入命令的数据存储在第一存储块中。
在对多个存储块中的第一存储块执行对应于擦除命令的擦除操作 之后，控制器可以检查第一存储块中的擦除状态，并且在对第二存储 块执行对应于写入命令的编程操作之前，控制器可以检查第二存储块 中的擦除状态。
在存储器***从断电状态变为通电状态之后，控制器可以检查多 个存储块中的擦除状态。
根据本发明的实施例，一种存储器***的操作方法包括：在包括 多个存储块的存储器装置中，其中多个存储块中的每一个包括存储数 据的多个页面，检查多个存储块的擦除状态；基于擦除状态对多个存 储块执行前台操作和后台操作；以及将擦除状态作为检查点信息存储 在多个存储块中。
检查多个存储块的擦除状态可以包括：检查在多个存储块中的每 一个中设置的监控区域的擦除电压分布或擦除电压偏移分布；以及通 过各自擦除电压分布或擦除电压偏移分布来检查擦除状态。
监控区域可以被设置在多个存储块中的每一个中的多个字线中的 最后字线中或者被设置在多个存储块中的每一个中的多个页面中的最 后页面中。
检查擦除电压分布或擦除电压偏移分布可以包括：通过改变多个 存储块中的每一个的监控区域中的读取电压来执行读取操作；以及通 过相应的读取操作来检查多个存储块中的每一个的擦除电压分布或擦 除电压偏移分布。
检查擦除电压分布或擦除电压偏移分布可以包括：将针对监控区 域的擦除检查命令提供给存储器装置；以及通过擦除检查命令检查擦 除电压分布或擦除电压偏移分布。
基于擦除状态对多个存储块执行前台操作和后台操作可以包括： 基于多个存储块中的第一存储块的各个擦除电压分布或擦除电压偏移 分布，将存储在第一存储块中的数据复制并存储到第二存储块中。
基于擦除状态对多个存储块执行前台操作和后台操作可以包括： 将第一存储块处理为封闭存储块；以及响应于接收针对第一存储块的 写入命令，对第二存储块执行对应于写入命令的编程操作。
基于擦除状态对多个存储块执行前台操作和后台操作可以包括： 基于多个存储块中的第一存储块的擦除电压分布或擦除电压偏移分 布，将对应于写入命令的数据存储在第一存储块中。
检查多个存储块的擦除状态可以包括：在对多个存储块中的第一 存储块执行基于擦除命令的擦除操作之后，检查第一存储块中的擦除 状态；以及在对第二存储块执行对应于写入命令的编程操作之前，检 查第二存储块中的擦除状态。
检查多个存储块的擦除状态可以包括：在存储器***从断电状态 变为通电状态之后，检查多个存储块中的擦除状态。
根据本发明的实施例，一种存储器***包括：存储器装置，包括 具有监控区域的至少一个存储块；以及控制器，适于当监控区域的擦 除电压分布超过阈值时，控制存储器装置将存储块的数据复制到正常 存储块中并且封闭存储块，其中控制器将监控区域的擦除电压分布的 信息存储为检查点信息。
附图说明
图1是示出根据本发明的实施例的数据处理***的框图。
图2是示出在图1的存储器***中采用的存储器装置的示例性配置 的示意图。
图3是示出图1所示的存储器装置中的存储块的存储器单元阵列的 示例性配置的电路图。
图4是示出图2所示的存储器装置的示例性三维(3D)结构的示意 图。
图5至图7示出根据本发明的实施例的当在存储器***中执行对应 于多个命令的多个命令操作时的数据处理操作的示例。
图8是描述根据本发明的实施例的在存储器***中处理数据的操 作进程的流程图。
图9至图17是示意性示出根据本发明的各个实施例的数据处理系 统的应用示例的示图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，如本领 域技术人员根据本公开将显而易见的，本发明的元件和特征可以与所 描述和示出的实施例中所示的相比不同地配置或布置。因此，本发明 不限于本文阐述的实施例。相反，提供所描述的实施例使得本公开完 整和全面并将本发明充分地传达给本发明所属领域的技术人员。此外， 对“实施例”的参考不一定仅针对一个实施例，并且对“实施例”的 不同参考不一定针对相同的实施例。在整个本公开中，相同的附图标 记在本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三” 等来识别各个元件，但是这些元件不受这些术语的限制。这些术语用 于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和 范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实 施例的各种特征，比例可能已经被夸大。
将进一步理解的是，当元件被称为“连接至”或“联接到”另一 元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可 存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两 个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可 存在一个或多个中间元件。
本文使用的术语是为了描述特定实施例的目的，并不旨在限制本 发明。如本文所使用的，除非上下文另有明确说明，否则单数形式也 旨在包括复数形式并且反之亦然。将进一步理解的是，当在本说明书 中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所 陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本 文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全 部组合。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有 术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的 含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些 术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义 一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
在下面的描述中，为了提供对本发明的全面理解，描述了大量具 体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。 在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的 进程结构和/或进程。
还注意的是，在一些情况下，如对于相关领域的技术人员显而易 见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元 件可单独使用或与另一个实施例的其它特征或元件组合使用。
将参照附图详细描述本发明的各个实施例。
图1是示出根据本发明的实施例的数据处理***100的框图。
参照图1，数据处理***100可包括被可操作地联接至存储器*** 110的主机102。
主机102可以包括诸如移动电话、MP3播放器和膝上型计算机的便 携式电子装置或诸如台式电脑、游戏机、TV和投影仪的非便携式电子 装置。
主机102可以包括至少一个操作***(OS)，并且OS可以管理和控 制主机102的总体功能和操作，并且在主机102和使用数据处理***100 或存储器***110的用户之间提供操作。OS可以支持对应于用户的使 用目的和使用的功能和操作。例如，根据主机102的移动性，OS可以 被划分为通用OS和移动OS。根据用户的环境，通用OS可以被划分为 个人OS和企业OS。例如，被配置为支持向一般用户提供服务的功能的 个人OS可以包括Windows和Chrome，并且被配置为保护和支持高性能 的企业OS可以包括Windows服务器、Linux和Unix。此外，配置为支持 向用户提供移动服务的功能和***的省电功能的移动OS可以包括安 卓、iOS和Windows Mobile。主机102可以包括多个OS，并且执行OS 以对存储器***110执行对应于用户的请求的操作。
存储器***110可以响应于主机102的请求来操作以存储用于主机 102的数据。存储器***110的非限制性示例可以包括固态驱动器 (SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB) 装置、通用闪存(UFS)装置、标准闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可以包括 嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)和微型-MMC 等。SD卡可以包括迷你-SD卡和微型-SD卡。
存储器***110可以由各种类型的存储装置中的任何一个来实施。 包括在存储器***110中的存储装置的非限制性示例可以包括诸如 DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失 性存储器装置或诸如只读存储器(ROM)、掩膜ROM(MROM)、可编 程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程 ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻 RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存 储器装置。
存储器***110可以包括存储器装置150和控制器130。存储器装置 150可以存储用于主机102的数据，并且控制器130可以控制将数据存储 到存储器装置150中。
控制器130和存储器装置150可以被集成到单个半导体装置中，单 个半导体装置可以被包括在如上所例示的各种类型的存储器***中的 任何一个中。例如，控制器130和存储器装置150可以被集成为一个半 导体装置以构成SSD。当存储器***110用作SSD时，连接到存储器系 统110的主机102的操作速度可以被提高。此外，控制器130和存储器装 置150可以被集成为一个半导体装置以构成存储卡。例如，控制器130 和存储器装置150可以构成诸如以下的存储卡：PCMCIA(个人计算机 存储卡国际协会)卡，CF卡，SMC(智能媒体卡)，记忆棒，包括RS-MMC 和微型MMC的MMC，包括迷你SD、微型SD和SDHC的SD卡，或UFS 装置。
存储器***110的非限制性应用示例可以包括：计算机、超移动PC (UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、 网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便 携式多媒体播放器(PMP)、便携式游戏机、导航***、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音 频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数 字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在 无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的 各种电子装置之一、射频识别(RFID)装置或构成计算***的各种部 件之一。
存储器装置150可以是非易失性存储器装置，并且即使不供给电 力，也可以保留其中存储的数据。存储器装置150可以通过写入操作来 存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提 供给主机102。存储器装置150可以包括多个存储块152、154、156...... (在下文中，被称为“存储块152至156”)，每个存储块可以包括多个 页面，并且页面的每一个可以包括联接到字线的多个存储器单元。在 实施例中，存储器装置150可以是闪速存储器。闪速存储器可以具有三 维(3D)堆叠结构。
稍后将参照图2至图4详细描述包括3D堆叠结构的存储器装置150 的结构，并且稍后将参照图6详细描述包括多个存储器管芯的存储器装 置150，存储器管芯中的每一个包括多个平面，平面中的每一个包括多 个存储块152至156。因此，在下面直接省略对这些元件和特征的进一 步描述。
控制器130可以响应于来自主机102的请求来控制存储器装置150。 例如，控制器130可以将从存储器装置150读取的数据提供给主机102， 并且将从主机102提供的数据存储到存储器装置150中。对于该操作， 控制器130可以控制存储器装置150的读取操作、写入操作、编程操作 和擦除操作。
控制器130可包括主机接口(I/F)132、处理器134、错误校正码 (ECC)部件138、电源管理单元(PMU)140、诸如NAND闪速控制 器(NFC)的存储器接口(I/F)142以及存储器144，其全部通过内部 总线可操作地联接。
主机接口132可处理主机102的命令和数据，并可通过诸如以下的 各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、 多媒体卡(MMC)、高速***组件互连(PCI-E)、小型计算机***接 口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱 动器(IDE)。主机接口132可以经由固件，即，用于与主机102交换数 据的主机接口层(HIL)来驱动。
ECC部件138可以检测并且校正从存储器装置150读取的数据中包 含的错误。换言之，ECC部件138可以通过在ECC编码进程期间使用的 ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据 错误校正解码进程的结果，ECC部件138可以输出信号，例如错误校正 成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ECC部 件138不能校正错误位，并且可以输出错误校正失败信号。
ECC部件138可通过诸如以下的编码调制执行错误校正：低密度奇 偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、里德-所罗门 (Reed-Solomon)码、卷积码、递归***码(RSC)、网格编码调制(TCM) 和/或分组编码调制(BCM)。然而，ECC部件138不限于这些错误校正 技术；可以使用任何合适的错误校正技术。这样，ECC部件138可以包 括用于错误校正的所有电路、模块、***或装置。
PMU 140可提供和管理控制器130的电力。
存储器接口142可以用作用于将控制器130和存储器装置150接口 连接的存储器/存储接口，使得控制器130响应于来自主机102的请求来 控制存储器装置150。当存储器装置150是闪速存储器或具体是NAND 闪速存储器时，存储器接口142可以在处理器134的控制下生成用于存 储器装置150的控制信号并且处理待提供给存储器装置150的数据。存 储器接口142可以作为用于处理控制器130和存储器装置150之间的命 令和数据的接口(例如，NAND闪存接口)来工作。具体地，存储器 接口142可以支持控制器130和存储器装置150之间的数据传送。存储器 接口142可以经由固件，即，用于与存储器装置150交换数据的闪存接口层(FIL)来驱动。
存储器144可用作存储器***110和控制器130的工作存储器，并且 存储用于驱动存储器***110和控制器130的数据。控制器130可响应于 来自主机102的请求控制存储器装置150执行读取操作、写入操作、编 程操作和擦除操作。控制器130可将从存储器装置150读取的数据提供 给主机102和/或可将从主机102提供的数据存储到存储器装置150中。 存储器144可存储控制器130和存储器装置150执行这些操作所需的数 据。
存储器144可利用易失性存储器来实施。例如，存储器144可利用 静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来 实施。存储器144可以被设置在控制器130的内部或外部。图1例示了设 置在控制器130内的存储器144。在实施例中，存储器144可通过具有在 存储器144和控制器130之间传输数据的存储器接口的外部易失性存储 器来实施。
如上所述，存储器144可以包括程序存储器、数据存储器、写入缓 冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存以及映 射缓冲器/高速缓存，以存储在主机102和存储器装置150之间执行数据 写入操作和数据读取操作所需的数据以及控制器130和存储器装置150 执行这些操作所需的数据。
处理器134可控制存储器***110的全部操作。处理器134可驱动固 件来控制存储器***110的全部操作。固件可以被称为闪存转换层 (FTL)。而且，处理器134可以被实现为微处理器或中央处理单元 (CPU)。
例如，控制器130可以通过被实现为微处理器或CPU的处理器134 在存储器装置150中执行由主机102请求的操作。换言之，控制器130 可以执行对应于从主机102或其它外部装置接收的命令的命令操作。控 制器130可以执行前台操作作为对应于接收的命令的命令操作。例如， 控制器130可以执行对应于写入命令的编程操作、对应于读取命令的读 取操作、对应于擦除命令的擦除操作以及对应于作为设置命令的设置 参数命令或设置特征命令的参数设置操作。
并且，控制器130可以通过被实现为微处理器或CPU的处理器134 对存储器装置150执行各种后台操作。这样的后台操作可以包括：将存 储块152至156中的一些存储块中存储的数据复制并处理到其它存储块 中的操作，例如，垃圾收集(GC)操作；在存储块152至156之间或存 储块152至156的数据之间执行交换的操作，例如，磨损均衡(WL)操 作；将控制器130中存储的映射数据存储在存储块152至156中的操作， 例如，映射清除(flush)操作；或者管理坏块的操作，例如，检测和 处理存储块152至156中的坏块的坏块管理操作。
并且，在根据本发明的实施例的存储器***中，控制器130可以在 存储器装置150中执行对应于多个命令的多个命令操作，例如，对应于 多个写入命令的多个编程操作、对应于多个读取命令的多个读取操作 以及对应于多个擦除命令的多个擦除操作，并且根据命令操作的执行 来更新元数据，特别是映射数据。
特别地，在根据本发明的实施例的存储器***中，当控制器130 在存储块中执行对应于多个命令的命令操作，例如，编程操作、读取 操作和擦除操作时，因为存储块中特性由于命令操作的执行而劣化， 所以存储器装置150的操作可靠性可能劣化，并且存储器装置150的使 用效率也可能降低。因此，考虑根据命令操作的执行的存储器装置150 的参数，可以在存储器装置150中执行复制操作或交换操作。
在本文中，在根据本发明实施例的存储器***中，当控制器130 在存储块中执行对应于多个命令的命令操作时，由于命令操作的执行 以及在存储块中执行命令操作之后的经过时间，存储块中特性劣化， 因此存储器装置150的操作可靠性可能劣化，并且可能发生对存储器装 置150的存储块中存储的数据的读取干扰或保持问题。因此，在根据本 发明实施例的存储器***中，控制器130可以检查存储器装置150的存 储块的参数，并且根据存储器装置150的存储块的参数在存储器装置 150的存储块中执行命令操作和复制操作。
在根据本发明实施例的存储器***中，控制器130可以根据存储器 装置150的存储块的参数在存储器装置150的存储块中执行前台操作和 后台操作。
稍后将参照图5至图8进一步详细描述对应于多个命令的命令操作 的执行以及考虑到对应于命令操作的执行的参数在存储器装置150中 执行的命令操作和复制操作的执行。因此，此处省略对这些特征的进 一步描述。
控制器130的处理器134可以包括用于执行存储器装置150的坏块 管理操作的管理单元(未示出)。管理单元可以执行对多个存储块152 至156中的、在编程操作期间由于例如NAND闪速存储器的存储器装置 的特征而发生编程失败的坏块进行检查的坏块管理操作。管理单元可 以将坏块的编程失败的数据写入到新存储块。在具有3D堆叠结构的存 储器装置150中，坏块管理操作可降低存储器装置150的使用效率和存 储器***110的可靠性。因此，坏块管理操作需要被更可靠性地执行。 参照图2至图4详细描述根据本发明实施例的存储器***的存储器装 置。
图2是示出存储器装置150的示意图，图3是示出存储器装置150中 的存储块的存储器单元阵列的示例性配置的电路图，并且图4是示出存 储器装置150的示例性3D结构的示意图。
参照图2，存储器装置150可以包括多个存储块0至N-1，例如存储 块0(BLK0)210、存储块1(BLK1)220、存储块2(BLK2)230和存 储块N-1(BLKN-1)240，并且存储块210、220、230和240中的每一个 可以包括多个页面，例如2M个页面，页面的数量可以根据电路设计而变化。例如，代替2M个页面，存储块中的每一个可以包括M个页面。 页面中的每一个可以包括联接到多个字线WL的多个存储器单元。
并且，存储器装置150可以包括多个存储块，可以包括存储1位数 据的单层单元(SLC)存储块和/或存储2位数据的多层单元(MLC) 存储块。SLC存储块可以包括由在一个存储器单元中存储一位数据的 存储器单元实现的多个页面。SLC存储块可以具有快速的数据操作性 能和高耐用性。另一方面，MLC存储块可以包括由在一个存储器单元 中存储例如两位或更多位数据的多位数据的存储器单元实现的多个页 面。MLC存储块可以具有比SLC存储块更大的数据存储空间。换言之， MLC存储块可以是高度集成的。特别地，存储器装置150不仅可以包括 MLC存储块，每个MLC存储块包括由能够在一个存储器单元中存储两 位数据的存储器单元实现的多个页面，而且存储器装置150还可以包括 三层单元(TLC)存储块、四层单元(QLC)存储块和/或多层单元存 储块，每个TLC存储块包括由能够在一个存储器单元中存储三位数据 的存储器单元实现的多个页面，每个QLC存储块包括由能够在一个存 储器单元中存储四位数据的存储器单元实现的多个页面，每个多层单 元存储块包括由能够在一个存储器单元中存储五位或更多位数据的存 储器单元实现的多个页面。
根据本发明的实施例，存储器装置150被描述为非易失性存储器， 诸如例如NAND闪速存储器的闪速存储器。然而，存储器装置150可以 被实现为相变随机存取存储器(PCRAM)、电阻式随机存取存储器 (RRAM或ReRAM)、铁电随机存取存储器(FRAM)和/或自旋转移 力矩磁性随机存取存储器(STT-RAM或STT-MRAM)。
存储块210、220、230和240可以通过编程操作来存储从主机102 提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。
参照图3，可以对应于存储器***110的多个存储块152至156中的 任意一个的存储块330可以包括联接到多个相应位线BL0至BLm-1的多 个单元串340。每个列的单元串340可以包括一个或多个漏极选择晶体 管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至 MCn-1可以串联联接在漏极选择晶体管DST和源极选择晶体管SST之 间。在实施例中，存储器单元MC0至MCn-1中的每一个可以由能够存 储多个位的数据信息的MLC来实施。单元串340中的每一个可以电联接 到多个位线BL0至BLm-1中的相应位线。例如，如图3所示，第一单元 串联接到第一位线BL0，并且最后的单元串联接到最后的位线BLm-1。
虽然图3示出NAND闪速存储器单元，但是本发明不限于此方式。 应当注意的是，存储器单元可以是NOR闪速存储器单元，或者包括组 合在其中的两种或更多种存储器单元的混合闪速存储器单元。并且， 应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的 闪速存储器装置或包括作为电荷存储层的绝缘层的电荷撷取闪速 (CTF)存储器装置。
存储器装置150可以进一步包括电源310，电源310提供包括根据操 作模式供给到字线的编程电压、读取电压和通过电压的字线电压。电 源310的电压产生操作可以由控制电路(未示出)来控制。在控制电路 的控制下，电源310可以选择存储器单元阵列的存储块(或扇区)中的 一个，选择所选择的存储块的字线中的一个，并且将字线电压提供给 所选择的字线和可能需要的未选择的字线。
存储器装置150可以包括由控制电路控制的读取/写入电路320。在 验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单 元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320 可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动 器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接 收待存储到存储器单元阵列中的数据并且根据接收的数据来驱动位 线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或 位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的 每一个可以包括多个锁存器(未示出)。
存储器装置150可通过2D或3D存储器装置来实施。特别地，如图4 所示，存储器装置150可以由具有3D堆叠结构的非易失性存储器装置来 实施。当存储器装置150具有3D结构时，存储器装置150可以包括多个 存储块BLK0至BLKN-1。图4是示出图1所示的存储块152至156的框图。 存储块152至156的每一个可以被实现为3D结构(或垂直结构)。例如， 存储块152至156可以具有三维结构，该三维结构具有在例如x轴方向、 y轴方向和z轴方向的第一方向至第三方向上延伸的维度。
每个存储块330可以包括在第二方向上延伸的多个NAND串NS以 及在第一方向和第三方向上延伸的多个NAND串NS。NAND串NS中的 每一个可以联接到位线BL、至少一个串选择线SSL、至少一个接地选 择线GSL、多个字线WL、至少一个虚拟(dummy)字线DWL和共源 线CSL，并且NAND串NS中的每一个可以包括多个晶体管结构TS。
简而言之，存储块152至156中的每个存储块330可以联接到多个位 线BL、多个串选择线SSL、多个接地选择线GSL、多个字线WL、多个 虚拟字线DWL和多个共源线CSL，并且每个存储块330可以包括多个 NAND串NS。而且，在每个存储块330中，一个位线BL可以联接到多 个NAND串NS，以在一个NAND串NS中实现多个晶体管。而且，每个 NAND串NS的串选择晶体管SST可以联接到相应的位线BL，并且每个 NAND串NS的接地选择晶体管GST可以联接到共源线CSL。存储器单 元MC可以被设置在每个NAND串NS的串选择晶体管SST和接地选择 晶体管GST之间。换言之，多个存储器单元可以被实现在每个存储块 330中。参照图5至图8详细描述根据本发明的实施例的存储器***中存 储器装置的数据处理操作，特别是当执行对应于多个命令的多个命令 操作时执行的数据处理操作。
图5至图7示出根据本发明的实施例的当在存储器***中执行对应 于多个命令的多个命令操作时的数据处理操作的示例。通过示例，详 细描述从主机102接收多个命令并且在图1的存储器***110中执行对 应于接收的命令的命令操作的情况。这种情况包括以下配置：从主机 102接收多个写入命令并且执行对应于写入命令的编程操作、或者从主 机102接收多个读取命令并且执行对应于读取命令的读取操作、或者从 主机102接收多个擦除命令并且执行对应于擦除命令的擦除操作、或者 从主机102一起接收多个写入命令和多个读取命令并且执行对应于写 入命令的编程操作和对应于读取命令的读取操作。
并且，以下情况可以作为示例并在本文中被描述：对应于多个写 入命令的写入数据被存储在包括在控制器130的存储器144中的缓冲器 /高速缓存中，然后存储在缓冲器/高速缓存中的数据被编程并存储在多 个存储块中(简而言之，执行编程操作)，以及映射数据对应于编程操 作被更新到存储器装置150中，然后更新的映射数据被存储在存储块 中。简而言之，执行对应于多个写入命令的编程操作被示为示例并且 被描述。
并且，以下情况作为示例并在本文中被描述：当从主机102接收针 对存储在存储器装置150中的数据的多个读取命令时，通过检测对应于 读取命令的数据的映射数据来从存储器装置150读取对应于读取命令 的数据，将读取数据存储在包括在控制器130的存储器144中的缓冲器/ 高速缓存中，并且将存储在缓冲器/高速缓存中的数据提供给主机102。简而言之，执行对应于读取命令的读取操作的情况被示为示例并且在 本文中被描述。
并且，以下情况作为示例并在本文中被描述：当从主机102接收针 对存储块的多个擦除命令时，检测对应于擦除命令的存储块，擦除存 储在检测的存储块中的数据，对应于擦除数据更新映射数据并且将更 新的映射数据存储在存储块中。简而言之，执行擦除操作的情况被示 为示例并且被描述。
在本发明的实施例中，为了方便，假设存储器***110中执行的命 令操作由控制器130执行。然而，这仅是示例，并且如上所述，包括在 控制器130中的处理器134，例如，FTL，可以执行命令操作。
并且，在本发明的实施例中，控制器130可以将对应于写入命令的 用户数据和元数据编程并存储在存储块中的一些存储块中，从存储块 中存储用户数据和元数据的存储块读取对应于读取命令的用户数据和 元数据，并且将读取的用户数据和元数据提供给主机102，或者从存储 块中存储用户数据和元数据的存储块擦除用户数据和元数据。
元数据可以包括第一映射数据和第二映射数据，第一映射数据包 括通过编程操作存储在存储块中的数据的逻辑到物理(L2P)信息(在 下文中被称为“逻辑信息”)，并且第二映射数据包括物理到逻辑(P2L) 信息(在下文中被称为“物理信息”)。并且，元数据可以包括：关于 对应于命令的命令数据的信息；关于对应于命令的命令操作的信息； 关于待执行命令操作的存储块的信息；以及关于对应于命令操作的映 射数据的信息。换言之，元数据可以包括除了对应于命令的用户数据 之外的所有其它信息和数据。
根据本发明的实施例，控制器130可以执行对应于多个命令的命令 操作。例如，当控制器130从主机102接收写入命令时，控制器130可以 执行对应于写入命令的编程操作。控制器130可以将对应于写入命令的 用户数据写入并存储在诸如执行了擦除操作的空存储块、开放存储块 或空闲存储块的存储块中。并且，控制器130可以将存储在存储块中的用户数据的逻辑地址和物理地址之间的映射信息(即包括L2P映射表或 包含逻辑信息的L2P映射列表的第一映射数据)以及存储用户数据的存 储块的物理地址和逻辑地址之间的映射信息(即包括P2L映射表或包含 物理信息的P2L映射列表的第二映射数据)写入并存储在存储块中的空 存储块、开放存储块或空闲存储块中。
当控制器130从主机102接收写入命令时，控制器130可以将对应于 写入命令的用户数据写入并存储在存储块中，并且将包括存储在存储 块中的用户数据的第一映射数据和第二映射数据的元数据存储在存储 块中。特别地，由于用户数据的数据段被存储在存储块中，因此控制 器130可以生成并更新元数据的元段，即包括第一映射数据的L2P段和 第二映射数据的P2L段的映射数据的映射段，并且将它们存储在存储块 中。在本文中，存储在存储块中的映射段可以被加载到待被更新的控 制器130的存储器144上。
并且，当控制器130从主机102接收多个读取命令时，控制器130 可以从存储器装置150读出对应于读取命令的读取数据，将读取数据存 储在包括在控制器130的存储器144中的缓冲器/高速缓存中，并且将存 储在缓冲器/高速缓存中的数据提供给主机102。以该方式，可以执行 对应于读取命令的读取操作。
并且，当控制器130从主机102接收多个擦除命令时，控制器130 可以检测对应于擦除命令的存储块并且对检测的存储块执行擦除操 作。在下文中，参照图5至图7详细描述根据本发明的实施例的存储器 ***中执行的数据处理操作。
参照图5，控制器130可以执行对应于多个命令的命令操作。例如， 控制器130可以执行对应于多个写入命令的编程操作。控制器130可以 当对存储块执行编程操作时，将对应于写入命令的用户数据编程并存 储在存储块中并且生成并更新用户数据的元数据，然后将生成并更新 的元数据存储在存储块中。
控制器130可以生成并更新第一映射数据和第二映射数据，第一映 射数据和第二映射数据包括表示用户数据被存储在存储块中的页面中 的信息。换言之，控制器130可以生成并更新包括L2P段的第一映射数 据的逻辑段以及包括P2L段的第二映射数据的物理段，并且将生成并更 新的逻辑段和物理段存储在包括在存储块中的页面中。
例如，控制器130可以在控制器130的存储器144中的第一缓冲器 510中缓存并缓冲对应于写入命令的用户数据。换言之，控制器130可 以将用户数据的数据段512存储在作为数据缓冲器/高速缓存的第一缓 冲器510中，并将存储在第一缓冲器510中的数据段512存储在存储块中 的页面中。由于对应于写入命令的用户数据的数据段512被编程并存储在存储块中的页面中，因此控制器130可以生成并更新第一映射数据和 第二映射数据，并将它们存储在控制器130的存储器144中的第二缓冲 器520中。特别地，控制器130可以将用户数据的第一映射数据的L2P 段522和第二映射数据的P2L段524存储在作为映射缓冲器/高速缓存的 第二缓冲器520中。如上所述，第一映射数据的L2P段522和第二映射数 据的P2L段524或者用于第一映射数据的L2P段522的映射列表和用于 第二映射数据的P2L段524的映射列表可以被存储在控制器130的存储 器144中的第二缓冲器520中。并且，控制器130可以将存储在第二缓冲 器520中的第一映射数据的L2P段522和第二映射数据的P2L段524存储 在存储块中的页面中。
控制器130可以执行对应于多个命令的命令操作。例如，控制器130 可以执行对应于从主机102接收的多个读取命令的读取操作。控制器 130可以将对应于读取命令的用户数据的映射数据的映射段，例如第一 映射数据的L2P段522和第二映射数据的P2L段524，加载到第二缓冲器 520上并检测，读取存储在存储块中的相应存储块的页面中的用户数 据，将读取的用户数据的数据段512存储在第一缓冲器510中，并将它 们提供给主机102。
另外，控制器130可以执行对应于多个命令的命令操作。例如，控 制器130可以执行对应于从主机102接收的多个擦除命令的擦除操作。 控制器130可以检测存储块中对应于擦除命令的存储块，并且对检测的 存储块执行擦除操作。
当执行后台操作时，例如当执行从存储块复制数据或交换数据的 诸如垃圾收集操作或磨损均衡操作的操作时，控制器130可以将相应用 户数据的数据段512存储在第一缓冲器510中，将对应于用户数据的映 射数据的映射段522和524加载到第二缓冲器520上，并且执行垃圾收集 操作或磨损均衡操作。
如上所述，当对存储块执行命令操作时，控制器130可以检测存储 块的参数，并且基于存储块的参数对存储块执行命令操作和复制操作。 控制器130可以基于存储块的参数来检查存储块的擦除状态。控制器 130可以对应于擦除状态对存储块执行命令操作或复制操作。特别地， 控制器130可以对存储块执行擦除操作，并且然后检查执行了擦除操作 的存储块的擦除状态。并且，当执行对应于写入命令的编程操作时， 控制器130可以在执行编程操作之前检查存储块的擦除状态。当存储器 ***110的电源状态改变时，即，当由于存储器***110中发生突然断 电，存储器***110从通电状态改变为断电状态并且然后再次改变为通 电状态时，控制器130可以检查存储块的擦除状态。控制器130可以对 应于存储块的擦除状态对存储块执行编程操作或复制操作。
参照图6，存储器装置150可以包括多个存储器管芯，例如存储器 管芯0、存储器管芯1、存储器管芯2和存储器管芯3。存储器管芯中的 每一个可以包括多个平面，例如，平面0、平面1、平面2和平面3。存 储器管芯的平面中的每一个可以包括多个存储块。例如，如前面参照 图2所述，平面中的每一个可以包括N个块BLK0、BLK1、......、 BLKN-1，每个块包括多个页面，例如2M个页面。存储器装置150还可 以包括分别对应于存储器管芯的多个缓冲器。例如，存储器装置150 可以包括对应于存储器管芯0的缓冲器0、对应于存储器管芯1的缓冲器 1、对应于存储器管芯2的缓冲器2以及对应于存储器管芯3的缓冲器3。
当执行对应于多个命令的命令操作时，对应于命令操作的数据可 以被存储在包括在存储器装置150中的缓冲器中。例如，当执行编程操 作时，对应于编程操作的数据可以被存储在缓冲器中，并且然后被存 储在存储器管芯的存储块中的页面中。当执行读取操作时，对应于读 取操作的数据可以从包括在存储器管芯的存储块中的页面被读取，被 存储在缓冲器中，并且然后通过控制器130被提供给主机102。
在本发明的实施例中，为了方便，缓冲器存在于相应的存储器管 芯的外部的情况被提供为示例并且被描述。然而，缓冲器可以存在于 相应的存储器管芯的内部。并且，缓冲器可以对应于存储器管芯中的 平面或存储块。通过示例，如前面参照图3所述，缓冲器是多个页面缓 冲器322、324和326的情况被提供为示例。然而，缓冲器可以是多个高 速缓存或多个寄存器。
并且，存储块可以被分组为多个超级存储块，并且然后可以对超 级存储块执行命令操作。超级存储块中的每一个可以包括多个存储块， 例如包括在第一存储块组和第二存储块组中的存储块。当第一存储块 组被包括在第一存储器管芯的第一平面中时，第二存储块组可以被包 括在第一存储器管芯的第一平面、第一存储器管芯的第二平面或第二 存储器管芯的平面中。如前所述，当对存储块执行对应于命令的命令 操作时，可以检测对应于命令操作的执行的每个存储块的参数，并且 然后可以基于参数对存储块执行命令操作和复制操作。参照图7提供对 这些方面的详细描述。
参照图7，当控制器130从主机102接收多个擦除命令时，控制器130 可以控制存储器装置150对多个存储块执行相应的擦除操作。控制器 130可以检测存储块的参数。特别地，控制器130可以检查执行擦除操 作的存储块的擦除状态。另外，当控制器130从主机102接收多个写入 命令时，控制器130可以在执行对应于写入命令的编程操作之前检查存 储块的擦除状态。当存储器***110的电力状态改变时，即，当由于存 储器***110中发生突然断电，存储器***110从通电状态改变为断电 状态并且然后再次改变为通电状态时，控制器可以检查存储块的擦除 状态。
控制器130可以检查存储块中的每一个中的监控区域的擦除状态。 监控区域可以被设置在存储块的每一个中的多个字线或多个页面中。 换言之，监控区域可以是存储块中的每一个中的字线中的字线或包括 在存储块中的每一个中的页面中的监控页面。
监控区域可以被设置为存储块中的每一个中的字线中的最后字线 或者被设置为存储块中的每一个中的页面中的最后页面。当数据待被 存储在存储块中的每一个中时，最后字线和最后页面可以被视为每个 存储块存储数据的最后位置。
控制器130可以检查存储块中的每一个中的最后字线或最后页面 (即，监控区域)的擦除状态，从而检查存储块的擦除状态。控制器 130可以检查每个存储块的最后字线或最后页面的擦除电压分布或擦 除电压偏移分布，通过擦除电压分布或擦除电压偏移分布来检查存储 块中的每一个中的最后字线或最后页面的擦除状态，并且检查存储块 的擦除状态。
控制器130可以通过改变每个存储块中的读取电压来控制存储器 装置150执行对最后字线或最后页面的读取操作，从而检查每个存储块 中的最后字线或最后页面的擦除电压分布或擦除电压偏移分布。
控制器130可以将擦除检查命令提供给存储器装置150，以用于检 查各个存储块的擦除状态，从而检查最后字线或最后页面的擦除电压 分布或擦除电压偏移分布。擦除检查命令可以在从控制器130产生之后 从控制器130提供给存储器装置150或者在从主机102产生之后通过控 制器130从主机102提供给存储器装置150。
例如，当存储块中的第一源存储块的最后字线或最后页面的擦除 电压分布或擦除电压偏移分布超过阈值时，控制器130可以确定第一源 存储块的擦除状态处于坏状态或异常状态。
控制器130可以将数据从处于坏状态或异常状态的第一源存储块 复制到目标存储块，并且然后将处于坏状态或异常状态的第一源存储 块处理为封闭存储块。目标存储块可以是存储器装置150的存储块中的 空存储块、开放存储块或空闲存储块。
当存储块中的第二源存储块的最后字线或最后页面的擦除电压分 布或擦除电压偏移分布低于阈值时，控制器130可以确定第二源存储块 的擦除状态处于正常状态。控制器130可以对处于正常状态的第二源存 储块执行命令操作。特别地，控制器130可以将数据存储在第二源存储 器中执行了擦除操作的空页面、开放页面或空闲页面中。
换言之，控制器130可以通过存储块中的每一个的监控区域来检查 存储块的擦除状态，并且随后控制存储器装置150对处于坏状态或异常 状态的存储块执行后台操作，并且对处于正常状态的存储块执行命令 操作，特别是编程操作，作为前台操作。
更具体地，控制器130可以对例如以下的存储块执行擦除操作：存 储块10、存储块11、存储块12、存储块13、存储块14、存储块15、存 储块16、存储块17、存储块18、存储块19、存储块20和存储块21。
控制器130可以基于擦除操作的执行来检查存储块的擦除状态。特 别地，控制器130可以检查作为执行擦除操作的存储块中的每一个的监 控区域的最后字线或最后页面的擦除电压分布或擦除电压偏移分布， 并且通过擦除电压分布或擦除电压偏移分布来检查存储块的擦除状 态。如上所述，控制器130可以响应于擦除检查命令或经由通过改变读取电压对存储块中的每一个的监控区域的读取操作来检查作为存储块 中的每一个的监控区域的最后字线或最后页面的擦除电压分布或擦除 电压偏移分布。
控制器130可以将存储块的擦除状态记录在针对索引702中的存储 块中的每一个的状态表700中。控制器130可以对存储块执行擦除操作， 并且随后检查执行了擦除操作的存储块的擦除状态并且将执行擦除操 作之后存储块的擦除状态作为第一擦除状态704记录在状态表700中。 存储块中的每一个中的监控区域的擦除电压分布或擦除电压偏移分布可以作为第一擦除状态704被记录在状态表700中。被记录在针对存储 块中的每一个的状态表700中的第一擦除状态704可以表示紧接在对存 储块执行擦除操作之后的初始擦除状态。
控制器130可以将记录第一擦除状态704的状态表700存储在控制 器130的存储器144中，并且将状态表700以元数据存储在存储器装置 150中。特别地，控制器130可以将第一擦除状态704包括在检查点信息 中并且将包括第一擦除状态704的检查点信息存储在存储块中。简而言 之，存储块的擦除状态可以作为检查点信息被存储在存储块中。
当控制器130从主机102接收写入命令时，控制器130可以在对例如 以下的存储块执行编程操作之前检查存储块的擦除状态：存储块10、 存储块11、存储块12、存储块13、存储块14、存储块15、存储块16、 存储块17、存储块18、存储块19、存储块20和存储块21。
特别地，控制器130可以检查作为执行编程操作的存储块中的每一 个的监控区域的最后字线或最后页面的擦除电压分布或擦除电压偏移 分布，并且通过擦除电压分布或擦除电压偏移分布来检查存储块的擦 除状态。
如上所述，控制器130可以响应于擦除检查命令或经由通过改变读 取电压对存储块中的每一个的监控区域的读取操作来检查作为存储块 中的每一个的监控区域的最后字线或最后页面的擦除电压分布或擦除 电压偏移分布。
另外，当控制器130响应于读取命令执行读取操作时，控制器130 可以在执行读取操作之前，检查作为存储块中的每一个的监控区域的 最后字线或最后页面的擦除电压分布或擦除电压偏移分布。
控制器130可以将各个存储块的擦除状态记录在状态表700中。在 对存储块执行编程操作之前，控制器130可以检查执行编程操作的存储 块的擦除状态并且将执行编程操作之前存储块的擦除状态作为第二擦 除状态706记录在状态表700中。存储块中的每一个中的监控区域的擦 除电压分布或擦除电压偏移分布可以作为第二擦除状态706被记录在针对存储块中的每一个的状态表700中。被记录在状态表700中的第二 擦除状态706可以表示在对存储块执行编程操作之前的操作擦除状态。
控制器130可以在对存储块执行读取操作之前检查存储块的擦除 状态并且随后将执行读取操作之前存储块的擦除状态作为第二擦除状 态706记录在状态表700中。被记录在状态表700中的第二擦除状态706 可以表示在对存储块执行读取操作之前的操作擦除状态。
控制器130可以将记录第二擦除状态706的状态表700存储在控制 器130的存储器144中，并且将状态表700以元数据的形式存储在存储器 装置150中。特别地，控制器130可以将第二擦除状态706包括在检查点 信息中并且将包括第二擦除状态706的检查点信息存储在存储块中。简 而言之，存储块的擦除状态可以作为检查点信息被存储在存储块中。
当存储器***110的电力状态改变时，即，当由于存储器***110 中发生突然断电，存储器***110从通电状态改变为断电状态并且然后 再次改变为通电状态时，控制器130可以检查存储块的擦除状态。控制 器130可以在存储器***110从断电状态改变到通电状态之后检查作为 存储块中的每一个的监控区域的最后字线或最后页面的擦除电压分布或擦除电压偏移分布，并且通过作为存储块中的每一个的监控区域的 最后字线或最后页面的擦除电压分布或擦除电压偏移分布来检查存储 块的擦除状态。如上所述，控制器130可以响应于擦除检查命令或经由 通过改变读取电压对存储块中的每一个的监控区域的读取操作来检查 作为存储块中的每一个的监控区域的最后字线或最后页面的擦除电压 分布或擦除电压偏移分布。
控制器130可以将存储块的擦除状态记录在针对存储块中的每一 个的状态表700中。在存储器***110从断电状态改变到通电状态之后， 控制器130可以检查从断电状态改变到通电状态的存储块的擦除状态， 并且将电源状态改变后存储块的擦除状态作为第三擦除状态708记录 在状态表700中。存储块中的每一个中的监控区域的擦除电压分布或擦除电压偏移分布可以作为第三擦除状态706被记录在状态表700中。被 记录在针对存储块中的每一个的状态表700中的第三擦除状态708可以 表示紧接在存储块中的电源状态改变之后的擦除状态。
控制器130可以将记录第三擦除状态708的状态表700存储在控制 器130的存储器144中，并且将状态表700作为元数据存储在存储器装置 150中。特别地，控制器130可以将第三擦除状态708包括在检查点信息 中并且将该检查点信息存储在存储块中。简而言之，存储块的擦除状 态可以作为检查点信息被存储在存储块中。
特别地，控制器130可以检查作为存储块中的每一个的监控区域的 最后字线或最后页面的擦除电压分布或擦除电压偏移分布，通过擦除 电压分布或擦除电压偏移分布来检查存储块的擦除状态，将存储块的 擦除状态记录在状态表700中，并且根据记录在状态表700中的存储块 的擦除状态对存储块执行前台操作和后台操作。
为了方便，存储块11、存储块15和存储块19中的每一个的监控区 域的擦除电压分布或擦除电压偏移分布超过阈值的情况被详细描述为 示例。
控制器130可以检查记录在状态表700中的存储块的擦除状态。特 别地，控制器130可以检查作为存储块11、存储块15和存储块19中的每 一个的监控区域的最后字线或最后页面的擦除电压分布或擦除电压偏 移分布超过阈值，从而确定存储块11、存储块15和存储块19处于坏状 态或异常状态。
控制器130可以控制存储器装置150对处于坏状态或异常状态的存 储块11、存储块15和存储块19执行后台操作。
控制器130可以将数据从存储块11、存储块15和存储块19复制到存 储块中的新的空存储块、开放存储块或空闲存储块中，例如存储块i-1、 存储块i和存储块i+1。控制器130可以将存储块11、存储块15和存储块 19处理为封闭存储块。
换言之，即使在存储块11、存储块15和存储块19中存在空页面、 开放页面或空闲页面，但控制器130控制存储器装置150不对存储块11、 存储块15和存储块19执行编程操作。因此，数据可不被存储在包括在 存储块11、存储块15和存储块19中的空页面、开放页面或空闲页面中。 当控制器130接收针对存储块11、存储块15和存储块19的写入命令时， 控制器130可以将存储块11、存储块15和存储块19处理为封闭存储块， 并且控制存储器装置150对分配为新存储块的存储块i-1、存储块i和存 储块i+1执行编程操作。
并且，控制器130可以检查记录在状态表700中的存储块的擦除状 态。特别地，控制器130可以检查作为存储块10、存储块12、存储块13、 存储块14、存储块16、存储块17、存储块18、存储块20和存储块21的 监控区域的最后字线或最后页面的擦除电压分布或擦除电压偏移分布 低于阈值，从而确定存储块10、存储块12、存储块13、存储块14、存 储块16、存储块17、存储块18、存储块20和存储块21处于正常状态。
控制器130可以控制存储器装置150对处于正常状态的存储块10、 存储块12、存储块13、存储块14、存储块16、存储块17、存储块18、 存储块20和存储块21执行前台操作。
控制器130可以控制存储器装置150对存储块10、存储块12、存储 块13、存储块14、存储块16、存储块17、存储块18、存储块20和存储 块21执行对应于写入命令的编程操作，并且控制存储器装置150对存储 块10、存储块12、存储块13、存储块14、存储块16、存储块17、存储 块18、存储块20和存储块21执行对应于读取命令的读取操作。控制器 130可以控制存储器装置150将对应于写入命令的数据存储在包括在存 储块10、存储块12、存储块13、存储块14、存储块16、存储块17、存 储块18、存储块20和存储块21中的空存储块、开放存储块或空闲存储 块中。下面参照图8详细描述根据本发明的实施例的存储器***中处理 数据的操作。
图8是描述根据本发明的实施例的在存储器***中处理数据的操 作进程的流程图。
参照图8，在步骤S810处，存储器***110可以从主机102接收多个 命令，例如，多个写入命令、多个读取命令和/或多个擦除命令。
在步骤S820处，存储器***110可以检查存储器装置150的存储块 的擦除状态。例如，存储器***110可以对存储块执行对应于从主机102 接收的擦除命令的擦除操作，并且检查执行擦除操作之后存储块的擦 除状态。特别地，存储器***110可以检查作为存储块中的每一个的监 控区域的最后字线或最后页面的擦除状态。存储器***110可以检查存储块中的每一个的最后字线或最后页面的擦除电压分布或擦除电压偏 移分布，从而检查在执行擦除操作之后存储块的擦除状态。
并且，在执行对应于写入命令的编程操作或执行对应于读取命令 的读取操作之前，存储器***110可以检查存储块的擦除状态。存储器 ***110可以检查待执行编程操作或读取操作的存储块中的每一个的 最后字线或最后页面的擦除电压分布或擦除电压偏移分布，从而检查 在执行编程操作或读取操作之前存储块的擦除状态。
当存储器***110的电力状态改变时，即，当由于存储器***110 中发生突然断电，存储器***110从通电状态改变为断电状态并且然后 再次改变为通电状态时，存储器***110可以检查存储块的擦除状态。 存储器***110可以检查电源状态改变的存储块中的每一个的最后字 线或最后页面的擦除电压分布或擦除电压偏移分布，从而检查在电源状态改变之后存储块的擦除状态。
在步骤S830处，存储器***110可以将存储块中的每一个的擦除状 态记录在状态表中。
在步骤S840处，存储器***110可以对应于记录在状态表中的存储 块的擦除状态对存储块执行后台操作和前台操作。存储器***110可以 对存储块中处于坏状态或异常状态的存储块执行复制操作，并且对处 于正常状态的存储块执行命令操作，特别是编程操作。
由于以上参照图5至图7详细描述检查存储块的擦除状态并且对应 于擦除状态对存储块执行后台操作和前台操作，因此此处省略对其的 进一步描述。将参照图9至图17详细描述应用包括根据本发明的实施例 的、以上通过参照图1至图8描述的存储器装置150和控制器130的存储 器***110的数据处理***和电子装置。
图9是示意性示出包括根据实施例的存储器***的数据处理*** 的另一示例的示图。图9示意性示出了可以应用存储器***的存储卡系 统。
参照图9，存储卡***6100可包括存储器控制器6120、存储器装置 6130和连接器6110。
更具体地，存储器控制器6120可被连接至通过非易失性存储器实 施的存储器装置6130，并被配置成访问存储器装置6130。例如，存储 器控制器6120可控制存储器装置6130的读取操作、写入操作、擦除操 作和后台操作。存储器控制器6120可提供存储器装置6130和主机之间 的接口并驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1描述的存储器***110的控制器130，并且存储器 装置6130可对应于参照图1描述的存储器***110的存储器装置150。
因此，存储器控制器6120可包括RAM、处理器、主机接口、存储 器接口和错误校正部件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部 装置通信。例如，如参照图1所述，存储器控制器6120可通过诸如以下 的各种通信协议中的一种或多种与外部装置通信：通用串行总线 (USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、 小型计算机***接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集 成驱动器(IDE)、火线、通用闪存(UFS)、WIFI以及蓝牙。因此，根 据实施例的存储器***和数据处理***可应用于有线/无线电子装置，或者特别是移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装 置6130可通过诸如以下的各种非易失性存储器装置来实施：可擦除可 编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪 速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM (ReRAM)、铁电RAM(FRAM)和/或自旋转移力矩磁性RAM (STT-MRAM)。
存储器控制器6120和存储器装置6130可被集成至单个半导体装置 中。例如，存储器控制器6120和存储器装置6130可如此集成以形成固 态驱动器(SSD)。此外，存储器控制器6120和存储器装置6130可构成 存储卡，诸如PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪 存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例 如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷 你SD、微型SD和SDHC)和/或通用闪速存储(UFS)。
图10是示意性示出包括根据实施例的存储器***的数据处理*** 的另一示例的示图。
参照图10，数据处理***6200可包括具有一个或多个非易失性存 储器的存储器装置6230和用于控制存储器装置6230的存储器控制器 6220。图10所示的数据处理***6200可作为如参照图1所描述的诸如存 储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230 可对应于图1所示的存储器***110中的存储器装置150，并且存储器控 制器6220可对应于图1所示的存储器***110中的控制器130。
存储器控制器6220可响应于主机6210的请求控制对存储器装置 6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包 括一个或多个CPU 6221、诸如RAM6222的缓冲存储器、ECC电路6223、 主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的全部操作，例如读取操作、 写入操作、文件***管理操作和坏页面管理操作。RAM 6222可根据 CPU 6221的控制来操作且用作工作存储器、缓冲存储器或高速缓冲存 储器。当RAM 6222用作工作存储器时，通过CPU 6221处理的数据可被 临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222 可用于缓冲从主机6210传输到存储器装置6230的数据或从存储器装置 6230传输到主机6210的数据。当RAM 6222用作高速缓冲存储器时， RAM 6222可辅助低速存储器装置6230以高速运行。
ECC电路6223可对应于图1所示控制器130的ECC部件138。如参照 图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据 的失效位或错误位的ECC(错误校正码)。ECC电路6223可对提供给存 储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的 数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对 从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可使 用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使 用LDPC码、BCH码、turbo码、里德-所罗门码、卷积码、RSC或诸如 TCM或BCM的编码调制来校正错误。
存储器控制器6220可通过主机接口6224向主机6210传输数据/接 收来自主机6210的数据，并通过NVM接口6225向存储器装置6230传输 数据/接收来自存储器装置6230的数据。主机接口6224可通过PATA总 线、SATA总线、SCSI、USB、PCIe或NAND接口连接至主机6210。存 储器控制器6220可利用诸如WiFi或长期演进(LTE)的移动通信协议 具有无线通信功能。存储器控制器6220可连接至外部装置，例如主机 6210或另一个外部装置，然后向外部装置传输数据/接收来自外部装置 的数据。特别地，由于存储器控制器6220被配置成通过各种通信协议 中的一种或多种与外部装置通信，因此根据实施例的存储器***和数据处理***可被应用于有线/无线电子装置或特别是移动电子装置。
图11是示意性示出包括根据实施例的存储器***的数据处理*** 的另一示例的示图。图11示意性示出可以应用根据存储器***的SSD。
参照图11，SSD 6300可包括控制器6320和包括多个非易失性存储 器的存储器装置6340。控制器6320可对应于图1的存储器***110中的 控制器130，并且存储器装置6340可对应于图1的存储器***中的存储 器装置150。
更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装 置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、 ECC电路6322、主机接口6324以及诸如非易失性存储器接口6326的存 储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存 储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多 个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存 储器6325可通过诸如DRAM、SDRAM、DDR SDRAM、LPDDRSDRAM 和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和 PRAM的非易失性存储器来实施。为便于描述，图11说明缓冲存储器 6325存在于控制器6320中。然而，缓冲存储器6325可存在于控制器6320 的外部。
ECC电路6322可在编程操作期间计算待被编程到存储器装置6340 的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读 取的数据执行错误校正操作，并在失效数据恢复操作期间对从存储器 装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与诸如主机6310的外部装置的接口功能，并 且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置 6340的接口功能。
此外，可提供应用了图1的存储器***110的多个SSD 6300来实施 数据处理***，例如，RAID(独立磁盘冗余阵列)***。RAID*** 可包括多个SSD 6300和用于控制多个SSD6300的RAID控制器。当 RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的写入命令 的RAID级别信息，在SSD6300中选择一个或多个存储器***或SSD 6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当 RAID控制器响应于从主机6310提供的读取命令执行读取操作时， RAID控制器可根据多个RAID级别，即，从主机6310提供的读取命令 的RAID级别信息，在SSD6300中选择一个或多个存储器***或SSD 6300，并将从所选择的SSD 6300读取的数据提供给主机6310。
图12是示意性示出包括根据实施例的存储器***的数据处理*** 的另一示例的示图。图12示意性示出可以应用存储器***的嵌入式多 媒体卡(eMMC)。
参照图12，eMMC 6400可包括控制器6430和通过一个或多个 NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1的 存储器***110中的控制器130，并且存储器装置6440可对应于图1的存 储器***110中的存储器装置150。
更具体地，控制器6430可通过多个通道连接至存储器装置6440。 控制器6430可包括一个或多个内核6432、主机接口6431和诸如NAND 接口6433的存储器接口。
内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控 制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存 储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可 用作并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431 可用作串行接口，例如UHS((超高速)-I/UHS-II)接口。
图13至图16是示意性示出包括根据一个或多个实施例的存储器系 统的数据处理***的其它示例的示图。图13至图16示意性示出可以应 用存储器***的UFS(通用闪存)***。
参照图13至图16，UFS***6500、6600、6700和6800可分别包括 主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以 及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可 用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装 置6520、6620、6720和6820可用作嵌入式UFS装置，并且UFS卡6530、 6630、6730和6830可用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS***6500、6600、6700和6800中的主机6510、6610、6710 和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730 和6830可通过UFS协议与诸如有线/无线电子装置或特别是移动电子装 置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS 卡6530、6630、6730和6830可通过图1所示的存储器***110来实施。 例如，在UFS***6500、6600、6700和6800中，UFS装置6520、6620、 6720和6820可以参照图12至图14描述的数据处理***6200、SSD 6300 或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可 以参照图9描述的存储卡***6100的形式来实施。
此外，在UFS***6500、6600、6700和6800中，主机6510、6610、 6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、 6730和6830可通过UFS接口，例如，MIPI(移动行业处理器接口)中 的MIPI M-PHY和MIPI UniPro(统一协议)彼此通信。此外，UFS装置 6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过除 UFS协议以外的各种协议，例如，UFD、MMC、SD、迷你SD和微型 SD彼此通信。
在图13所示的UFS***6500中，主机6510、UFS装置6520以及UFS 卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以便与 UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如UniPro 处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时， UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换 来彼此通信。为便于描述，通过示例提供其中一个UFS装置6520和一 个UFS卡6530连接至主机6510的配置。然而，多个UFS装置和UFS卡可 并联或以星型形式连接至主机6510，并且多个UFS卡可并联或以星型 形式连接至UFS装置6520，或者串联或以链型形式连接至UFS装置 6520。
在图14所示的UFS***6600中，主机6610、UFS装置6620和UFS卡 6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的 交换模块6640，例如，通过在UniPro处执行链路层交换例如L3交换的 交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和 UFS卡6630可通过UniPro处的交换模块6640的链路层交换来彼此通信。 为便于描述，通过示例提供其中一个UFS装置6620和一个UFS卡6630 连接至交换模块6640的配置。然而，多个UFS装置和UFS卡可并联或以 星型形式连接至交换模块6640，并且多个UFS卡可串联或以链型形式 连接至UFS装置6620。
在图15所示的UFS***6700中，主机6710、UFS装置6720和UFS卡 6730中的每一个可包括UniPro，并且主机6710可通过执行交换操作的 交换模块6740，例如通过在UniPro处执行链路层交换例如L3交换的交 换模块6740，与UFS装置6720或UFS卡6730通信。此时，UFS装置6720 和UFS卡6730可通过UniPro处的交换模块6740的链路层交换来彼此通 信，并且交换模块6740可在UFS装置6720内部或外部与UFS装置6720 集成为一个模块。为便于描述，通过示例提供其中一个UFS装置6720 和一个UFS卡6730连接至交换模块6740的配置。然而，每个都包括交 换模块6740和UFS装置6720的多个模块可并联或以星型形式连接至主 机6710，或者串联或以链型形式彼此连接。此外，多个UFS卡可并联 或以星型形式连接至UFS装置6720。
在图16所示的UFS***6800中，主机6810、UFS装置6820和UFS卡 6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操 作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过 用于与主机6810通信的M-PHY和UniPro模块和用于与UFS卡6830通信 的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符) 交换操作，来与主机6810或UFS卡6830通信。此时，主机6810和UFS 卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换 来彼此通信。为便于描述，通过示例提供其中一个UFS装置6820连接 至主机6810且一个UFS卡6830连接至UFS装置6820的配置。然而，多个 UFS装置可并联或以星型形式连接至主机6810，或串联或以链型形式 连接至主机6810，并且多个UFS卡可并联或以星型形式连接至UFS装置 6820，或串联或以链型形式连接至UFS装置6820。
图17是示意性示出包括根据实施例的存储器***的数据处理*** 的另一示例的示图。图17是示意性示出可以应用存储器***的用户系 统的示图。
参照图17，用户***6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可驱动包括在诸如OS的用户***6900 中的组件，并且包括控制包括在用户***6900中的组件的控制器、接 口和图形引擎。应用处理器6930可作为片上***(SoC)被提供。
存储器模块6920可用作用户***6900的主存储器、工作存储器、 缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如DRAM、 SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2SDRAM或LPDDR3SDRAM的易失性RAM，或诸 如PRAM、ReRAM、MRAM或FRAM的非易失性RAM。例如，可基于 POP(堆叠式封装)封装和安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支 持有线通信，而且可支持各种无线通信协议，诸如码分多址(CDMA)、 全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、 时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性 (WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显 示(WI-DI)，从而与有线/无线电子装置或特别是移动电子装置通信。 因此，根据本发明的实施例的存储器***和数据处理***可应用于有 线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据， 然后可将所存储的数据传输到应用处理器6930。存储模块6950可通过 诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、 NAND闪存、NOR闪存和3D NAND闪存的非易失性半导体存储器装置 来实施，并且可被提供为诸如用户***6900的存储卡或外部驱动器的 可移除存储介质。存储模块6950可对应于参照图1描述的存储器*** 110。此外，存储模块6950可被实施为如上参照图11至图16所述的SSD、 eMMC和UFS。
用户接口6910可包括用于向应用处理器6930输入数据或命令或者 用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如 键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、 麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以 及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有 源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户 输出接口。
此外，当图1的存储器***110应用于用户***6900的移动电子装 置时，应用处理器6930可控制移动电子装置的全部操作，并且网络模 块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户 接口6910可在移动电子装置的显示/触摸模块上显示通过处理器6930 处理的数据或支持从触摸面板接收数据的功能。
根据本发明的实施例，一种存储器***以及存储器***的操作方 法能够通过最小化存储器***的复杂性和性能劣化并且最大化存储器 装置的使用效率来利用存储器装置快速且稳定地处理数据。
虽然已经针对具体实施例描述了本发明，但是对于本领域技术人 员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和 范围的情况下，可进行各种改变和修改。

Claims (21)

1.一种存储器***，包括：
存储器装置，包括多个存储块，所述多个存储块中的每一个包括存储数据的多个页面；以及
控制器，检查所述多个存储块的擦除状态，基于所述擦除状态对所述多个存储块执行前台操作和后台操作，并且将所述擦除状态作为检查点信息存储在所述多个存储块中。
2.根据权利要求1所述的存储器***，其中所述控制器检查在所述多个存储块中的每一个中设置的监控区域的擦除电压分布或擦除电压偏移分布，并且通过各个所述擦除电压分布或所述擦除电压偏移分布来检查所述擦除状态。
3.根据权利要求2所述的存储器***，其中所述监控区域被设置在所述多个存储块中的每一个中的多个字线中的最后字线中或者被设置在所述多个存储块中的每一个中的多个页面中的最后页面中。
4.根据权利要求2所述的存储器***，其中所述控制器通过改变所述多个存储块中的每一个的监控区域中的读取电压来执行读取操作，并且通过所述读取操作检查所述多个存储块中的所述擦除电压分布或所述擦除电压偏移分布。
5.根据权利要求2所述的存储器***，其中所述控制器将用于所述多个存储块中的每一个的监控区域的擦除检查命令提供给所述存储器装置，并且通过所述擦除检查命令检查所述多个存储块中的所述擦除电压分布或所述擦除电压偏移分布。
6.根据权利要求2所述的存储器***，其中所述控制器基于所述多个存储块中的第一存储块中的各个所述擦除电压分布或所述擦除电压偏移分布，将存储在所述第一存储块中的数据复制并存储到第二存储块中。
7.根据权利要求6所述的存储器***，其中所述控制器将所述第一存储块处理为封闭存储块，并且响应于接收针对所述第一存储块的写入命令，对所述第二存储块执行对应于所述写入命令的编程操作。
8.根据权利要求2所述的存储器***，其中所述控制器基于所述多个存储块中的第一存储块中的各个所述擦除电压分布或所述擦除电压偏移分布，将对应于写入命令的数据存储在所述第一存储块中。
9.根据权利要求1所述的存储器***，其中在对所述多个存储块中的第一存储块执行对应于擦除命令的擦除操作之后，所述控制器检查所述第一存储块的擦除状态，并且在对第二存储块执行对应于写入命令的编程操作之前，所述控制器检查所述第二存储块中的擦除状态。
10.根据权利要求1所述的存储器***，其中在所述存储器***从断电状态变为通电状态之后，所述控制器检查所述多个存储块中的擦除状态。
11.一种存储器***的操作方法，包括：
在包括多个存储块的存储器装置中，其中所述多个存储块中的每一个包括存储数据的多个页面，
检查所述多个存储块的擦除状态；
基于所述擦除状态对所述多个存储块执行前台操作和后台操作；以及
将所述擦除状态作为检查点信息存储在所述多个存储块中。
12.根据权利要求11所述的操作方法，其中检查所述多个存储块的擦除状态包括：
检查在所述多个存储块中的每一个中设置的监控区域的擦除电压分布或擦除电压偏移分布；以及
通过各个所述擦除电压分布或所述擦除电压偏移分布来检查所述擦除状态。
13.根据权利要求12所述的操作方法，其中所述监控区域被设置在所述多个存储块中的每一个中的多个字线中的最后字线中或者被设置在所述多个存储块中的每一个中的多个页面中的最后页面中。
14.根据权利要求12所述的操作方法，其中检查所述擦除电压分布或所述擦除电压偏移分布包括：
通过改变所述多个存储块中的每一个的监控区域中的读取电压来执行读取操作；以及
通过相应的读取操作来检查所述多个存储块中的每一个的擦除电压分布或擦除电压偏移分布。
15.根据权利要求12所述的操作方法，其中检查所述擦除电压分布或所述擦除电压偏移分布包括：
将针对所述监控区域的擦除检查命令提供给所述存储器装置；以及
通过所述擦除检查命令检查所述擦除电压分布或所述擦除电压偏移分布。
16.根据权利要求12所述的操作方法，其中基于所述擦除状态对所述多个存储块执行所述前台操作和所述后台操作包括：
基于所述多个存储块中的第一存储块中的各个所述擦除电压分布或所述擦除电压偏移分布，将存储在所述第一存储块中的数据复制并存储到第二存储块中。
17.根据权利要求16所述的操作方法，其中基于所述擦除状态对所述多个存储块执行所述前台操作和所述后台操作包括：
将所述第一存储块处理为封闭存储块；以及
响应于接收针对所述第一存储块的写入命令，对所述第二存储块执行对应于所述写入命令的编程操作。
18.根据权利要求12所述的操作方法，其中基于所述擦除状态对所述多个存储块执行所述前台操作和所述后台操作包括：
基于所述多个存储块中的第一存储块中的各个所述擦除电压分布或所述擦除电压偏移分布，将对应于写入命令的数据存储在所述第一存储块中。
19.根据权利要求11所述的操作方法，其中检查所述多个存储块的擦除状态包括：
在对所述多个存储块中的第一存储块执行基于擦除命令的擦除操作之后，检查所述第一存储块中的擦除状态；以及
在对第二存储块执行对应于写入命令的编程操作之前，检查所述第二存储块中的擦除状态。
20.根据权利要求11所述的操作方法，其中检查所述多个存储块的擦除状态包括：
在所述存储器***从断电状态变为通电状态之后，检查所述多个存储块中的擦除状态。
21.一种存储器***，包括：
存储器装置，包括具有监控区域的至少一个存储块；以及
控制器，当所述监控区域的擦除电压分布超过阈值时，控制所述存储器装置将所述存储块的数据复制到正常存储块中并且封闭所述存储块，
其中所述控制器将所述监控区域的擦除电压分布的信息存储为检查点信息。
CN201810930448.1A 2017-10-11 2018-08-15 存储器***及其操作方法 Pending CN109656472A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170129818A KR20190040604A (ko) 2017-10-11 2017-10-11 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2017-0129818 2017-10-11

Publications (1)

Publication Number Publication Date
CN109656472A true CN109656472A (zh) 2019-04-19

Family

ID=65993215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810930448.1A Pending CN109656472A (zh) 2017-10-11 2018-08-15 存储器***及其操作方法

Country Status (3)

Country Link
US (1) US20190107961A1 (zh)
KR (1) KR20190040604A (zh)
CN (1) CN109656472A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658045B1 (en) * 2019-05-15 2020-05-19 Western Digital Technologies, Inc. Enhanced solid-state drive write performance with background erase
KR20210008216A (ko) 2019-07-11 2021-01-21 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10957407B1 (en) 2019-10-30 2021-03-23 International Business Machines Corporation Calculating corrective read voltage offsets in non-volatile random access memory
US11892956B2 (en) 2019-12-31 2024-02-06 Micron Technology, Inc. Performance of memory system background operations
US11372543B2 (en) * 2020-04-10 2022-06-28 Western Digital Technologies, Inc. Zone-append command scheduling based on zone state
US11328778B2 (en) * 2020-07-09 2022-05-10 Stmicroelectronics S.R.L. Methods and devices for wear leveling
KR20220036603A (ko) 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 메모리 시스템
US11662941B2 (en) 2020-10-13 2023-05-30 Western Digital Technologies, Inc. System and method for mitigating effect of erase cells on adjacent cells
US11455109B2 (en) * 2021-01-27 2022-09-27 Micron Technology, Inc. Automatic wordline status bypass management
US11620074B2 (en) * 2021-03-16 2023-04-04 Micron Technology, Inc. Voltage bin calibration based on a voltage distribution reference voltage
KR20220153863A (ko) * 2021-05-12 2022-11-21 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11756637B2 (en) 2021-11-24 2023-09-12 Western Digital Technologies, Inc. Block erase type detection using bit count check

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101685675A (zh) * 2008-09-26 2010-03-31 美光科技公司 存储器单元操作
US20120284587A1 (en) * 2008-06-18 2012-11-08 Super Talent Electronics, Inc. Super-Endurance Solid-State Drive with Endurance Translation Layer (ETL) and Diversion of Temp Files for Reduced Flash Wear
US20150006792A1 (en) * 2013-06-28 2015-01-01 Samsung Electronics Co., Ltd. Memory controller, method of operating, and apparatus including same
CN105513639A (zh) * 2014-10-13 2016-04-20 爱思开海力士有限公司 非易失性存储器件及其操作方法
CN106558330A (zh) * 2015-09-25 2017-04-05 爱思开海力士有限公司 半导体器件、其操作方法和包括其的数据储存设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077230A (en) * 1990-08-03 1991-12-31 Intel Corporation Method for improving erase characteristics of buried bit line flash EPROM devices by use of a thin nitride layer formed during field oxide growth
WO2003085677A1 (fr) * 2002-04-05 2003-10-16 Renesas Technology Corp. Memoire non volatile
KR20100097964A (ko) * 2009-02-27 2010-09-06 삼성전자주식회사 불휘발성 메모리 장치의 소거 방법 및 그 독출 방법
US7907449B2 (en) * 2009-04-09 2011-03-15 Sandisk Corporation Two pass erase for non-volatile storage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120284587A1 (en) * 2008-06-18 2012-11-08 Super Talent Electronics, Inc. Super-Endurance Solid-State Drive with Endurance Translation Layer (ETL) and Diversion of Temp Files for Reduced Flash Wear
CN101685675A (zh) * 2008-09-26 2010-03-31 美光科技公司 存储器单元操作
US20150006792A1 (en) * 2013-06-28 2015-01-01 Samsung Electronics Co., Ltd. Memory controller, method of operating, and apparatus including same
CN105513639A (zh) * 2014-10-13 2016-04-20 爱思开海力士有限公司 非易失性存储器件及其操作方法
CN106558330A (zh) * 2015-09-25 2017-04-05 爱思开海力士有限公司 半导体器件、其操作方法和包括其的数据储存设备

Also Published As

Publication number Publication date
US20190107961A1 (en) 2019-04-11
KR20190040604A (ko) 2019-04-19

Similar Documents

Publication Publication Date Title
CN109656472A (zh) 存储器***及其操作方法
CN110399311A (zh) 存储器***及该存储器***的操作方法
CN108255739A (zh) 存储器***及其操作方法
CN107643985A (zh) 存储器***及其操作方法
CN108572927A (zh) 存储器***及其操作方法
CN109144408A (zh) 存储器***及其操作方法
CN109426449A (zh) 存储器***及其操作方法
CN109284202A (zh) 控制器及其操作方法
CN110244907A (zh) 存储器***及该存储器***的操作方法
CN109388594A (zh) 存储器***及其操作方法
CN108121665A (zh) 存储器***及其操作方法
CN109524044A (zh) 存储器***及其操作方法
CN110321069A (zh) 存储器***及其操作方法
CN109521947A (zh) 存储器***以及存储器***的操作方法
CN110347330A (zh) 存储器***及其操作方法
CN109656837A (zh) 存储器***及其操作方法
CN109390003A (zh) 存储器***及其操作方法
CN109032501A (zh) 存储器***及其操作方法
CN110058797A (zh) 存储器***及其操作方法
CN109656470A (zh) 存储器***及其操作方法
CN108108308A (zh) 存储器***及其操作方法
CN110473582A (zh) 存储器***及其操作方法
CN109656749A (zh) 存储器***及其操作方法
CN108257637A (zh) 存储器***及其操作方法
CN108932203A (zh) 数据处理***和数据处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190419

WD01 Invention patent application deemed withdrawn after publication