CN109284202A - 控制器及其操作方法 - Google Patents

控制器及其操作方法 Download PDF

Info

Publication number
CN109284202A
CN109284202A CN201810589403.2A CN201810589403A CN109284202A CN 109284202 A CN109284202 A CN 109284202A CN 201810589403 A CN201810589403 A CN 201810589403A CN 109284202 A CN109284202 A CN 109284202A
Authority
CN
China
Prior art keywords
controller
operation log
memory
block
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810589403.2A
Other languages
English (en)
Other versions
CN109284202B (zh
Inventor
具俊谟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109284202A publication Critical patent/CN109284202A/zh
Application granted granted Critical
Publication of CN109284202B publication Critical patent/CN109284202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种控制器，其包括：调度单元，其适于使用第一日志和第二操作日志调度待在异常情况结束之后的运行时间状态下执行的垃圾收集恢复操作；扫描单元，其适于在垃圾收集恢复操作期间扫描目标块以检测一个或多个有效页面；以及映射更新单元，其适于更新被检测的有效页面的L2P映射信息，其中第一操作日志指示在目标块中，源块数据最近被复制到其中的有效页面的位置，并且其中第二操作日志指示在目标块中，其L2P映射信息最近被更新的有效页面的位置。

Description

控制器及其操作方法
相关申请的交叉引用
本申请要求于2017年7月19日提交的申请号为10-2017-0091516的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本发明的示例性实施例涉及一种控制器，并且更特别地，涉及一种能够支持垃圾收集恢复的控制器以及控制器的操作方法。
背景技术
计算环境范例已经转变为可在任何时间和任何地点使用的普适计算***。由于该事实，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器***来存储数据。存储器***可用作便携式电子装置的主存储器装置或辅助存储器装置。
由于存储器***没有移动部件，所以它们提供优良的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的存储器***的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
本发明的实施例涉及一种能够通过在运行时间期间执行垃圾收集恢复操作来节省启动时间的控制器以及控制器的操作方法。
根据本发明的实施例，一种控制器包括：调度单元，其适于使用第一操作日志和第二操作日志调度待在异常情况结束之后的运行时间状态下执行的垃圾收集恢复操作；扫描单元，其适于在垃圾收集恢复操作期间扫描目标块以检测一个或多个有效页面；以及映射更新单元，其适于更新被检测的有效页面的L2P映射信息，其中第一操作日志指示在目标块中，源块数据最近被复制到其中的有效页面的位置，并且其中第二操作日志指示在目标块中，其L2P映射信息最近被更新的有效页面的位置。
根据本发明的另一实施例，一种控制器的操作方法包括：使用第一操作日志和第二操作日志调度待在在异常情况结束之后的运行时间状态下执行的垃圾收集恢复操作；在垃圾收集恢复操作期间扫描目标块以检测一个或多个有效页面；以及更新被检测的有效页面的L2P映射信息，其中第一操作日志指示在目标块中，源块数据最近被复制到其中的有效页面的位置，并且其中第二操作日志指示在目标块中，其L2P映射信息最近被更新的有效页面的位置。
根据本发明的各个实施例，通过在启动进程完成之后执行垃圾收集恢复操作，可以防止启动进程不在有限的启动时间中结束的问题。
附图说明
图1是示出根据本发明的实施例的数据处理***的框图。
图2是示出在图1的存储器***中采用的存储器装置的示例性配置的示意图。
图3是示出图1所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
图4是示出根据本发明的实施例的数据处理***的框图。
图5是示出根据本发明的实施例的存储器装置的框图。
图6是示出根据本发明的实施例的垃圾收集恢复操作时间的示图。
图7A是示出根据本发明的实施例的执行垃圾收集恢复操作的处理器的组成的示图。
图7B是描述根据本发明的实施例的垃圾收集恢复操作的流程图。
图8是示出根据本发明的实施例的垃圾收集恢复操作的具体示例的示图。
图9至图17是示意性示出根据本发明的各个实施例的数据处理***的应用示例的示图。
具体实施方式
以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以不同的形式来体现，且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例使得本公开将完整和全面并将本发明的范围充分地传达给本领域的技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
图1是示出根据本发明的实施例的数据处理***100的框图。
参照图1，数据处理***100可包括被可操作地联接至存储器***110的主机102。
主机102可以包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式电脑、游戏机、TV和投影仪的非便携式电子装置。
主机102可以包括至少一个OS(操作***)，并且OS可以管理和控制主机102的全部功能和操作，并且使用数据处理***100或存储器***110在主机102和用户之间提供操作。OS可以支持对应于用户的使用目的和使用的功能和操作。例如，根据主机102的移动性，OS可以被划分为通用OS和移动OS。根据用户的环境，通用OS可以被划分为个人OS和企业OS。例如，被配置为支持向一般用户提供服务的功能的个人OS可以包括Windows和Chrome，并且被配置为保护和支持高性能的企业OS可以包括Windows服务器、Linux和Unix。此外，配置为支持向用户提供移动服务和***的省电功能的移动OS可以包括安卓、iOS和Windows Mobile。此时，主机102可以包括多个OS，并且执行OS以对存储器***110执行对应于用户的请求的操作。
存储器***110可以响应于主机102的请求来操作以存储用于主机102的数据。存储器***110的非限制性示例可以包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪速存储(UFS)装置、标准闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可以包括嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)和微型-MMC等。SD卡可以包括迷你-SD卡和微型-SD卡。
存储器***110可以由各种类型的存储装置来体现。包括在存储器***110中的存储装置的非限制性示例可以包括诸如DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置。闪速存储器可以具有3维(3D)堆叠结构。
存储器***110可以包括存储器装置150和控制器130。存储器装置150可以存储用于主机102的数据，并且控制器130可以控制将数据存储到存储器装置150中。
控制器130和存储器装置150可以被集成到单个半导体装置中，其可以被包括在如上所例示的各种类型的存储器***中。例如，控制器130和存储器装置150可以被集成为一个半导体装置以构成SSD。当存储器***110用作SSD时，连接到存储器***110的主机102的操作速度可以被提高。此外，控制器130和存储器装置150可以被集成为一个半导体器装置以构成存储卡。例如，控制器130和存储器装置150可以构成诸如以下的存储卡：PCMCIA(个人计算机存储卡国际协会)卡、CF卡、SMC(智能媒体卡)、记忆棒、包括RS-MMC和微型-MMC的MMC、包括迷你-SD、微型-SD和SDHC的SD卡、或UFS装置。
存储器***110的非限制性应用示例可包括：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航***、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境下传输/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、射频识别(RFID)装置或构成计算***的各种部件之一。
存储器装置150可以是非易失性存储器装置，并且即使不供给电力，也可以保留其中存储的数据。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可以包括多个存储块152至156，存储块152至156的每一个可以包括多个页面，并且页面的每一个可以包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是闪速存储器。闪速存储器可以具有三维(3D)堆叠结构。
在本文中，由于稍后将参照图2至图4详细描述存储器装置150的结构和存储器装置150的3D堆叠结构，并且稍后将参照图6详细描述包括多个存储器管芯的存储器装置150、各自包括多个平面的存储器管芯以及各自包括多个存储块152、154和156的平面，因此这里将省略对它们的进一步描述。
控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可包括主机接口(I/F)单元132、控制器处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、NAND闪速控制器(NFC)142以及控制器存储器144，其全部通过内部总线可操作地联接。
主机接口单元132可被配置为处理主机102的命令和数据，并可通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速***组件互连(PCI-E)、小型计算机***接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
ECC单元138可以检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ECC单元138可以通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC单元138可以输出信号，例如错误校正成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ECC单元138可以不校正错误位，并且可以输出错误校正失败信号。
ECC单元138可通过诸如以下的编码调制执行错误校正：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhri-Hocquenghem，BCH)码、turbo码、里德-所罗门(Reed-Solomon)码、卷积码、递归***码(RSC)、网格编码调制(TCM)以及分组编码调制(BCM)。然而，ECC单元138不限于此。ECC单元138可包括用于错误校正的所有电路、模块、***或装置。
PMU 140可提供和管理控制器130的电力。
NFC 142可以用作用于将控制器130和存储器装置150接口连接的存储器/存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体是NAND闪速存储器时，NFC 142可以在控制器处理器134的控制下生成用于存储器装置150的控制信号并且处理待提供给存储器装置150的数据。NFC 142可以用作用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，NFC 142可以支持控制器130和存储器装置150之间的数据传送。
控制器存储器144可用作存储器***110和控制器130的工作存储器，并且存储用于驱动存储器***110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。控制器130可将从存储器装置150读取的数据提供给主机102，可将从主机102提供的数据存储到存储器装置150中。控制器存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
控制器存储器144可通过易失性存储器来实施。例如，控制器存储器144可通过静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。控制器存储器144可以被设置在控制器130的内部或外部。图1例示设置在控制器130内的控制器存储器144。在实施例中，控制器存储器144可通过具有在控制器存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器来实施。
控制器处理器134可控制存储器***110的全部操作。控制器处理器134可驱动固件来控制存储器***110的全部操作。固件可被称为闪存转换层(FTL)。并且，控制器处理器134可被实现为微处理器或中央处理单元(CPU)。
例如，控制器130可以通过被实现为微处理器或CPU的控制器处理器134在存储器装置150中执行由主机102请求的操作。换言之，控制器130可以执行对应于从主机102接收的命令的命令操作。在本文中，控制器130可以作为对应于从主机102接收的命令的命令操作的执行前台操作。例如，控制器130可以执行对应于写入命令的编程操作、对应于读取命令的读取操作、对应于擦除命令的擦除操作以及与作为设置命令的设置参数命令或设置特征命令对应的参数设置操作。
并且，控制器130可以通过被实现为微处理器或CPU的控制器处理器134对存储器装置150执行后台操作。在本文中，对存储器装置150执行的后台操作可以包括：将存储器装置150的存储块152、154和156中的一些存储块中存储的数据复制并处理到其它存储块中的操作，例如，垃圾收集(GC)操作；在存储器装置150的存储块152、154和156之间或存储块152、154和156的数据之间执行交换的操作，例如，磨损均衡(WL)操作；将在控制器130中存储的映射数据存储在存储器装置150的存储块152、154和156中的操作，例如，映射刷新(flush)操作，或者管理存储器装置150的坏块的操作，例如，检测和处理存储器装置150中包括的存储块152、154和156中的坏块的坏块管理操作。
并且，在根据本发明的实施例的存储器***中，例如，控制器130可以在存储器装置150中执行对应于从主机102接收的多个命令的多个命令操作，例如，对应于多个写入命令的多个编程操作、对应于多个读取命令的多个读取操作以及对应于多个擦除命令的多个擦除操作，并且根据命令操作的执行来更新元数据，特别是映射数据。
特别地，在根据本发明的实施例的存储器***中，当控制器130在存储器装置150中包括的存储块中执行对应于从主机102接收的多个命令的命令操作时，例如，编程操作、读取操作和擦除操作，因为存储块中的特性由于命令操作的执行而劣化，所以存储器装置150的操作可靠性可能劣化，并且存储器装置150的使用效率也可能降低。因此，根据命令操作的执行，考虑存储器装置150的参数，可以在存储器装置150中执行复制操作或交换操作。
例如，在根据本发明的实施例的存储器***中，当控制器130在存储器装置150中包括的存储块中执行对应于从主机102接收的多个写入命令的编程操作时，控制器130可以对存储器装置150执行复制操作，例如垃圾收集操作，以提高包括在存储器***110中的存储器装置150的使用效率。
并且，在根据本发明的实施例的存储器***中，当控制器130在存储器装置150包括中的存储块中执行对应于从主机102接收的多个擦除命令的擦除操作时，存储器装置150中包括的存储块中的每一个可以具有有限的擦除计数，并且因此，控制器130可以在有限的擦除计数的范围内执行对应于擦除命令的擦除操作。例如，当控制器130在超过有限的擦除计数的同时对特定存储块执行擦除操作时，特定存储块可以被处理为可能不再被使用的坏块。在本文中，针对存储器装置150的存储块的有限的擦除计数可以表示可对存储器装置150的存储块执行的擦除操作的最大计数。因此，在根据本发明的实施例的存储器***中，可以在有限的擦除计数的范围内对存储器装置150的存储块均匀地执行擦除操作。并且，为了确保对存储器装置150的存储块的擦除操作的操作可靠性，考虑到存储器装置150的存储块的参数可以利用存储器装置150的存储块来处理数据，例如，可以在存储器装置150中执行例如磨损均衡操作的交换操作。
并且，在根据本发明的实施例的存储器***中，当控制器130在存储器装置150中包括的存储块中执行对应于从主机102接收的多个读取命令的读取操作时，特别是当控制器130在一些特定存储块中重复执行读取操作时，由于重复的读取操作，可能在特定存储块中导致读取干扰。因此，控制器130可以执行读取回收操作以保护特定存储块免于由于读取干扰而丢失数据。换言之，在根据本发明的实施例的存储器***中，控制器130可以通过读取回收操作将存储在特定存储器块中的数据复制并存储到其它存储块中。简而言之，控制器130可以对存储器装置150中的特定存储块执行复制操作。
在本文中，在根据本发明的实施例的存储器***中，考虑到根据与从主机102接收的命令对应的命令操作的执行的参数，例如，根据编程操作的执行的存储器装置150的存储块的有效页面计数(VPC)、根据擦除操作的执行的擦除计数、根据编程操作的执行的编程计数以及根据读取操作的执行的读取计数，控制器130对一些存储块不仅可以执行交换操作和复制操作，而且还可以执行的坏块管理操作。并且，在根据本发明的实施例的存储器***中，考虑到在存储器装置150的存储块中执行的与交换操作和复制操作对应的参数以及与坏块管理操作对应的参数，控制器130可以对存储器装置150的存储块执行例如垃圾收集操作的复制操作。在本文中，在根据本发明的实施例的存储器***中，由于稍后将参照图5至图9详细描述考虑到对应于命令操作的执行的参数，对应于从主机102接收的多个命令的命令操作的执行以及在存储器装置150中执行的交换操作和复制操作的执行，因此在这里将省略对其的进一步描述。
控制器130的处理器134可以包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以在存储器装置150中包括的多个存储块152至156中，执行在编程操作期间由于存储器装置，例如NAND闪速存储器，的特征而发生编程失败的坏块进行检查的坏块管理操作。管理单元可以将坏块的编程失败的数据写入新存储块。在具有3D堆叠结构的存储器装置150中，坏块管理操作可降低存储器装置150的使用效率和存储器***110的可靠性。因此，坏块管理操作需要被更可靠性地执行。在下文中，参照图2至图4详细描述根据本发明的实施例的存储器***中的存储器装置。
图2是示出存储器装置150的示意图，图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图，并且图4是示出存储器装置150的示例性3D结构的示意图。
参照图2，存储器装置150可以包括多个存储块0至N-1，例如存储块0BLK0 210、存储块1BLK1 220、存储块2BLK2 230和存储块N-1BLKN-1 240，并且存储块210、220、230和240中的每一个可以包括多个页面，例如2M个页面，页面的数量可以根据电路设计而变化。在本文中，虽然为了描述的方便而描述了存储块的每一个包括2M个页面，但是存储块的每一个也可以包括M个页面。页面中的每一个可以包括联接到多个字线WL的多个存储器单元。
并且，存储器装置150可以包括多个存储块，其可以包括存储1位数据的单层单元(SLC)存储块和/或存储2位数据的多层单元(MLC)存储块。这里，SLC存储块可以包括由一个存储器单元中存储一位数据的存储器单元实现的多个页面。SLC存储块可以具有快速的数据操作性能和高耐用性。另一方面，MLC存储块可以包括由在一个存储器单元中存储例如两位或更多位的数据的多位数据的存储器单元实现的多个页面。MLC存储块可以具有比SLC存储块更大的数据存储空间。换言之，MLC存储块可以高度集成。特别地，存储器装置150不仅可以包括MLC存储块，其中的每一个包括由在一个存储器单元中能够存储两位数据的存储器单元实现的多个页面，还可以包括：三层单元(TLC)存储块，其中的每一个包括由在一个存储器单元中能够存储三位数据的存储器单元实现的多个页面；四层单元(QLC)存储块，其中的每一个包括由在一个存储器单元中能够存储四位数据的存储器单元实现的多个页面；和/或多层单元存储块，其中的每一个包括由在一个存储器单元中能够存储五位或更多位数据的存储器单元实现的多个页面等。
在本文中，根据本发明的实施例，虽然为了描述的方便而描述了存储器装置150是非易失性存储器，诸如例如NAND闪速存储器的闪速存储器，但是存储器装置150可以被实现为相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM或ReRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩磁阻随机存取存储器(STT-RAM或STT-MRAM)中的一个存储器。
存储块210、220、230和240可以通过编程操作来存储从主机102传送的数据，并且通过读取操作将存储在其中的数据传送到主机102。
随后，参照图3，可以对应于存储器***110的存储器装置150中包括的多个存储块152至156中的任意一个的存储块330可以包括联接到多个相应位线BL0至BLm-1的多个单元串340。每一列的单元串340可以包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。在漏极选择晶体管DST和源极选择晶体管SST之间，多个存储器单元MC0至MCn-1可以串联联接。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可以由能够存储多个位的数据信息的MLC来实施。单元串340中的每一个可以电联接到多个位线BL0至BLm-1中的相应位线。例如，如图3所示，第一单元串联接到第一位线BL0，并且最后的单元串联接到最后的位线BLm-1。
虽然图3示出NAND闪速存储器单元，但是本发明不限于此方式。应当注意的是，存储器单元可以是NOR闪速存储器单元，或者包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。并且，应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置或包括作为电荷存储层的绝缘层的电荷撷取闪速(CTF)存储器。
存储器装置150可以进一步包括电压供给单元310，其根据操作模式提供包括编程电压、读取电压和通过电压的字线电压供给到字线。电压供给单元310的电压产生操作可以由控制电路(未示出)来控制。在控制电路的控制下，电压供给单元310可以选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且将字线电压提供给所选择的字线和可能需要的未选择的字线。
存储器装置150可以包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待存储到存储器单元阵列中的数据并且根据接收的数据来驱动位线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可以包括多个锁存器(未示出)。
存储器装置150可通过2D或3D存储器装置来实施。特别地，如图4所示，存储器装置150可以由具有3D堆叠结构的非易失性存储器装置来实施。在存储器装置150具有3D结构的情况下，存储器装置150可以包括多个存储块BLK0至BLKN-1。在本文中，图4是示出图1所示的存储器装置150的存储块152、154和156的框图。存储块152、154和156的每一个可以被实现为3D结构(或垂直结构)。例如，存储块152、154和156可以包括在例如x轴方向、y轴方向和z轴方向的第一方向至第三方向上延伸的三维结构的结构。
存储器装置150中包括的每个存储块330可以包括在第二方向上延伸的多个NAND串NS以及在第一方向和第三方向上延伸的多个NAND串NS。在本文中，NAND串NS中的每一个可以联接到位线BL、至少一个串选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚拟(dummy)字线DWL和公共源极线CSL，并且NAND串NS中的每一个可以包括多个晶体管结构TS。
简而言之，存储器装置150的存储块152、154和156中的每个存储块330可以联接到多个位线BL、多个串选择线SSL、多个接地选择线GSL、多个字线WL、多个虚拟字线DWL和多个公共源极线CSL，并且每个存储块330可以包括多个NAND串NS。而且，在每个存储块330中，一个位线BL可以联接到多个NAND串NS，以在一个NAND串NS中实现多个晶体管。而且，每个NAND串NS的串选择晶体管SST可以联接到相应的位线BL，并且每个NAND串NS的接地选择晶体管GST可以联接到公共源极线CSL。在本文中，存储器单元MC可以被设置在每个NAND串NS的串选择晶体管SST和接地选择晶体管GST之间。换言之，可以在存储器装置150的存储块152、154和156的每个存储块330中实现多个存储器单元。
图5是示出根据本发明的实施例的存储器装置150的框图。
存储器装置150可以包括存储元信息的元区域和存储用户数据信息的用户数据区域。元区域可以包括***块510和映射块530，并且用户数据区域可以包括数据块550。
***块510可以以表格的形式存储控制器130的多个操作记录(在下文中，被称为操作日志)。根据本发明的实施例，多个操作日志可以包括第一操作日志和第二操作日志。第一操作日志可以指示目标块中源块数据最近被复制到其中的有效页面的位置。第二操作日志可以指示目标块中其L2P映射信息最近被更新的有效页面的位置。
映射块530可以以表格的形式存储针对多个数据块550的有效页面的L2P映射信息。
数据块550可以包括多个页面，并且每个页面可以包括存储用户数据的主区域和存储附加数据(例如，页面的页面信息)的备用区域。页面信息可以是与页面的物理地址对应的逻辑地址。
作为参考，对于垃圾收集恢复操作，源块可以是多个数据块550中包括最大数量的无效页面的一个或多个数据块，并且目标块可以是多个数据块中仅包括空页面的一个数据块550。
在下文中，参照图6至图7B，可以根据本发明的实施例详细提供垃圾收集恢复操作。
图6是示出根据本发明的实施例的垃圾收集恢复操作的时间点的示图。
当由于发生异常情况，诸如存储器***110的异常结束，而导致垃圾收集操作结束时，存储器装置150可以执行由控制器130控制的垃圾收集恢复操作。
根据本发明的一个实施例，异常情况可以包括突然断电(SPO)。例如，当外部电源供给由于意外的电源故障而停止时，可能发生SPO。
可以通过PMU 140比较电压水平来检测SPO的发生。详细地，PMU140可以将施加到存储器***110的电压与预定阈值电压进行比较。当施加到存储器***110的电压低于阈值电压时，PMU 140可以确定SPO已经发生。
在SPO之后通电之后，存储器***110可以在启动进程之后准备好响应从主机102提供的输入/输出命令。
根据现有技术，SPO之后的启动进程可以包括数据块恢复操作和垃圾收集恢复操作。
如果在写入用户数据时发生SPO，则可能无法生成有效页面的L2P映射信息。在没有L2P映射信息的情况下，存储器***110无法响应数据的输入/输出命令。因此，在SPO之后生成数据块550的L2P映射信息的操作，即，数据块550的恢复操作必须在启动进程期间执行。
同时，当垃圾收集操作期间发生SPO时，在映射块530中可以不更新源块数据被复制到其中的目标块中的全部或部分有效页面的L2P映射信息。在该情况下，针对源块的全部或部分有效页面的L2P映射信息可以被保持存储在映射块530中，并且对应于L2P映射信息的数据可以仍然被有效地存储在源块中。因此，存储器***110可以响应于针对被复制数据的输入/输出命令来对源块执行响应的操作。因此，在SPO发生之后，在启动进程期间不可避免地执行将L2P映射信息从源块的物理地址更新到目标块的物理地址的垃圾收集恢复操作。
存储器***110可以具有有限的启动时间。由于如果在有限的启动时间期间启动进程没有完成，存储器***110就重复地执行重新启动操作，所以可能延迟进入运行时间状态。
包括在启动进程中的垃圾收集恢复操作可以增加启动时间并且引起重新启动操作的重复。例如，如果在垃圾收集恢复操作期间更新针对目标块的所有有效页面的L2P映射信息，则启动进程可能需要很多时间，并且因此，当启动进程未在有限的启动时间内完成时，启动进程可能无法正常完成。
为了解决上述问题，垃圾收集恢复操作可以在SPO发生之后的运行时状态下作为后台操作被执行。即，启动进程可以包括针对数据块550的恢复操作，而垃圾收集恢复操作可以在启动进程之后的运行时状态下作为后台操作被执行。因此，启动时间可能减少并且存储器***110可以在有限的启动时间内完成启动进程。即，快速存储服务是可能的。
同时，如果垃圾收集恢复操作在运行时间状态下被延迟，则由于源块的有效页面未被擦除，因此可能难以获得空闲块，并且在最坏的情况下，存储器***110可能落入其中没有空闲块能够被获得的备用用尽(ROS)状态。
因此，垃圾收集恢复操作可以在运行时间状态下作为所有后台操作中的最高优先级的后台操作被执行。在该情况下，存储器***110可以在完成垃圾收集恢复操作之后通过擦除源块的有效页面来快速获得空闲块并防止落入ROS状态。
在图6中，(a)示出在启动进程期间执行垃圾收集恢复操作的现有技术，并且(b)示出垃圾收集恢复操作在运行时状态下作为优先级后台操作被执行的本发明的实施例。
根据图6的(a)中所示的现有技术，由于垃圾收集恢复操作包含在启动进程中，因此所需的启动时间(在图6中表示为“t1”)超出有限的启动时间(在图6中表示为“固定的最大启动时间(tmax)”)量“Δt1”。在该情况下，存储器***110可能在有限的启动时间期间不能完成启动进程，并且可能重复重新启动。
然而，根据图6的本发明的实施例(b)，由于垃圾收集恢复操作从启动进程中排除，因此与有限的启动时间(即“tmax”)相比，所需的启动时间(在图6中表示为“t2”)减少了量“Δt2”。在该情况下，存储器***110可以在有限的启动时间内完成启动进程。
根据本发明的实施例，与现有技术相比，所需的启动时间减少了量“Δt(＝Δt1+Δt2＝t1-t2)”，从而存储器***110可以在有限的启动时间内完成启动进程。
此外，根据图6的本发明的实施例(b)，在运行时间状态下垃圾收集恢复操作可以作为后台操作以及后台操作中的第一个被执行。
图7A是示出根据本发明的实施例的处理器134的示图，并且图7B是描述根据本发明的实施例的垃圾收集恢复操作的流程图。
参照图7A，处理器134可以包括调度单元1342、扫描单元1344、映射更新单元1346和日志更新单元1348。
参照图7B，在步骤S710中，当存储器***110中发生SPO之后通电时，处理器134可以执行启动操作。启动进程可以包括***初始化操作、***块恢复操作和数据块恢复操作。
在步骤S720和S730中，调度单元1342可以调度在发生SPO之后的运行时间状态下是否执行垃圾收集恢复操作以及垃圾收集恢复操作的开始时间点。
如参照图5所述，***块510的第一操作日志可以指目标块中源块数据最近被复制到其中的有效页面的位置，并且第二操作日志可以指目标块中其L2P映射信息最近被更新的有效页面的位置。如果目标块具有其L2P映射信息尚未更新的有效页面，则针对有效页面的第一操作日志和第二操作日志可以不同。
因此，当第一操作日志和第二操作日志彼此不同时(在步骤S720中为“是”)，调度单元1342可以判定执行垃圾收集恢复操作。
在步骤S730中，调度单元1342可以调度，使得在运行时间状态下以后台操作中的最高优先级执行垃圾收集恢复操作。
在步骤S720中，如果第一操作日志和第二操作日志彼此相同(“否”)，则调度单元1342可以判定不执行垃圾收集恢复操作。
在步骤S740中，当调度的垃圾收集恢复操作开始时，扫描单元1344可以通过使用第二操作日志来扫描目标块以检测其L2P映射信息未被更新的有效页面。
具有空值的第二操作日志可以表示目标块中的相应的有效页面的L2P映射信息未更新。扫描单元1344可以首先从复制数据到其中的有效页面开始依次扫描目标块。在该情况下，扫描单元1344可以检测相应的第二操作日志具有空值的有效页面。
具有与第一操作日志的值不同的非空值的第二操作日志可以表示目标块中的相应的有效页面的L2P映射信息部分更新。扫描单元1344可以从在L2P映射信息被最后更新并且可以通过第二操作日志被识别的有效页面之后数据被复制到其中的有效页面开始依次扫描目标块。在该情况下，扫描单元1344可以检测相应的第二操作日志具有与第一操作日志的值不同的非空值的有效页面。
在步骤S750中，映射更新单元1346可以针对在步骤S740中扫描目标块的同时被检测到的有效页面，使用页面信息中的每一个来更新映射块530中存储的映射表的L2P映射信息。
当步骤S750的映射更新操作完成时，目标块中的有效页面的L2P映射信息全部被更新，并且因此，在目标块中，最近复制数据到其中的有效页面的位置(对应于第一操作日志的值)以及其L2P映射信息最近被更新的有效页面的位置(对应于第二操作日志的值)可以彼此相同。
在步骤760中，日志更新单元1348可以更新第二操作日志，使得更新的操作日志具有与第一操作日志相同的值。
当通过步骤S760中的日志更新单元1348完成了步骤S720中的调度单元1342的操作时，根据本发明的实施例的垃圾收集恢复操作可以结束。
此后，参照图8提供根据本发明的实施例的垃圾收集恢复操作的具体示例。
图8示出包括日志表510的单个***块、包括映射表530的单个映射块以及包括各自具有10个页面的4个数据块的存储器装置150。
如图8所例示的，包括第一块BLK1中的5个有效页面P1、P3、P4、P7和P10以及第二块BLK2中的5个有效页面P2、P3、P6、P9和P10的总共10个有效页面中存储的数据可以从那些源块BLK1和BLK2顺序地被复制到作为目标块的第三块BLK3的第一至第十页面P<1:10>。
在发生SPO之前，目标块中源块的数据最近被复制到其中的有效页面的位置，例如，第三块BLK3的第十页面P10的物理地址(在图8中表示为“BLK3.P10”)可以被作为第一操作日志LOG1被存储。
作为示例，通过在发生SPO之前执行的垃圾收集操作，将目标块BLK3的第一页面至第五页面的L2P映射信息更新到映射表530中。
具体地，在映射表530中，对应于第一逻辑地址LBA1的物理地址可以从第一块的第一页面(在图8中表示为“BLK1.P1”)更新为第三块的第一页面(在图8中表示为“BLK3.P1”)。
以类似的方式，在映射表530中，对应于第二逻辑地址LBA2的物理地址可以从第一块的第三页面(在图8中表示为“BLK1.P3”)更新为第三块的第二页面(在图8中表示为“BLK3.P2”)。进一步地，对应于第三逻辑地址LBA3至第五逻辑地址LBA5的物理地址可以被顺序地更新。
在发生SPO之前，在目标块中的其映射信息最近被更新的有效页面的位置(即，第三块BLK3的第五页面的物理地址(BLK3.P5))可以作为第二操作日志LOG2被存储。
图8示出刚好在针对第三块BLK3(即，目标块)的第五页面的L2P映射信息和第二操作日志被更新之后发生SPO的示例。
在SPO发生后接通电源时可以执行启动进程。调度单元1342可以确定在运行时间状态下是否执行垃圾收集恢复操作以及垃圾收集恢复操作的开始时间点。
具体地，参照图8，由于第一操作日志(“PBA:BLK3.P10”)和第二操作日志(“PBA:BLK3.P5”)具有不同的物理地址，因此调度单元1342可以确定在运行时间状态下以后台操作中的最高优先级执行垃圾收集恢复操作。
当调度的垃圾收集恢复操作执行开始时，扫描单元1344可以通过使用第二日志LOG2来扫描目标块以检测其L2P映射信息尚未被更新的有效页面。
具体地，参照图8，由于第二操作日志指示第三块的第五页面的物理地址(BLK3.P5)，因此第二日志扫描单元1344可以从在第五页面之后数据被复制到其中的第六页面开始依次扫描目标块BLK3。在该情况下，可以依次扫描第六至第十页面P<6:10>。
映射更新单元1346可以使用被检测的有效页面的页面信息来更新针对被检测的有效页面的映射表530的L2P映射信息。
具体地，参照图8，与映射表530中的第六逻辑地址LBA6对应的物理地址可以从第二块的第二页面(PBA:BLK2.P2)更新为第三块的第六页面(PBA:BLK3.P6)。以类似的方式，对应于第七逻辑地址LBA7至第十逻辑地址LBA10的物理地址可以从第二块BLK2(即，源块)的页面P3、P6、P9和P10被更新到第三块BLK3(即，目标块)的页面P7、P8、P9和P10。
日志更新单元1348可以更新第二操作日志以具有与第一操作日志相同的值。
具体地，参照图8，由于第二操作日志被更新为其L2P映射信息通过垃圾收集恢复操作最近被更新的第三块的第十页面的物理地址(PBA:BLK3.P10)，，因此第二操作日志具有与第一操作日志(PBA:BLK3.P10)的值相同的值。
如上所述，当根据本发明的实施例的垃圾收集恢复操作全部完成时，映射表530可以包括针对目标块BLK3的所有有效页面的L2P映射信息。
根据本发明的实施例的控制器操作方法，当在垃圾收集操作期间发生SPO时，通过在运行时间状态下以最高优先级作为后台操作执行垃圾收集恢复操作，可以防止存储器***在有限的启动时间内没有完成的问题。
因此，可以改善根据本发明实施例的存储器***中存储服务提供延时和发生ROS状态的问题。在下文中，将参照图9至图17详细描述应用了根据本发明的实施例包括以上通过参照图1至图8描述的存储器装置150和控制器130的存储器***110的数据处理***和电子装置。
图9是示意性示出包括根据本实施例的存储器***的数据处理***的另一示例的示图。图9示意性示出了应用根据本实施例的存储器***的存储卡***。
参照图9，存储卡***6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可被连接至通过非易失性存储器实施的存储器装置6130，并被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机之间的接口并驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1描述的存储器***110的控制器130，并且存储器装置6130可对应于参照图1描述的存储器***110的存储器装置150。
因此，存储器控制器6120可包括RAM、处理单元、主机接口、存储器接口和错误校正单元。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WIFI以及蓝牙。因此，根据本实施例的存储器***和数据处理***可应用于有线/无线电子装置，或者特别是移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。
存储器控制器6120和存储器装置6130可被集成至单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过集成至单个半导体装置中构成固态驱动器(SSD)。此外，存储器控制器6120和存储器装置6130可构成存储卡，诸如PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)以及通用闪速存储(UFS)。
图10是示意性示出包括根据本实施例的存储器***的数据处理***的另一示例的示图。
参照图10，数据处理***6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图10所示的数据处理***6200可作为如参照图1所描述的诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可对应于图1所示的存储器***110中的存储器装置150，并且存储器控制器6220可对应于图1所示的存储器***110中的控制器130。
存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件***管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，通过CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传输到存储器装置6230的数据或从存储器装置6230传输到主机6210的数据。当RAM6222用作高速缓冲存储器时，RAM 6222可辅助低速存储器装置6230以高速运行。
ECC电路6223可对应于图1所示的控制器130的ECC单元138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用LDPC码、BCH码、turbo码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可通过主机接口6224向主机6210传输数据/接收来自主机6210的数据，并通过NVM接口6225向存储器装置6230传输数据/接收来自存储器装置6230的数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接至主机6210。存储器控制器6220可利用诸如WiFi或长期演进(LTE)的移动通信协议具有无线通信功能。存储器控制器6220可连接至外部装置，例如主机6210或另一个外部装置，然后向外部装置传输数据/接收来自外部装置的数据。特别地，由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置通信，因此根据本实施例的存储器***和数据处理***可被应用于有线/无线电子装置或特别是移动电子装置。
图11是示意性示出包括根据本实施例的存储器***的数据处理***的另一示例的示图。图11示意性示出应用根据本实施例的存储器***的SSD。
参照图11，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1的存储器***110中的控制器130，并且存储器装置6340可对应于图1的存储器***中的存储器装置150。
更具体地，控制器6320可通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324以及诸如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。为便于描述，图8说明缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可存在于控制器6320的外部。
ECC电路6322可在编程操作期间计算待被编程到存储器装置6340的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可提供应用了图1的存储器***110的多个SSD 6300来实施数据处理***，例如，RAID(独立磁盘冗余阵列)***。此时，RAID***可包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，在SSD 6300中选择一个或多个存储器***或SSD6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD6300中选择一个或多个存储器***或SSD6300，并将从所选择的SSD 6300读取的数据提供给主机6310。
图12是示意性示出包括根据本实施例的存储器***的数据处理***的另一示例的示图。图12示意性示出应用了根据本实施例的存储器***的嵌入式多媒体卡(eMMC)。
参照图12，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可对应于图1的存储器***110中的控制器130，并且存储器装置6440可对应于图1的存储器***110中的存储器装置150。
更具体地，控制器6430可通过多个通道连接至存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如NAND接口6433的存储器接口。
内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431可用作串行接口，例如UHS((超高速)-I/UHS-II)接口。
图13至图16是示意性示出包括根据本实施例的存储器***的数据处理***的其它示例的示图。图13至图16示意性示出应用根据本实施例的存储器***的UFS(通用闪存)***。
参照图13至图16，UFS***6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS***6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与诸如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过图1所示的存储器***110来实施。例如，在UFS***6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以参照图10至图12描述的数据处理***6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以参照图9描述的存储卡***6100的形式来实施。
此外，在UFS***6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS接口，例如，MIPI(移动行业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)彼此通信。此外，UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过除UFS协议以外的各种协议，例如，UFD、MMC、SD、迷你SD和微型SD彼此通信。
在图13所示的UFS***6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过例如UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6520和一个UFS卡6530连接至主机6510的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至主机6510，并且多个UFS卡可并联或以星型形式连接至UFS装置6520，或者串联或以链型形式连接至UFS装置6520。
在图14所示的UFS***6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在UniPro处执行链路层交换例如L3交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过UniPro处的交换模块6640的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6620和一个UFS卡6630连接至交换模块6640的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接至交换模块6640，并且多个UFS卡可串联或以链型形式连接至UFS装置6620。
在图15所示的UFS***6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro，并且主机6710可通过执行交换操作的交换模块6740，例如通过在UniPro处执行链路层交换例如L3交换的交换模块6740，与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可通过UniPro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在本实施例中，为便于描述，已经例示了其中一个UFS装置6720和一个UFS卡6730连接至交换模块6740的配置。然而，每个都包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接至主机6710，或者串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接至UFS装置6720。
在图16所示的UFS***6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作，来与主机6810或UFS卡6830通信。此时，主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个UFS装置6820连接至主机6810且一个UFS卡6830连接至UFS装置6820的配置。然而，多个UFS装置可并联或以星型形式连接至主机6810，或串联或以链型形式连接至主机6810，并且多个UFS卡可并联或以星型形式连接至UFS装置6820，或串联或以链型形式连接至UFS装置6820。
图17是示意性示出包括根据本实施例的存储器***的数据处理***的另一示例的示图。图17是示意性示出应用了根据本实施例的存储器***的用户***的示图。
参照图17，用户***6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可驱动包括在诸如OS的用户***6900中的组件，并且包括控制包括在用户***6900中的组件的控制器、接口和图形引擎。应用处理器6930可作为片上***(SoC)被提供。
存储器模块6920可用作用户***6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR2SDRAM或LPDDR3SDRAM的易失性RAM，或诸如PRAM、ReRAM、MRAM或FRAM的非易失性RAM。例如，可基于POP(堆叠式封装)封装和安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且可支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器***和数据处理***可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传输到应用处理器6930。存储模块6950可通过诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存的非易失性半导体存储器装置来实施，并且可被提供为诸如用户***6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可对应于参照图1描述的存储器***110。此外，存储模块6950可被实施为如上参照图11至图16所述的SSD、eMMC和UFS。
用户接口6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和电动机的用户输出接口。
此外，当图1的存储器***110应用于用户***6900的移动电子装置时，应用处理器6930可控制移动电子装置的操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示通过处理器6930处理的数据或支持从触摸面板接收数据的功能。
根据本发明的实施例，存储器***能够通过最小化存储器***的复杂性和性能劣化并最大化存储器装置的利用效率来快速且稳定地利用存储器装置处理数据，以及存储器***的操作方法。
虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims (21)

1.一种控制器，其包括：
调度单元，其适于使用第一操作日志和第二操作日志调度待在异常情况结束之后的运行时间状态下执行的垃圾收集恢复操作；
扫描单元，其适于在所述垃圾收集恢复操作期间扫描目标块以检测一个或多个有效页面；以及
映射更新单元，其适于更新被检测的有效页面的L2P映射信息，
其中所述第一操作日志指示在目标块中，源块数据最近被复制到其中的有效页面的位置，以及
其中所述第二操作日志指示在所述目标块中，其L2P映射信息最近被更新的有效页面的位置。
2.根据权利要求1所述的控制器，其中所述控制器进一步包括日志更新单元，其适于当L2P映射信息的更新完成时更新所述第二操作日志。
3.根据权利要求1所述的控制器，其中所述调度单元调度待在运行时间状态下以最高优先级执行的所述垃圾收集恢复操作。
4.根据权利要求1所述的控制器，其中所述扫描单元使用所述第二操作日志扫描所述目标块以检测所述有效页面。
5.根据权利要求1所述控制器，其中所述第一操作日志和所述第二操作日志被存储在存储器装置的***块中。
6.根据权利要求1所述的控制器，其中所述L2P映射信息被存储在存储器装置的映射块中。
7.根据权利要求1所述的控制器，其中所述有效页面的位置是所述有效页面的物理地址。
8.根据权利要求1所述的控制器，其中所述异常情况是包括所述控制器的存储器***的突然断电。
9.根据权利要求8所述的控制器，其中通过电源管理单元比较电压水平来检测所述突然断电。
10.一种控制器的操作方法，所述方法包括：
使用第一操作日志和第二操作日志调度待在异常情况结束之后的运行时间状态下执行的垃圾收集恢复操作；
在所述垃圾收集恢复操作期间扫描目标块以检测一个或多个有效页面；
更新被检测的有效页面的L2P映射信息，
其中所述第一操作日志指示在目标块中，源块数据最近被复制到其中的有效页面的位置，以及
其中所述第二操作日志指示在所述目标块中，其L2P映射信息最近被更新的有效页面的位置。
11.根据权利要求10所述的方法，其进一步包括当L2P映射信息的更新完成时更新所述第二操作日志。
12.根据权利要求10所述的方法，其中所述调度包括调度待在运行时间状态下以最高优先级执行的所述垃圾收集恢复操作。
13.根据权利要求10所述的方法，其中使用所述第二操作日志来执行所述扫描。
14.根据权利要求10所述的方法，其中所述第一操作日志和所述第二操作日志被存储在存储器装置的***块中。
15.根据权利要求10所述的方法，其中所述L2P映射信息被存储在存储器装置的映射块中。
16.根据权利要求10所述的方法，其中所述有效页面的所述位置是所述有效页面的物理地址。
17.根据权利要求10所述的方法，其中所述异常情况是包括所述控制器的存储器***的突然断电。
18.根据权利要求17所述的方法，其中通过电源管理单元比较电压水平来检测所述突然断电。
19.一种存储器***，其包括：
存储器装置；以及
控制器，
其中所述控制器包括：
调度单元，其适于使用第一操作日志和第二操作日志调度待在异常情况结束之后的运行时间状态下执行的垃圾收集恢复操作；
扫描单元，其适于在所述垃圾收集恢复操作期间扫描目标块以检测一个或多个有效页面；以及
映射更新单元，其适于更新被检测的有效页面的L2P映射信息，
其中所述第一操作日志指示在目标块中，源块数据最近被复制到其中的有效页面的位置，以及
其中所述第二操作日志指示在所述目标块中，其L2P映射信息最近被更新的有效页面的位置。
20.根据权利要求19所述的存储器***，其中所述调度单元调度待在运行时间状态下以最高优先级执行的所述垃圾收集恢复操作。
21.一种存储器***，其包括：
存储器装置，其适于存储被包括在其中的存储块的第一操作日志和第二操作日志以及L2P映射信息；和
控制器，其适于在其启动进程完成之后，基于所述第一操作日志和所述第二操作日志以及所述L2P映射信息控制所述存储器装置以最高优先级执行垃圾收集恢复操作，
其中所述第一操作日志指示在目标块中，源块数据最近被复制到其中的有效页面的位置，以及
其中所述第二操作日志指示在所述目标块中，其所述L2P映射信息最近被更新的有效页面的位置。
CN201810589403.2A 2017-07-19 2018-06-08 控制器及其操作方法 Active CN109284202B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170091516A KR102430791B1 (ko) 2017-07-19 2017-07-19 컨트롤러 및 컨트롤러의 동작방법
KR10-2017-0091516 2017-07-19

Publications (2)

Publication Number Publication Date
CN109284202A true CN109284202A (zh) 2019-01-29
CN109284202B CN109284202B (zh) 2022-03-25

Family

ID=65018687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810589403.2A Active CN109284202B (zh) 2017-07-19 2018-06-08 控制器及其操作方法

Country Status (3)

Country Link
US (1) US10838858B2 (zh)
KR (1) KR102430791B1 (zh)
CN (1) CN109284202B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI641948B (zh) * 2017-07-27 2018-11-21 群聯電子股份有限公司 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置
KR102447602B1 (ko) * 2017-10-25 2022-09-26 삼성전자주식회사 메모리 장치 및 그 동적 가비지 컬렉션 방법
CN112100087B (zh) 2019-06-17 2024-04-02 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN112099985B (zh) 2019-06-17 2023-09-12 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN112130749B (zh) * 2019-06-25 2023-12-22 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN112130750B (zh) 2019-06-25 2023-11-07 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
KR20210079549A (ko) 2019-12-20 2021-06-30 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11550710B2 (en) * 2020-02-06 2023-01-10 Realtek Semiconductor Corp. Data processing method and memory controller utilizing the same
US11494102B2 (en) * 2021-03-09 2022-11-08 Micron Technology, Inc. Media management operations based on a ratio of valid data
US11429485B1 (en) 2021-06-24 2022-08-30 Western Digital Technologies, Inc. Memories with end-to-end data protection using physical location check
US11782831B2 (en) 2021-09-01 2023-10-10 Micron Technology, Inc. Managing power loss in a memory device

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070033376A1 (en) * 2005-08-03 2007-02-08 Sinclair Alan W Data Consolidation and Garbage Collection in Direct Data File Storage Memories
US20140122861A1 (en) * 2012-10-31 2014-05-01 International Business Machines Corporation Dynamic tuning of internal parameters for solid-state disk based on workload access patterns
US20150261617A1 (en) * 2014-03-14 2015-09-17 Wan-soo Choi Storage device and table management method thereof
US20150317326A1 (en) * 2014-05-02 2015-11-05 Vmware, Inc. Inline garbage collection for log-structured file systems
CN105339907A (zh) * 2013-03-15 2016-02-17 威瑞登特***公司 非易失性存储器***中的同步镜像
CN105739915A (zh) * 2014-12-29 2016-07-06 三星电子株式会社 存储***中执行的条带重建方法和存储***
CN106201903A (zh) * 2016-07-05 2016-12-07 深圳市瑞耐斯技术有限公司 一种三维闪存擦除控制方法及其***
CN106462544A (zh) * 2014-03-31 2017-02-22 亚马逊科技公司 分布式存储***中的会话管理
CN106445749A (zh) * 2015-05-12 2017-02-22 爱思开海力士有限公司 使用独立磁盘冗余阵列的动态自动调谐的最大延迟的减小
CN106502928A (zh) * 2016-09-29 2017-03-15 华为技术有限公司 一种存储***掉电保护方法、存储控制器及电子设备
CN106502828A (zh) * 2016-10-20 2017-03-15 浪潮电子信息产业股份有限公司 一种优化的基于lvm的远程复制方法
CN106528169A (zh) * 2016-11-25 2017-03-22 浙江工业大学 一种基于AnGo动态演化模型的Web***开发可复用方法
CN106776353A (zh) * 2015-11-19 2017-05-31 爱思开海力士有限公司 存储器***及其操作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101824949B1 (ko) * 2011-11-23 2018-02-05 삼성전자주식회사 플래시 메모리를 기반으로 하는 저장 장치 및 그것을 포함한 사용자 장치
US10102144B2 (en) * 2013-04-16 2018-10-16 Sandisk Technologies Llc Systems, methods and interfaces for data virtualization
KR20150045747A (ko) 2013-10-21 2015-04-29 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR20150053092A (ko) 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR102272228B1 (ko) 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
KR20160027805A (ko) 2014-09-02 2016-03-10 삼성전자주식회사 비휘발성 메모리 장치를 위한 가비지 컬렉션 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070033376A1 (en) * 2005-08-03 2007-02-08 Sinclair Alan W Data Consolidation and Garbage Collection in Direct Data File Storage Memories
US20140122861A1 (en) * 2012-10-31 2014-05-01 International Business Machines Corporation Dynamic tuning of internal parameters for solid-state disk based on workload access patterns
CN105339907A (zh) * 2013-03-15 2016-02-17 威瑞登特***公司 非易失性存储器***中的同步镜像
US20150261617A1 (en) * 2014-03-14 2015-09-17 Wan-soo Choi Storage device and table management method thereof
CN106462544A (zh) * 2014-03-31 2017-02-22 亚马逊科技公司 分布式存储***中的会话管理
US20150317326A1 (en) * 2014-05-02 2015-11-05 Vmware, Inc. Inline garbage collection for log-structured file systems
CN105739915A (zh) * 2014-12-29 2016-07-06 三星电子株式会社 存储***中执行的条带重建方法和存储***
CN106445749A (zh) * 2015-05-12 2017-02-22 爱思开海力士有限公司 使用独立磁盘冗余阵列的动态自动调谐的最大延迟的减小
CN106776353A (zh) * 2015-11-19 2017-05-31 爱思开海力士有限公司 存储器***及其操作方法
CN106201903A (zh) * 2016-07-05 2016-12-07 深圳市瑞耐斯技术有限公司 一种三维闪存擦除控制方法及其***
CN106502928A (zh) * 2016-09-29 2017-03-15 华为技术有限公司 一种存储***掉电保护方法、存储控制器及电子设备
CN106502828A (zh) * 2016-10-20 2017-03-15 浪潮电子信息产业股份有限公司 一种优化的基于lvm的远程复制方法
CN106528169A (zh) * 2016-11-25 2017-03-22 浙江工业大学 一种基于AnGo动态演化模型的Web***开发可复用方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DEDOIMEDO: ""How to backup and restore the partition table"", 《HTTPS://WWW.DEDOIMEDO.COM/COMPUTERS/PARTITION-TABLE-BACKUP-RESTORE.HTML》 *
牛超: ""基于虚拟存储技术的持续数据保护机制"", 《计算机工程与设计》 *

Also Published As

Publication number Publication date
KR20190009573A (ko) 2019-01-29
KR102430791B1 (ko) 2022-08-10
US20190026224A1 (en) 2019-01-24
US10838858B2 (en) 2020-11-17
CN109284202B (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
CN109284202A (zh) 控制器及其操作方法
CN108572927A (zh) 存储器***及其操作方法
CN109144408A (zh) 存储器***及其操作方法
CN107643985A (zh) 存储器***及其操作方法
CN108255739A (zh) 存储器***及其操作方法
CN108304141A (zh) 存储器***及其操作方法
CN109656472A (zh) 存储器***及其操作方法
CN110244907A (zh) 存储器***及该存储器***的操作方法
CN109388594A (zh) 存储器***及其操作方法
CN109426449A (zh) 存储器***及其操作方法
CN108268212A (zh) 控制器及操作方法
CN110058797A (zh) 存储器***及其操作方法
CN108388525A (zh) 存储器***及其操作方法
CN110321069A (zh) 存储器***及其操作方法
CN109032501A (zh) 存储器***及其操作方法
CN109656749B (zh) 存储器***及其操作方法
CN109390003A (zh) 存储器***及其操作方法
CN108257637A (zh) 存储器***及其操作方法
US20180081551A1 (en) Memory system and operating method thereof
US20190018613A1 (en) Memory system and operating method of the same
CN110096385A (zh) 存储器***及其操作方法
CN110531922A (zh) 存储器***、控制器及其操作方法
CN110032471A (zh) 存储器***及其操作方法
CN110457230A (zh) 存储器***及其操作方法
CN109656470A (zh) 存储器***及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant