CN109638082A - 薄膜晶体管以及制备方法 - Google Patents

薄膜晶体管以及制备方法 Download PDF

Info

Publication number
CN109638082A
CN109638082A CN201811519352.2A CN201811519352A CN109638082A CN 109638082 A CN109638082 A CN 109638082A CN 201811519352 A CN201811519352 A CN 201811519352A CN 109638082 A CN109638082 A CN 109638082A
Authority
CN
China
Prior art keywords
oxide
layer
active layer
polymer
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811519352.2A
Other languages
English (en)
Other versions
CN109638082B (zh
Inventor
徐苗
徐华
李美灵
王磊
李民
庞佳威
陈子楷
彭俊彪
邹建华
陶洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yonghang Technology Co ltd
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201811519352.2A priority Critical patent/CN109638082B/zh
Publication of CN109638082A publication Critical patent/CN109638082A/zh
Application granted granted Critical
Publication of CN109638082B publication Critical patent/CN109638082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管以及制备方法，该薄膜晶体管包括：基板；形成在基板上的栅极层、第一绝缘层和有源层；形成在有源层上的图案化的源极和漏极，分别与有源层电连接；形成在图案化的源极和漏极上的有机钝化层，有机钝化层与有源层直接接触；有源层包括金属氧化物，金属氧化物包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物，有机钝化层为聚合物有机物材料。本发明的技术方案，有机钝化层与铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物组成的有源层直接接触，一方面，有机钝化层和有源层直接接触不会对有源层造成施主掺杂的效果，器件正常稳定工作；另一方面，制备工艺简单且成本较低。

Description

薄膜晶体管以及制备方法
技术领域
本发明涉及半导体材料与器件技术领域，尤其涉及一种薄膜晶体管以及制备方法。
背景技术
新型平板显示(Flat Panel Display，FPD)产业的核心技术是薄膜晶体管(ThinFilm Transistor，TFT)背板技术。金属氧化物TFT(Metal Oxide-TFT，MO-TFT)不仅具有较高的迁移率，而且制作工艺相对简单，可以和目前的a-Si工艺兼容，制造成本较低，还具有优异的大面积均匀性。因此，MO-TFT技术自诞生以来便备受业界瞩目。
但是，由于金属氧化物半导体薄膜比较“脆弱”，极易受到酸碱刻蚀液、等离子体、水氧和碳吸附、氢离子等非金属和金属离子的掺杂效应影响。通常，有机物中的溶剂、可移动离子等会对氧化物半导体层造成施主掺杂的效果，导致薄膜晶体管的阈值电压明显负向漂移，甚至导通。因此，无法采用低成本的有机材料作为直接和有源层直接接触的钝化层。
发明内容
有鉴于此，本发明提供了一种薄膜晶体管以及制备方法，以解决现有金属氧化物TFT制作成本较高的技术问题。
第一方面，本发明实施例提供了一种薄膜晶体管，包括：
基板；
形成在基板上的栅极层；
形成在所述栅极层上的第一绝缘层；
形成在所述第一绝缘层上的有源层；
形成在所述有源层上的图案化的源极和漏极，分别与所述有源层电连接；
形成在所述图案化的源极和漏极上的有机钝化层，所述有机钝化层与所述有源层直接接触；
所述有源层为金属氧化物，所述金属氧化物包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物(In2O3)a(MO)b，其中，a+b＝1，0.10≤b≤0.50；
所述有机钝化层为聚合物有机物材料，所述聚合物有机物材料包括酰亚胺基聚合物、酰胺基聚合物、乙烯醇基聚合物、苯酚基聚合物、丙烯基聚合物、烯丙醚基聚合物、聚乙烯吡咯烷酮、氟基聚合物和聚乙酸乙烯酯中的中的一种或者多种。
可选的，所述第五副族元素的氧化物MO包含氧化钒、氧化铌和氧化钽中的至少一种。
可选的，所述金属氧化物还包括元素X的氧化物XO，所述铟的氧化物In2O3、所述第五副族元素的氧化物MO和所述X的氧化物XO组成的复合氧化物的化学式为(In2O3)c(MO)d(XO)e，元素X的氧化物XO包括第一主族元素、第二主族元素、第三主族元素、第四主族元素、第五主族元素、第六主族元素和镧系元素中的一种或多种元素形成的氧化物；
其中，c+d+e＝1，所述复合氧化物(In2O3)c(MO)d(XO)e中，元素X的原子数量与元素In、第五副族元素M以及元素X的原子数量之和的比值大于或等于0.01，且小于或等于0.15。
可选的，所述有源层包括沟道层和沟道保护层，所述沟道保护层的材料包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物(In2O3)a(MO)b，其中，a+b＝1，0.10≤b≤0.50。
可选的，所述聚合物有机材料可以是正性或负性的光敏材料。
可选的，所述有机钝化层的厚度大于或等于10nm，且小于或等于20000nm。
第二方面，本发明实施例提供了一种薄膜晶体管的制备方法，基于第一方面任意所述的薄膜晶体管，包括：
提供基板；
在所述基板上依次形成栅极层、第一绝缘层和有源层；
在所述有源层上形成源极层和漏极层，上通过对所述源极层和漏极层进行刻蚀工艺形成图案化的源极和漏极，所述刻蚀工艺包括湿法刻蚀和干法刻蚀；
在所述图案化的源极和漏极上形成有机钝化层，所述有机钝化层与所述有源层直接接触；
所述有源层包括金属氧化物，所述金属氧化物包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物(In2O3)a(MO)b，其中，a+b＝1，0.10≤b≤0.50；
所述有机钝化层为聚合物有机物材料，所述聚合物有机物材料包括酰亚胺基聚合物、酰胺基聚合物、乙烯醇基聚合物、苯酚基聚合物、丙烯基聚合物、烯丙醚基聚合物、聚乙烯吡咯烷酮、氟基聚合物和聚乙酸乙烯酯中的中的一种或者多种。
可选的，所述金属氧化物采用物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、激光沉积工艺或者溶液法工艺中的任意一种工艺方法制备而成。
可选的，有机钝化层采用打印工艺、光刻工艺或激光刻蚀工艺中的任意一种方式制备。
第三方面，本发明实施例提供了一种显示面板，包括第一方面任意所述的薄膜晶体管。本发明提供了的技术方案，薄膜晶体管中的有源层采用了包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物的金属氧化物，其能有效抵抗湿法刻蚀刻蚀液的刻蚀，以及等离子体的轰击。采用本发明实施例的氧化物半导体材料作为沟道层的薄膜晶体管可以实现背沟道刻蚀型器件的制备；制备的器件具有良好的开关特性，和优异的稳定性。氧化铟In2O3中掺入第五副族氧化物MO组合形成的(In2O3)a(MO)b氧化物半导体材料，对有机物不敏感，和聚合物有机材料接触的时候不会受到诸如有机溶剂改性、离子移动和界面成分偏析等掺杂效应的影响，因此可以直接在图案化的源极和漏极上形成有机钝化层，有机钝化层与有源层直接接触；有机钝化层的形成可以低成本的非真空工艺制作，大大节省了制作成本且该有机钝化层具有良好的绝缘特性，能有效隔离有源层和外界环境，以提供器件保护的效果；而且，可以用于形成包括公共电极和像素电极的更多层的平坦表面，有机钝化层的形成工艺需要花费的成本较低，制备工艺窗口较大，有源层包括金属氧化物，有较高的迁移率，而且制作工艺相对简单，可以和目前的a-Si工艺兼容，还具有优异的大面积均匀性，以解决现有金属氧化物薄膜晶体管制作成本较高的技术问题。
附图说明
图1为本发明实施例一提供的一种薄膜晶体管器件的结构示意图；
图2为本发明实施例一提供的又一种薄膜晶体管器件的结构示意图；
图3为本发明实施例二提供的一种薄膜晶体管的制备方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
本发明实施例提供了一种薄膜晶体管。图1为本发明实施例提供的一种薄膜晶体管的结构示意图。参见图1，该薄膜晶体管包括：基板10；形成在基板10上的栅极层20；形成在栅极层20上的第一绝缘层30；形成在第一绝缘层30上的有源层40；形成在有源层40上的图案化的源极50和漏极51，分别与有源层40电连接；形成在图案化的源极50和漏极51上的有机钝化层60，有机钝化层60与有源层40直接接触；有源层40包括金属氧化物。金属氧化物包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物(In2O3)a(MO)b，其中，a+b＝1，0.10≤b≤0.50；有机钝化层为聚合物有机物材料，聚合物有机物材料包括酰亚胺基聚合物、酰胺基聚合物、乙烯醇基聚合物、苯酚基聚合物、丙烯基聚合物、烯丙醚基聚合物、聚乙烯吡咯烷酮、氟基聚合物和聚乙酸乙烯酯中的中的一种或者多种。
在本实施例中，在本实施例中，铟的氧化物In2O3是一种n型半导体，具有稳定的立方方铁锰矿结构。由于其本征载流子浓度可以高达1020cm-3，光学带隙在2.67eV～3.75eV之间，具有很高的可见光透明度，主要应用于透明导电薄膜领域。对于薄膜晶体管器件而言，In2O3过高的载流子浓度使得In2O3很难作为器件的有源层。而且，二元的氧化铟In2O3极易结晶，而多晶的In2O3薄膜难以图案化，在薄膜晶体管器件制备中难以实现。
本发明实施例通过在二元的氧化铟In2O3中掺入第五副族元素的氧化物MO，该第五副族元素的氧化物MO呈八面体或双锥结构，而且其离子半径均约为60pm，其中，钒离子的半径约为54pm，铌离子的半径约为64pm，钽离子的半径约为64pm，都小于铟离子的半径，铟离子的半径约为80pm。一方面，离子半径较小的第五副族元素的氧化物较易进入In2O3的晶体结构中而形成高效的掺杂，微观上造成了铟氧八面体InO6的晶格畸变，抑制了In2O3的结晶生长。另一方面，第五副族元素的氧化物多呈八面体结构或双锥体结构，和立方方铁锰矿的结构能较好的匹配，从而使复合氧化物半导体形成的薄膜易呈微晶结构，而不致于形成非晶结构的薄膜，避免受到腐蚀性较强的刻蚀液和等离子离轰击等造成的损伤。其次，和铟的电负性(约为1.78)比较而言，第五副族元素具有相对较低的电负性(钒的电负性约为1.63，铌的电负性约为1.60，钽的电负性约为1.50)，能与氧O形成更强的离子键(M-O)，对氧具有更强的束缚能力，抑制了氧空位的形成，一定程度上降低了复合氧化物半导体形成的薄膜的本征载流子浓度。再者，高铟含量和低铟含量的氧化物中电子传输受到的散射非常严重，使得复合氧化物半导体形成的薄膜的载流子迁移率较低；一定量的第五副族氧化物的掺入，使得组合物中金属M离子的键角(M-O-M)发生一定的变化，多面体中边共享和面共享的组分增加，明显改善电子传输的顺畅性，保证了较高的载流子迁移率。最后，氧化铟中掺入第五副族氧化物后，在靠近费米能级附近会形成一定量的带隙态，能有效补偿复合氧化物半导体形成的薄膜在等离子体中受到的影响，提高了该复合氧化物半导体形成的薄膜在器件制备中的工艺窗口；而且，该带隙态的产生，能有效抑制光生电流效应，提高器件的光稳定性。
在本实施例中，当第五副族氧化物MO的分子比(b)小于0.1时，所形成的薄膜可能呈多晶结构，一方面薄膜自身刻蚀图形化存在较大的困难；另一方面，薄膜中多面体角共享的组分较大，载流子传输所受的散射几率增加，致使所制备的器件迁移率小，稳定性等性能较差。当b大于0.5后，明显抑制氧空位的生成，薄膜中的本征载流子浓度较低，使得所制备的器件迁移率小，亚阈值摆幅较大。
现有技术中的金属氧化物薄膜晶体管，由于金属氧化物半导体薄膜比较“脆弱”，极易受到酸碱刻蚀液、等离子体、水氧和碳吸附、氢离子等非金属和金属离子的掺杂效应影响。通常，有机物中的溶剂、可移动离子等会对氧化物半导体层造成施主掺杂的效果，导致薄膜晶体管的阈值电压明显负向漂移，甚至导通。因此，无法采用低成本的有机材料作为直接和有源层直接接触的钝化层。
在本实施例中，第五副族元素(V、Nb、Ta)和氧形成的M-O具有较高的断键能，其中，V-O(644kJ/mol)、Nb-O(753kJ/mol)、Ta-O(805kJ/mol)，都明显大于In-O(360kJ/mol)的断键能；较高的断键能确保了其和有机物直接接触过程中不会引起成分的偏离，铟析出现象得到有效的抑制。再者，和铟氧八面体InO6比较而言，InMO4(其中M为V、Nb、Ta中的一种元素)的结构处于更稳定的低能态，和氢(H)等的成键几率降低；而且，InMO4结构的形成会提高铟氧八面体InO6中对H等的成键能，施主掺杂效应得到一定的抑制。因此，其该金属氧化物形成的复合薄膜在和聚合物有机材料接触的时候不敏感，具体表现为不会受到诸如有机溶剂改性、离子移动和界面成分偏析等掺杂效应的影响；确保了器件的钝化层可以用聚合物有机材料，为低成本器件阵列的制备提供了可能。
与现有技术相比，本发明具有以下优点和有益效果：(1)本发明中，通过在氧化铟In2O3中掺入第五副族氧化物MO组合形成的(In2O3)a(MO)b氧化物半导体材料，其能有效抵抗湿法刻蚀液的刻蚀，以及等离子体的轰击。(2)采用本发明实施例的氧化物半导体材料作为沟道层的薄膜晶体管可以实现背沟道刻蚀型器件的制备；制备的器件具有良好的开关特性，和优异的稳定性。(3)采用本发明实施例的氧化物半导体材料作为沟道层或沟道保护层的薄膜晶体管制备工艺窗口较大，能实现高精细(沟道长度较短)的器件制备。(4)氧化铟In2O3中掺入第五副族氧化物MO组合形成的(In2O3)a(MO)b氧化物半导体材料，对有机物不敏感，和聚合物有机材料接触的时候不会受到诸如有机溶剂改性、离子移动和界面成分偏析等掺杂效应的影响，因此可以直接在图案化的源极50和漏极51上形成有机钝化层60，有机钝化层60与有源层40直接接触；有机钝化层的形成可以低成本的非真空工艺制作，大大节省了制作成本。具体的，有机钝化层为聚合物有机材料，该聚合物有机材料可以是酰亚胺基聚合物、酰胺基聚合物、乙烯醇基聚合物、苯酚基聚合物、丙烯基聚合物、烯丙醚基聚合物、聚乙烯吡咯烷酮、氟基聚合物和聚乙酸乙烯酯等，种类繁多、来源广泛。再次，该聚合物有机材料薄膜的制备可以是常规的光刻工艺、或者是打印工艺，制备工艺简单、低成本。再者，该聚合物有机材料具有良好的绝缘特性，能有效隔离有源层和外界环境，以提供优异的器件保护效果；最后，其可以用于形成包括公共电极和像素电极的更多层的平坦表面，同时具备平坦层的效果。
本发明提供了一种薄膜晶体管，有源层采用了包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物的金属氧化物，其能有效抵抗湿法刻蚀刻蚀液的刻蚀，以及等离子体的轰击。采用本发明实施例的氧化物半导体材料作为沟道层的薄膜晶体管可以实现背沟道刻蚀型器件的制备；制备的器件具有良好的开关特性，和优异的稳定性。氧化铟In2O3中掺入第五副族氧化物MO组合形成的(In2O3)a(MO)b氧化物半导体材料，对有机物不敏感，和聚合物有机材料接触的时候不会受到诸如有机溶剂改性、离子移动和界面成分偏析等掺杂效应的影响，因此可以直接在图案化的源极和漏极上形成有机钝化层，有机钝化层与有源层直接接触；有机钝化层的形成可以低成本的非真空工艺制作，大大节省了制作成本且该有机钝化层具有良好的绝缘特性，能有效隔离有源层和外界环境，以提供器件保护的效果；而且，可以用于形成包括公共电极和像素电极的更多层的平坦表面，有机钝化层的形成工艺需要花费的成本较低，制备工艺窗口较大，有源层包括金属氧化物，有较高的迁移率，而且制作工艺相对简单，可以和目前的a-Si工艺兼容，还具有优异的大面积均匀性，以解决现有金属氧化物薄膜晶体管制作成本较高的技术问题。
可选的，在上述技术方案的基础上，第五副族元素的氧化物MO包含氧化钒、氧化铌和氧化钽中的至少一种。
可选的，在上述技术方案的基础上，金属氧化物还包括元素X的氧化物XO，铟的氧化物In2O3、第五副族元素的氧化物MO和X的氧化物XO组成的复合氧化物的化学式为(In2O3)c(MO)d(XO)e，元素X的氧化物XO包括第一主族元素、第二主族元素、第三主族元素、第四主族元素、第五主族元素、第六主族元素和镧系元素中的一种或多种元素形成的氧化物；
其中，c+d+e＝1，复合氧化物(In2O3)c(MO)d(XO)e中，元素X的原子数量与元素In、第五副族元素M以及元素X的原子数量之和的比值大于或等于0.01，且小于或等于0.15。在本实施例中，其中，第五副族元素原子数量与元素In以及第五副族元素M的原子数量之和的比值大约在0.15左右。采用上述氧化物半导体材料制备的氧化物薄膜晶体管对源漏电极的图案化窗口大，能抵抗湿法刻蚀液和等离子体的轰击而造成对沟道层的损伤，能实现背沟道刻蚀器件的制备，所制备的薄膜晶体管开关性能优异、稳定性好。
参见图2，图2为本发明实施例提供的又一种薄膜晶体管的结构示意图，在上述技术方案的基础上，有源层40包括沟道层41和沟道保护层42，沟道保护层的材料包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物(In2O3)a(MO)b，其中，a+b＝1，0.10≤b≤0.50。
可选的，在上述技术方案的基础上，聚合物有机材料可以是正性或负性的光敏材料。示例性的，有机钝化层包括正性光刻胶或者负性光刻胶，其具有良好的绝缘特性，能有效隔离有源层和外界环境，以提供器件保护的效果；而且，可以用于形成包括公共电极和像素电极的更多层的平坦表面。
可选的，在上述技术方案的基础上，有机钝化层的厚度大于或等于10nm，且小于或等于20000nm。
可选的，在上述技术方案的基础上，复合氧化物(In2O3)a(MO)b的晶体类型为微晶。非晶结构的氧化物半导体形成的薄膜，容易受到腐蚀性较强的刻蚀液和等离子离轰击等造成的损伤。多晶结构的氧化物半导体形成的薄膜，当被用作薄膜晶体管中的沟道层时，所制备的器件处于“导通状态”，失去开关特性。
可选的，在上述技术方案的基础上，0.15≤b≤0.30。当第五副族氧化物Mo的分子比(b)大于或等于0.15，小于或等于0.30时，晶体结构为微晶，所制备的器件载流子迁移率大，稳定性等性能较好。
本发明实施例中的薄膜晶体管有源层包括上述实施例中的氧化物半导体材料，通过在氧化铟(In2O3)中掺入第五副族氧化物MO组合形成微晶的(In2O3)a(MO)b氧化物半导体材料，其能有效抵抗湿法刻蚀刻蚀液的刻蚀，以及等离子体的轰击。采用本发明实施例的氧化物半导体材料作为沟道层的薄膜晶体管可以实现背沟道刻蚀型器件的制备；制备的器件具有良好的开关特性，和优异的稳定性。采用本发明实施例的氧化物半导体材料作为沟道层或沟道保护层的薄膜晶体管制备工艺窗口较大，能实现高精细(沟道长度较短)的器件制备。钝化层采用了有机钝化层，有机钝化层的形成工艺需要花费的成本较低，以解决现有金属氧化物薄膜晶体管制作成本较高的技术问题。
实施例二
在上述实施例的基础上，本发明实施例提供了一种薄膜晶体管的制备方法，基于图1示出的薄膜晶体管，参见图3，该制备方法包括如下步骤：
步骤110、提供基板；
步骤120、在基板上依次形成栅极层、第一绝缘层和有源层；
步骤130、在有源层上形成源极层和漏极层，上通过对源极层和漏极层进行刻蚀工艺形成图案化的源极和漏极，刻蚀工艺包括湿法刻蚀和干法刻蚀；
步骤140、在图案化的源极和漏极上形成有机钝化层，有机钝化层与有源层直接接触；有源层包括金属氧化物。所述有源层包括金属氧化物，所述金属氧化物包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物(In2O3)a(MO)b，其中，a+b＝1，0.10≤b≤0.50；
所述有机钝化层为聚合物有机物材料，所述聚合物有机物材料包括酰亚胺基聚合物、酰胺基聚合物、乙烯醇基聚合物、苯酚基聚合物、丙烯基聚合物、烯丙醚基聚合物、聚乙烯吡咯烷酮、氟基聚合物和聚乙酸乙烯酯中的中的一种或者多种。
可选的，在上述技术方案的基础上，金属氧化物采用物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、激光沉积工艺或者溶液法工艺中的任意一种工艺方法制备而成。
可选的，在上述技术方案的基础上，有机钝化层采用打印工艺、光刻工艺或激光刻蚀工艺中的任意一种方式制备。
下面，进一步对本发明实施的薄膜晶体管的各功能层进行说明。
本发明中的基板没有特别限制，可以使用本领域中公知的基板。如：硬质的碱玻璃、无碱玻璃、石英玻璃、硅基板等；亦可为可弯曲的聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚苯乙烯(PS)、聚矾醚(PES)或者金属薄片等。
本发明中的栅极材料没有特别限定，其可在本领域公知的材料中任意选取。如：透明导电氧化物(ITO、AZO、GZO、IZO、ITZO、FTO等)，金属(Mo、Al、Cu、Ag、Ti、Au、Ta、Cr、Ni等)及其合金、以及金属和氧化物(ITO/Ag/ITO、IZO/Ag/IZO等)、金属和金属叠设(Mo/Al/Mo、Ti/Al/Ti等)形成的复合导电薄膜。
栅极薄膜的制备方法可以是溅射法、热蒸发和其他的沉积方式，优选溅射沉积方式，因为该方式制备的薄膜和基板的粘附性好、均匀性优异、可以大面积制备。
这里，具体用哪种结构的栅电极需要根据所需要达到的技术参数而定，如透明显示中需要用到透明电极，其可由单层的ITO作为栅电极，亦可由ITO/Ag/ITO作为栅电极。另外，特殊领域的应用中需要有高温工艺，那栅电极可以选择可以抵抗高温的金属合金薄膜。
本发明中的栅绝缘层材料没有特别限定，其可在本领域公知的材料中任意选取。如：氧化硅、氮化硅、氧化铝、氧化钽、氧化铪、氧化钇、以及高分子有机膜层等。
需要指出的是，这些绝缘薄膜的组分可以与理论上的化学计量比不一致。另外，栅绝缘层可以是多种绝缘膜叠设而成，一方面形成更好的绝缘特性，另一方面可以改善沟道层和栅绝缘层的界面特性。而且，该栅绝缘层的制备方式多样，可以是物理气相沉积、化学气相沉积、原子层沉积、激光沉积、阳极氧化或溶液法等方式制备。
本发明中的沟道层或沟道保护层为一种氧化物半导体材料，由氧化铟In2O3和第五副族氧化物MO组合而成，形成微晶的(In2O3)a(MO)b氧化物半导体材料；其中0.10≤b≤0.50，且a+b＝1。
可选的，所述第五副族氧化物MO在该氧化物半导体材料中的分子比例大于或等于0.15，且小于或等于0.30，即0.15≤b≤0.30。
可选的，氧化物半导体材料还包括元素X的氧化物XO，铟的氧化物In2O3、第五副族元素的氧化物MO和X的氧化物XO组成的复合氧化物的化学式为(In2O3)c(MO)d(XO)e，元素X的氧化物XO包括第一主族元素、第二主族元素、第三主族元素、第四主族元素、第五主族元素、第六主族元素和镧系元素中的一种或多种元素形成的氧化物；其中，c+d+e＝1，复合氧化物(In2O3)c(MO)d(XO)e中，元素X的原子数量与元素In、第五副族元素M以及元素X的原子数量之和的比值大于或等于0.01，且小于或等于0.15。
需要说明的是，当器件沟道层中第五副族元素M的含量太低时，薄膜呈多晶结构，所制备的器件处于“导通状态”，失去开关特性。当沟道中第五副族元素M的含量过高时，薄膜呈非晶结构，在刻蚀源漏电极刻蚀的过程中，会把沟道层完全刻蚀，无法实现背沟道刻蚀型器件的制备。
湿法刻蚀采用的刻蚀液包括：磷酸、硝酸和冰醋酸的混合液或者基于双氧水的混合液。氧化物半导体材料在上述刻蚀液中的刻蚀速率小于1nm/min。湿法刻蚀示例性的，可以选择等离子刻蚀工艺，刻蚀气体包括氯基或氟基气体。
示例性的，参见图2，当有源层40包括沟道保护层时，沟道保护层42选择上述技术方案中，铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物(In2O3)a(MO)b，其中，a+b＝1，0.10≤b≤0.50，或者元素X的氧化物XO，铟的氧化物In2O3、第五副族元素的氧化物MO和X的氧化物XO组成的复合氧化物(In2O3)c(MO)d(XO)e，元素X的氧化物XO包括第一主族元素、第二主族元素、第三主族元素、第四主族元素、第五主族元素、第六主族元素和镧系元素中的一种或多种元素形成的氧化物；其中，c+d+e＝1，复合氧化物(In2O3)c(MO)d(XO)e中，元素X的原子数量与元素In、第五副族元素M以及元素X的原子数量之和的比值大于或等于0.01，且小于或等于0.15。
氧化物半导体材料的薄膜载流子浓度在1×1016cm-3至5×1019cm-3之间。
氧化物半导体材料采用真空溅射工艺过程中，可选单靶材溅射或多靶材共溅射，优选为单靶材溅射。
因为单靶材溅射可以提供重复性更好、更稳定的薄膜，而且薄膜的微观结构更易控制；而不至于像共溅射薄膜中，溅射粒子在重新组合的过程中会受到更多因素的干扰。
真空溅射沉积过程中，电源可以选取射频(RF)溅射、直流(DC)溅射或交流(AC)溅射，优选工业中常用的交流溅射。
溅射沉积过程中，溅射气压为0.1Pa～10Pa可选，优选为0.2Pa～0.5Pa。
溅射气压太低时，无法维持稳定的辉光溅射；溅射气压太高时，溅射粒子在向基板沉积的过程中受到的散射明显增加，能量损耗增加，到达基板后动能降低，形成的薄膜缺陷增加，从而严重影响器件的性能。
溅射沉积过程中，氧分压为0～1Pa可选，优选为0.001～0.5Pa，更优选为0.01～0.1Pa。
通常而言，溅射制备氧化物半导体的过程中，氧分压对薄膜的载流子浓度有着直接的影响，而且会引入一些氧空位相关的缺陷。过低的氧含量，可能会造成薄膜中氧严重失配，载流子浓度增加；而过高的氧空位会引起较多的弱结合键，降低器件的可靠性。
溅射沉积过程中，衬底温度优选为200～300℃。
沟道层薄膜沉积的过程中，一定的衬底温度可以有效改善溅射粒子到达基板后的结合方式，降低弱结合键的存在几率，提升器件的稳定性。当然，这一效果亦可以通过后续的退火处理等工艺来实现同样的功效。
沟道层的厚度为2～100nm可选，优选为5～50nm，更优选为10～40nm。
沟道保护层的厚度为2～100nm可选，优选为5～30nm，更优选为5～20nm。
本发明中的源漏电极材料没有特别限定，在不影响实现各种所需结构器件的前提下其可在本领域公知的材料中任意选取。如：透明导电氧化物(ITO、AZO、GZO、IZO、ITZO、FTO等)，金属(Mo、Al、Cu、Ag、Ti、Au、Ta、Cr、Ni等)及其合金、以及金属和氧化物(ITO/Ag/ITO、IZO/Ag/IZO等)、金属和金属叠设(Mo/Al/Mo、Ti/Al/Ti等)形成的复合导电薄膜。
源漏电极薄膜的制备方法可以是溅射法、热蒸发和其他的沉积方式，优选溅射沉积方式，因为该方式制备的薄膜和基板的粘附性好、均匀性优异、可以大面积制备。
这里，需要特别说明的是，在制备背沟道刻蚀型结构的器件中，源漏电极和沟道层需要有合适的刻蚀选择比，否则无法实现器件的制备。本发明实施例中湿法刻蚀的刻蚀液是基于工业界常规金属的刻蚀液(如：磷酸、硝酸、醋酸等刻蚀液，以及双氧水基刻蚀液等)，主要是因为本发明的一种氧化物半导体材料能有效抵抗湿法刻蚀液(如磷酸、硝酸、醋酸的水溶液)的刻蚀，其和金属(如钼、钼合金、钼/铝/钼等)具有很高的刻蚀选择比，该氧化物半导体层基本不受刻蚀液的影响，所制备的器件性能优异，稳定性好。另外，本发明实施例中的干法刻蚀是基于工业界常规的刻蚀气体(如氯基气体，氟基气体等)，其对本发明的氧化物半导体层影响甚微，所制备的器件性能优异，稳定性好。
需要特别强调的是，本发明方案的有机钝化层为聚合物有机物材料，包括酰亚胺基聚合物、酰胺基聚合物、乙烯醇基聚合物、苯酚基聚合物、丙烯基聚合物、烯丙醚基聚合物、聚乙烯吡咯烷酮、氟基聚合物和聚乙酸乙烯酯中的任意一种。
本实施例中有机钝化层的制备方法包括打印工艺、光刻工艺或激光刻蚀工艺中的任意一种方式制备。首先，因为是聚合物有机材料，可以通过调节其粘度而选择适合的打印工艺直接成型，省去了后续图案化的工序。其次，通过在基材中加入一些光敏材料，使得该聚合物有机材料呈光刻胶特性，因此可以采用常规的光刻工艺成型，无需额外的刻蚀和剥离工艺等。另外，该有机钝化材料还可以通过激光刻蚀的方式制备，简单、低成本。
下面，进一步对本发明实施的薄膜晶体管制备过程中的处理工艺进行说明。
相对而言，溅射制备的薄膜由于有高能等离子体的参与，所沉积薄膜的速率一般也较快；薄膜在沉积过程中没有足够的时间执行弛豫过程，这会造成一定比例的错位和应力残留于薄膜中。这需要后期的加热退火处理，而继续达到所需的相对稳态，改善薄膜的性能。
在本发明的实施中，退火处理大都设置在沟道层沉积后，以及钝化层沉积后。一方面在沟道层沉积后进行退火处理，可以有效改善沟道层中的原位缺陷，提高沟道层抵抗后续工艺中可能的损伤的能力。另一方面，在该聚合物有机钝化层制备后，需要经过一定温度的热处理使聚合物有机材料达到稳定的结构状态，确保有源层和外界隔绝良好，以及后续存放中不会有其他物质释放而影响器件性能。
另外，在本发明的实施中，处理的方式可以不仅仅是加热处理，可以包括等离子体处理界面(如栅绝缘层/半导体界面，沟道层/钝化层界面等)。
通过上述的处理工艺可以有效改善器件的性能，提高器件的稳定性。
实施例三
在上述技术方案的基础上，本发明实施例提供了一种显示面板，包括上述实施例中涉及的薄膜晶体管。薄膜晶体管用于驱动显示面板中的显示单元。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：
基板；
形成在基板上的栅极层；
形成在所述栅极层上的第一绝缘层；
形成在所述第一绝缘层上的有源层；
形成在所述有源层上的图案化的源极和漏极，分别与所述有源层电连接；
形成在所述图案化的源极和漏极上的有机钝化层，所述有机钝化层与所述有源层直接接触；
所述有源层为金属氧化物，所述金属氧化物包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物(In2O3)a(MO)b，其中，a+b＝1，0.10≤b≤0.50；
所述有机钝化层为聚合物有机物材料，所述聚合物有机物材料包括酰亚胺基聚合物、酰胺基聚合物、乙烯醇基聚合物、苯酚基聚合物、丙烯基聚合物、烯丙醚基聚合物、聚乙烯吡咯烷酮、氟基聚合物和聚乙酸乙烯酯中的中的一种或者多种。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第五副族元素的氧化物MO包含氧化钒、氧化铌和氧化钽中的至少一种。
3.根据权利要求1所述的薄膜晶体管，其特征在于，
所述金属氧化物还包括元素X的氧化物XO，所述铟的氧化物In2O3、所述第五副族元素的氧化物MO和所述X的氧化物XO组成的复合氧化物的化学式为(In2O3)c(MO)d(XO)e，元素X的氧化物XO包括第一主族元素、第二主族元素、第三主族元素、第四主族元素、第五主族元素、第六主族元素和镧系元素中的一种或多种元素形成的氧化物；
其中，c+d+e＝1，所述复合氧化物(In2O3)c(MO)d(XO)e中，元素X的原子数量与元素In、第五副族元素M以及元素X的原子数量之和的比值大于或等于0.01，且小于或等于0.15。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有源层包括沟道层和沟道保护层，所述沟道保护层的材料包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物(In2O3)a(MO)b，其中，a+b＝1，0.10≤b≤0.50。
5.根据权利要求1所述的薄膜晶体管，其特征在于，
所述聚合物有机材料可以是正性或负性的光敏材料。
6.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有机钝化层的厚度大于或等于10nm，且小于或等于20000nm。
7.一种薄膜晶体管的制备方法，其特征在于，基于权利要求1-6任一所述的薄膜晶体管，包括：
提供基板；
在所述基板上依次形成栅极层、第一绝缘层和有源层；
在所述有源层上形成源极层和漏极层，上通过对所述源极层和漏极层进行刻蚀工艺形成图案化的源极和漏极，所述刻蚀工艺包括湿法刻蚀和干法刻蚀；
在所述图案化的源极和漏极上形成有机钝化层，所述有机钝化层与所述有源层直接接触；
所述有源层包括金属氧化物，所述金属氧化物包括铟的氧化物In2O3和第五副族元素的氧化物MO组成的复合氧化物(In2O3)a(MO)b，其中，a+b＝1，0.10≤b≤0.50；
所述有机钝化层为聚合物有机物材料，所述聚合物有机物材料包括酰亚胺基聚合物、酰胺基聚合物、乙烯醇基聚合物、苯酚基聚合物、丙烯基聚合物、烯丙醚基聚合物、聚乙烯吡咯烷酮、氟基聚合物和聚乙酸乙烯酯中的中的一种或者多种。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述金属氧化物采用物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、激光沉积工艺或者溶液法工艺中的任意一种工艺方法制备而成。
9.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，有机钝化层采用打印工艺、光刻工艺或激光刻蚀工艺中的任意一种方式制备。
10.一种显示面板，其特征在于，包括权利要求1-6任一所述的薄膜晶体管。
CN201811519352.2A 2018-12-12 2018-12-12 薄膜晶体管以及制备方法 Active CN109638082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811519352.2A CN109638082B (zh) 2018-12-12 2018-12-12 薄膜晶体管以及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811519352.2A CN109638082B (zh) 2018-12-12 2018-12-12 薄膜晶体管以及制备方法

Publications (2)

Publication Number Publication Date
CN109638082A true CN109638082A (zh) 2019-04-16
CN109638082B CN109638082B (zh) 2021-05-25

Family

ID=66073298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811519352.2A Active CN109638082B (zh) 2018-12-12 2018-12-12 薄膜晶体管以及制备方法

Country Status (1)

Country Link
CN (1) CN109638082B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020119126A1 (zh) * 2018-12-12 2020-06-18 广州新视界光电科技有限公司 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
WO2022105174A1 (zh) * 2020-11-20 2022-05-27 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832235A (zh) * 2012-09-14 2012-12-19 华南理工大学 氧化物半导体及其制造方法
US20140191232A1 (en) * 2009-11-27 2014-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104347819A (zh) * 2013-07-30 2015-02-11 乐金显示有限公司 柔性有机电致发光器件及其制造方法
US20160293769A1 (en) * 2012-06-28 2016-10-06 Chan-Long Shieh High mobility stabile metal oxide tft
CN106229329A (zh) * 2016-08-22 2016-12-14 华南理工大学 一种金属氧化物薄膜晶体管驱动背板及其制备方法
CN108987470A (zh) * 2018-07-16 2018-12-11 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140191232A1 (en) * 2009-11-27 2014-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160293769A1 (en) * 2012-06-28 2016-10-06 Chan-Long Shieh High mobility stabile metal oxide tft
CN102832235A (zh) * 2012-09-14 2012-12-19 华南理工大学 氧化物半导体及其制造方法
CN104347819A (zh) * 2013-07-30 2015-02-11 乐金显示有限公司 柔性有机电致发光器件及其制造方法
CN106229329A (zh) * 2016-08-22 2016-12-14 华南理工大学 一种金属氧化物薄膜晶体管驱动背板及其制备方法
CN108987470A (zh) * 2018-07-16 2018-12-11 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020119126A1 (zh) * 2018-12-12 2020-06-18 广州新视界光电科技有限公司 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
WO2022105174A1 (zh) * 2020-11-20 2022-05-27 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用

Also Published As

Publication number Publication date
CN109638082B (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
CN102122620A (zh) 一种自对准薄膜晶体管的制作方法
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
JP2008192721A (ja) 薄膜トランジスタ及びその製造方法
WO2014063414A1 (zh) 阵列基板及其制作方法、显示装置
KR20080104860A (ko) ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TW200845397A (en) Thin-film transistor and method of manufacturing same
CN102157565A (zh) 一种薄膜晶体管的制作方法
WO2014183341A1 (zh) 一种非晶金属氧化物薄膜晶体管及其制备方法
JP2011249674A (ja) 薄膜トランジスタおよびその製造方法
WO2022105174A1 (zh) 一种金属氧化物半导体及薄膜晶体管与应用
CN112397573B (zh) 一种阵列基板及其制备方法、显示面板
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN109638082A (zh) 薄膜晶体管以及制备方法
WO2017133114A1 (zh) 薄膜晶体管及其制造方法
JP2010222214A (ja) 金属酸化物薄膜及びその製造方法
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
CN109638070B (zh) 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
CN103201839A (zh) 沉积薄膜电极与薄膜堆迭的方法
CN207925481U (zh) 一种金属氧化物半导体薄膜晶体管及阵列基板
CN104952914A (zh) 一种氧化物半导体薄膜、薄膜晶体管、制备方法及装置
US11037958B2 (en) Array substrate and manufacturing method thereof
CN105140290B (zh) 一种薄膜晶体管、阵列基板和液晶显示面板
US10811510B2 (en) Thin film transistor, manufacturing method thereof, array substrate, display panel, and display device
CN113380896B (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20190416

Assignee: Shenzhen Yonghang Technology Co.,Ltd.

Assignor: SOUTH CHINA University OF TECHNOLOGY

Contract record no.: X2021980006808

Denomination of invention: Thin film transistor and preparation method thereof

Granted publication date: 20210525

License type: Exclusive License

Record date: 20210726

EE01 Entry into force of recordation of patent licensing contract
TR01 Transfer of patent right

Effective date of registration: 20230526

Address after: Unit 604, Building 4, Unit 2, Zone 58, Science Park, No. 2 Qingwu Road, Science Park Community, Yuehai Street, Nanshan District, Shenzhen City, Guangdong Province, 518057

Patentee after: Shenzhen Yonghang Technology Co.,Ltd.

Address before: 510641 No. five, 381 mountain road, Guangzhou, Guangdong, Tianhe District

Patentee before: SOUTH CHINA University OF TECHNOLOGY

TR01 Transfer of patent right