CN106229329A - 一种金属氧化物薄膜晶体管驱动背板及其制备方法 - Google Patents

Abstract

一种金属氧化物薄膜晶体管驱动背板的制备方法，包括如下步骤：(1)在衬底上制备缓冲层；(2)沉积金属氧化物半导体层并图形化作为第一有源层；(3)依次沉积第一绝缘层和第一金属层分别作为第一栅极绝缘层和栅极电极；之后，图形化栅极电极和第一栅极绝缘层；(4)沉积第二绝缘层；(5)沉积并图形化第二有源层作为底栅型晶体管的有源层；(6)沉积并图形化第二金属层作为底栅型晶体管的源漏电极；(7)沉积第三绝缘层；采用同一掩膜图形化第三绝缘层和第二绝缘层，形成接触孔；(8)沉积并图形化第三金属层作为顶栅型晶体管的源漏电极。本发明能够减小寄生电容，同时减小布线间隙，使得像素单元小型化或者具有提高像素开口率的特点。

Description

一种金属氧化物薄膜晶体管驱动背板及其制备方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种金属氧化物薄膜晶体管驱动背板及其制备方法。

背景技术

有机发光二极管(Organic Light-Emitting Diode，OLED)具有主动发光、效率高、响应快速、功耗低、视角广、面板轻薄、工作温度范围广、可实现柔性显示等诸多优点，近年来获得了广泛研究。金属氧化物TFT(Oxide TFT)以其高迁移率、工艺简单、成本低、大面积均匀性高等优点逐渐代替传统的非晶硅(a-Si)TFT和低温多晶硅(LTPS)TFT，而成为驱动OLED显示面板的关键器件。驱动OLED显示面板的最简单电路是由2个晶体管和1个存储电容构成的2T1C像素电路。传统金属氧化物TFT工艺把像素单元的所有晶体管制作在同一个平面内，即像素阵列内所有TFT器件的栅极为同一层材料制作，所有TFT器件的栅极、有源层和源漏极都分别采用同一层材料制作，以栅极为例，一次性沉积一层栅极电极，之后再通过刻蚀的手段图形化为各个晶体管的栅极。

这样的工艺虽然流程简单，但由于现有的刻蚀精度有限，所以图形化后的各部分金属层必须保持一定距离，必然导致像素布局占的面积较多，限制了高显示密度的应用，如虚拟现实的显示器件。中国专利CN201210285677.5、CN201210303214.7分别公开了薄膜晶体管驱动背板的制备方法，但是，其方案存在开关TFT的寄生电容较大，存在会导致较大的RC延迟的缺陷。

因此，针对现有技术不足，提供一种金属氧化物薄膜晶体管驱动背板及其制备方法以克服现有技术不足甚为必要。

发明内容

本发明的目的在于避免现有技术的不足之处而提供一种金属氧化物薄膜晶体管驱动背板及其制备方法，该金属氧化物薄膜晶体管驱动背板及其制备方法能够减小寄生电容，同时减小布线间隙，使得像素单元小型化或者具有提高像素开口率的特点。

本发明的上述目的通过如下技术手段实现：

一种金属氧化物薄膜晶体管驱动背板的制备方法，在衬底上沉积制备相邻的底栅型薄膜晶体管和顶栅型薄膜晶体管。

上述的金属氧化物薄膜晶体管驱动背板的制备方法，包括如下步骤：

(1)在衬底上制备缓冲层；

(2)在步骤(1)制备的缓冲层上沉积金属氧化物半导体层，并图形化金属氧化物半导体层作为第一有源层；

(3)再连续沉积第一绝缘层和第一金属层分别作为第一栅极绝缘层和栅极电极；

之后，图形化栅极电极，再利用栅极电极采用自对准方法图形化第一栅极绝缘层；

(4)沉积第二绝缘层，第二绝缘层作为底栅型晶体管的栅极绝缘层，同时作为顶栅型晶体管的钝化层；

(5)在第二绝缘层上方的对应底栅型晶体管的位置沉积并图形化第二有源层，作为底栅型晶体管的有源层；

(6)沉积并图形化第二金属层，作为底栅型晶体管的第二源漏电极；

(7)沉积第三绝缘层，第三绝缘层覆盖底栅型晶体管和顶栅型晶体管对应的位置；

采用同一掩膜图形化第三绝缘层和第二绝缘层，形成接触孔；

(8)在对应的底栅型晶体管位置沉积并图形化第三金属层，作为顶栅型晶体管的第一源漏电极。

上述衬底为玻璃衬底或者具有水氧阻隔层的柔性衬底，所述柔性衬底包括：PEN、PET、PI或者金属箔。

上述的金属氧化物薄膜晶体管驱动背板的制备方法，薄膜沉积方法为物理气相沉积、化学气相沉积、原子层沉积或者激光沉积。

所述第一有源层、第二有源层均为金属氧化物的单层薄膜或多层薄膜；

所述金属氧化物为(In₂O₃)_x(MO)_y(ZnO)_z，其中0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z＝1，M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种；

所述第一有源层的厚度为10nm至50nm；所述第二有源层的厚度为10nm至50nm。

所述第一绝缘层为单层或多层绝缘薄膜；所述绝缘薄膜由SiO₂、Si₃N₄、Al₂O₃、五氧化二钽或氧化镱制成；

所述第一金属导电层为单层金属薄膜或多层金属薄膜；所述金属薄膜由Al、Cu、Mo、Ti、Ag、Au、Ta、Cr或铝合金制成；

所述第一绝缘层的厚度为50nm至500nm；

所述第一金属导电层的厚度为100nm至2000nm。

所述第二绝缘层为单层薄膜或多层薄膜，所述薄膜由SiO₂、Si₃N₄、Al₂O₃、Y₂O₃、聚酰亚胺、光刻胶苯丙环丁烯或聚甲基丙烯酸甲酯制成；

所述第二绝缘层的厚度为50nm～2000nm。

所述第二金属导电层为单层金属薄膜或多层金属薄膜；所述金属薄膜为由Al、Cu、Mo、Ti中的一种以上制成。

所述第三绝缘层为单层绝缘薄膜或多层绝缘薄膜；所述绝缘薄膜由SiO₂、Si₃N₄、Al₂O₃、Y₂O₃、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯制成；

所述第三绝缘层的厚度为50nm～2000nm；

第三金属导电层为单层金属薄膜或多层金属薄膜；所述金属薄膜由Al、Cu、Mo、Ti中的一种以上制成。

本发明同时提供一种金属氧化物薄膜晶体管驱动背板，通过上述的方法制备而成。

本发明的金属氧化物薄膜晶体管驱动背板的制备方法制备的薄膜晶体管驱动背板，利用底栅型和顶栅型薄膜晶体管的结构特点，开关管采用顶栅型薄膜晶体管减小寄生电容，从而减小像素阵列RC延迟；利用底栅型和顶栅型薄膜晶体管的源漏金属为不同层的特点，采用叠层结构减小布线间隙，从而使得像素单元小型化或者具有高的像素开口率。故，该金属氧化物薄膜晶体管驱动背板及其制备方法能够减小寄生电容，同时减小布线间隙，使得像素单元小型化或者具有提高像素开口率的特点。

附图说明

利用附图对本发明作进一步的说明，但附图中的内容不构成对本发明的任何限制。

图1是本发明制备的金属氧化物薄膜晶体管驱动背板结构示意图。

图2是本发明一种金属氧化物薄膜晶体管驱动背板的制备方法实施例2步骤(1)的示意图。

图3是本发明一种金属氧化物薄膜晶体管驱动背板的制备方法实施例2步骤(2)的示意图。

图4是本发明一种金属氧化物薄膜晶体管驱动背板的制备方法实施例2步骤(3)的示意图。

图5是本发明一种金属氧化物薄膜晶体管驱动背板的制备方法实施例2步骤(4)的示意图。

图6是本发明一种金属氧化物薄膜晶体管驱动背板的制备方法实施例2步骤(5)的示意图。

图7是本发明一种金属氧化物薄膜晶体管驱动背板的制备方法实施例2步骤(6)的示意图。

图8是本发明一种金属氧化物薄膜晶体管驱动背板的制备方法实施例2步骤(7)的示意图。

图9是一种具有像素补偿功能的单元像素电路。

图10是图9电路的驱动时序图。

图11是采用传统工艺方法和本发明的方法制作的5T2C像素单元版图；图11(a)是采用传统工艺方法制作的5T2C像素单元版图，图11(b)是采用本发明的方法制作的5T2C像素单元版图。

在图1至图11中，包括：

衬底100、缓冲层200、

第一有源层310、

第一栅极绝缘层320、栅极电极330、

第二绝缘层410、第二有源层420、

第二源漏电极430、第三绝缘层440、

接触孔340、第一源漏电极350、

第一薄膜晶体管1、第二薄膜晶体管2、第三薄膜晶体管3、

第四薄膜晶体管4、第五薄膜晶体管5、第一存储电容6、

第二存储电容7、电源线8、发光控制线9、

第二扫描控制线10、第一扫描控制线11、地线12、

数据线13、OLED发光区域14。

具体实施方式

结合以下实施例对本发明作进一步描述。

实施例1

一种金属氧化物薄膜晶体管驱动背板的制备方法，在衬底上沉积制备相邻的底栅型薄膜晶体管和顶栅型薄膜晶体管。利用底栅型和顶栅型薄膜晶体管的结构特点，开关管采用顶栅型薄膜晶体管减小寄生电容，从而减小像素阵列RC延迟；利用底栅型和顶栅型薄膜晶体管的源漏金属为不同层的特点，采用叠层结构减小布线间隙，从而使得像素单元小型化或者具有高的像素开口率。

所制备的金属氧化物薄膜晶体管驱动背板结构如图1所示，图1中，左侧为顶栅型晶体管，右侧为底栅型晶体管。为了便于描述，左侧的顶栅型晶体管描述为第一晶体管，右侧的底栅型晶体管描述为第二晶体管。具体的，该金属氧化物薄膜晶体管驱动背板的制备方法，包括如下步骤：

(1)在衬底100上制备缓冲层200；

(2)在步骤(1)制备的缓冲层200上沉积金属氧化物半导体层，并图形化金属氧化物半导体层作为第一有源层310；

(3)再连续沉积第一绝缘层和第一金属层分别作为第一栅极绝缘层320和栅极电极330；

之后，图形化栅极电极330，再利用栅极电极330采用自对准方法图形化第一栅极绝缘层320；

(4)沉积第二绝缘层410，第二绝缘层410作为底栅型晶体管的栅极绝缘层，同时作为顶栅型晶体管的钝化层；

(5)在第二绝缘层410上方的对应底栅型晶体管的位置沉积并图形化第二有源层420，作为底栅型晶体管的有源层；

(6)沉积并图形化第二金属层，作为底栅型晶体管的第二源漏电极430；

(7)沉积第三绝缘层440，第三绝缘层440覆盖底栅型晶体管和顶栅型晶体管对应的位置；

采用同一掩膜图形化第三绝缘层440和第二绝缘层410，形成接触孔340；

(8)在对应的底栅型晶体管位置沉积并图形化第三金属层，作为顶栅型晶体管的第一源漏电极350。

具体的，上述衬底100包括为玻璃衬底或者具有水氧阻隔层的柔性衬底，柔性衬底包括：PEN、PET、PI或者金属箔。

该金属氧化物薄膜晶体管驱动背板的制备方法，薄膜沉积方法为物理气相沉积、化学气相沉积、原子层沉积或者激光沉积。

第一有源层310、第二有源层420均为金属氧化物的单层薄膜或多层薄膜；所述金属氧化物为(In₂O₃)_x(MO)_y(ZnO)_z，其中0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z＝1，M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种；第一有源层310的厚度为10nm至50nm；第二有源层420的厚度为10nm至50nm。

所述第一绝缘层为单层或多层绝缘薄膜；所述绝缘薄膜由SiO₂、Si₃N₄、Al₂O₃、五氧化二钽或氧化镱制成；所述第一金属导电层为单层金属薄膜或多层金属薄膜；所述金属薄膜由Al、Cu、Mo、Ti、Ag、Au、Ta、Cr或铝合金制成；所述第一绝缘层的厚度为50nm至500nm；所述第一金属导电层的厚度为100nm至2000nm。

所述第二绝缘层为单层薄膜或多层薄膜，所述薄膜由SiO₂、Si₃N₄、Al₂O₃、Y₂O₃、聚酰亚胺、光刻胶苯丙环丁烯或聚甲基丙烯酸甲酯制成；所述第二绝缘层的厚度为50nm～2000nm。

所述第二金属导电层为单层金属薄膜或多层金属薄膜；所述金属薄膜为由Al、Cu、Mo、Ti中的一种以上制成。

所述第三绝缘层为单层绝缘薄膜或多层绝缘薄膜；所述绝缘薄膜由SiO₂、Si₃N₄、Al₂O₃、Y₂O₃、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯制成；所述第三绝缘层的厚度为50nm～2000nm；第三金属导电层为单层金属薄膜或多层金属薄膜；所述金属薄膜由Al、Cu、Mo、Ti中的一种以上制成。

该金属氧化物薄膜晶体管驱动背板及其制备方法能够减小寄生电容，同时减小布线间隙，使得像素单元小型化或者提高像素开口率的特点。

实施例2

结合具体实例对本发明做进一步说明。

一种金属氧化物薄膜晶体管驱动背板的制备方法，包括如下步骤：

(1)在衬底100上使用PECVD法沉积300nm的SiO₂作为缓冲层200，如图2所示；

(2)在步骤(1)制备的缓冲层200上使用PVD法制备50nm的IGZO薄膜，使用HCl与H₂O比例为1:60的稀盐酸图形化作为第一有源层310，如图3所示；

(3)使用PECVD沉积300nm的SiO₂作为栅极绝缘层；再沉积第一金属导电层作为栅极电极330，第一金属导电层为200nm的Mo层；

之后，图形化栅极电极330，再利用栅极电极330采用自对准方法图形化第一栅极绝缘层320，如图4所示；

(4)使用PECVD法沉积由200nm厚度的SiO₂和100nm厚度的SiN_x构成的叠层薄膜作为第二绝缘层410，第二绝缘层410作为底栅型晶体管的栅极绝缘层，同时作为顶栅型晶体管的钝化层，如图5所示；

(5)在第二绝缘层410上方的对应底栅型晶体管的位置使用PVD沉积50nm的IGZO薄膜作为底栅型晶体管的第二有源层420，使用HCl与H₂O比例为1:60的稀盐酸图形化第二有源层420，如图6所示；

(6)使用PVD沉积30/200/30nm的Mo/Al/Mo电极并图形化，作为底栅型晶体管的第二源漏电极430，如图7所示；

(7)使用PECVD沉积200/100nm的SiO₂/SiN_x叠层薄膜作为第三绝缘层440，第三绝缘层440覆盖底栅型晶体管和顶栅型晶体管对应的位置；

采用同一掩膜图形化第三绝缘层440和第二绝缘层410，形成接触孔340如图8所示；

(8)在对应的底栅型晶体管位置使用PVD沉积30/200/30nm的Mo/Al/Mo电极作为顶栅型晶体管的第一源漏电极350，如图1所示。至此，整个金属氧化物薄膜晶体管驱动背板制备完毕。

该金属氧化物薄膜晶体管驱动背板的制备方法，在衬底上沉积制备相邻的底栅型薄膜晶体管和顶栅型薄膜晶体管。利用底栅型和顶栅型薄膜晶体管的结构特点，开关管采用顶栅型薄膜晶体管减小寄生电容，从而减小像素阵列RC延迟；利用底栅型和顶栅型薄膜晶体管的源漏金属为不同层的特点，采用叠层结构减小布线间隙，从而使得像素单元小型化或者具有高的像素开口率。

为了验证本发明技术方案的效果，图9是一种具有像素补偿功能的单元像素电路，图10是其驱动时序图。该像素驱动电路由5个薄膜晶体管T1～T5和2个存储电容C1～C2构成，简称5T2C电路。在图9中，Vscan1和Vscan2是扫描信号线，Vdata是数据信号线，Vdd是电源线，Vems是发光控制线，OLED是有机发光二极管。

图11(a)是采用传统工艺方法制作的5T2C像素单元版图，图11(b)是采用本发明的方法制作的5T2C像素单元版图。在图11(a)、图11(b)中，分别包括第一薄膜晶体管1、第二薄膜晶体管2、第三薄膜晶体管3、第四薄膜晶体管4、第五薄膜晶体管5、第一存储电容6、第二存储电容7、电源线8、发光控制线9、第二扫描控制线10、第一扫描控制线11、地线12、数据线13和OLED发光区域14。为便于比较，在版图设计时，最小金属线宽为5um，晶体管沟道宽长比均为10um/10um。由图11(a)～(b)可以看到，采用本发明的方法制作的5T2C比采用传统工艺方法制作的5T2C像素单元电路的子像素面积小，从而说明本发明适合应用于更高分辨率的AMOLED显示。

最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种金属氧化物薄膜晶体管驱动背板的制备方法，其特征在于，在衬底上沉积制备相邻的底栅型薄膜晶体管和顶栅型薄膜晶体管。

2.根据权利要求1所述的金属氧化物薄膜晶体管驱动背板的制备方法，其特征在于，包括如下步骤：

(1)在衬底上制备缓冲层；

(2)在步骤(1)制备的缓冲层上沉积金属氧化物半导体层，并图形化金属氧化物半导体层作为第一有源层；

(3)再依次沉积第一绝缘层和第一金属层分别作为第一栅极绝缘层和栅极电极；

之后，图形化栅极电极，再利用栅极电极采用自对准方法图形化第一栅极绝缘层；

(4)沉积第二绝缘层，第二绝缘层作为底栅型晶体管的栅极绝缘层，同时作为顶栅型晶体管的钝化层；

(5)在第二绝缘层上方的对应底栅型晶体管的位置沉积并图形化第二有源层，作为底栅型晶体管的有源层；

(6)沉积并图形化第二金属层，作为底栅型晶体管的第二源漏电极；

(7)沉积第三绝缘层，第三绝缘层覆盖底栅型晶体管和顶栅型晶体管对应的位置；

采用同一掩膜图形化第三绝缘层和第二绝缘层，形成接触孔；

(8)在对应的底栅型晶体管位置沉积并图形化第三金属层，作为顶栅型晶体管的第一源漏电极。

3.根据权利要求2所述的金属氧化物薄膜晶体管驱动背板的制备方法，其特征在于，所述衬底为玻璃衬底或者具有水氧阻隔层的柔性衬底，所述柔性衬底为PEN、PET、PI或者金属箔。

4.根据权利要求2所述的金属氧化物薄膜晶体管驱动背板的制备方法，其特征在于，所述沉积为物理气相沉积、化学气相沉积、原子层沉积或者激光沉积。

5.根据权利要求2所述的金属氧化物薄膜晶体管驱动背板的制备方法，其特征在于，所述第一有源层、第二有源层均为金属氧化物的单层薄膜或多层薄膜；

所述金属氧化物为(In₂O₃)_x(MO)_y(ZnO)_z，其中0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z＝1，M为镓、锡、硅、铝、镁、钽、铪、镱、镍、锆或镧系稀土元素中的一种；

所述第一有源层的厚度为10nm至50nm；所述第二有源层的厚度为10nm至50nm。

6.根据权利要求2所述的金属氧化物薄膜晶体管驱动背板的制备方法，其特征在于，

所述第一绝缘层为单层或多层绝缘薄膜；所述绝缘薄膜由SiO₂、Si₃N₄、Al₂O₃、五氧化二钽或氧化镱制成；

所述第一金属导电层为单层金属薄膜或多层金属薄膜；所述金属薄膜由Al、Cu、Mo、Ti、Ag、Au、Ta、Cr或铝合金制成；

所述第一绝缘层的厚度为50nm至500nm；

所述第一金属导电层的厚度为100nm至2000nm。

7.根据权利要求2所述的金属氧化物薄膜晶体管驱动背板的制备方法，其特征在于，

所述第二绝缘层为单层薄膜或多层薄膜，所述薄膜由SiO₂、Si₃N₄、Al₂O₃、Y₂O₃、聚酰亚胺、光刻胶苯丙环丁烯或聚甲基丙烯酸甲酯制成；

所述第二绝缘层的厚度为50nm～2000nm。

8.根据权利要求2所述的金属氧化物薄膜晶体管驱动背板的制备方法，其特征在于，

所述第二金属导电层为单层金属薄膜或多层金属薄膜；所述金属薄膜为由Al、Cu、Mo、Ti中的一种以上制成。

9.根据权利要求2所述的金属氧化物薄膜晶体管驱动背板的制备方法，其特征在于，

所述第三绝缘层为单层绝缘薄膜或多层绝缘薄膜；所述绝缘薄膜由SiO₂、Si₃N₄、Al₂O₃、Y₂O₃、聚酰亚胺、光刻胶、苯丙环丁烯或聚甲基丙烯酸甲酯制成；

所述第三绝缘层的厚度为50nm～2000nm；

第三金属导电层为单层金属薄膜或多层金属薄膜；所述金属薄膜由Al、Cu、Mo、Ti中的一种以上制成。

10.一种金属氧化物薄膜晶体管驱动背板，其特征在于，通过如权利要求1至9任意一项所述的方法制备而成。