CN109616564B - 一种倒装led芯片及其制作方法 - Google Patents

一种倒装led芯片及其制作方法 Download PDF

Info

Publication number
CN109616564B
CN109616564B CN201811256109.6A CN201811256109A CN109616564B CN 109616564 B CN109616564 B CN 109616564B CN 201811256109 A CN201811256109 A CN 201811256109A CN 109616564 B CN109616564 B CN 109616564B
Authority
CN
China
Prior art keywords
type
pad
semiconductor layer
insulating layer
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811256109.6A
Other languages
English (en)
Other versions
CN109616564A (zh
Inventor
张威
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201811256109.6A priority Critical patent/CN109616564B/zh
Publication of CN109616564A publication Critical patent/CN109616564A/zh
Application granted granted Critical
Publication of CN109616564B publication Critical patent/CN109616564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种倒装LED芯片及其制作方法，属于半导体技术领域。所述倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、反光层、绝缘层、P型电极、N型电极、N型焊盘和P型焊盘；所述绝缘层的上表面与所述N型焊盘的上表面和所述P型焊盘的上表面位于同一平面。本发明通过将绝缘层的上表面设置为与N型焊盘的上表面和P型焊盘的上表面在同一平面上，可以改善锡膏在粘接焊盘和支架时直接挤出到两个焊盘之间的状况，降低N型焊盘和P型焊盘导通的概率，提高倒装芯片的可靠性。

Description

一种倒装LED芯片及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种倒装LED芯片及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种可以把电能转化成光能的半导体二极管。作为一种新型发光器件，LED技术发展迅速、应用领域广泛、产业带动性强、节能潜力大，符合低碳生态经济的要求和当代新兴产业的发展趋势。与传统电气照明相比，LED照明具有节能、环保、长寿和高效等优点，被各国公认为最有发展前景的照明产业。
芯片是LED的核心组件，分为正装结构、倒装结构和垂直结构三种。与传统的正装芯片相比，倒装芯片具有高电流、可靠和使用简便等优点，目前已得到大规模应用。
现有的倒装芯片包括衬底、N型半导体层、有源层、P型半导体层、反光层、绝缘层、P型电极、N型电极、N型焊盘和P型焊盘。N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽。反光层铺设在P型半导体层上，且反光层上设有延伸至P型半导体层的通孔。P型电极设置在反光层上，并通过通孔延伸至P型半导体层；N型电极设置在凹槽内的N型半导体层上。绝缘层铺设在凹槽内除N型电极所在区域之外的区域、以及反光层上除P型电极所在区域之外的区域上。P型焊盘设置在P型电极以及P型电极周围的绝缘层上，N型焊盘设置在N型电极以及N型电极周围的绝缘层上。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
倒装芯片在封装过程中，会使用锡膏将N型焊盘和P型焊盘两个焊盘粘接在支架的指定区域，使电流能够通过支架上的引脚注入倒装芯片。由于锡膏具有一定的流动性，因此锡膏在粘接焊盘和支架时很容易被挤出到两个焊盘之间，导致N型焊盘和P型焊盘导通。
发明内容
本发明实施例提供了一种倒装LED芯片及其制作方法，能够解决现有技术N型焊盘和P型焊盘导通的问题。所述技术方案如下：
一方面，本发明实施例提供了一种倒装LED芯片，所述倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、反光层、绝缘层、P型电极、N型电极、N型焊盘和P型焊盘；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上，所述P型半导体层上设有延伸至所述N型半导体层的凹槽；所述N型电极设置在所述凹槽内的N型半导体层上，所述P型电极设置在所述P型半导体层上，所述反光层在所述P型半导体层除所述P型电极所在区域之外的区域上；所述绝缘层铺设在所述凹槽内和所述反光层上，所述绝缘层上设有延伸至所述P型电极的第一通孔和延伸至所述N型电极的第二通孔；所述N型焊盘和所述P型焊盘间隔设置在所述绝缘层上，所述P型焊盘通过所述第一通孔延伸至所述P型电极，所述N型焊盘通过所述第二通孔延伸至所述N型电极；
所述绝缘层的上表面与所述N型焊盘的上表面和所述P型焊盘的上表面位于同一平面。
可选地，所述绝缘层的上表面包括凸起部和凹陷部，所述凸起部相对于所述凹陷部的高度小于所述绝缘层的厚度，所述凸起部的顶面与所述N型焊盘的上表面和所述P型焊盘的上表面位于同一平面；所述N型焊盘和所述P型焊盘之间设有所述凸起部和所述凹陷部，所述N型焊盘和所述P型焊盘之间的凸起部和凹陷部中的至少一个与所述N型焊盘之间的距离不等于与所述N型焊盘之间的距离。
在本发明实施例一种可能的实现方式中，所述N型焊盘和所述P型焊盘之间的凸起部包括第一凸起部和第二凸起部，所述第一凸起部与所述N型焊盘之间的距离小于所述第一凸起部与所述P型焊盘之间的距离，所述第二凸起部与所述N型焊盘之间的距离大于所述第二凸起部与所述P型焊盘之间的距离；所述N型焊盘和所述P型焊盘之间的凹陷部设在所述N型焊盘与所述第一凸起部之间、所述第一凸起部与所述第二凸起部之间、以及所述第二凸起部与所述P型焊盘之间。
可选地，所述第一凸起部与所述N型焊盘之间的距离为10μm～50μm；所述第二凸起部与所述P型焊盘之间的距离为10μm～50μm。
可选地，所述第一凸起部的宽度为5μm～50μm；所述第二凸起部的宽度为5μm～50μm。
在本发明实施例另一种可能的实现方式中，所述N型焊盘和所述P型焊盘之间的凹陷部包括第一凹陷部和第二凹陷部，所述第一凹陷部与所述N型焊盘之间的距离小于所述第一凹陷部与所述P型焊盘之间的距离，所述第二凹陷部与所述N型焊盘之间的距离大于所述第二凹陷部与所述P型焊盘之间的距离；所述N型焊盘和所述P型焊盘之间的凸起部设在所述第一凹陷部与所述第二凹陷部之间。
可选地，所述N型焊盘和所述P型焊盘之间的凸起部还设在所述N型焊盘与所述第一凹陷部之间、以及所述第二凹陷部与所述P型焊盘之间。
在本发明实施例又一种可能的实现方式中，所述N型焊盘远离所述P型焊盘的一侧设有所述凸起部和所述凹陷部，所述N型焊盘远离所述P型焊盘的一侧设置的凹陷部设在所述N型焊盘远离所述P型焊盘的一侧设置的凸起部与所述N型焊盘之间；所述P型焊盘远离所述N型焊盘的一侧设有所述凸起部和所述凹陷部，所述P型焊盘远离所述N型焊盘的一侧设置的凹陷部设在所述P型焊盘远离所述N型焊盘的一侧设置的凸起部与所述P型焊盘之间。
可选地，设置在所述绝缘层上的N型焊盘的厚度等于所述凸起部相对于所述凹陷部的高度，设置在所述绝缘层上的P型焊盘的厚度等于所述凸起部相对于所述凹陷部的高度。
另一方面，本发明实施例提供了一种倒装LED芯片的制作方法，所述制作方法包括：
在衬底上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述P型半导体层上形成反光层；
在所述凹槽内的N型半导体层上设置N型电极，并在所述P型半导体层除所述反光层所在区域之外的区域上设置P型电极；
在所述凹槽内和所述反光层上形成绝缘层，所述绝缘层上设有延伸至所述P型电极的第一通孔、延伸至所述N型电极的第二通孔；
在所述绝缘层上间隔设置N型焊盘和P型焊盘，所述P型焊盘通过所述第一通孔延伸至所述P型电极，所述N型焊盘通过所述第二通孔延伸至所述N型电极，所述N型焊盘的上表面、所述P型焊盘的上表面与所述绝缘层的上表面位于同一表面。
本发明实施例提供的技术方案带来的有益效果是：
通过将绝缘层的上表面设置为与N型焊盘的上表面和P型焊盘的上表面在同一平面上，可以改善锡膏在粘接焊盘和支架时直接挤出到两个焊盘之间的状况，降低N型焊盘和P型焊盘导通的概率，提高倒装芯片的可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种倒装LED芯片的结构示意图；
图2是本发明实施例提供的另一种倒装LED芯片的结构示意图；
图3是本发明实施例提供的另一种倒装LED芯片的结构示意图；
图4是本发明实施例提供的一种倒装LED芯片的制作方法的流程图；
图5是本发明实施例提供的制作方法在执行步骤201之后形成的倒装LED芯片的结构示意图；
图6是本发明实施例提供的制作方法在执行步骤202之后形成的倒装LED芯片的结构示意图；
图7是本发明实施例提供的制作方法在执行步骤203之后形成的倒装LED芯片的结构示意图；
图8是本发明实施例提供的制作方法在执行步骤204之后形成的倒装LED芯片的结构示意图；
图9是本发明实施例提供的制作方法在执行步骤205之后形成的倒装LED芯片的结构示意图；
图10是本发明实施例提供的制作方法在执行步骤206之后形成的倒装LED芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种倒装LED芯片。图1为本发明实施例提供的一种倒装LED芯片的结构示意图。参见图1，该倒装LED芯片包括衬底10、N型半导体层21、有源层22、P型半导体层23、反光层30、绝缘层40、P型电极51、N型电极52、N型焊盘53和P型焊盘54。N型半导体层21、有源层22和P型半导体层23依次层叠在衬底10上，P型半导体层23上设有延伸至N型半导体层21的凹槽100。N型电极52设置在凹槽100内的N型半导体层21上，P型电极51设置在P型半导体层23上，反光层30在P型半导体层23除P型电极51所在区域之外的区域上。绝缘层40铺设在凹槽100内和反光层30上，绝缘层40上设有延伸至P型电极51的第一通孔200和延伸至N型电极52的第二通孔300。N型焊盘53和P型焊盘54间隔设置在绝缘层40上，P型焊盘54通过第一通孔200延伸至P型电极51，N型焊盘53通过第二通孔300延伸至N型电极52。
在本实施例中，如图1所示，绝缘层40的上表面400与N型焊盘53的上表面500和P型焊盘54的上表面600位于同一平面。
需要说明的是，上表面是指以芯片的N型焊盘和P型焊盘朝上的方式放置时，芯片最上面的表面，即远离衬底的表面。具体地，绝缘层的上表面为绝缘层与反光层接触的表面的相反表面，N型焊盘的上表面为N型焊盘与N型电极接触的表面的相反表面，P型焊盘的上表面为P型焊盘与P型电极接触的表面的相反表面。
本发明实施例通过将绝缘层的上表面设置为与N型焊盘的上表面和P型焊盘的上表面在同一平面上，可以改善锡膏在粘接焊盘和支架时直接挤出到两个焊盘之间的状况，降低N型焊盘和P型焊盘导通的概率，提高倒装芯片的可靠性。而且实现工艺简单，适合工业化生产。
可选地，如图1所示，绝缘层40的上表面400可以包括凸起部410和凹陷部420，凸起部410相对于凹陷部420的高度h小于绝缘层40的厚度d，凸起部410的顶面与N型焊盘53的上表面和P型焊盘54的上表面位于同一平面；N型焊盘53和P型焊盘54之间设有凸起部410和凹陷部420，N型焊盘53和P型焊盘54之间的凸起部410和凹陷部420中的至少一个与N型焊盘53之间的距离不等于与P型焊盘54之间的距离。
通过将N型焊盘和P型焊盘之间的绝缘层上表面变成凹凸不平的曲面，使得粘接焊盘和支架时被挤出到两个焊盘之间的锡膏流到曲面的凹陷部。由于凹陷部相对于凸起部的深度小于绝缘层的厚度，因此凹陷部的底部为绝缘层，可以避免凹陷部内的锡膏与导电材料导通。同时凹陷部与N型焊盘之间的距离不等于与P型焊盘之间的距离，可以防止锡膏正好流入在两个焊盘中间而导致两个焊盘导通。所以，N型焊盘和P型焊盘之间的绝缘层上表面由凸起部和凹陷部组成，可以有效避免锡膏在粘接焊盘和支架时被挤出到两个焊盘之间而导致N型焊盘和P型焊盘导通，大大提高了倒装芯片的可靠性。
在本实施例的一种实现方式中，如图1所示，N型焊盘53和P型焊盘54之间的凸起部410可以包括第一凸起部411和第二凸起部412，第一凸起部411与N型焊盘53之间的距离s1小于第一凸起部411与P型焊盘54之间的距离s2，第二凸起部412与N型焊盘53之间的距离s3大于第二凸起部412与P型焊盘54之间的距离s4。N型焊盘53和P型焊盘54之间的凹陷部420设在N型焊盘53与第一凸起部411之间、第一凸起部411与第二凸起部412之间、以及第二凸起部412与P型焊盘54之间。
通过在N型焊盘侧和P型焊盘侧分别设置凸起部，可以分别阻挡N型焊盘和P型焊盘粘接在支架上时挤出的锡膏流向另一个焊盘，避免N型焊盘和P型焊盘导通，保障倒装芯片的可靠性。
具体地，第一凸起部411与N型焊盘53之间的距离s1可以等于第二凸起部412与P型焊盘54之间的距离s4。
优选地，第一凸起部411与N型焊盘53之间的距离s1可以为10μm～50μm；第二凸起部412与P型焊盘54之间的距离s4可以为10μm～50μm。
如果凸起部与距离较近的焊盘之间的距离小于10μm，则可能由于凸起部与焊盘之间的距离较近而导致凹陷部的宽度较小，凹陷部没有足够的空间容纳挤出的锡膏，造成锡膏将两个焊盘连通；如果凸起部与距离较近的焊盘之间的距离大于50μm，则可能由于凸起部与焊盘之间的距离较远而导致较多的锡膏流入凹陷部，造成锡膏的消耗较多。
更优选地，第一凸起部411的宽度w1可以为5μm～50μm；第二凸起部412的宽度w2可以为5μm～50μm。
如果凸起部的宽度小于5μm，则可能由于凸起部的宽度较小而无法有效阻挡锡膏，使得锡膏将两个焊盘连通；如果凸起部的宽度大于50μm，则可能由于凸起部的宽度较大而造成第一凸起部和第二凸起部之间的凹陷部的宽度较小，流入第一凸起部和第二凸起部之间的凹陷部的锡膏很容易将两个焊盘连通。
图2为本发明实施例提供的另一种倒装LED芯片的结构示意图。参见图2，在本实施例的另一种实现方式中，N型焊盘53和P型焊盘54之间的凹陷部420可以包括第一凹陷部421和第二凹陷部422，第一凹陷部421与N型焊盘53之间的距离s5小于第一凹陷部421与P型焊盘54之间的距离s6，第二凹陷部422与N型焊盘53之间的距离s7大于第二凹陷部422与P型焊盘54之间的距离s8。N型焊盘53和P型焊盘54之间的凸起部410设在第一凹陷部421和第二凹陷部422之间。
通过在N型焊盘侧和P型焊盘侧分别设置凹陷部，可以分别容纳N型焊盘和P型焊盘粘接在支架上时挤出的锡膏，避免锡膏将N型焊盘和P型焊盘导通，保障倒装芯片的可靠性。
具体地，第一凹陷部421与N型焊盘53之间的距离s5可以等于第二凹陷部422与P型焊盘54之间的距离s8。
可选地，如图2所示，N型焊盘53和P型焊盘54之间的凸起部410还可以设在N型焊盘53与第一凹陷部421之间、以及第二凹陷部422与P型焊盘54之间。
通过在凹陷部和焊盘之间增设凸起部，可以避免较多锡膏流入凹陷部而造成锡膏的消耗量较大。
优选地，第一凹陷部421与N型焊盘53之间的距离s5可以为10μm～50μm；第二凹陷部422与P型焊盘54之间的距离s8可以为10μm～50μm。
如果凹陷部与距离较近的焊盘之间的距离小于10μm，则可能由于凹陷部与焊盘之间的距离较近而造成较多锡膏流入凹陷部，锡膏的消耗较多；如果凹陷部与距离较近的焊盘之间的距离大于50μm，则可能由于凹陷部与距离较近的焊盘之间的距离较大而造成两个凹陷部之间的距离较小，或者凹陷部的宽度较小，无法有效避免锡膏将两个焊盘导通。
更优选地，第一凹陷部421的宽度w3可以为5μm～50μm；第二凹陷部422的宽度w4可以为5μm～50μm。
如果凹陷部的宽度小于5μm，则可能由于凹陷部的宽度较小而无法有效容纳锡膏，使得锡膏将两个焊盘连通；如果凹陷部的宽度大于50μm，则可能由于凹陷部的宽度较大而造成较多锡膏流入凹陷部，锡膏的消耗较多。
在上述两种实现方式中，设置在绝缘层40上的N型焊盘53的厚度可以等于凸起部410相对于凹陷部420的高度，设置在绝缘层40上的P型焊盘54的厚度可以等于凸起部410相对于凹陷部420的高度。
优选地，凸起部410相对于凹陷部420的高度可以为2μm～6μm。
如果凸起部相对于凹陷部的高度小于2μm，则可能由于凸起部相对于凹陷部的高度较小而造成凹陷部没有足够的空间容纳挤出的锡膏，导致锡膏将两个焊盘连通；如果凸起部相对于凹陷部的高度大于6μm，则可能由于凸起部相对于凹陷部的高度较大而导致较多的锡膏流入凹陷部，造成锡膏的消耗较多。
图3为本发明实施例提供的又一种倒装LED芯片的结构示意图。参见图3，在上述两种实现方式中，N型焊盘53远离P型焊盘54的一侧可以设有凸起部410和凹陷部420，N型焊盘53远离P型焊盘54的一侧设置的凹陷部420设在N型焊盘53远离P型焊盘54的一侧设置的凸起部410与N型焊盘53之间。P型焊盘54远离N型焊盘53的一侧也可以设有凸起部410和凹陷部420，P型焊盘54远离N型焊盘53的一侧设置的凹陷部420设在P型焊盘54远离N型焊盘53的一侧设置的凸起部410与P型焊盘54之间。
通过在N型焊盘和P型焊盘远离另一个焊盘一侧的绝缘层上表面变成凹凸不平的曲面，使得粘接焊盘和支架时锡膏可以流向N型焊盘和P型焊盘远离另一个焊盘的一侧，避免锡膏流入在两个焊盘中间而导致两个焊盘导通，进一步提高了倒装芯片的可靠性。
在实际应用中，也可以是N型焊盘远离P型焊盘的一侧设置的凸起部设在N型焊盘远离P型焊盘的一侧设置的凹陷部与N型焊盘之间，P型焊盘远离N型焊盘的一侧设置的凸起部设在P型焊盘远离N型焊盘的一侧设置的凹陷部与P型焊盘之间。
具体地，衬底10的材料可以采用蓝宝石，优选为图形化蓝宝石衬底(英文：Patterned Sapphire S，简称：PSS)。N型半导体层21的材料可以采用N型掺杂(如硅)的氮化镓。有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓，量子垒的材料可以采用氮化镓。P型半导体层23的材料可以采用P型掺杂(如镁)的氮化镓。反光层30可以为银、铝等金属材料形成的金属反射层，也可以为分布式布拉格反射层(英文：Distributed Bragg Reflection，简称：DBR)。绝缘层40的材料可以采用二氧化硅(SiO2)或者氮化硅(SiN)。P型电极51、N型电极52、P型焊盘53、N型焊盘54的材料均可以采用金(Au)、铝(Al)、铜(Cu)、镍(Ni)、铂(Pt)、铬(Cr)、钛(Ti)中的一种或多种。
可选地，该倒装LED芯片还可以包括透明导电薄膜，透明导电薄膜设置在P型半导体层上。进一步地，透明导电薄膜的材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)。
本发明实施例提供了一种倒装LED芯片的制作方法，适用于制作图1～图3任一所示的倒装LED芯片。图4为本发明实施例提供一种倒装LED芯片的制作方法的流程图。参见图4，该制作方法包括：
步骤201：在衬底上依次生长N型半导体层、有源层和P型半导体层。
图5为本发明实施例提供的制作方法在执行步骤201之后形成的倒装LED芯片的结构示意图。其中，10表示衬底，21表示N型半导体层，22表示有源层，23表示P型半导体层。参见图5，N型半导体层21、有源层22、P型半导体层23依次层叠在衬底的10的一个表面上。
具体地，该步骤201可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal Organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、有源层和P型半导体层。
步骤202：在P型半导体层上开设延伸至N型半导体层的凹槽。
图6为本发明实施例提供的制作方法在执行步骤202之后形成的倒装LED芯片的结构示意图。其中，100表示凹槽。参见图6，凹槽100从P型半导体层23延伸到N型半导体层21。
具体地，该步骤202可以包括：
采用光刻技术在P型半导体层上形成一定图形的光刻胶，光刻胶设置在P型半导体层除凹槽所在区域之外的区域上；
采用感应耦合等离子体刻蚀(英文：Inductive Coupled Plasma Etch，简称：ICP)设备干法刻蚀没有光刻胶覆盖的P型半导体层和有源层，形成凹槽；
去除光刻胶。
在具体实现时，采用光刻技术形成一定图形的光刻胶，可以包括：
铺设一层光刻胶；
通过一定图形的掩膜版对光刻胶进行曝光；
将曝光后的光刻胶浸泡在显影液中，溶解部分光刻胶，留下的光刻胶即为所需图形的光刻胶。
步骤203：在P型半导体层上形成反光层。
图7为本发明实施例提供的制作方法在执行步骤203之后形成的倒装LED芯片的结构示意图。其中，30表示反光层。参见图7，反光层30设置在P型半导体层23的部分区域上。
可选地，当反光层为金属反射层时，该步骤203可以包括：
采用光刻技术在第一凹槽内和P型半导体层上形成一定图形的光刻胶，光刻胶设置在凹槽内、以及P型半导体层除反光层所在区域之外的区域上；
采用物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术在光刻胶和P型半导体层上铺设金属材料；
去除光刻胶和铺设在光刻胶上的金属材料，留下的金属材料形成反光层。
可选地，当反光层为DBR时，该步骤203可以包括：
采用PVD技术在凹槽内和P型半导体层上形成DBR；
采用光刻技术在DBR上形成一定图形的光刻胶，光刻胶设置在除反光层所在区域之外的区域上；
干法刻蚀没有光刻胶覆盖的DBR，留下的DBR形成反光层；
去除光刻胶。
步骤204：在第一凹槽内的N型半导体层上设置N型电极，并在P型半导体层除反光层所在区域之外的区域上设置P型电极。
图8为本发明实施例提供的制作方法在执行步骤204之后形成的倒装LED芯片的结构示意图。其中，51表示P型电极，52表示N型电极。参见图8，P型电极51设置在P型半导体层23除反光层30所在区域之外的区域上，N型电极52设置在第一凹槽100内的N型半导体层21上。
具体地，该步骤204可以包括：
采用光刻技术在第一凹槽内和反光层上形成一定图形的光刻胶，光刻胶设置在第一凹槽内除N型电极所在区域之外的区域上；
采用PVD技术在在光刻胶、N型半导体层和P型半导体层上铺设金属材料；
去除光刻胶和铺设在光刻胶上的金属材料，N型半导体层上的金属材料形成N型电极，P型半导体层上的金属材料形成P型电极。
步骤205：在第一凹槽内和反光层上形成绝缘层，绝缘层上设有延伸至P型电极的第一通孔、延伸至N型电极的第二通孔。
图9为本发明实施例提供的制作方法在执行步骤205之后形成的倒装LED芯片的结构示意图。其中，40表示绝缘层，200表示第一通孔，300表示第二通孔，400表示第二凹槽。参见图9，绝缘层40设置在凹槽100内和反光层30上，第一通孔200从绝缘层40延伸至P型电极51，第二通孔300从绝缘层40延伸至N型电极52。
具体地，该步骤205可以包括：
采用PVD技术在凹槽内、反光层和P型电极上铺设绝缘材料；
采用光刻技术在绝缘材料上形成一定图形的光刻胶，光刻胶设置在除第一通孔和第二通孔所在区域之外的区域上；
干法刻蚀没有光刻胶覆盖的绝缘材料，形成第一通孔和第二通孔，留下的绝缘材料形成绝缘层；
去除光刻胶。
步骤206：在绝缘层上间隔设置N型焊盘和P型焊盘，P型焊盘通过第一通孔延伸至P型电极，N型焊盘通过第二通孔延伸至N型电极，N型焊盘的上表面、P型焊盘的上表面与绝缘层的上表面位于同一表面。
图10为本发明实施例提供的制作方法在执行步骤206之后形成的倒装LED芯片的结构示意图。其中，53表示N型焊盘，54表示P型焊盘，400表示绝缘层的上表面，500表示N型焊盘的上表面，600表示P型焊盘的上表面。参见图10，N型焊盘53和P型焊盘54间隔设置在绝缘层40上，P型焊盘54通过第一通孔200延伸至P型电极51，N型焊盘53通过第二通孔300延伸至N型电极52，N型焊盘53的上表面500、P型焊盘54的上表面600与绝缘层40的上表面400位于同一表面。
具体地，该步骤206可以包括：
采用光刻技术在绝缘层上形成一定图形的光刻胶，光刻胶设置在除N型焊盘和P型焊盘所在区域之外的区域上；
干法刻蚀没有光刻胶覆盖的绝缘层，形成用于容纳N型焊盘和P型焊盘的凹槽；
采用PVD技术在在光刻胶、绝缘层、第一通孔内的P型半导体层和第二通孔内的N型半导体层上铺设金属材料；
去除光刻胶和铺设在光刻胶上的金属材料，P型半导体层和第一通孔周围的绝缘层上的金属材料形成P型焊盘，N型半导体层和第二通孔周围的绝缘层上的金属材料形成N型焊盘。
可选地，该制作方法还可以包括：
将绝缘层的上表面变成由凸起部和凹陷部组成，凸起部相对于凹陷部的高度小于绝缘层的厚度，凸起部的顶面与N型焊盘的上表面和P型焊盘的上表面位于同一平面。
在实际应用中，凸起部和凹陷部可以与容纳N型焊盘和P型焊盘的凹槽同时形成，以减小光刻工艺，降低实现成本。具体地，光刻胶设置在除凹陷部、N型焊盘和P型焊盘所在区域之外的区域上，干法刻蚀没有光刻胶覆盖的绝缘层，即可形成用于容纳N型焊盘和P型焊盘的凹槽、以及凹陷部。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种倒装LED芯片，所述倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、反光层、绝缘层、P型电极、N型电极、N型焊盘和P型焊盘；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上，所述P型半导体层上设有延伸至所述N型半导体层的凹槽；所述N型电极设置在所述凹槽内的N型半导体层上，所述P型电极设置在所述P型半导体层上，所述反光层在所述P型半导体层除所述P型电极所在区域之外的区域上；所述绝缘层铺设在所述凹槽内和所述反光层上，所述绝缘层上设有延伸至所述P型电极的第一通孔和延伸至所述N型电极的第二通孔；所述N型焊盘和所述P型焊盘间隔设置在所述绝缘层上，所述P型焊盘通过所述第一通孔延伸至所述P型电极，所述N型焊盘通过所述第二通孔延伸至所述N型电极；
其特征在于，所述绝缘层的上表面与所述N型焊盘的上表面和所述P型焊盘的上表面位于同一平面；所述绝缘层的上表面包括凸起部和凹陷部，所述凸起部相对于所述凹陷部的高度小于所述绝缘层的厚度，所述凸起部的顶面与所述N型焊盘的上表面和所述P型焊盘的上表面位于同一平面；所述N型焊盘和所述P型焊盘之间设有所述凸起部和所述凹陷部，所述N型焊盘和所述P型焊盘之间的凸起部和凹陷部中的至少一个与所述N型焊盘之间的距离不等于与所述P型焊盘之间的距离。
2.根据权利要求1所述的倒装LED芯片，其特征在于，所述N型焊盘和所述P型焊盘之间的凸起部包括第一凸起部和第二凸起部，所述第一凸起部与所述N型焊盘之间的距离小于所述第一凸起部与所述P型焊盘之间的距离，所述第二凸起部与所述N型焊盘之间的距离大于所述第二凸起部与所述P型焊盘之间的距离；所述N型焊盘和所述P型焊盘之间的凹陷部设在所述N型焊盘与所述第一凸起部之间、所述第一凸起部与所述第二凸起部之间、以及所述第二凸起部与所述P型焊盘之间。
3.根据权利要求2所述的倒装LED芯片，其特征在于，所述第一凸起部与所述N型焊盘之间的距离为10μm～50μm；所述第二凸起部与所述P型焊盘之间的距离为10μm～50μm。
4.根据权利要求2所述的倒装LED芯片，其特征在于，所述第一凸起部的宽度为5μm～50μm；所述第二凸起部的宽度为5μm～50μm。
5.根据权利要求1所述的倒装LED芯片，其特征在于，所述N型焊盘和所述P型焊盘之间的凹陷部包括第一凹陷部和第二凹陷部，所述第一凹陷部与所述N型焊盘之间的距离小于所述第一凹陷部与所述P型焊盘之间的距离，所述第二凹陷部与所述N型焊盘之间的距离大于所述第二凹陷部与所述P型焊盘之间的距离；所述N型焊盘和所述P型焊盘之间的凸起部设在所述第一凹陷部与所述第二凹陷部之间。
6.根据权利要求5所述的倒装LED芯片，其特征在于，所述N型焊盘和所述P型焊盘之间的凸起部还设在所述N型焊盘与所述第一凹陷部之间、以及所述第二凹陷部与所述P型焊盘之间。
7.根据权利要求1～6任一项所述的倒装LED芯片，其特征在于，所述N型焊盘远离所述P型焊盘的一侧设有所述凸起部和所述凹陷部，所述N型焊盘远离所述P型焊盘的一侧设置的凹陷部设在所述N型焊盘远离所述P型焊盘的一侧设置的凸起部与所述N型焊盘之间；所述P型焊盘远离所述N型焊盘的一侧设有所述凸起部和所述凹陷部，所述P型焊盘远离所述N型焊盘的一侧设置的凹陷部设在所述P型焊盘远离所述N型焊盘的一侧设置的凸起部与所述P型焊盘之间。
8.根据权利要求1～6任一项所述的倒装LED芯片，其特征在于，设置在所述绝缘层上的N型焊盘的厚度等于所述凸起部相对于所述凹陷部的高度，设置在所述绝缘层上的P型焊盘的厚度等于所述凸起部相对于所述凹陷部的高度。
9.一种倒装LED芯片的制作方法，其特征在于，所述制作方法包括：
在衬底上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述P型半导体层上形成反光层；
在所述凹槽内的N型半导体层上设置N型电极，并在所述P型半导体层除所述反光层所在区域之外的区域上设置P型电极；
在所述凹槽内和所述反光层上形成绝缘层，所述绝缘层上设有延伸至所述P型电极的第一通孔、延伸至所述N型电极的第二通孔；
在所述绝缘层上间隔设置N型焊盘和P型焊盘，所述P型焊盘通过所述第一通孔延伸至所述P型电极，所述N型焊盘通过所述第二通孔延伸至所述N型电极，所述N型焊盘的上表面、所述P型焊盘的上表面与所述绝缘层的上表面位于同一表面；所述绝缘层的上表面包括凸起部和凹陷部，所述凸起部相对于所述凹陷部的高度小于所述绝缘层的厚度，所述凸起部的顶面与所述N型焊盘的上表面和所述P型焊盘的上表面位于同一平面；所述N型焊盘和所述P型焊盘之间设有所述凸起部和所述凹陷部，所述N型焊盘和所述P型焊盘之间的凸起部和凹陷部中的至少一个与所述N型焊盘之间的距离不等于与所述P型焊盘之间的距离。
CN201811256109.6A 2018-10-26 2018-10-26 一种倒装led芯片及其制作方法 Active CN109616564B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811256109.6A CN109616564B (zh) 2018-10-26 2018-10-26 一种倒装led芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811256109.6A CN109616564B (zh) 2018-10-26 2018-10-26 一种倒装led芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN109616564A CN109616564A (zh) 2019-04-12
CN109616564B true CN109616564B (zh) 2020-05-19

Family

ID=66002832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811256109.6A Active CN109616564B (zh) 2018-10-26 2018-10-26 一种倒装led芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN109616564B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257959B (zh) * 2021-04-09 2022-12-13 深圳市思坦科技有限公司 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201336116A (zh) * 2012-02-24 2013-09-01 Genesis Photonics Inc 發光二極體元件及覆晶式發光二極體封裝元件
CN105244419A (zh) * 2014-06-18 2016-01-13 晶能光电（常州）有限公司 一种晶圆级薄膜倒装led芯片的制备方法
CN104505446B (zh) * 2014-12-17 2018-09-14 广东晶科电子股份有限公司 出光效率高散热性能好的倒装led芯片及其制备方法
CN204315628U (zh) * 2014-12-30 2015-05-06 广州市鸿利光电股份有限公司 一种led倒装晶片及led倒装晶片组

Also Published As

Publication number Publication date
CN109616564A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
CN109216515B (zh) 一种倒装led芯片及其制作方法
JP4632690B2 (ja) 半導体発光装置とその製造方法
TWI616004B (zh) 半導體發光元件
KR101150861B1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
KR100941766B1 (ko) 패드 재배열을 이용한 반도체 발광 다이오드 및 그의제조방법
KR101756333B1 (ko) 발광 소자 및 발광 소자 패키지
US9190569B2 (en) Flip-chip light emitting diode and fabrication method
CN106605306A (zh) 发光二极管
JP2012044171A (ja) 発光ダイオード構造及びその製造方法
KR102588170B1 (ko) 다층 구조의 반사막을 구비한 반도체 발광 소자
KR20160016361A (ko) 발광 다이오드 및 그 제조 방법
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
KR100999699B1 (ko) 발광 소자 패키지
JP2014157948A (ja) 半導体発光素子及び発光装置
WO2014012323A1 (zh) 一种倒装焊发光二极管的制造方法
CN109616564B (zh) 一种倒装led芯片及其制作方法
KR101203138B1 (ko) 발광소자와 그 제조방법
KR101246733B1 (ko) 분할된 전극구조를 갖는 발광다이오드
CN109638125B (zh) 一种倒装led芯片及其制作方法
CN113284997B (zh) 倒装led芯片及其制备方法
CN101834252B (zh) 发光器件、制造发光器件的方法以及发光装置
TWI672837B (zh) 半導體發光元件
KR101063907B1 (ko) 발광 소자
CN113644180B (zh) 倒装led芯片及其制备方法
KR100637652B1 (ko) 전원 극성에 관계없이 작동하는 발광다이오드 및 그제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant