KR100637652B1 - 전원 극성에 관계없이 작동하는 발광다이오드 및 그제조방법 - Google Patents
전원 극성에 관계없이 작동하는 발광다이오드 및 그제조방법 Download PDFInfo
- Publication number
- KR100637652B1 KR100637652B1 KR1020050091241A KR20050091241A KR100637652B1 KR 100637652 B1 KR100637652 B1 KR 100637652B1 KR 1020050091241 A KR1020050091241 A KR 1020050091241A KR 20050091241 A KR20050091241 A KR 20050091241A KR 100637652 B1 KR100637652 B1 KR 100637652B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- type
- type electrode
- emitting cells
- semiconductor layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 95
- 239000002184 metal Substances 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000926 separation method Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 66
- 239000011810 insulating material Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000001502 supplementing effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 107
- 238000003491 array Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
본 발명은 기판 상에 정렬되고, 각각 제1 P형 및 N형 전극, 제2 P형 및 N형 전극과, 상기 제1 P형 및 N형 전극을 상기 제2 P형 및 N형 전극과 전기적으로 분리하는 분리부를 포함하는 복수의 발광셀들을 포함하는 발광셀 어레이; 상기 발광셀 어레이 중 하나의 발광셀의 제1 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제1 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제1 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제1 P형 전극에 전기적으로 연결하는 제1 금속배선들; 상기 발광셀 어레이 중 하나의 발광셀의 제2 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제2 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제2 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제2 P형 전극에 전기적으로 연결하는 제2 금속배선들; 을 포함하는 전원 극성에 관계없이 작동하는 발광 다이오드를 제공한다.
발광 다이오드, 전원의 극성, 직렬연결
Description
도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위해 도 1의 절취선 A-A'를 따라 취해진 부분 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위해 도 1의 절취선 B-B'를 따라 취해진 부분 단면도이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 금속배선들의 구성을 설명하기 위한 평면도들이다.
도 5 내지 7b는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 다른 실시예에 따른 발광 다이오드의 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위해 도 8의 절취선 C-C'를 따라 취해진 부분단면도이다.
<도면 주요 부분에 대한 부호의 설명>
1: 발광 다이오드 10: 기판
20: 버퍼층 30: 반도체층들
31: N형 반도체층 32: 활성층
33: P형 반도체층 40: 투명전극층
45,90: 반사금속층 50a,50b: 제1 N형 및 P형 전극
50c,50d: 제2 N형 및 P형 전극 60a,60b: 제1 및 제2 전극패드
70: 분리부 80: 절연층
100a,100b: 제1 및 제2 본딩패드 200: 발광셀
300a,300b: 제1 및 제2 금속배선 400: 금속범프
본 발명은 전원 극성에 관계없이 작동하는 발광 다이오드 및 그 제조방법에 관한 것으로, 특히 발광 다이오드의 발광셀들 간의 금속배선 구성을 보완하여 직렬 연결된 하나의 발광셀 어레이만으로도 인가되는 전원의 극성에 관계없이 발광하여 공간 활용 효율이 향상된 발광다이오드 및 그 제조방법에 관한 것이다.
발광 다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.
발광 다이오드는 교류전원하에서 전류의 방향에 따라 온/오프를 반복한다. 따라서, 발광 다이오드를 교류전원에 직접 연결하여 사용할 경우, 발광 다이오드가 연속적으로 빛을 방출하지 못하며, 역방향 전류에 의해 쉽게 파손되는 문제점이 있다.
이러한 발광 다이오드의 문제점을 해결하여, 고전압 교류전원에 직접 연결하여 사용할 수 있는 발광 다이오드가 국제공개번호 WO 2004/023568(A1)호에 "발광 성분을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시된 바 있다.
상기 WO 2004/023568(A1)호에 따르면, LED들이 사파이어 기판과 같은 절연성 기판 상에서 금속배선들에 2차원적으로 직렬연결된 LED 어레이들을 형성한다. 이러한 두 개의 LED 어레이들이 상기 기판 상에서 역병렬로 연결된다. 그 결과, AC 파워 서플라이에 의해 상기 어레이들이 서로 교대로 온-오프를 반복하여 광을 방출한다.
그러나, 상기 WO 2004/023568(A1)호에 개시된 바에 따르면, 인가되는 전원의 극성에 따라 두 개의 LED 어레이 중 하나의 어레이만이 작동하므로 발광 다이오드의 단위 면적당 발광효율이 낮은 문제점이 있다.
본 발명의 목적은, 상기 문제점을 해결하기 위한 것으로, 발광 다이오드의 발광셀들 간의 금속배선 구성을 보완하여 직렬 연결된 하나의 발광셀 어레이만으로도 인가되는 전원의 극성에 관계없이 발광하여 공간 활용 효율이 향상된 발광 다이 오드를 제공함에 있다.
본 발명의 다른 목적은, 상기 발광 다이오드를 제조하는 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일측면에 의하면, 기판 상에 정렬되고, 각각 제1 P형 및 N형 전극, 제2 P형 및 N형 전극과, 상기 제1 P형 및 N형 전극을 상기 제2 P형 및 N형 전극과 전기적으로 분리하는 분리부를 포함하는 복수의 발광셀들을 포함하는 발광셀 어레이; 상기 발광셀 어레이 중 하나의 발광셀의 제1 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제1 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제1 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제1 P형 전극에 전기적으로 연결하는 제1 금속배선들; 상기 발광셀 어레이 중 하나의 발광셀의 제2 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제2 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제2 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제2 P형 전극에 전기적으로 연결하는 제2 금속배선들; 을 포함하는 전원 극성에 관계없이 작동하는 발광 다이오드인 것을 특징으로 한다.
바람직하게는 상기 기판 상에 상기 발광셀 어레이의 양 단부 근처에 배치된 본딩패드들; 상기 본딩패드들과 상기 어레이의 양 끝단의 발광셀들을 전기적으로 연결하는 제3 금속배선들을 더 포함한다.
더욱 바람직하게는 상기 각 발광셀은 기판 상에 형성된 N형 반도체층; 상기 N형 반도체층의 일부 영역 상에 위치하는 P형 반도체층; 상기 N형 반도체층과 상기 P형 반도체층 사이에 개재된 활성층을 포함하고, 상기 제1 N형 전극 및 제2 N형 전극은 상기 N형 반도체층이고, 상기 제1 P형 전극 및 제2 P형 전극은 상기 P형 반도체층 상에 위치한다.
더욱 바람직하게는 상기 P형 반도체층 및 상기 활성층은 상기 N형 반도체층 상면의 양단부가 드러나도록 상기 N형 반도체층의 일부 영역 상에 위치한다.
더욱 바람직하게는 상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 더 포함하고, 상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결한다.
더욱 바람직하게는 상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 형성된 절연층을 더 포함한다.
더욱 바람직하게는 상기 절연층은 SiO2, Al2O3 또는 Si3N4 중 어느 하나로 이루어진다.
더욱 바람직하게는 상기 절연층은 λ/4n의 두께를 갖는다.
더욱 바람직하게는 상기 제1 P형 전극 및 제2 P형 전극은 투명전극이다.
더욱 바람직하게는 상기 분리부는 상기 발광셀의 상면으로부터 상기 기판이 드러나도록 식각하여 형성된다.
더욱 바람직하게는 상기 제1 또는 제2 금속배선은 일자형, 기역자형 또는 티 (T)자형 중 어느 하나로 이루어진다.
더욱 바람직하게는 상기 각 제1 및 제2 P형 전극 상에 위치하는 반사금속층; 상기 각 반사금속층 상에 형성된 금속범퍼;를 더 포함한다.
더욱 바람직하게는 상기 반사금속층은 은(Ag) 또는 알루미늄(Al)으로 구성된다.
더욱 바람직하게는 상기 반사금속층은 다층막으로 형성된다.
더욱 바람직하게는 상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 더 포함하고, 상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결하되, 상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 형성된 절연층을 더 포함한다.
더욱 바람직하게는 상기 절연층 위에 금속성 물질을 도포하여 형성된 반사금속층을 더 포함한다.
더욱 바람직하게는 상기 제1 및 제2 금속배선들은 에어 브리지(air bridge) 또는 스텝 커버(step cover) 공정에 의해 형성된다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 의하면, 기판 상에 각각 제1 P형 및 N형 전극, 제2 P형 및 N형 전극과, 상기 제1 P형 및 N형 전극을 상기 제2 P형 및 N형 전극과 전기적으로 분리하는 분리부를 포함하는 복수의 발광셀들을 포함하는 발광셀 어레이를 형성하고, 상기 발광셀 어레이 중 하나의 발광셀의 제1 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제1 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제1 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제1 P형 전극에 전기적으로 연결하는 제1 금속 배선들을 형성하고, 상기 발광셀 어레이 중 하나의 발광셀의 제2 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제2 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제2 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제2 P형 전극에 전기적으로 연결하는 제2 금속배선들을 형성하는 것을 포함하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드의 평면도이다.
도 1을 참조하여 설명하면, 본 발명에 따른 발광 다이오드(1)는 기판(10), 제1 및 제2 본딩패드(100a,100b), 복수의 발광셀(200)들과 제1 및 제2 금속배선들(300a,300b)을 포함한다.
상기 기판(10)은 사파이어 또는 사파이어에 비해 열전도율이 큰 SiC 등과 같은 소재로 이루어질 수 있으며, 상기 기판(10) 위로는 패터닝된 복수의 발광셀(200)들이 형성된다.
상기 제1 및 제2 본딩패드(100a,100b)는 상기 발광 다이오드(1)를 외부 전원에 연결하기 위한 패드들이다. 상기 제1 및 제2 본딩패드(100a,100b)들은 본딩와이어들(미도시)을 통해 외부 전원에 연결될 수 있다.
상기 발광셀(200)들은 도 1에 도시된 바와 같이 상기 제1 본딩패드(100a) 및 상기 제2 본딩패드(100b) 사이에 직렬로 배치되어 발광셀 어레이를 형성한다. 여기서 발광셀 어레이라 함은 복수의 상기 발광셀(200)들을 포함하는 것으로 상기 하나의 발광셀에 형성된 제1 N형 및 P형 전극(50a,50b)과 제2 N형 및 P형 전극(50c,50d)을 예를 들어 설명하면 다음과 같다. 상기 발광셀(200) 각각은 N형 반도체층(31), 활성층(32), 그리고 P형 반도체층(33)이 연속적으로 적층된 구조를 이룬다. 상기 활성층(32)은 상기 N형 반도체층(31)의 일부 영역 상에 형성되며, 상기 활성층(32) 위로는 P형 반도체층(33)이 형성된다. 따라서, 상기 N형 반도체층(31) 상면 일부 영역은 활성층(32)과 접합되어 있으며, 상면의 나머지 일부 영역은 외부로 노출된다. 바람직하게는, 상기 발광셀(200)들은 상기 N형 반도체층(31) 상부의 양단부 영역이 노출되어 있다.
또한, 상기 발광셀(200)은 그 중앙부분에 제1 P형 및 N형 전극(50b,50a)을 제2 P형 및 N형 전극(50d,50c)과 전기적으로 분리하는 역할을 수행하는 분리부(70)를 가진다. 여기서, 상기 N형 반도체층(31)은 N형 전극(50a,50c)의 역할을 하며, 상기 P형 반도체층(33) 상에 P형 전극(50b,50d)이 형성된다. 상기 분리부(70)는 상기 발광셀(200)의 상면으로부터 상기 기판(10)이 드러나도록 식각하여 형성될 수 있다.
상기 제1 및 제2 금속배선들(300a, 300b)은 상기 발광셀(200)들을 전기적으로 연결한다.
특히 상기 제1 금속배선들(300a)은 상기 발광셀 어레이 중 하나의 발광셀(200)의 제1 P형 전극(50b)을 그것에 인접한 두 개의 발광셀(200)들 중 하나의 제1 N형 전극(50a)에 전기적으로 연결하고, 상기 하나의 발광셀(200)의 제1 N형 전극(50a)을 그것에 인접한 발광셀(200)들 중 다른 하나의 제1 P형 전극(50b)에 전기적으로 연결한다.
또한 상기 제2 금속배선들(300b)은 상기 발광셀 어레이 중 하나의 발광셀(200)의 제2 P형 전극(50d)을 그것에 인접한 두 개의 발광셀(200)들 중 하나의 제2 N형 전극(50c)에 전기적으로 연결하고, 상기 하나의 발광셀(200)의 제2 N형 전극(50c)을 그것에 인접한 발광셀(200)들 중 다른 하나의 제2 P형 전극(50d)에 전기적으로 연결한다.
상기 발광 다이오드(1)에 순방향 전원이 인가되는 경우, 즉 상기 제1 본딩패드(100a)에 (+)전원이 인가되고 상기 제2 본딩패드(100b)에 (-)전원이 인가되는 경우, 상기 제1 금속배선들(300a)를 따라 전류가 흐르게 되어 상기 발광셀(200)들이 작동하게 된다. 반면에 상기 발광 다이오드(1)에 역방향 전원이 인가되는 경우, 즉 상기 제1 본딩패드(100a)에 (-)전원이 인가되고 상기 제2 본딩패드(100b)에 (+)전원이 인가되는 경우, 상기 제2 금속배선들(300b)를 따라 전류가 흐르게 되어 상기 발광셀(200)들이 작동하게 된다. 이 때, 상기 분리부(70)가 상기 제1 금속배선들(300a)과 상기 제2 금속배선들(300b)을 전기적으로 분리하는 역할을 수행하게 된다.
도 2는 도 1의 절취선 A-A'를 따라 취해진 부분 단면도이고, 도 3은 도 1의 절취선 B-B'를 따라 취해진 부분 단면도이다.
도 2 및 도 3을 참조하여 설명하면, 기판(10) 상에 버퍼층(20)이 위치하며, 상기 버퍼층(20) 위로는 서로 이격된 발광셀(200)들이 위치한다. 상기 버퍼층(20)은 그 상부에 형성될 반도체층들과 상기 기판(10) 사이의 격자 불일치를 완화하기 위해 사용되며, 상기 기판(10)이 전도성인 경우, 상기 버퍼층(20)은 상기 기판(10)과 상기 발광셀(200)들을 전기적으로 절연시키기 위해 절연물질 또는 반절연 물질로 형성된다. 상기 발광셀들(200) 각각은 N형 반도체층(31)과, 상기 N형 반도체층(31) 일부 영역 상에 위치하는 P형 반도체층(33) 및 상기 N형 반도체층(31)과 상기 P형 반도체층(33) 사이에 개재된 활성층(32)을 포함한다.
여기서, 상기 N형 반도체층(31)은 N형 전극(50a,50c)의 역할을 한다. 한편, 상기 P형 반도체층(33) 상에 P형 전극(50b,50d)이 형성된다. 상기 P형 전극(50b,50d)은 광이 투과할 수 있는 투명전극층(40)일 수 있다.
상기 발광셀(200)들은 상기 기판(10) 상에 각 반도체층들(30) 및 투명전극층(40)을 형성한 후, 사진 및 식각 공정을 사용하여 패터닝하여 형성할 수 있다.
상기 N형 반도체층(31)의 일 영역 상에 제1 전극패드(60a)가 형성될 수 있으며, 상기 P형 전극(50b,50d)의 역할 수행하는 상기 투명전극층(40) 상에 제2 전극패드(60b)가 형성될 수 있다. 상기 전극패드들(60a,60b)은 리프트-오프(lift-off)법을 사용하여 원하는 위치에 형성될 수 있다.
상기 금속배선들(300a,300b)는 에어브리지(air bridge) 또는 스텝커버(step cover) 공정을 사용하여 함께 형성될 수 있다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 금속배선들의 구성을 설명하기 위한 평면도들이다.
도 4a 내지 도 4c를 참조하여 설명하면, 상기 금속배선들(300a,300b)은 다양한 형태를 가질 수 있으며, 예를 들어 도 4a에 도시된 바와 같이 일자형, 도 4b에 도시된 바와 같이 기역자형 또는 도 4c에 도시된 바와 같이 티(T)자형일 수 있다.
상기 금속배선(300a,300b)이 상기 전극(50a,50b,50c,50d)에 접촉하는 면적이 클수록 상기 금속배선(300a,300b)의 접착특성이 좋아지고 접촉부분의 전기저항을 낮추는 장점이 있으나 상기 접촉 부분을 통해서는 빛이 출사되지 못하기 때문에 상기 발광 다이오드(1)의 발광효율이 떨어지는 단점이 있다. 상기 발광 다이오드(1)는 상기 활성층(32)에서 전자 및 전공의 재결합에 의해 발광되는 빛을 상기 P형 반도체층(33)을 거쳐 상기 투명전극층(40)을 통해 출사시키며, 상기 N형 반도체층(31)을 통해서 출사되는 빛은 상대적으로 미미하다.
그러므로, 상기 금속배선들(300a,300b) 중 상기 N형 전극(50a,50c)의 역할을 하는 상기 N형 반도체층(31)에 접촉하는 부분은 넓고, 상기 P형 전극(50b,50d)의 역할을 하는 상기 투명전극층(40)에 접촉하는 부분은 좁은 것이 유리하다. 상기 다이오드(1)의 발광효율을 극대화하고자 하는 경우에는 도 4a와 도시된 바와 같이 상기 금속배선들(300a,300b) 모두를 일자형으로 설치할 수 있다. 반면에, 상기 금속배선(300a,300b)의 접착특성을 개선시키고 접촉부분의 전기저항을 낮추려고 하는 경우에는 도 4b 및 도 4c에 도시된 바와 같이 상기 N형 전극(50a,50c)에 접촉하는 금속배선들(300a,300b)은 기역자형 또는 티(T)자형으로, 상기 P형 전극(50b,50d)에 접촉하는 금속배선들(300a,300b)은 일자형으로 설치할 수 있다. 이것은 상기 P형 전극(50b,50d)을 통해 출사되는 빛을 가리지 않음과 동시에 상기 금속배선 (300a,300b)의 접착특성을 개선시키고 접촉부분의 전기저항을 낮추기 위함이다.
도 5 내지 7b는 본 발명의 일 실시예에 따른 발광 다이오드의 제조방법을 설명하기 위한 단면도들이다.
도 5를 참조하여 설명하면, 기판(10) 상에 버퍼층(20)을 형성하고, 상기 버퍼층(20) 상에 N형 반도체층(31), 활성층(32), P형 반도체층(33) 및 투명전극층(40)을 차례로 형성한다.
상기 버퍼층(20) 및 반도체층들(30)은 금속유기 화학 기상증착(MOCVD), 분자선 성장(MBE) 또는 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들(30)은 동일한 공정 챔버에서 연속적으로 형성될 수 있다. 상기 버퍼층(20)은 AlN 또는 반절연 GaN층과 같은 절연성 물질막으로 형성될 수 있으나, 경우에 따라 도전성 물질막, 예컨대 N형 GaN층으로 형성될 수 있다.
상기 투명전극층(40)은 Ni/Au 또는 인듐틴 산화막(ITO)로 형성된 투명전극층일 수 있다.
도 6을 참조하여 설명하면, 상기 투명전극층(40)이 형성된 후, 사진 및 식각 공정을 사용하여 상기 반도체층들(30) 및 투명전극층(40)을 패터닝하여 서로 이격되어 위치하는 발광셀들의 어레이를 형성한다. 바람직하게는, 상기 발광셀(200)들은 상기 N형 반도체층(31) 상부의 양단부 영역이 노출되어 있다.
그 후, 상기 발광셀(200)들의 일부분을, 바람직하게는 중앙부분을 상기 기판(10)이 드러나도록 식각하여 상기 제1 P형 및 N형 전극(50b,50a)을 상기 제2 P형 및 N형 전극(50c,50d)과 전기적으로 분리하는 분리부(70)를 형성한다.
도 7a 및 도 7b를 참조하여 설명하면, 상기 분리부(70)가 형성된 후, 상기 노출된 N형 반도체층(31) 상에 제1 전극패드(60a)들을 형성하고, 상기 투명전극층(40) 상에 제2 전극패드(60b)들을 형성한다. 상기 제1 및 제2 전극패드(60a,60b)들은 상기 분리부(70)에 의해 전기적으로 분리된 각 영역마다 적어도 하나씩 형성한다. 각 상기 전극패드들(60a,60b)은 리프트 오프(lift off)법을 사용하여 형성될 수 있다.
그 후, 상기 제1 및 제2 전극패드(60a,60b)들을 제외한 상기 발광셀(200) 부위에 절연물질을 도포하여 절연층(80)을 형성한다. 상기 절연물질은 SiO2, Al2O3 또는 Si3N4일 수 있으며, 상기 절연층(80)의 두께는 λ/4n일 수 있다. 여기서, λ는 상기 발광셀(200)로부터 입사되는 빛의 파장길이, n은 상기 절연물질의 굴절율을 의미한다. 상기 절연물질의 굴절율은 1.3 내지 1.8인 것이 바람직하다.
상기 절연층(80)은 상기 발광셀(200)을 외부 영향으로부터 보호하는 역할 뿐만 아니라 상기 발광셀(200)로부터 출사되는 빛의 광투과율을 높여 상기 발광 다이오드(1)의 발광효율을 높이는 역할을 수행한다.
상기 절연층(80)이 형성된 후, 각 발광셀(200)들을 그것에 인접한 발광셀(200)들 또는 본딩패드(100a,100b)와 전기적으로 연결하는 금속배선들(300a,300b)을 형성한다.
특히, 발광셀 어레이 중 하나의 발광셀(200)의 제1 P형 전극(50b)을 그것에 인접한 두 개의 발광셀(200)들 중 하나의 제1 N형 전극(50a)에 전기적으로 연결하 고, 상기 하나의 발광셀(200)의 제1 N형 전극(50a)을 그것에 인접한 발광셀(200)들 중 다른 하나의 제1 P형 전극(50b)에 전기적으로 연결하는 제1 금속배선(300a)들을 형성한다.
또한, 상기 발광셀 어레이 중 하나의 발광셀(200)의 제2 P형 전극(50d)을 그것에 인접한 두 개의 발광셀(200)들 중 하나의 제2 N형 전극(50c)에 전기적으로 연결하고, 상기 하나의 발광셀(200)의 제2 N형 전극(50c)을 그것에 인접한 발광셀(200)들 중 다른 하나의 제2 P형 전극(50d)에 전기적으로 연결하는 제2 금속배선(300b)들을 형성한다.
상기 금속배선들(300a,300b)은 에어 브리지(air bridge) 또는 스텝 커버(step cover) 공정 등을 통해 형성될 수 있으며, 상기 금속배선들(300a,300b)은 동일 공정에서 형성될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 발광 다이오드의 평면도이고 도 9는 도 8의 절취선 C-C'를 따라 취해진 부분단면도이다.
본 발명의 다른 실시예에 따른 발광 다이오드는 대부분 도 1에 도시된 발광 다이오드(1)와 동일하므로 차이점에 대해 설명한다.
도 8 및 도9를 참조하여 설명하면, 각각의 제1 및 제2 P형 전극(50b,50d) 상에 반사금속층(45)이 형성된다. 상기 반사금속층(45)은 단일막 또는 다층막으로 형성될 수 있다. 상기 반사금속층(45)은 예를 들어 은(Ag) 또는 알루미늄(Al)으로 형성될 수 있으며, 은 또는 알루미늄의 확산을 방지하기 위한 장벽금속층(미도시)들이 상기 반사금속층(45) 상하에 형성될 수 있다. 상기 반사금속층(45)은 활성층 (32)에서 발생된 빛을 기판(10) 쪽으로 반사시킨다. 따라서, 상기 기판(10)은 투광성 기판인 것이 바람직하다.
도 9에 도시된 바와 같이, 제2 전극패드(60b)가 상기 반사금속층(45) 상에 형성될 수 있으나 생략될 수도 있다. 한편, 상기 반사금속층(45)을 형성하는 대신, 상기 제1 및 제2 P형 전극(50b,50d)을 반사금속층으로 형성할 수도 있다.
또한, 도 9에 도시된 바와 같이, 절연층(80) 상에 금속성 물질, 예를 들어 은 또는 알루미늄을 도포하여 금속막(90)을 형성할 수 있다. 상기 금속막(90)은 상기 활성층(32)에서 발생된 빛을 기판(10) 쪽으로 반사시켜 상기 발광 다이오드(1)의 발광효율을 개선시키는 효과가 있다.
한편, 상기 반사금속층(45) 상에 금속범퍼(400)가 형성된다. 상기 금속범퍼(400)는 서브마운트(미도시) 상에 접합되어, 발광셀(200)에서 발생된 열을 전달한다.
상기 금속범퍼(400)는 단면이 원형, 타원형, 별모양 또는 3각형 이상의 다각형일 수 있다.
본 실시예에 따르면, 서브마운트에 열접촉되는 금속범퍼(400)들을 갖는 플립 칩 형(flip chip type) 발광 다이오드를 제공할 수 있다. 이러한 플립칩 형 발광 다이오드는 열방출 효율이 우수하여 높은 광출력을 제공할 수 있다.
본 발명을 설명함에 있어서 3개의 발광셀을 갖는 발광셀 어레이를 포함하는 발광 다이오드를 예로 들어 설명했으나, 본 발명을 구현함에 있어 상기 발광셀 어레이를 구성하는 상기 발광셀들의 개수에는 제한이 없다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
상기와 같은 본 발명에 따르면 발광 다이오드의 발광셀들 간의 금속배선 구성을 보완하여 직렬 연결된 하나의 발광셀 어레이만으로도 인가되는 전원의 극성에 관계없이 발광하여 공간 활용 효율이 향상된 발광 다이오드를 제공할 수 있는 효과가 있다.
또한, 상기와 같은 본 발명에 따르면 상기 발광 다이오드를 제조하는 방법을 제공할 수 있는 효과도 있다.
Claims (34)
- 기판 상에 정렬되고, 각각 제1 P형 및 N형 전극, 제2 P형 및 N형 전극과, 상기 제1 P형 및 N형 전극을 상기 제2 P형 및 N형 전극과 전기적으로 분리하는 분리부를 포함하는 복수의 발광셀들을 포함하는 발광셀 어레이;상기 발광셀 어레이 중 하나의 발광셀의 제1 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제1 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제1 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제1 P형 전극에 전기적으로 연결하는 제1 금속배선들;상기 발광셀 어레이 중 하나의 발광셀의 제2 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제2 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제2 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제2 P형 전극에 전기적으로 연결하는 제2 금속배선들;을 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 1에 있어서,상기 기판 상에 상기 발광셀 어레이의 양 단부 근처에 배치된 본딩패드들;상기 본딩패드들과 상기 어레이의 양 끝단의 발광셀들을 전기적으로 연결하는 제3 금속배선들을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동 하는 발광 다이오드.
- 청구항 1에 있어서, 상기 각 발광셀은기판 상에 형성된 N형 반도체층;상기 N형 반도체층의 일부 영역 상에 위치하는 P형 반도체층;상기 N형 반도체층과 상기 P형 반도체층 사이에 개재된 활성층을 포함하고,상기 제1 N형 전극 및 제2 N형 전극은 상기 N형 반도체층이고, 상기 제1 P형 전극 및 제2 P형 전극은 상기 P형 반도체층 상에 위치하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 3에 있어서, 상기 P형 반도체층 및 상기 활성층은 상기 N형 반도체층 상면의 양단부가 드러나도록 상기 N형 반도체층의 일부 영역 상에 위치하는 것을 특징으로 하는 전원의 극성에 관계없이 작동하는 발광다이오드.
- 청구항 3에 있어서,상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 더 포함하고,상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 5에 있어서, 상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 형성된 절연층을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 6에 있어서, 상기 절연층은 SiO2, Al2O3 또는 Si3N4 중 어느 하나로 이루어진 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 6에 있어서, 상기 절연층은 λ/4n의 두께를 갖는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.(여기서, λ는 발광셀로부터 입사되는 빛의 파장길이, n은 상기 절연 물질의 굴절율)
- 청구항 1에 있어서, 상기 제1 P형 전극 및 제2 P형 전극은 투명전극인 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 1에 있어서, 상기 분리부는 상기 발광셀의 상면으로부터 상기 기판이 드러나도록 식각하여 형성된 것임을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 1에 있어서, 상기 제1 또는 제2 금속배선은 일자형, 기역자형 또는 티(T)자형 중 어느 하나로 이루어진 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 1에 있어서, 상기 각 제1 및 제2 P형 전극 상에 위치하는 반사금속층;상기 각 반사금속층 상에 형성된 금속범퍼;를 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 12에 있어서, 상기 반사금속층은 은(Ag) 또는 알루미늄(Al)으로 구성된 것임을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 12에 있어서, 상기 반사금속층은 다층막으로 형성된 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 12에 있어서, 상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 더 포함하고, 상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결하되,상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 형성된 절연층을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 15에 있어서, 상기 절연층 위에 금속성 물질을 도포하여 형성된 반사금속층을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드.
- 청구항 1에 있어서, 상기 제1 및 제2 금속배선들은 에어 브리지(air bridge) 또는 스텝 커버(step cover) 공정에 의해 형성된 것임을 특징으로 하는 전원의 극성에 관계없이 작동하는 발광 다이오드.
- 기판 상에 각각 제1 P형 및 N형 전극, 제2 P형 및 N형 전극과, 상기 제1 P형 및 N형 전극을 상기 제2 P형 및 N형 전극과 전기적으로 분리하는 분리부를 포함하는 복수의 발광셀들을 포함하는 발광셀 어레이를 형성하고,상기 발광셀 어레이 중 하나의 발광셀의 제1 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제1 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제1 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제1 P형 전극에 전기적으로 연결하는 제1 금속 배선들을 형성하고,상기 발광셀 어레이 중 하나의 발광셀의 제2 P형 전극을 그것에 인접한 두 개의 발광셀들 중 하나의 제2 N형 전극에 전기적으로 연결하고, 상기 하나의 발광셀의 제2 N형 전극을 그것에 인접한 발광셀들 중 다른 하나의 제2 P형 전극에 전기적으로 연결하는 제2 금속배선들을 형성하는 것을 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 18에 있어서,상기 기판 상에 상기 발광셀 어레이의 양 단부 근처에 배치된 본딩패드들을 형성하고,상기 본딩패드들과 상기 어레이의 양 끝단의 발광셀들을 전기적으로 연결하는 제3 금속배선들을 형성하는 것을 더 포함하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 18에 있어서, 상기 각 발광셀은기판 상에 형성된 N형 반도체층;상기 N형 반도체층의 일부 영역 상에 위치하는 P형 반도체층;상기 N형 반도체층과 상기 P형 반도체층 사이에 개재된 활성층을 포함하고,상기 제1 N형 전극 및 제2 N형 전극은 상기 N형 반도체층이고, 상기 제1 P형 전극 및 제2 P형 전극은 상기 P형 반도체층 상에 위치하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 20에 있어서, 상기 P형 반도체층 및 상기 활성층은 상기 N형 반도체층 상면의 양단부가 드러나도록 상기 N형 반도체층의 일부 영역 상에 위치하는 것을 특징으로 하는 전원의 극성에 관계없이 작동하는 발광다이오드 제조방법.
- 청구항 20에 있어서,상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 형성하는 것을 더 포함하되,상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 22에 있어서, 상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 절연층을 형성하는 것을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 22에 있어서, 상기 절연층은 SiO2, Al2O3 또는 Si3N4 중 어느 하나로 이루어진 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 22에 있어서, 상기 절연층은 λ/4n의 두께를 갖는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.(여기서, λ는 상기 발광셀로부터 입사되는 빛의 파장길이, n은 상기 절연 물질의 굴절율)
- 청구항 18에 있어서, 상기 제1 P형 전극 및 제2 P형 전극은 투명전극인 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 18에 있어서, 상기 분리부는 상기 발광셀의 상면으로부터 상기 기판이 드러나도록 식각하여 형성된 것임을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 18에 있어서, 상기 제1 또는 제2 금속배선은 일자형, 기역자형 또는 티(T)자형 중 어느 하나로 이루어진 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 18에 있어서, 상기 각 제1 및 제2 P형 전극 상에 위치하는 반사금속층을 형성하고,상기 각 반사금속층 상에 형성된 금속범퍼를 형성하는 것을 더 포함하는 것 을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 29에 있어서, 상기 반사금속층은 은(Ag) 또는 알루미늄(Al)으로 구성된 것임을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 29에 있어서, 상기 반사금속층은 다층막으로 형성된 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 29에 있어서, 상기 제1 및 제2 P형 전극과 제1 및 제2 N형 전극 상에 각각 위치하는 제1 및 제2 P형 전극패드와 제1 및 제2 N형 전극패드를 더 포함하고, 상기 제1 및 제2 금속배선들은 상기 제1 및 제2 P형 전극패드를 각각 제1 및 제2 N형 전극패드에 연결하되,상기 제1 및 제2 전극패드들을 제외한 상기 발광셀 부위에 절연물질을 도포하여 절연층을 형성하는 것을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 32에 있어서, 상기 절연층 위에 금속성 물질을 도포하여 반사금속층을 형성하는 것을 더 포함하는 것을 특징으로 하는 전원 극성에 관계없이 작동하는 발광 다이오드 제조방법.
- 청구항 18에 있어서, 상기 제1 및 제2 금속배선들은 에어 브리지(air bridge) 또는 스텝 커버(step cover) 공정에 의해 형성된 것임을 특징으로 하는 전원의 극성에 관계없이 작동하는 발광 다이오드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050091241A KR100637652B1 (ko) | 2005-09-29 | 2005-09-29 | 전원 극성에 관계없이 작동하는 발광다이오드 및 그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050091241A KR100637652B1 (ko) | 2005-09-29 | 2005-09-29 | 전원 극성에 관계없이 작동하는 발광다이오드 및 그제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100637652B1 true KR100637652B1 (ko) | 2006-10-24 |
Family
ID=37621741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050091241A KR100637652B1 (ko) | 2005-09-29 | 2005-09-29 | 전원 극성에 관계없이 작동하는 발광다이오드 및 그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100637652B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160107863A (ko) * | 2015-03-06 | 2016-09-19 | 엘지이노텍 주식회사 | 발광 소자 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284640A (ja) | 2000-03-31 | 2001-10-12 | Sanyo Electric Co Ltd | 発光素子アレイ |
| US20040080941A1 (en) | 2002-10-24 | 2004-04-29 | Hongxing Jiang | Light emitting diodes for high AC voltage operation and general lighting |
-
2005
- 2005-09-29 KR KR1020050091241A patent/KR100637652B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284640A (ja) | 2000-03-31 | 2001-10-12 | Sanyo Electric Co Ltd | 発光素子アレイ |
| US20040080941A1 (en) | 2002-10-24 | 2004-04-29 | Hongxing Jiang | Light emitting diodes for high AC voltage operation and general lighting |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160107863A (ko) * | 2015-03-06 | 2016-09-19 | 엘지이노텍 주식회사 | 발광 소자 |
| KR102239626B1 (ko) | 2015-03-06 | 2021-04-12 | 엘지이노텍 주식회사 | 발광 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9882102B2 (en) | Wafer-level light emitting diode and wafer-level light emitting diode package | |
| JP5368088B2 (ja) | 発光ダイオードおよびその製造方法 | |
| US9461091B2 (en) | Light emitting diode | |
| US8384098B2 (en) | AC light emitting diode and method for fabricating the same | |
| KR101239853B1 (ko) | 교류용 발광 다이오드 | |
| KR101138952B1 (ko) | 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
| KR101423717B1 (ko) | 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
| KR20100074352A (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101093117B1 (ko) | 교류용 발광 소자 및 그것을 제조하는 방법 | |
| KR20120031473A (ko) | 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
| KR20100108906A (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101423722B1 (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101115570B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| KR101597326B1 (ko) | 복수개의 발광셀들을 갖는 발광 소자 | |
| KR100699056B1 (ko) | 복수의 발광셀을 갖는 발광다이오드 및 그 제조방법 | |
| KR100637652B1 (ko) | 전원 극성에 관계없이 작동하는 발광다이오드 및 그제조방법 | |
| KR100599011B1 (ko) | 메쉬 전극을 채택하는 복수개의 발광셀들을 갖는 발광다이오드 및 그것을 제조하는 방법 | |
| KR100758541B1 (ko) | 행렬로 배치된 발광셀들을 갖는 발광 다이오드 및 그제조방법 | |
| KR100632205B1 (ko) | 광가이드부를 갖는 발광 다이오드 및 그 제조 방법 | |
| KR20120124640A (ko) | 발광 다이오드 | |
| KR20170045180A (ko) | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
| KR101457206B1 (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR20130030279A (ko) | 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR20120117969A (ko) | 미세로드들을 구비하는 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
| KR20110110751A (ko) | 발광 다이오드 및 그것을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120917 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130911 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170911 Year of fee payment: 12 |