CN109638125B - 一种倒装led芯片及其制作方法 - Google Patents
一种倒装led芯片及其制作方法 Download PDFInfo
- Publication number
- CN109638125B CN109638125B CN201811256110.9A CN201811256110A CN109638125B CN 109638125 B CN109638125 B CN 109638125B CN 201811256110 A CN201811256110 A CN 201811256110A CN 109638125 B CN109638125 B CN 109638125B
- Authority
- CN
- China
- Prior art keywords
- type
- groove
- semiconductor layer
- type semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 142
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000003466 welding Methods 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 59
- 238000010586 diagram Methods 0.000 description 40
- 238000005516 engineering process Methods 0.000 description 21
- 238000001259 photo etching Methods 0.000 description 17
- 239000011810 insulating material Substances 0.000 description 16
- 239000007769 metal material Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 238000005240 physical vapour deposition Methods 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种倒装LED芯片及其制作方法，属于半导体技术领域。所述倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、反光层、绝缘层、P型电极、N型电极、N型焊盘和P型焊盘；所述N型焊盘和所述P型焊盘之间的绝缘层上设有向所述反光层延伸的第二凹槽，所述第二凹槽的深度小于所述绝缘层的厚度，所述第二凹槽与所述N型焊盘之间的距离不等于所述第二凹槽与所述P型焊盘之间的距离。本发明通过增设的第二凹槽可以有效避免锡膏在粘接焊盘和支架时被挤出到两个焊盘之间而导致N型焊盘和P型焊盘导通，大大提高了倒装芯片的可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种倒装LED芯片及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种可以把电能转化成光能的半导体二极管。作为一种新型发光器件，LED技术发展迅速、应用领域广泛、产业带动性强、节能潜力大，符合低碳生态经济的要求和当代新兴产业的发展趋势。与传统电气照明相比，LED照明具有节能、环保、长寿和高效等优点，被各国公认为最有发展前景的照明产业。
芯片是LED的核心组件，分为正装结构、倒装结构和垂直结构三种。与传统的正装芯片相比，倒装芯片具有高电流、可靠和使用简便等优点，目前已得到大规模应用。
现有的倒装芯片包括衬底、N型半导体层、有源层、P型半导体层、反光层、绝缘层、P型电极、N型电极、N型焊盘和P型焊盘。N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽。反光层铺设在P型半导体层上，且反光层上设有延伸至P型半导体层的通孔。P型电极设置在反光层上，并通过通孔延伸至P型半导体层；N型电极设置在凹槽内的N型半导体层上。绝缘层铺设在凹槽内除N型电极所在区域之外的区域、以及反光层上除P型电极所在区域之外的区域上。P型焊盘设置在P型电极以及P型电极周围的绝缘层上，N型焊盘设置在N型电极以及N型电极周围的绝缘层上。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
倒装芯片在封装过程中，会使用锡膏将N型焊盘和P型焊盘两个焊盘粘接在支架的指定区域，使电流能够通过支架上的引脚注入倒装芯片。由于锡膏具有一定的流动性，因此锡膏在粘接焊盘和支架时很容易被挤出到两个焊盘之间，导致N型焊盘和P型焊盘导通。
发明内容
本发明实施例提供了一种倒装LED芯片及其制作方法，能够解决现有技术N型焊盘和P型焊盘导通的问题。所述技术方案如下：
一方面，本发明实施例提供了一种倒装LED芯片，所述倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、反光层、绝缘层、P型电极、N型电极、N型焊盘和P型焊盘；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底的第一表面上，所述P型半导体层上设有延伸至所述N型半导体层的第一凹槽；所述N型电极设置在所述第一凹槽内的N型半导体层上，所述P型电极设置在所述P型半导体层上，所述反光层在所述P型半导体层除所述P型电极所在区域之外的区域上；所述绝缘层铺设在所述第一凹槽内和所述反光层上，所述绝缘层上设有延伸至所述P型电极的第一通孔和延伸至所述N型电极的第二通孔；所述N型焊盘和所述P型焊盘间隔设置在所述绝缘层上，所述P型焊盘通过所述第一通孔延伸至所述P型电极，所述N型焊盘通过所述第二通孔延伸至所述N型电极；
所述N型焊盘和所述P型焊盘之间的绝缘层上设有向所述反光层延伸的第二凹槽，所述第二凹槽的深度小于所述绝缘层的厚度，所述第二凹槽与所述N型焊盘之间的距离不等于所述第二凹槽与所述P型焊盘之间的距离。
在本发明实施例一种可能的实现方式中，所述P型半导体层上设有延伸至所述N型半导体层的第三凹槽，所述第二凹槽在所述第一表面上的投影与所述第三凹槽在所述第一表面上的投影重合，所述第二凹槽的深度等于所述第三凹槽的深度。
可选地，所述第三凹槽的深度等于所述第一凹槽的深度。
优选地，所述第二凹槽的深度为1μm～2μm。
可选地，所述第二凹槽与所述N型焊盘之间的距离小于所述第二凹槽与所述P型焊盘之间的距离。
优选地，所述第二凹槽与所述N型焊盘之间的距离为5μm～100μm。
可选地，所述第二凹槽的宽度为10μm～50μm。
在本发明实施例另一种可能的实现方式中，所述绝缘层上设有与所述第一通孔连通的第四凹槽、以及与所述第二通孔连通的第五凹槽；所述P型焊盘设置在所述第四凹槽内，所述P型焊盘的厚度等于所述第四凹槽的深度和所述第一通孔的长度之和；所述N型焊盘设置在所述第五凹槽内，所述N型焊盘的厚度等于所述第五凹槽的深度和所述第二通孔的长度之和。
可选地，所述第四凹槽的深度等于所述第二凹槽的深度，所述第五凹槽的深度等于所述第二凹槽的深度。
另一方面，本发明实施例提供了一种倒装LED芯片的制作方法，所述制作方法包括：
在衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的第一凹槽；
在所述P型半导体层上形成反光层；
在所述第一凹槽内的N型半导体层上设置N型电极，并在所述P型半导体层除所述反光层所在区域之外的区域上设置P型电极；
在所述第一凹槽内和所述反光层上形成绝缘层，所述绝缘层上设有延伸至所述P型电极的第一通孔、延伸至所述N型电极的第二通孔、以及向所述反光层延伸的第二凹槽，所述第二凹槽的深度小于所述绝缘层的厚度，所述第二凹槽位于所述第一通孔和所述第二通孔之间，且所述第二凹槽与所述第一通孔之间的距离不等于所述第二凹槽与所述第二通孔之间的距离；
在所述绝缘层上间隔设置N型焊盘和P型焊盘，所述P型焊盘通过所述第一通孔延伸至所述P型电极，所述N型焊盘通过所述第二通孔延伸至所述N型电极。
本发明实施例提供的技术方案带来的有益效果是：
通过在N型焊盘和P型焊盘之间的绝缘层上开设向反光层延伸的第二凹槽，使在粘接焊盘和支架时被挤出到两个焊盘之间的锡膏流到第二凹槽内。由于第二凹槽的深度小于绝缘层的厚度，因此第二凹槽的底部为绝缘层，可以避免第二凹槽内的锡膏与导电材料导通。同时第二凹槽与N型焊盘之间的距离不等于第二凹槽与P型焊盘之间的距离，可以防止由于第二凹槽设置在两个焊盘正中间而导致从两个焊盘挤出的锡膏都流入第二凹槽内而导通。综上，本发明实施例增设的第二凹槽可以有效避免锡膏在粘接焊盘和支架时被挤出到两个焊盘之间而导致N型焊盘和P型焊盘导通，大大提高了倒装芯片的可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种倒装LED芯片的结构示意图；
图2是本发明实施例提供的另一种倒装LED芯片的结构示意图；
图3是本发明实施例提供的一种倒装LED芯片的制作方法的流程图；
图4是本发明实施例提供的制作方法在执行步骤201之后形成的倒装LED芯片的结构示意图；
图5是本发明实施例提供的制作方法在执行步骤202之后形成的倒装LED芯片的结构示意图；
图6是本发明实施例提供的制作方法在执行步骤203之后形成的倒装LED芯片的结构示意图；
图7是本发明实施例提供的制作方法在执行步骤204之后形成的倒装LED芯片的结构示意图；
图8是本发明实施例提供的制作方法在执行步骤205之后形成的倒装LED芯片的结构示意图；
图9是本发明实施例提供的制作方法在执行步骤206之后形成的倒装LED芯片的结构示意图；
图10是本发明实施例提供的制作方法在执行步骤301之后形成的倒装LED芯片的结构示意图；
图11是本发明实施例提供的制作方法在执行步骤302之后形成的倒装LED芯片的结构示意图；
图12是本发明实施例提供的制作方法在执行步骤303之后形成的倒装LED芯片的结构示意图；
图13是本发明实施例提供的制作方法在执行步骤304之后形成的倒装LED芯片的结构示意图；
图14是本发明实施例提供的制作方法在执行步骤305之后形成的倒装LED芯片的结构示意图；
图15是本发明实施例提供的制作方法在执行步骤306之后形成的倒装LED芯片的结构示意图；
图16是本发明实施例提供的制作方法在执行步骤401之后形成的倒装LED芯片的结构示意图；
图17是本发明实施例提供的制作方法在执行步骤402之后形成的倒装LED芯片的结构示意图；
图18是本发明实施例提供的制作方法在执行步骤403之后形成的倒装LED芯片的结构示意图；
图19是本发明实施例提供的制作方法在执行步骤404之后形成的倒装LED芯片的结构示意图；
图20是本发明实施例提供的制作方法在执行步骤405之后形成的倒装LED芯片的结构示意图；
图21是本发明实施例提供的制作方法在执行步骤406之后形成的倒装LED芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种倒装LED芯片。图1为本发明实施例提供的一种倒装LED芯片的结构示意图。参见图1，该倒装LED芯片包括衬底10、N型半导体层21、有源层22、P型半导体层23、反光层30、绝缘层40、P型电极51、N型电极52、N型焊盘53和P型焊盘54。N型半导体层21、有源层22和P型半导体层23依次层叠在衬底10的第一表面上，P型半导体层23上设有延伸至N型半导体层21的第一凹槽100。N型电极52设置在第一凹槽100内的N型半导体层21上，P型电极51设置在P型半导体层23上，反光层30在P型半导体层23除P型电极51所在区域之外的区域上。绝缘层40铺设在第一凹槽100内和反光层30上，绝缘层40上设有延伸至P型电极51的第一通孔200和延伸至N型电极52的第二通孔300。N型焊盘53和P型焊盘54间隔设置在绝缘层40上，P型焊盘54通过第一通孔200延伸至P型电极51，N型焊盘53通过第二通孔300延伸至N型电极52。
在本实施例中，如图1所示，N型焊盘53和P型焊盘54之间的绝缘层40上设有向反光层30延伸的第二凹槽400，第二凹槽400的深度d1小于绝缘层40的厚度d2，第二凹槽400与N型焊盘53之间的距离s1不等于第二凹槽400与P型焊盘54之间的距离s2。
在实际应用中，第二凹槽400与N型焊盘53之间的距离s1可以小于第二凹槽400与P型焊盘54之间的距离s2，也可以大于第二凹槽400与P型焊盘54之间的距离s2。需要说明的是，图1中仅以第二凹槽400与N型焊盘53之间的距离s1小于第二凹槽400与P型焊盘54之间的距离s2为例，并不作为对本发明的限制。
本发明实施例通过在N型焊盘和P型焊盘之间的绝缘层上开设向反光层延伸的第二凹槽，使在粘接焊盘和支架时被挤出到两个焊盘之间的锡膏流到第二凹槽内。由于第二凹槽的深度小于绝缘层的厚度，因此第二凹槽的底部为绝缘层，可以避免第二凹槽内的锡膏与导电材料导通。同时第二凹槽与N型焊盘之间的距离不等于第二凹槽与P型焊盘之间的距离，可以防止由于第二凹槽设置在两个焊盘正中间而导致从两个焊盘挤出的锡膏都流入第二凹槽内而导通。综上，本发明实施例增设的第二凹槽可以有效避免锡膏在粘接焊盘和支架时被挤出到两个焊盘之间而导致N型焊盘和P型焊盘导通，大大提高了倒装芯片的可靠性。而且实现工艺简单，适合工业化生产。
在本实施例的一种实现方式中，如图1所示，P型半导体层23上可以设有延伸至N型半导体层21的第三凹槽500，第二凹槽400在第一表面上的投影与第三凹槽500在第一表面上的投影重合，第二凹槽400的深度d1等于第三凹槽500的深度d3。
通过预先在P型半导体层上开设第三凹槽，再在P型半导体层上依次形成反光层和绝缘层，从而利用第三凹槽和P型半导体层其它部分的高度不一致，在绝缘层上自然形成第二凹槽，有利于准确设定第二凹槽的位置。
在实际应用中，P型半导体层23上也可以不设置延伸至N型半导体层21的第三凹槽500，此时可以采用光刻技术和刻蚀技术对绝缘层图形化，直接形成第二凹槽，实现方式更为直观。
可选地，如图2所示，第三凹槽500的深度d3可以等于第一凹槽100的深度d4。第三凹槽和第一凹槽可以采用一道光刻工艺形成，大大降低了实现成本。
优选地，第二凹槽400的深度d1可以为1μm～2μm。如果第二凹槽的深度小于1μm，则可能由于第二凹槽的深度较小而无法有效容纳在粘接焊盘和支架时被挤出到两个焊盘之间的锡膏；如果第二凹槽的深度大于2μm，则可能由于第二凹槽的深度较大而导致绝缘层的厚度较大，增加生产成本，同时也可能导致外延电性异常。
可选地，如图2所示，第二凹槽400与N型焊盘53之间的距离s1可以小于第二凹槽400与P型焊盘54之间的距离s2。第二凹槽靠近N型焊盘设置，第三凹槽也靠近N型焊盘设置，可以减小开设第三凹槽而隔断的P型半导体层的面积，尽可能避免对芯片发光造成影响。
优选地，第二凹槽400与N型焊盘53之间的距离s1可以为5μm～100μm。如果第二凹槽与N型焊盘之间的距离小于5μm，则可能由于第二凹槽与N型焊盘之间的距离较小而影响到第三凹槽的开设；如果第二凹槽与N型焊盘之间的距离大于100μm，则可能由于第二凹槽与N型焊盘之间的距离较大而对芯片发光造成较大的负影响。
可选地，第二凹槽400的宽度s3可以为10μm～50μm。如果第二凹槽的宽度小于10μm，则可能由于第二凹槽的宽度较小而无法有效容纳在粘接焊盘和支架时被挤出到两个焊盘之间的锡膏，同时还会增加制作难度；如果第二凹槽的宽度大于50μm，则可能由于第二凹槽的宽度较大而导致从两个焊盘挤出的锡膏都流入第二凹槽内而导通，而且还会降低发光面积，对亮度产生负影响。
图2为本发明实施例提供的另一种倒装LED芯片的结构示意图。参见图2，在本实施例的另一种实现方式中，绝缘层40上可以设有与第一通孔200连通的第四凹槽600、以及与第二通孔300连通的第五凹槽700；P型焊盘54设置在第四凹槽600内，P型焊盘54的厚度d5等于第四凹槽600的深度d6和第一通孔200的长度d7之和；N型焊盘53设置在第五凹槽700内，N型焊盘700的厚度d8等于第五凹槽700的深度d9和第二通孔300的长度d10之和。通过将P型焊盘和N型焊盘设置在绝缘内部，可以进一步避免锡膏在粘接焊盘和支架时被挤出到两个焊盘之间而导致N型焊盘和P型焊盘导通，提高倒装芯片的可靠性。
可选地，第四凹槽600的深度d6可以等于第二凹槽400的深度，第五凹槽700的深度d9可以等于第二凹槽400的深度。第四凹槽、第五凹槽和第二凹槽可以采用采用一道光刻工艺形成，大大降低了实现成本。
在实际应用中，第二凹槽400的数量可以为一个，也可以为多个。例如，图2中第二凹槽400的数量为两个，一个第二凹槽400与N型焊盘53之间的距离小于第二凹槽400与P型焊盘54之间的距离，另一个第二凹槽400与N型焊盘53之间的距离大于第二凹槽400与P型焊盘54之间的距离。
具体地，衬底10的材料可以采用蓝宝石，优选为图形化蓝宝石衬底(英文：Patterned Sapphire S，简称：PSS)。N型半导体层21的材料可以采用N型掺杂(如硅)的氮化镓。有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓，量子垒的材料可以采用氮化镓。P型半导体层23的材料可以采用P型掺杂(如镁)的氮化镓。反光层30可以为银、铝等金属材料形成的金属反射层，也可以为分布式布拉格反射层(英文：Distributed Bragg Reflection，简称：DBR)。绝缘层40的材料可以采用二氧化硅(SiO2)或者氮化硅(SiN)。P型电极51、N型电极52、P型焊盘53、N型焊盘54的材料均可以采用金(Au)、铝(Al)、铜(Cu)、镍(Ni)、铂(Pt)、铬(Cr)、钛(Ti)中的一种或多种。
可选地，该倒装LED芯片还可以包括透明导电薄膜，透明导电薄膜设置在P型半导体层上。进一步地，透明导电薄膜的材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)。
本发明实施例提供了一种倒装LED芯片的制作方法，适用于制作图1或图2所示的倒装LED芯片。图3为本发明实施例提供一种倒装LED芯片的制作方法的流程图。参见图3，该制作方法包括：
步骤201：在衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层。
图4为本发明实施例提供的制作方法在执行步骤201之后形成的倒装LED芯片的结构示意图。其中，10表示衬底，21表示N型半导体层，22表示有源层，23表示P型半导体层。参见图4，N型半导体层21、有源层22、P型半导体层23依次层叠在衬底的10的一个表面上。
具体地，该步骤201可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal Organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、有源层和P型半导体层。
步骤202：在P型半导体层上开设延伸至N型半导体层的第一凹槽。
图5为本发明实施例提供的制作方法在执行步骤202之后形成的倒装LED芯片的结构示意图。其中，100表示第一凹槽。参见图5，第一凹槽100从P型半导体层23延伸到N型半导体层21。
具体地，该步骤202可以包括：
采用光刻技术在P型半导体层上形成一定图形的光刻胶，光刻胶设置在P型半导体层除第一凹槽所在区域之外的区域上；
采用感应耦合等离子体刻蚀(英文：Inductive Coupled Plasma Etch，简称：ICP)设备干法刻蚀没有光刻胶覆盖的P型半导体层和有源层，形成第一凹槽；
去除光刻胶。
在具体实现时，采用光刻技术形成一定图形的光刻胶，可以包括：
铺设一层光刻胶；
通过一定图形的掩膜版对光刻胶进行曝光；
将曝光后的光刻胶浸泡在显影液中，溶解部分光刻胶，留下的光刻胶即为所需图形的光刻胶。
步骤203：在P型半导体层上形成反光层。
图6为本发明实施例提供的制作方法在执行步骤203之后形成的倒装LED芯片的结构示意图。其中，30表示反光层。参见图6，反光层30设置在P型半导体层23的部分区域上。
可选地，当反光层为金属反射层时，该步骤203可以包括：
采用光刻技术在第一凹槽内和P型半导体层上形成一定图形的光刻胶，光刻胶设置在第一凹槽内、以及P型半导体层除反光层所在区域之外的区域上；
采用物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术在光刻胶和P型半导体层上铺设金属材料；
去除光刻胶和铺设在光刻胶上的金属材料，留下的金属材料形成反光层。
可选地，当反光层为DBR时，该步骤203可以包括：
采用PVD技术在第一凹槽内和P型半导体层上形成DBR；
采用光刻技术在DBR上形成一定图形的光刻胶，光刻胶设置在除反光层所在区域之外的区域上；
干法刻蚀没有光刻胶覆盖的DBR，留下的DBR形成反光层；
去除光刻胶。
步骤204：在第一凹槽内的N型半导体层上设置N型电极，并在P型半导体层除反光层所在区域之外的区域上设置P型电极。
图7为本发明实施例提供的制作方法在执行步骤204之后形成的倒装LED芯片的结构示意图。其中，51表示P型电极，52表示N型电极。参见图7，P型电极51设置在P型半导体层23除反光层30所在区域之外的区域上，N型电极52设置在第一凹槽100内的N型半导体层21上。
具体地，该步骤204可以包括：
采用光刻技术在第一凹槽内和反光层上形成一定图形的光刻胶，光刻胶设置在第一凹槽内除N型电极所在区域之外的区域上；
采用PVD技术在在光刻胶、N型半导体层和P型半导体层上铺设金属材料；
去除光刻胶和铺设在光刻胶上的金属材料，N型半导体层上的金属材料形成N型电极，P型半导体层上的金属材料形成P型电极。
步骤205：在第一凹槽内和反光层上形成绝缘层，绝缘层上设有延伸至P型电极的第一通孔、延伸至N型电极的第二通孔、以及向反光层延伸的第二凹槽，第二凹槽的深度小于绝缘层的厚度，第二凹槽位于第一通孔和第二通孔之间，且第二凹槽与第一通孔之间的距离不等于第二凹槽与第二通孔之间的距离。
图8为本发明实施例提供的制作方法在执行步骤205之后形成的倒装LED芯片的结构示意图。其中，40表示绝缘层，200表示第一通孔，300表示第二通孔，400表示第二凹槽。参见图8，绝缘层40设置在第一凹槽100内和反光层30上，第一通孔200从绝缘层40延伸至P型电极51，第二通孔300从绝缘层40延伸至N型电极52，第二凹槽400从绝缘层40向反光层30延伸。
具体地，该步骤205可以包括：
采用PVD技术在第一凹槽内、反光层和P型电极上铺设绝缘材料；
采用光刻技术在绝缘材料上形成一定图形的光刻胶，光刻胶设置在除第一通孔和第二通孔所在区域之外的区域上；
干法刻蚀没有光刻胶覆盖的绝缘材料，形成第一通孔和第二通孔；
去除光刻胶；
采用光刻技术在绝缘材料上形成一定图形的光刻胶，光刻胶设置在除第二凹槽所在区域之外的区域上；
干法刻蚀没有光刻胶覆盖的绝缘材料，形成第二凹槽，留下的绝缘材料形成绝缘层；
去除光刻胶。
在实际应用中，也可以先形成第二凹槽，再形成第一通孔和第二通孔。
步骤206：在绝缘层上间隔设置N型焊盘和P型焊盘，P型焊盘通过第一通孔延伸至P型电极，N型焊盘通过第二通孔延伸至N型电极。
图9为本发明实施例提供的制作方法在执行步骤206之后形成的倒装LED芯片的结构示意图。其中，53表示N型焊盘，54表示P型焊盘。参见图9，N型焊盘53和P型焊盘54间隔设置在绝缘层40上，P型焊盘54通过第一通孔200延伸至P型电极51，N型焊盘53通过第二通孔300延伸至N型电极52。
具体地，该步骤206可以包括：
采用光刻技术在绝缘层上形成一定图形的光刻胶，光刻胶设置在除N型焊盘和P型焊盘所在区域之外的区域上；
采用PVD技术在在光刻胶、绝缘层、第一通孔内的P型半导体层和第二通孔内的N型半导体层上铺设金属材料；
去除光刻胶和铺设在光刻胶上的金属材料，P型半导体层和第一通孔周围的绝缘层上的金属材料形成P型焊盘，N型半导体层和第二通孔周围的绝缘层上的金属材料形成N型焊盘。
在图3所示的制作方法的基础上进行改进，形成如下特别适用于制作图1所示的倒装LED芯片的制作方法。具体地，该制作方法可以包括：
步骤301：在衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层。
图10为本发明实施例提供的制作方法在执行步骤301之后形成的倒装LED芯片的结构示意图。其中，10表示衬底，21表示N型半导体层，22表示有源层，23表示P型半导体层。参见图10，N型半导体层21、有源层22、P型半导体层23依次层叠在衬底的10的一个表面上。
具体地，该步骤301可以与步骤201相同，在此不再详述。
步骤302：在P型半导体层上开设延伸至N型半导体层的第一凹槽、以及延伸至N型半导体层的第三凹槽。
图11为本发明实施例提供的制作方法在执行步骤302之后形成的倒装LED芯片的结构示意图。其中，100表示第一凹槽，500表示第三凹槽。参见图11，第一凹槽100和第三凹槽500均从P型半导体层23延伸到N型半导体层21，且第一凹槽100和第三凹槽500的深度相等。
具体地，该步骤302可以包括：
采用光刻技术在P型半导体层上形成一定图形的光刻胶，光刻胶设置在P型半导体层除第一凹槽和第三凹槽所在区域之外的区域上；
采用ICP设备干法刻蚀没有光刻胶覆盖的P型半导体层和有源层，形成第一凹槽和第三凹槽；
去除光刻胶。
步骤303：在P型半导体层上形成反光层。
图12为本发明实施例提供的制作方法在执行步骤303之后形成的倒装LED芯片的结构示意图。其中，30表示反光层。参见图12，反光层30设置在P型半导体层23的部分区域上。
具体地，该步骤303可以与步骤203相同，在此不再详述。
步骤304：在第一凹槽内的N型半导体层上设置N型电极，并在P型半导体层除反光层所在区域之外的区域上设置P型电极。
图13为本发明实施例提供的制作方法在执行步骤304之后形成的倒装LED芯片的结构示意图。其中，51表示P型电极，52表示N型电极。参见图13，P型电极51设置在P型半导体层23除反光层30所在区域之外的区域上，N型电极52设置在第一凹槽100内的N型半导体层21上。
具体地，该步骤304可以与步骤204相同，在此不再详述。
步骤305：在第一凹槽内和反光层上形成绝缘层，绝缘层上设有延伸至P型电极的第一通孔、延伸至N型电极的第二通孔、以及向反光层延伸的第二凹槽，第二凹槽的深度小于绝缘层的厚度，第二凹槽位于第一通孔和第二通孔之间，且第二凹槽与第一通孔之间的距离不等于第二凹槽与第二通孔之间的距离。
图14为本发明实施例提供的制作方法在执行步骤305之后形成的倒装LED芯片的结构示意图。其中，40表示绝缘层，200表示第一通孔，300表示第二通孔，400表示第二凹槽。参见图14，绝缘层40设置在第一凹槽100内和反光层30上，第一通孔200从绝缘层40延伸至P型电极51，第二通孔300从绝缘层40延伸至N型电极52，第二凹槽400与第三凹槽500在衬底10的第一表面上的投影重合，并且相同的方向延伸。
具体地，该步骤305可以包括：
采用PVD技术在第一凹槽内、反光层和P型电极上铺设绝缘材料；
采用光刻技术在绝缘材料上形成一定图形的光刻胶，光刻胶设置在除第一通孔和第二通孔所在区域之外的区域上；
干法刻蚀没有光刻胶覆盖的绝缘材料，形成第一通孔和第二通孔，留下的绝缘材料形成绝缘层；
去除光刻胶。
步骤306：在绝缘层上间隔设置N型焊盘和P型焊盘，P型焊盘通过第一通孔延伸至P型电极，N型焊盘通过第二通孔延伸至N型电极。
图15为本发明实施例提供的制作方法在执行步骤306之后形成的倒装LED芯片的结构示意图。其中，53表示N型焊盘，54表示P型焊盘。参见图15，N型焊盘53和P型焊盘54间隔设置在绝缘层40上，P型焊盘54通过第一通孔200延伸至P型电极51，N型焊盘53通过第二通孔300延伸至N型电极52。
具体地，该步骤306可以与步骤206相同，在此不再详述。
上述制作方法与图2所示的制作方法相比，可以避免单独采用一道光刻工艺形成第二凹槽，减少了光刻工艺的次数，降低了实现成本。
在图3所示的制作方法的基础上进行改进，形成如下特别适用于制作图2所示的倒装LED芯片的制作方法。具体地，该制作方法可以包括：
步骤401：在衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层。
图16为本发明实施例提供的制作方法在执行步骤401之后形成的倒装LED芯片的结构示意图。其中，10表示衬底，21表示N型半导体层，22表示有源层，23表示P型半导体层。参见图16，N型半导体层21、有源层22、P型半导体层23依次层叠在衬底的10的一个表面上。
具体地，该步骤401可以与步骤201相同，在此不再详述。
步骤402：在P型半导体层上开设延伸至N型半导体层的第一凹槽。
图17为本发明实施例提供的制作方法在执行步骤402之后形成的倒装LED芯片的结构示意图。其中，100表示第一凹槽。参见图17，第一凹槽100从P型半导体层23延伸到N型半导体层21。
具体地，该步骤402可以与步骤202相同，在此不再详述。
步骤403：在P型半导体层上形成反光层。
图18为本发明实施例提供的制作方法在执行步骤403之后形成的倒装LED芯片的结构示意图。其中，30表示反光层。参见图18，反光层30设置在P型半导体层23的部分区域上。
具体地，该步骤403可以与步骤203相同，在此不再详述。
步骤404：在第一凹槽内的N型半导体层上设置N型电极，并在P型半导体层除反光层所在区域之外的区域上设置P型电极。
图19为本发明实施例提供的制作方法在执行步骤404之后形成的倒装LED芯片的结构示意图。其中，51表示P型电极，52表示N型电极。参见图19，P型电极51设置在P型半导体层23除反光层30所在区域之外的区域上，N型电极52设置在第一凹槽100内的N型半导体层21上。
具体地，该步骤404可以与步骤204相同，在此不再详述。
步骤405：在第一凹槽内和反光层上形成绝缘层，绝缘层上设有延伸至P型电极的第一通孔、与第一通孔连通的第四凹槽、延伸至N型电极的第二通孔、与第二通孔连通的第五凹槽、以及向反光层延伸的第二凹槽，第二凹槽的深度小于绝缘层的厚度，第二凹槽位于第一通孔和第二通孔之间，且第二凹槽与第一通孔之间的距离不等于第二凹槽与第二通孔之间的距离。
图20为本发明实施例提供的制作方法在执行步骤405之后形成的倒装LED芯片的结构示意图。其中，40表示绝缘层，200表示第一通孔，300表示第二通孔，400表示第二凹槽，600表示第四凹槽，700表示第五凹槽。参见图20，绝缘层40设置在第一凹槽100内和反光层30上，绝缘层40上设有向反光层30延伸的第二凹槽400、第四凹槽600和第五凹槽700，第一通孔200从第二凹槽400延伸至P型电极51，第二通孔300从第五凹槽700延伸至N型电极52。
具体地，该步骤405可以包括：
采用PVD技术在第一凹槽内、反光层和P型电极上铺设绝缘材料；
采用光刻技术在绝缘材料上形成一定图形的光刻胶，光刻胶设置在除第一通孔和第二通孔所在区域之外的区域上；
干法刻蚀没有光刻胶覆盖的绝缘材料，形成第一通孔和第二通孔；
去除光刻胶；
采用光刻技术在绝缘材料上形成一定图形的光刻胶，光刻胶设置在除第二凹槽、第四凹槽和第五凹槽所在区域之外的区域上；
干法刻蚀没有光刻胶覆盖的绝缘材料，形成第二凹槽、第四凹槽和第五凹槽，留下的绝缘材料形成绝缘层；
去除光刻胶。
在实际应用中，也可以先形成第二凹槽、第四凹槽和第五凹槽，再形成第一通孔和第二通孔。
步骤406：在第四凹槽内形成P型焊盘，P型焊盘通过第一通孔延伸至P型电极，并在第五凹槽内形成N型焊盘，N型焊盘通过第二通孔延伸至N型电极。
图21为本发明实施例提供的制作方法在执行步骤406之后形成的倒装LED芯片的结构示意图。其中，53表示N型焊盘，54表示P型焊盘。参见图21，P型焊盘54设置在第四凹槽600内，并通过第一通孔200延伸至P型电极51，P型焊盘54的厚度等于第四凹槽600的深度和第一通孔200的长度之和；N型焊盘53设置在第五凹槽内，并通过第二通孔300延伸至N型电极52，N型焊盘53的厚度等于第五凹槽700的深度和第二通孔300的长度之和。
具体地，该步骤406可以包括：
采用光刻技术在绝缘层上形成一定图形的光刻胶，光刻胶设置在除第四凹槽和第五凹槽所在区域之外的区域上；
采用PVD技术在在光刻胶、绝缘层、第一通孔内的P型半导体层和第二通孔内的N型半导体层上铺设金属材料；
去除光刻胶和铺设在光刻胶上的金属材料，第四凹槽内的金属材料形成P型焊盘，第五凹槽内的金属材料形成N型焊盘。
上述制作方法与图2所示的制作方法相比，利用形成第二凹槽的光刻工艺同时形成了第四凹槽和第五凹槽，并将P型焊盘放置在第四凹槽内，N型焊盘放置在第五凹槽内，可以进一步避免锡膏在粘接焊盘和支架时被挤出到两个焊盘之间而导致N型焊盘和P型焊盘导通。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种倒装LED芯片，所述倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、反光层、绝缘层、P型电极、N型电极、N型焊盘和P型焊盘；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底的第一表面上，所述P型半导体层上设有延伸至所述N型半导体层的第一凹槽；所述N型电极设置在所述第一凹槽内的N型半导体层上，所述P型电极设置在所述P型半导体层上，所述反光层在所述P型半导体层除所述P型电极所在区域之外的区域上；所述绝缘层铺设在所述第一凹槽内和所述反光层上，所述绝缘层上设有延伸至所述P型电极的第一通孔和延伸至所述N型电极的第二通孔；所述N型焊盘和所述P型焊盘间隔设置在所述绝缘层上，所述P型焊盘通过所述第一通孔延伸至所述P型电极，所述N型焊盘通过所述第二通孔延伸至所述N型电极；
其特征在于，所述N型焊盘和所述P型焊盘之间的绝缘层上设有向所述反光层延伸的第二凹槽，所述第二凹槽的深度小于所述绝缘层的厚度，所述第二凹槽与所述N型焊盘之间的距离不等于所述第二凹槽与所述P型焊盘之间的距离，所述第二凹槽与所述N型焊盘之间的距离、所述第二凹槽与所述P型焊盘之间的距离均大于0。
2.根据权利要求1所述的倒装LED芯片，其特征在于，所述P型半导体层上设有延伸至所述N型半导体层的第三凹槽，所述第二凹槽在所述第一表面上的投影与所述第三凹槽在所述第一表面上的投影重合，所述第二凹槽的深度等于所述第三凹槽的深度。
3.根据权利要求2所述的倒装LED芯片，其特征在于，所述第三凹槽的深度等于所述第一凹槽的深度。
4.根据权利要求3所述的倒装LED芯片，其特征在于，所述第二凹槽的深度为1μm～2μm。
5.根据权利要求2～4任一项所述的倒装LED芯片，其特征在于，所述第二凹槽与所述N型焊盘之间的距离小于所述第二凹槽与所述P型焊盘之间的距离。
6.根据权利要求5所述的倒装LED芯片，其特征在于，所述第二凹槽与所述N型焊盘之间的距离为5μm～100μm。
7.根据权利要求1～4任一项所述的倒装LED芯片，其特征在于，所述第二凹槽的宽度为10μm～50μm。
8.根据权利要求1所述的倒装LED芯片，其特征在于，所述绝缘层上设有与所述第一通孔连通的第四凹槽、以及与所述第二通孔连通的第五凹槽；所述P型焊盘设置在所述第四凹槽内，所述P型焊盘的厚度等于所述第四凹槽的深度和所述第一通孔的长度之和；所述N型焊盘设置在所述第五凹槽内，所述N型焊盘的厚度等于所述第五凹槽的深度和所述第二通孔的长度之和。
9.根据权利要求8所述的倒装LED芯片，其特征在于，所述第四凹槽的深度等于所述第二凹槽的深度，所述第五凹槽的深度等于所述第二凹槽的深度。
10.一种倒装LED芯片的制作方法，其特征在于，所述制作方法包括：
在衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的第一凹槽；
在所述P型半导体层上形成反光层；
在所述第一凹槽内的N型半导体层上设置N型电极，并在所述P型半导体层除所述反光层所在区域之外的区域上设置P型电极；
在所述第一凹槽内和所述反光层上形成绝缘层，所述绝缘层上设有延伸至所述P型电极的第一通孔、延伸至所述N型电极的第二通孔、以及向所述反光层延伸的第二凹槽，所述第二凹槽的深度小于所述绝缘层的厚度，所述第二凹槽位于所述第一通孔和所述第二通孔之间，且所述第二凹槽与所述第一通孔之间的距离不等于所述第二凹槽与所述第二通孔之间的距离；
在所述绝缘层上间隔设置N型焊盘和P型焊盘，所述P型焊盘通过所述第一通孔延伸至所述P型电极，所述N型焊盘通过所述第二通孔延伸至所述N型电极，所述N型焊盘与所述第二凹槽之间的距离、所述P型焊盘与所述第二凹槽之间的距离均大于0。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811256110.9A CN109638125B (zh) | 2018-10-26 | 2018-10-26 | 一种倒装led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811256110.9A CN109638125B (zh) | 2018-10-26 | 2018-10-26 | 一种倒装led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109638125A CN109638125A (zh) | 2019-04-16 |
| CN109638125B true CN109638125B (zh) | 2020-10-27 |
Family
ID=66066700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811256110.9A Active CN109638125B (zh) | 2018-10-26 | 2018-10-26 | 一种倒装led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109638125B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113659048B (zh) * | 2021-07-22 | 2023-10-20 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046142A (ja) * | 2001-08-01 | 2003-02-14 | Sanyo Electric Co Ltd | 発光装置及びそれに用いる支持台 |
| CN103178181A (zh) * | 2011-12-26 | 2013-06-26 | 茂邦电子有限公司 | 电极共平面的发光二极管元件、封装结构及光反射结构 |
| CN104638090A (zh) * | 2014-12-18 | 2015-05-20 | 上海大学 | 倒装led封装模组 |
| CN106449924A (zh) * | 2016-08-30 | 2017-02-22 | 厦门乾照光电股份有限公司 | 一种光热电分离的倒装led芯片及其制作方法 |
| CN108123018A (zh) * | 2017-12-18 | 2018-06-05 | 湘能华磊光电股份有限公司 | 一种氮化镓基倒装结构发光器件及其制备方法 |
| CN108336207A (zh) * | 2018-01-05 | 2018-07-27 | 佛山市国星半导体技术有限公司 | 一种高可靠性led芯片及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244419A (zh) * | 2014-06-18 | 2016-01-13 | 晶能光电（常州）有限公司 | 一种晶圆级薄膜倒装led芯片的制备方法 |
| TWI582928B (zh) * | 2016-01-19 | 2017-05-11 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
| CN107833960A (zh) * | 2017-10-23 | 2018-03-23 | 山东晶泰星光电科技有限公司 | 一种具有溢流通道和溢流槽的led支架及其制造方法 |
| CN207558821U (zh) * | 2017-10-23 | 2018-06-29 | 山东晶泰星光电科技有限公司 | 一种具有溢流通道和溢流槽的led支架 |
-
2018
- 2018-10-26 CN CN201811256110.9A patent/CN109638125B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046142A (ja) * | 2001-08-01 | 2003-02-14 | Sanyo Electric Co Ltd | 発光装置及びそれに用いる支持台 |
| CN103178181A (zh) * | 2011-12-26 | 2013-06-26 | 茂邦电子有限公司 | 电极共平面的发光二极管元件、封装结构及光反射结构 |
| CN104638090A (zh) * | 2014-12-18 | 2015-05-20 | 上海大学 | 倒装led封装模组 |
| CN106449924A (zh) * | 2016-08-30 | 2017-02-22 | 厦门乾照光电股份有限公司 | 一种光热电分离的倒装led芯片及其制作方法 |
| CN108123018A (zh) * | 2017-12-18 | 2018-06-05 | 湘能华磊光电股份有限公司 | 一种氮化镓基倒装结构发光器件及其制备方法 |
| CN108336207A (zh) * | 2018-01-05 | 2018-07-27 | 佛山市国星半导体技术有限公司 | 一种高可靠性led芯片及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109638125A (zh) | 2019-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101150861B1 (ko) | 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법 | |
| CN109216515B (zh) | 一种倒装led芯片及其制作方法 | |
| JP3693468B2 (ja) | 半導体発光素子 | |
| KR101756333B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| CN109659414B (zh) | 一种倒装led芯片及其制作方法 | |
| KR100999726B1 (ko) | 발광소자 및 그 제조방법 | |
| KR102588170B1 (ko) | 다층 구조의 반사막을 구비한 반도체 발광 소자 | |
| CN104638069A (zh) | 垂直型led芯片结构及其制作方法 | |
| CN102447016A (zh) | 发光二极管结构及其制作方法 | |
| CN109638125B (zh) | 一种倒装led芯片及其制作方法 | |
| KR101246733B1 (ko) | 분할된 전극구조를 갖는 발광다이오드 | |
| TWI453968B (zh) | 半導體發光結構 | |
| CN104733577A (zh) | 垂直结构led芯片及其制造方法 | |
| CN109616564B (zh) | 一种倒装led芯片及其制作方法 | |
| KR20170133758A (ko) | 발광 소자 | |
| JP2003017748A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| CN113284997B (zh) | 倒装led芯片及其制备方法 | |
| CN101834252B (zh) | 发光器件、制造发光器件的方法以及发光装置 | |
| KR101115533B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| CN204045634U (zh) | 导电导热良好的倒装led芯片、及其led器件 | |
| KR100646635B1 (ko) | 복수 셀의 단일 발광 소자 및 이의 제조 방법 | |
| CN207938634U (zh) | 增加led倒装芯片发光面积的结构 | |
| KR100654079B1 (ko) | 전기적 특성 및 접착력이 개선된 ｐ형 전극패드를 구비한발광 다이오드 | |
| CN103606604B (zh) | 一种发光二极管的制造方法 | |
| CN103390709A (zh) | 一种具有双重作用电极的发光二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |