CN109545853A - 半导体基底结构及半导体装置 - Google Patents

半导体基底结构及半导体装置 Download PDF

Info

Publication number
CN109545853A
CN109545853A CN201711164274.4A CN201711164274A CN109545853A CN 109545853 A CN109545853 A CN 109545853A CN 201711164274 A CN201711164274 A CN 201711164274A CN 109545853 A CN109545853 A CN 109545853A
Authority
CN
China
Prior art keywords
wellblock
buried layer
semiconductor
buries
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711164274.4A
Other languages
English (en)
Other versions
CN109545853B (zh
Inventor
迪瓦
陈柏安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN109545853A publication Critical patent/CN109545853A/zh
Application granted granted Critical
Publication of CN109545853B publication Critical patent/CN109545853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例揭示一种半导体基底结构，包含半导体基底，具有第一导电类型，第一埋藏井区设置于半导体基底内，具有与第一导电类型相反的第二导电类型，以及第一埋层和一第二埋层设置于半导体基底内和第一埋藏井区上，其中第一埋层具有第二导电类型，第二埋层具有第一导电类型，且第一埋层具有第一部分和第二部分，第二埋层位于第一部分和第二部分之间。

Description

半导体基底结构及半导体装置
技术领域
本发明是关于半导体基底结构及半导体装置，特别是关于具有相反导电类型的埋层和埋藏井区的半导体基底结构。
背景技术
半导体集成电路(integrated circuit，IC)工业在过去数十年间经历了快速的成长，在半导体装置的尺寸依循摩尔定律(Moore’s Law)持续缩小的演进下，装置的运算速度与工艺技术也不断地在提升。然而，当装置的尺寸越来越小，施加电压时产生的漏电流的问题就越不容忽视，为了在缩小装置尺寸的同时节省工艺成本以及提供最佳的元件效能，半导体集成电路工业在材料与工艺设计方面皆不断地在进步。
虽然目前的半导体装置及其制造方法已足够应付它们原先预定的用途，但它们仍未在各个方面皆彻底的符合要求，因此半导体集成电路的工艺技术目前仍有需努力的方向。
发明内容
本发明提供了半导体装置的实施例及其制造方法的实施例，特别是二极管(diode)的实施例，例如自举式二极管(bootstrap diode)。以往对二极管施加顺向偏压时，容易因为寄生的PNP型晶体管在半导体基极区的部分掺杂浓度太低，而产生流入半导体基底的漏电流，本发明通过在半导体基底内设置具有相反导电类型、重掺杂且范围较广的埋层与埋藏井区，使得半导体基底上方的外延层与半导体基底之间具有多个PN结(例如PNPNP)，以在垂直方向上防止漏电流流入半导体基底。
此外，通过在外延层内设置多个井区，这些井区沿着水平方向依导电类型交错排列，以产生多个PN结(例如PNPNP)，进而在水平方向上防止漏电流的产生。
根据一些实施例，提供半导体基底结构。此半导体基底结构包含半导体基底，具有第一导电类型，以及第一埋藏井区设置于半导体基底内，具有与第一导电类型相反的第二导电类型。半导体基底结构也包含第一埋层和一第二埋层设置于半导体基底内和第一埋藏井区上，其中第一埋层具有第二导电类型，第二埋层具有第一导电类型，且第一埋层具有第一部分和第二部分，第二埋层位于第一部分和第二部分之间。
根据一些实施例，提供半导体装置。此半导体装置包含半导体基底，具有第一导电类型，以及第一埋藏井区设置于半导体基底内，具有与第一导电类型相反的第二导电类型。半导体装置也包含第一埋层和第二埋层设置于半导体基底内和第一埋藏井区上，其中第一埋层具有第二导电类型，第二埋层具有第一导电类型，且第一埋层具有第一部分和第二部分，第二埋层位于第一部分和第二部分之间。半导体装置更包含外延层设置于半导体基底上，其中外延层包含第一井区、第二井区和第三井区，第一井区和第二井区具有第一导电类型，第三井区具有第二导电类型，且第二井区位于第一井区和第三井区之间。此外，半导体装置包含第一电极、第二电极和第三电极设置于外延层上，其中第一电极与第一井区电性连接，第二电极与第二井区电性连接，且第三电极与第三井区电性连接。
本发明的半导体基底结构可应用于多种类型的半导体装置，为让本发明的特征和优点能更明显易懂，下文特举出应用于二极管(例如自举式二极管)的实施例，并配合所附图式，作详细说明如下。
附图说明
通过以下的详述配合所附图式，能更加理解本发明实施例的观点。值得注意的是，根据工业上的标准惯例，一些部件(feature)可能没有按照比例绘制。事实上，为了能清楚地讨论，不同部件的尺寸可能被增加或减少。
图1A-图1D是根据本发明的一些实施例，显示形成图1D中半导体基底结构的各个阶段的剖面示意图；
图2是根据本发明的一些实施例，显示半导体装置的剖面示意图，其中图2的半导体装置包含图1D的半导体基底结构；
图3A-图3C是根据本发明的一些实施例，显示形成半导体基底结构的各个阶段的剖面示意图；
图4是根据本发明的一些实施例，显示半导体装置的剖面示意图，其中图4的半导体装置包含图3C的半导体基底结构；
图5A-图5C是根据本发明的一些实施例，显示形成半导体基底结构的各个阶段的剖面示意图；
图6是根据本发明的一些实施例，显示半导体装置的剖面示意图，其中图6的半导体装置包含图5C的半导体基底结构；
图7A-图7C是根据本发明的一些实施例，显示形成半导体基底结构的各个阶段的剖面示意图；以及
图8是根据本发明的一些实施例，显示半导体装置的剖面示意图，其中图8的半导体装置包含图7C的半导体基底结构。
附图标号：
100、300、500、700：半导体基底结构；
101：半导体基底；
103、303、503：图案化光阻；
105、305、505：离子注入工艺；
107、707：第一埋藏井区；
109a：第一埋层的第一部分；
109b：第二埋层；
109c：第一埋层的第二部分；
111a：第一井区的第一部分；
111b：第一井区的第二部分；
113a：第四井区的第一部分；
113b：第四井区的第二部分；
115a：第五井区的第一部分；
115b：第五井区的第二部分；
117a：第六井区的第一部分；
117b：第六井区的第二部分；
119a：第二井区的第一部分；
119b：第二井区的第二部分；
121：第三井区；
123：飘移区；
125a：基体区的第一部分；
125b：基体区的第二部分；
127：井区；
129a、129b、131a、131b、133：掺杂区；
135a、135b、137a、137b、139a、139b：隔离结构；
141a：栅极的第一部分；
141b：栅极的第二部分；
143a：第一电极的第一部分；
143b：第一电极的第二部分；
145a：第二电极的第一部分；
145b：第二电极的第二部分；
147：第三电极；
150：外延层；
200、400、600、800：半导体装置；
307：第二埋藏井区；
507：第三埋藏井区；
703a：图案化光阻的第一部分；
703b：图案化光阻的第二部分；
703c：图案化光阻的第三部分；
703d：图案化光阻的第四部分；
d1、d2、d3：距离；
w1、w2、w3、w4：宽度
具体实施方式
以下揭露提供了很多不同的实施例或范例，用于实施所提供的半导体装置的不同元件。各元件和其配置的具体范例描述如下，以简化本发明实施例。当然，这些仅仅是范例，并非用以限定本发明。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在不同的范例中重复参考数字及/或字母。如此重复是为了简明和清楚，而非用以表示所讨论的不同实施例及/或形态之间的关系。
以下描述实施例的一些变化。在不同图式和说明的实施例中，相似的参考数字被用来标明相似的元件。可以理解的是，在方法的前、中、后可以提供额外的操作，且一些叙述的操作可为了该方法的其他实施例被取代或删除。
图1A-图1D是根据本发明的一些实施例，显示形成半导体基底结构100的各个阶段的剖面示意图。
根据一些实施例，如图1A所示，在半导体基底101上形成图案化光阻103，且图案化光阻103暴露出一部分的半导体基底101。半导体基底101可由硅或其他半导体材料制成，或者，半导体基底101可包含其他元素半导体材料，例如锗(Ge)。一些实施例中，半导体基底101由化合物半导体制成，例如碳化硅、氮化镓、砷化镓、砷化铟或磷化铟。一些实施例中，半导体基底101由合金半导体制成，例如硅锗、碳化硅锗、磷化砷镓或磷化铟镓。一些实施例中，半导体基底101可包含绝缘层上覆硅(silicon-on-insulator，SOI)基底。一些实施例中，半导体基底101包含外延层。举例而言，半导体基底101可含有覆盖在块材半导体之上的外延层。值得注意的是，半导体基底101可为轻掺杂的P型或N型基底。在本实施例中，半导体基底101为P型。
接着，参见图1B，利用图案化光阻103为遮罩在半导体基底101内实施离子注入工艺105，离子注入N型掺质(例如磷31(P31)或砷(As))或P型掺质(例如硼11(B11))。在本实施例中，实施离子注入工艺105以在半导体基底101内注入N型掺质，且掺杂剂量(implantation dose)在约1x1011离子/cm2至约1x1013离子/cm2的范围内。
根据一些实施例，如图1C所示，在实施离子注入工艺105后移除图案化光阻103，并将注入的离子驱入(drive in)半导体基底101内以形成第一埋藏井区107。第一埋藏井区107的顶面齐平于半导体基底101的顶面，且第一埋藏井区107的底面位于半导体基底101内。一些实施例中，第一埋藏井区107的深度约大于5μm，特别是在约5μm至约7μm的范围内。在本实施例中，第一埋藏井区107为N型。
随后，如图1D所示，在半导体基底101内通过离子注入工艺形成第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c，以完成半导体基底结构100。第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c位于剩下的第一埋藏井区107的上方，且第二埋层109b位于第一埋层的第一部分109a和第二部分109c之间。明确而言，第二埋层109b的两侧侧壁分别邻接第一埋层的第一部分109a和第二部分109c。
一些实施例中，第一埋层的第一部分109a的顶面、第二埋层109b的顶面和第一埋层的第二部分109c的顶面皆齐平于半导体基底101的顶面，且第一埋层的第一部分109a一侧的侧壁对齐第一埋藏井区107一侧的侧壁，第一埋层的第二部分109b一侧的侧壁对齐第一埋藏井区107另一侧的侧壁。
在本实施例中，第一埋层的第一部分109a和第二部分109c皆为N型，第二埋层109b为P型，且第一埋层的第一部分109a和第二部分109c以及第二埋层109b的掺杂浓度皆高于第一埋藏井区107的掺杂浓度。一些实施例中，第一埋层的第一部分109a和第二部分109c的掺杂浓度在约5x1017原子/cm3至约5x1019原子/cm3的范围内，且第二埋层的掺杂浓度在约1x1017原子/cm3至约5x1018原子/cm3的范围内。此外，半导体基底结构100在图1D的剖面以第二埋层109b的中心线为对称轴具有两侧对称的形状。
值得注意的是，由于第一埋层的第一部分109a和第二部分109c的掺杂浓度高于第一埋藏井区107的掺杂浓度，且第一埋层的第一部分109a和第二部分109c的底面高于第一埋藏井区107的底面，当施加逆向偏压于具有半导体基底结构100的半导体装置时，可使半导体装置维持较高的逆向击穿电压。
此外，半导体基底结构100通过在半导体基底101内设置与半导体基底101相同导电类型的第二埋层109b，且在第二埋层109b与半导体基底101间设置具有与前述两者相反导电类型的第一埋藏井区107，可产生多个PN结(例如PNP)，以防止半导体基底结构100上方的电流向下流入半导体基底101，进而避免漏电流的问题。一些实施例中，可在半导体基底结构100上形成其他的元件以形成半导体装置，例如横向扩散金氧半场效晶体管(lateraldiffused metal oxide semiconductor，LDMOS)或二极管。
图2是根据本发明的一些实施例，显示半导体装置200的剖面示意图，其中图2的半导体装置200包含图1D的半导体基底结构100。
一些实施例中，半导体装置200在半导体基底结构100上设置外延层150，在外延层150内设置多个彼此邻接的井区。明确而言，沿着第一埋层的第一部分109a至第一埋层的第二部分109c的方向，亦即沿着水平方向X，依序在外延层150内设置第一井区的第一部分111a、第四井区的第一部分113a、第五井区的第一部分115a、第六井区的第一部分117a、第二井区的第一部分119a、第三井区121、第二井区的第二部分119b、第六井区的第二部分117b、第五井区的第二部分115b、第四井区的第二部分113b和第一井区的第二部分111b。
值得注意的是，第一井区的第一部分111a不在第一埋层的第一部分109a的正上方，且第一井区的第二部分111b也不在第一埋层的第二部分109c的正上方。一些实施例中，第一井区的第一部分111a和第二部分111b未覆盖第一埋层的第一部分109a和第二部分109c，也就是说，第一井区的第一部分111a与第一埋层的第一部分109a于半导体基底101的顶面的投影不重叠，且第一井区的第二部分111b与第一埋层的第二部分109c于半导体基底101的顶面的投影也不重叠。
此外，第三井区121位于第二埋层109b的正上方且覆盖一部分的第一埋层的第一部分109a和第二部分109c。一些实施例中，第三井区121邻接第二井区的第一部分119a和第二部分119b、第一埋层的第一部分109a和第二部分109c，以及第二埋层109b。
一些实施例中，第四井区的第一部分113a、第五井区的第一部分115a、第六井区的第一部分117a和第二井区的第一部分119a邻接第一埋层的第一部分109a，且不邻接第二埋层109b，而第二井区的第二部分119b、第六井区的第二部分117b、第五井区的第二部分115b和第四井区的第二部分113b邻接第一埋层的第二部分109c，且不邻接第二埋层109b，也就是说，于半导体基底101的顶面的投影中，第四井区的第一部分113a、第五井区的第一部分115a、第六井区的第一部分117a和第二井区的第一部分119a与第一埋层的第一部分109a互相重叠而不与第二埋层109b重叠，且第二井区的第二部分119b、第六井区的第二部分117b、第五井区的第二部分115b和第四井区的第二部分113b与第一埋层的第二部分109c互相重叠而不与第二埋层109b重叠。
一些实施例中，在外延层150内的多个井区沿着水平方向X依导电类型交错排列，以产生多个PN结(例如PNPNP)，进而避免在水平方向X上产生漏电流的问题。在本实施例中，第一井区的第一部分111a和第二部分111b、第五井区的第一部分115a和第二部分115b以及第二井区的第一部分119a和第二部分119b为P型，第四井区的第一部分113a和第二部分113b、第六井区的第一部分117a和第二部分117b以及第三井区121为N型。
再参见图2，第一井区的第一部分111a内具有掺杂区129a，第一井区的第二部分111b内具有掺杂区129b，且掺杂区129a和129b为P型。第二井区的第一部分119a内具有基体区的第一部分125a，基体区的第一部分125a内具有掺杂区131a，而第二井区的第二部分119b内具有基体区的第二部分125b，基体区的第二部分125b内具有掺杂区131b，且基体区的第一部分125a和第二部分125b以及掺杂区131a和131b皆为P型。第三井区121内具有飘移区123，飘移区123内具有井区127，井区内具有掺杂区133，且飘移区123、井区127和掺杂区133皆为N型。
一些实施例中，掺杂浓度由高至低依序为掺杂区129a、129b、131a、131b和133高于基体区的第一部分125a和第二部分125b，基体区的第一部分125a和第二部分125b高于第二井区119a和119b。此外，掺杂区129a、129b、131a、131b和133的掺杂浓度高于飘移区123的掺杂浓度，且飘移区123的掺杂浓度高于第三井区121的掺杂浓度。
另外，在外延层150上设置多个隔离结构135a、135b、137a、137b、139a和139b，且隔离结构135a、135b、137a、137b、139a和139b的一部分嵌入外延层150中。一些实施例中，隔离结构135a、135b、137a、137b、139a和139b可由氧化硅、氮化硅或氮氧化硅组成。
一些实施例中，隔离结构135a覆盖第一井区的第一部分111a的一部分，且隔离结构135b覆盖第一井区的第二部分111b的一部分。隔离结构137a覆盖第四井区的第一部分113a、第五井区的第一部分115a和第六井区的第一部分117a，且隔离结构137b覆盖第四井区的第二部分113b、第五井区的第二部分115b和第六井区的第二部分117b。隔离结构139a覆盖第三井区121、飘移区123和井区127的一部分，且隔离结构139b覆盖第三井区121、飘移区123和井区127的另一部分。
半导体装置200在外延层150上设置第一电极的第一部分143a和第二部分143b、第二电极的第一部分145a和第二部分145b、第三电极147以及栅极的第一部分141a和第二部分141b。一些实施例中，前述的电极和栅极可由多晶硅或金属材料制成。此外，栅极的第一部分141a和第二部分141b可选择性地设置。
一些实施例中，栅极的第一部分141a设置于第二电极的第一部分145a和第三电极147之间，且覆盖第二井区的第一部分119a的一部分和第三井区121的一部分。栅极的第二部分141b设置于第二电极的第二部分145b和第三电极147之间，且覆盖第二井区的第二部分119b的一部分和第三井区121的一部分。
值得注意的是，第一电极的第一部分143a通过第一井区的第一部分111a与半导体基底101电性连接(亦即第一电极的第一部分143a可作为接地电极)，第二电极的第一部分145a与第二井区的第一部分119a电性连接，第三电极147与第三井区121电性连接，第二电极的第二部分145b与第二井区的第二部分119b电性连接，且第一电极的第二部分143b通过第一井区的第二部分111b与半导体基底101电性连接(亦即第一电极的第二部分143b可作为接地电极)。
在本实施例中，半导体装置200为二极管(例如自举式二极管)，第二电极的第一部分145a和第二部分145b皆为阳极电极，且第三电极147为阴极电极。此外，半导体装置200在图2的剖面以第二埋层109b、第三井区121和第三电极147的中心线为对称轴具有两侧对称的形状。
在半导体装置200(例如二极管)的外延层150中，在第二电极的第一部分145a(即阳极电极)与第一电极的第一部分143a之间，以及第二电极的第二部分145b(即阳极电极)与第一电极的第二部分143b之间分别设置多个井区，且井区依导电类型交错排列，以产生多个PN结(例如PNPNP)，进而避免在水平方向X上产生自第二井区的第一部分119a流入第一井区的第一部分111a，以及自第二井区的第二部分119b流入第一井区的第二部分111b的漏电流。
图3A-图3C是根据本发明的一些实施例，显示形成图3C中半导体基底结构300的各个阶段的剖面示意图。
接续图1C，如图3A所示，在形成第一埋藏井区107之后，在半导体基底101上形成图案化光阻303。图案化光阻303暴露出一部分的第一埋藏井区107，且利用图案化光阻303为遮罩在半导体基底101内实施离子注入工艺305。在本实施例中，实施离子注入工艺305以在第一埋藏井区107内注入P型掺质，且掺杂剂量在约1x1012离子/cm2至约5x1013离子/cm2的范围内。
接着，如图3B所示，在实施离子注入工艺305后移除图案化光阻303，并将注入的离子驱入第一埋藏井区107内以形成第二埋藏井区307。第二埋藏井区307的顶面齐平于半导体基底101的顶面和第一埋藏井区107的顶面，且第二埋藏井区307的底面高于第一埋藏井区107的底面。一些实施例中，第二埋藏井区307的深度约大于2μm。
此外，第二埋藏井区307的导电类型与第一埋藏井区107的导电类型相反，在本实施例中，第二埋藏井区307为P型，且第一埋层的第一部分109a和第二部分109c的掺杂浓度高于第二埋藏井区307的掺杂浓度。
根据一些实施例，如图3C所示，在半导体基底101内通过离子注入工艺形成第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c，以完成半导体基底结构300。图3C中第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c的工艺分别相同或相似于图1D中第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c的工艺，在此便不重复叙述。一些实施例中，第二埋藏井区307的侧壁并未对齐第一埋藏井区107的侧壁，也未对齐第一埋层的第一部分109a和第一埋层的第二部分109c的侧壁。
值得注意的是，第一埋藏井区107的电荷量约略相等于第二埋藏井区307的电荷量，也就是说，第二埋藏井区307的掺杂浓度高于第一埋藏井区107的掺杂浓度，如此可使后续形成的半导体装置维持较高的逆向击穿电压。另外，半导体基底结构300具有相似于半导体基底结构100的配置，差异在于半导体基底结构300相较于半导体基底结构100多了第二埋藏井区307，因此，半导体基底结构300具有较佳的防止漏电流的能力。
图4是根据本发明的一些实施例，显示半导体装置400的剖面示意图，其中图4的半导体装置400包含图3C的半导体基底结构300。
图4的半导体装置400具有相似于图2的半导体装置200的配置，差异在于半导体装置400相较于半导体装置200多了第二埋藏井区307，因此半导体装置400具有较佳的防止漏电流的能力。
图5A-图5C是根据本发明的一些实施例，显示形成图5C中半导体基底结构500的各个阶段的剖面示意图。
接续图1C，如图5A所示，在形成第一埋藏井区107之后，在半导体基底101上形成图案化光阻503。图案化光阻503暴露出一部分的第一埋藏井区107，且利用图案化光阻503为遮罩在半导体基底101内实施离子注入工艺505。在本实施例中，实施离子注入工艺505以在第一埋藏井区107内注入N型掺质，掺杂剂量在约1x1011离子/cm2至约1x1013离子/cm2的范围内，且注入能量相较于其他材料层高，约在1MeV至约3MeV的范围内。
接着，如图5B所示，在实施离子注入工艺505后移除图案化光阻503，并将注入的离子驱入第一埋藏井区107内以形成第三埋藏井区507。第三埋藏井区507的顶面低于半导体基底101的顶面和第一埋藏井区107的顶面，且第三埋藏井区507的底面高于第一埋藏井区107的底面。一些实施例中，第三埋藏井区507的掺质集中在深度约1μm至约3μm的范围内。
此外，第三埋藏井区507的导电类型与第一埋藏井区107的导电类型相同，在本实施例中，第三埋藏井区507为N型，且第三埋藏井区507的掺杂浓度高于第一埋藏井区107的掺杂浓度。
根据一些实施例，如图5C所示，在半导体基底101内通过离子注入工艺形成第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c，以完成半导体基底结构500。图5C中第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c的工艺分别相同或相似于图1D中第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c的工艺，在此便不重复叙述。一些实施例中，第三埋藏井区507的侧壁对齐第一埋藏井区107的侧壁，且对齐第一埋层的第一部分109a和第二部分109c的侧壁。另外，第三埋藏井区507通过一部分的第一埋藏井区107与第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c隔开。
图6是根据本发明的一些实施例，显示半导体装置600的剖面示意图，其中图6的半导体装置600包含图5C的半导体基底结构500。
图6的半导体装置600具有相似于图2的半导体装置200的配置，差异在于半导体装置600相较于半导体装置200多了第三埋藏井区507，因此半导体装置600具有较佳的防止漏电流的能力。
图7A-图7C是根据本发明的一些实施例，显示形成图7C中半导体基底结构700的各个阶段的剖面示意图。
根据一些实施例，如图7A所示，在半导体基底101上形成图案化光阻的第一部分703a、图案化光阻的第二部分703b、图案化光阻的第三部分703c和图案化光阻的第四部分703d。图案化光阻的第一部分703a、第二部分703b和第三部分703c以图案化光阻的第四部分703d的中心线为对称轴具有两侧对称的排列方式。
此外，图案化光阻的第一部分703a具有宽度w1，图案化光阻的第二部分703b具有宽度w2，图案化光阻的第三部分703c具有宽度w3，以及图案化光阻的第四部份703d具有宽度w4。在本实施例中，宽度由大到小依序为宽度w1、宽度w2、宽度w3、宽度w4。
再者，图案化光阻的第一部分703a与第二部分703b之间有距离d1，图案化光阻的第二部分703b与第三部分703c之间有距离d2，图案化光阻的第三部分703c与第四部分703d之间有距离d3。在本实施例中，距离由大到小依序为距离d1、距离d2、距离d3。
再参见图7A，利用图案化光阻的第一部分703a、第二部分703b、第三部分703c和第四部分703d为遮罩在半导体基底101内实施离子注入工艺705。在本实施例中，实施离子注入工艺705以在半导体基底101内注入N型掺质，掺杂剂量在约5x1011离子/cm2至约5x1013离子/cm2的范围内。
接着，如图7B所示，在实施离子注入工艺705后移除图案化光阻的第一部分703a、第二部分703b、第三部分703c和第四部分703d，并将注入的离子驱入半导体基底101内以形成线性的第一埋藏井区707。第一埋藏井区707的顶面齐平于半导体基底101的顶面，且第一埋藏井区707的底面位于半导体基底101内。在本实施例中，第一埋藏井区707为N型。
然后，如图7C所示，在半导体基底101内通过离子注入工艺形成第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c，以完成半导体基底结构700。图7C中第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c的工艺分别相同或相似于图1D中第一埋层的第一部分109a、第二埋层109b和第一埋层的第二部分109c的工艺，在此便不重复叙述。一些实施例中，第一埋藏井区707的侧壁对齐第一埋层的第一部分109a和第二部分109c的侧壁。此外，第一埋层的第一部分109a和第二部分109c以及第二埋层109b的掺杂浓度皆高于第一埋藏井区707的掺杂浓度。
值得注意的是，第一埋藏井区707的厚度沿着半导体基底结构700的边缘朝向中心线性渐减。换言之，第一埋藏井区707的厚度沿着第一埋层的第一部分109a至第二埋层109b的方向渐减，且第一埋藏井区707的厚度沿着第一埋层的第二部分109c至第二埋层109b的方向渐减。第一埋藏井区707的剖面以第二埋层109b的中心线为对称轴具有两侧对称的形状。
图8是根据本发明的一些实施例，显示半导体装置800的剖面示意图，其中图8的半导体装置800包含图7C的半导体基底结构700。
图8的半导体装置800具有相似于图2的半导体装置200的配置，差异在于半导体装置800的第一埋藏井区707的剖面以第二埋层109b、第三井区121和第三电极147的中心线为对称轴具有两侧对称的形状。
本发明通过在半导体基底内设置具有相反导电类型、重掺杂且范围较广的埋层与埋藏井区，使得半导体基底上方的外延层与半导体基底之间具有多个PN结(例如PNPNP)，以在垂直方向上防止漏电流流入半导体基底。此外，通过在外延层内设置多个井区，井区沿着水平方向依导电类型交错排列，以产生多个PN结(例如PNPNP)，进而在水平方向上防止漏电流的产生。
此外，在本发明的半导体基底结构中，由于埋层的掺杂浓度高于埋藏井区的掺杂浓度，且埋层的底面高于埋藏井区的底面，当施加逆向偏压于具有半导体装置时，可使半导体装置维持较高的逆向击穿电压。
以上概述数个实施例，以便在本发明所属技术领域中具有通常知识者可以更理解本发明实施例的观点。在本发明所属技术领域中具有通常知识者应该理解，他们能以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中具有通常知识者也应该理解到，此类等效的工艺和结构并无悖离本发明的精神与范围，且能在不违背本发明的精神和范围之下，做各式各样的改变、取代和替换。

Claims (14)

1.一种半导体基底结构，其特征在于，包括：
一半导体基底，具有一第一导电类型；
一第一埋藏井区，设置于该半导体基底内，具有与该第一导电类型相反的一第二导电类型；以及
一第一埋层和一第二埋层，设置于该半导体基底内和该第一埋藏井区上，其中该第一埋层具有该第二导电类型，该第二埋层具有该第一导电类型，且该第一埋层具有一第一部分和一第二部分，该第二埋层位于该第一部分和该第二部分之间。
2.如权利要求1所述的半导体基底结构，其特征在于，该半导体基底的顶面齐平于该第一埋层的顶面和该第二埋层的顶面，且该第一埋层的侧壁对齐该第一埋藏井区的侧壁。
3.如权利要求1所述的半导体基底结构，其特征在于，该第一埋层的掺杂浓度高于该第一埋藏井区的掺杂浓度。
4.如权利要求1所述的半导体基底结构，其特征在于，更包括：
一第二埋藏井区，设置于该第一埋藏井区内且具有该第一导电类型，其中该第一埋藏井区环绕该第二埋藏井区，且该第二埋藏井区直接接触该第一埋层和该第二埋层。
5.如权利要求4所述的半导体基底结构，其特征在于，该第一埋层的掺杂浓度高于该第二埋藏井区的掺杂浓度，且该第二埋藏井区的掺杂浓度高于该第一埋藏井区的掺杂浓度。
6.如权利要求1所述的半导体基底结构，其特征在于，更包括：
一第三埋藏井区，设置于该第一埋藏井区内且具有该第二导电类型，其中该第三埋藏井区的掺杂浓度高于该第一埋藏井区的掺杂浓度，且该第三埋藏井区通过一部分的该第一埋藏井区与该第一埋层和该第二埋层隔开。
7.如权利要求1所述的半导体基底结构，其特征在于，该第一埋藏井区邻接该第一埋层和该第二埋层，且该第一埋藏井区的厚度沿着该第一埋层至该第二埋层的方向渐减，其中该第一埋藏井区的剖面以该第二埋层的中心线为对称轴具有两侧对称的形状。
8.一种半导体装置，其特征在于，包括：
一半导体基底，具有一第一导电类型；
一第一埋藏井区，设置于该半导体基底内，具有与该第一导电类型相反的一第二导电类型；
一第一埋层和一第二埋层，设置于该半导体基底内和该第一埋藏井区上，其中该第一埋层具有该第二导电类型，该第二埋层具有该第一导电类型，且该第一埋层具有一第一部分和一第二部分，该第二埋层位于该第一部分和该第二部分之间；
一外延层，设置于该半导体基底上，其中该外延层包括一第一井区、一第二井区和一第三井区，该第一井区和该第二井区具有该第一导电类型，该第三井区具有该第二导电类型，且该第二井区位于该第一井区和该第三井区之间；以及
一第一电极、一第二电极和一第三电极，设置于该外延层上，其中该第一电极与该第一井区电性连接，该第二电极与该第二井区电性连接，且该第三电极与该第三井区电性连接。
9.如权利要求8所述的半导体装置，其特征在于，该第三井区邻接该第二井区、该第一埋层和该第二埋层。
10.如权利要求8所述的半导体装置，其特征在于，该第一井区、该第二井区、该第一电极和该第二电极皆具有一第一部分和一第二部分，且该第一井区、该第二井区、该第一电极和该第二电极的该些第一部分和该些第二部分对称设置于该第三电极和该第三井区的两侧。
11.如权利要求8所述的半导体装置，其特征在于，更包括：
一第二埋藏井区，设置于该第一埋藏井区内且具有该第一导电类型，其中该第一埋藏井区环绕该第二埋藏井区，且该第二埋藏井区直接接触该第一埋层和该第二埋层。
12.如权利要求8所述的半导体装置，其特征在于，更包括：
一第三埋藏井区，设置于该第一埋藏井区内且具有该第二导电类型，其中该第三埋藏井区通过一部分的该第一埋藏井区与该第一埋层和该第二埋层隔开。
13.如权利要求8所述的半导体装置，其特征在于，该第一埋藏井区邻接该第一埋层和该第二埋层，且该第一埋藏井区的厚度沿着该第一埋层至该第二埋层的方向渐减，其中该第一埋藏井区的剖面以该第二埋层的中心线为对称轴具有两侧对称的形状。
14.如权利要求8所述的半导体装置，其特征在于，更包括：一第四井区、一第五井区和一第六井区设置于该第一井区和该第二井区之间，其中该第四井区和该第六井区具有该第二导电类型，该第五井区具有该第一导电类型，且该第五井区夹设于该第四井区和该第六井区之间，以及该第二井区、该第四井区、该第五井区和该第六井区邻接该第一埋层。
CN201711164274.4A 2017-09-21 2017-11-21 半导体基底结构及半导体装置 Active CN109545853B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106132415A TWI628792B (zh) 2017-09-21 2017-09-21 半導體基底結構及半導體裝置
TW106132415 2017-09-21

Publications (2)

Publication Number Publication Date
CN109545853A true CN109545853A (zh) 2019-03-29
CN109545853B CN109545853B (zh) 2021-10-26

Family

ID=63640582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711164274.4A Active CN109545853B (zh) 2017-09-21 2017-11-21 半导体基底结构及半导体装置

Country Status (3)

Country Link
US (1) US10475885B2 (zh)
CN (1) CN109545853B (zh)
TW (1) TWI628792B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745311A (zh) * 2020-05-27 2021-12-03 新唐科技股份有限公司 具有埋层结构的高压半导体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684213B (zh) * 2018-11-20 2020-02-01 世界先進積體電路股份有限公司 半導體結構及其形成方法
TWI763220B (zh) * 2020-12-30 2022-05-01 新唐科技股份有限公司 自舉式二極體以及半導體裝置
TWI805182B (zh) * 2022-01-11 2023-06-11 世界先進積體電路股份有限公司 二極體結構及半導體裝置
US20230290884A1 (en) * 2022-03-14 2023-09-14 Vanguard International Semiconductor Corporation Diode structure and semiconductor device
US20230395591A1 (en) * 2022-06-03 2023-12-07 Globalfoundries U.S. Inc. Vertically stacked diode-trigger silicon controlled rectifier

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053695A1 (en) * 2000-11-07 2002-05-09 Chorng-Wei Liaw Split buried layer for high voltage LDMOS transistor
JP2004047721A (ja) * 2002-07-11 2004-02-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20090146258A1 (en) * 2005-12-13 2009-06-11 Chartered Semiconductor Manufacturing, Ltd. SELF-ALIGNED VERTICAL PNP TRANSISTOR FOR HIGH PERFORMANCE SiGe CBiCMOS PROCESS
US7589393B2 (en) * 2006-07-25 2009-09-15 System General Corporation Semiconductor structure of a high side driver for two high voltage nodes with partially linked deep wells and method for manufacturing the same
CN101621072A (zh) * 2008-06-30 2010-01-06 新唐科技股份有限公司 半导体装置及其制造方法
CN101645448A (zh) * 2008-08-06 2010-02-10 飞兆半导体公司 用于在沟槽下形成pn嵌位区的结构和方法
CN102769037A (zh) * 2011-05-06 2012-11-07 汉磊科技股份有限公司 减少表面电场的结构及横向扩散金氧半导体元件
CN102856394A (zh) * 2011-07-01 2013-01-02 联发科技股份有限公司 萧特基二极管及半导体装置
CN102867848A (zh) * 2011-07-04 2013-01-09 科轩微电子股份有限公司 沟槽式功率半导体元件及其制造方法
CN103035669A (zh) * 2012-06-04 2013-04-10 上海华虹Nec电子有限公司 具有超低结电容密度的pn结及其制造方法
EP2680312A2 (en) * 2012-06-29 2014-01-01 Freescale Semiconductor, Inc. High breakdown voltage LDMOS device
CN103489904A (zh) * 2012-06-11 2014-01-01 旺宏电子股份有限公司 半导体元件、其制造方法及其操作方法
CN103681779A (zh) * 2012-09-11 2014-03-26 无锡华润上华半导体有限公司 一种场效应晶体管结构及其制作方法
CN103681876A (zh) * 2012-09-11 2014-03-26 旺宏电子股份有限公司 高压结场效晶体管
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN103996680A (zh) * 2013-02-20 2014-08-20 台湾积体电路制造股份有限公司 高电压晶体管结构及其方法
CN104425589A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
WO2015110362A1 (en) * 2014-01-21 2015-07-30 Merus Audio Aps Integrated high side gate driver structure and circuit for driving high side power transistors
CN105321988A (zh) * 2014-07-02 2016-02-10 世界先进积体电路股份有限公司 半导体装置及其制造方法
US20160099310A1 (en) * 2011-09-20 2016-04-07 Alpha & Omega Semiconductor Incorporated Semiconductor device integrating high and low voltage devices
CN105789311A (zh) * 2016-03-16 2016-07-20 上海华虹宏力半导体制造有限公司 横向扩散场效应晶体管及其制造方法
US20170207305A1 (en) * 2016-01-15 2017-07-20 Hestia Power Inc. Silicon carbide semiconductor element and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664608B1 (en) * 2001-11-30 2003-12-16 Sun Microsystems, Inc. Back-biased MOS device
JP4067346B2 (ja) 2002-06-25 2008-03-26 三洋電機株式会社 半導体集積回路装置
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
JP2011077484A (ja) 2009-10-02 2011-04-14 Sanyo Electric Co Ltd 半導体装置
US9054149B2 (en) * 2012-09-06 2015-06-09 Freescale Semiconductor, Inc. Semiconductor device with diagonal conduction path
US9093494B2 (en) * 2013-02-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Guard structure for semiconductor structure and method of forming guard layout pattern for semiconductor layout pattern
US9362266B1 (en) * 2015-03-13 2016-06-07 Taiwan Semiconductor Manufacturing Company Limited Electrostatic discharge protection device for differential signal devices
KR101666753B1 (ko) * 2015-06-18 2016-10-14 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
KR101692625B1 (ko) * 2015-06-18 2017-01-03 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
US10256340B2 (en) * 2016-04-28 2019-04-09 Vanguard International Semiconductor Corporation High-voltage semiconductor device and method for manufacturing the same
KR101800783B1 (ko) * 2016-10-14 2017-11-23 서강대학교 산학협력단 실리콘 카바이드 기반의 트랜지스터 및 이를 제조하는 방법
US10177252B2 (en) * 2016-11-10 2019-01-08 Nxp Usa, Inc. Semiconductor device isolation with RESURF layer arrangement
US10236367B2 (en) * 2017-07-06 2019-03-19 Globalfoundries Inc. Bipolar semiconductor device with silicon alloy region in silicon well and method for making
US20190019472A1 (en) * 2017-07-13 2019-01-17 Vanguard International Semiconductor Corporation Display system and method for forming an output buffer of a source driver
US10593773B2 (en) * 2017-09-29 2020-03-17 Texas Instruments Incorporated LDMOS with high-k drain STI dielectric

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053695A1 (en) * 2000-11-07 2002-05-09 Chorng-Wei Liaw Split buried layer for high voltage LDMOS transistor
JP2004047721A (ja) * 2002-07-11 2004-02-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US20090146258A1 (en) * 2005-12-13 2009-06-11 Chartered Semiconductor Manufacturing, Ltd. SELF-ALIGNED VERTICAL PNP TRANSISTOR FOR HIGH PERFORMANCE SiGe CBiCMOS PROCESS
US7589393B2 (en) * 2006-07-25 2009-09-15 System General Corporation Semiconductor structure of a high side driver for two high voltage nodes with partially linked deep wells and method for manufacturing the same
CN101621072A (zh) * 2008-06-30 2010-01-06 新唐科技股份有限公司 半导体装置及其制造方法
CN101645448A (zh) * 2008-08-06 2010-02-10 飞兆半导体公司 用于在沟槽下形成pn嵌位区的结构和方法
CN102769037A (zh) * 2011-05-06 2012-11-07 汉磊科技股份有限公司 减少表面电场的结构及横向扩散金氧半导体元件
CN102856394A (zh) * 2011-07-01 2013-01-02 联发科技股份有限公司 萧特基二极管及半导体装置
CN102867848A (zh) * 2011-07-04 2013-01-09 科轩微电子股份有限公司 沟槽式功率半导体元件及其制造方法
US20160099310A1 (en) * 2011-09-20 2016-04-07 Alpha & Omega Semiconductor Incorporated Semiconductor device integrating high and low voltage devices
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN103035669A (zh) * 2012-06-04 2013-04-10 上海华虹Nec电子有限公司 具有超低结电容密度的pn结及其制造方法
CN103489904A (zh) * 2012-06-11 2014-01-01 旺宏电子股份有限公司 半导体元件、其制造方法及其操作方法
CN103531630A (zh) * 2012-06-29 2014-01-22 飞思卡尔半导体公司 高击穿电压ldmos器件
EP2680312A2 (en) * 2012-06-29 2014-01-01 Freescale Semiconductor, Inc. High breakdown voltage LDMOS device
CN103681876A (zh) * 2012-09-11 2014-03-26 旺宏电子股份有限公司 高压结场效晶体管
CN103681779A (zh) * 2012-09-11 2014-03-26 无锡华润上华半导体有限公司 一种场效应晶体管结构及其制作方法
CN103996680A (zh) * 2013-02-20 2014-08-20 台湾积体电路制造股份有限公司 高电压晶体管结构及其方法
US20140231908A1 (en) * 2013-02-20 2014-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. High Voltage Transistor Structure and Method
CN104425589A (zh) * 2013-08-20 2015-03-18 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
WO2015110362A1 (en) * 2014-01-21 2015-07-30 Merus Audio Aps Integrated high side gate driver structure and circuit for driving high side power transistors
CN105321988A (zh) * 2014-07-02 2016-02-10 世界先进积体电路股份有限公司 半导体装置及其制造方法
US20170207305A1 (en) * 2016-01-15 2017-07-20 Hestia Power Inc. Silicon carbide semiconductor element and manufacturing method thereof
CN105789311A (zh) * 2016-03-16 2016-07-20 上海华虹宏力半导体制造有限公司 横向扩散场效应晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YOSHINO, M；SHIMIZU, K: "A novel high voltage Pch-MOS with a new drain drift structure for 1200V HVICs", 《2013 25TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND ICS (ISPSD)》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745311A (zh) * 2020-05-27 2021-12-03 新唐科技股份有限公司 具有埋层结构的高压半导体装置
CN113745311B (zh) * 2020-05-27 2023-05-05 新唐科技股份有限公司 具有埋层结构的高压半导体装置

Also Published As

Publication number Publication date
TWI628792B (zh) 2018-07-01
CN109545853B (zh) 2021-10-26
US20190088744A1 (en) 2019-03-21
US10475885B2 (en) 2019-11-12
TW201916349A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
CN109545853A (zh) 半导体基底结构及半导体装置
CN103137703B (zh) 半导体器件
DE102012100349B4 (de) Halbleiterbauelement und IGBT mit integrierter Freilaufdiode
CN102832216B (zh) 包括绝缘栅双极晶体管和二极管的半导体设备
CN102412289B (zh) 半导体器件
CN108269851A (zh) 高压半导体装置
CN1947258A (zh) 半导体器件及其形成方法
US10366981B2 (en) Power semiconductor devices
CN109923663B (zh) 半导体装置
US10438947B2 (en) Semiconductor device, manufacturing method therefor and semiconductor module
CN108242468A (zh) 半导体装置及其制造方法
JP2017112134A (ja) 半導体装置
CN103219360B (zh) 半导体装置
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
CN108257950B (zh) 高压集成电路的高电压终端结构
KR20110140113A (ko) 레벨 시프트 트랜지스터의 차폐
CN104115275B (zh) 半导体装置
JP2008060152A (ja) 半導体装置及びその製造方法
US8581299B2 (en) Semiconductor device
CN106941122B (zh) 半导体装置及其制造方法
CN115842049A (zh) 一种绝缘栅双极型晶体管及其制作方法
CN104205337B (zh) 具有提高的击穿电压-截止频率乘积的SiGe异质结双极晶体管
KR0132022B1 (ko) 다이오드 및 그의 제조방법
KR100275755B1 (ko) 고전력 바이폴라트랜지스터 및 그 제조방법
CN116153973A (zh) 纵向双极型晶体管及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant