CN109545672A - 晶圆键合方法以及键合晶圆 - Google Patents
晶圆键合方法以及键合晶圆 Download PDFInfo
- Publication number
- CN109545672A CN109545672A CN201811391856.0A CN201811391856A CN109545672A CN 109545672 A CN109545672 A CN 109545672A CN 201811391856 A CN201811391856 A CN 201811391856A CN 109545672 A CN109545672 A CN 109545672A
- Authority
- CN
- China
- Prior art keywords
- wafer
- dielectric layer
- bonding method
- central area
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000009966 trimming Methods 0.000 claims abstract description 30
- 238000000227 grinding Methods 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 235000012431 wafers Nutrition 0.000 claims description 239
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 238000003801 milling Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910003460 diamond Inorganic materials 0.000 claims description 5
- 239000010432 diamond Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000000126 substance Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 229910002808 Si–O–Si Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种晶圆键合方法以及键合晶圆，所述方法包括：提供第一晶圆，所述第一晶圆内形成有半导体器件，所述第一晶圆包括中心区域以及环绕所述中心区域的边缘区域；在所述第一晶圆的表面形成介质层；对所述第一晶圆进行边缘研磨修剪，以去除所述边缘区域表面的介质层，以及所述介质层覆盖的所述第一晶圆的一部分；提供第二晶圆；将所述第一晶圆与所述第二晶圆键合，其中，所述介质层朝向所述第二晶圆。本发明方案可以有效地避免在晶圆键合后斜坡平面与第二晶圆之间的夹缝容易产生空洞和灰边的问题，提高键合晶圆的品质。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆键合方法以及键合晶圆。
背景技术
图像传感器是摄像设备的核心部件，通过将光信号转换成电信号实现图像拍摄功能。以互补金属氧化物半导体图像传感器(CMOS Image Sensors，CIS)器件为例，由于其具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。
以背照式(Back-side Illumination，BSI)CIS为例，在现有的制造工艺中，先在器件晶圆内形成逻辑器件、像素器件以及金属互连结构，然后将承载晶圆的正面与所述器件晶圆的正面键合，进而对半导体衬底的背部进行减薄，进而在半导体衬底的背面形成CIS的后续工艺，例如在所述像素器件的半导体衬底背面形成网格状的格栅(Grid)，在所述格栅之间的网格内形成滤光镜(Filter)矩阵等。
目前，在将承载晶圆的正面与所述器件晶圆的正面键合的工艺中，为了减少晶圆边缘的空洞和灰边，通常会沉积很厚的氧化膜，然后通过化学机械研磨来优化晶圆边缘的状况，但仍然存在空洞和灰边，亟需一种晶圆键合方法，对晶圆边缘进行优化。
发明内容
本发明解决的技术问题是提供一种晶圆键合方法以及键合晶圆，可以有效地避免在晶圆键合后斜坡平面与第二晶圆之间的夹缝容易产生空洞和灰边的问题，提高键合晶圆的品质。
为解决上述技术问题，本发明实施例提供一种晶圆键合方法，包括：提供第一晶圆，所述第一晶圆内形成有半导体器件，所述第一晶圆包括中心区域以及环绕所述中心区域的边缘区域；在所述第一晶圆的表面形成介质层；对所述第一晶圆进行边缘研磨修剪，以去除所述边缘区域表面的介质层，以及所述介质层覆盖的所述第一晶圆的一部分；提供第二晶圆；将所述第一晶圆与所述第二晶圆键合，其中，所述介质层朝向所述第二晶圆。
可选的，所述介质层的材料选自氧化硅以及氮化硅。
可选的，在形成所述介质层之后，所述的晶圆键合方法还包括：对所述介质层进行平坦化。
可选的，所述介质层的厚度为500nm至3000nm。
可选的，采用研磨设备对所述第一晶圆进行边缘研磨修剪；其中，所述研磨设备为圆筒状的金刚石刀片。
可选的，在所述边缘区域，所述第一晶圆包括环绕所述中心区域的第一表面，以及环绕所述第一表面的第二表面，其中，所述第一表面为平面，所述第二表面为曲面。
可选的，所述第一晶圆为器件晶圆，所述第二晶圆为承载晶圆。
为解决上述技术问题，本发明实施例提供一种键合晶圆，包括：第一晶圆，所述第一晶圆内形成有半导体器件，所述第一晶圆包括中心区域以及边缘区域，所述边缘区域的第一晶圆的一部分被去除以形成凹槽；介质层，覆盖所述第一晶圆的中心区域的表面，且未覆盖所述凹槽；第二晶圆，与所述第一晶圆键合，其中，所述介质层朝向所述第二晶圆。
可选的，所述介质层的材料选自氧化硅以及氮化硅。
可选的，所述第一晶圆为器件晶圆，所述第二晶圆为承载晶圆。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供第一晶圆，所述第一晶圆内形成有半导体器件，所述第一晶圆包括中心区域以及环绕所述中心区域的边缘区域；在所述第一晶圆的表面形成介质层；对所述第一晶圆进行边缘研磨修剪，以去除所述边缘区域表面的介质层，以及所述介质层覆盖的所述第一晶圆的一部分；提供第二晶圆；将所述第一晶圆与所述第二晶圆键合，其中，所述介质层朝向所述第二晶圆。采用上述方案，通过先在所述第一晶圆的表面形成介质层，然后再对所述第一晶圆进行边缘研磨修剪，可以在研磨修剪时去除边缘区域表面的介质层，也就去除了介质层在边缘区域的斜坡，相比于现有技术中先对第一晶圆进行边缘研磨修剪，再形成介质层，进而导致介质层在边缘区域存在斜坡，进而在晶圆键合后斜坡平面与第二晶圆之间的夹缝容易产生空洞和灰边，采用本发明实施例的方案，由于去除了所述介质层在边缘区域的斜坡，可以有效地避免在晶圆键合后斜坡平面与第二晶圆之间的夹缝容易产生空洞和灰边的问题，提高键合晶圆的品质。
进一步地，在形成所述介质层之后，还包括：对所述介质层进行平坦化，相比于在现有技术中，对第一晶圆进行边缘研磨修剪之后再对介质层进行平坦化，容易加重介质层在边缘区域存在斜坡的情况，采用本发明实施例的方案，在对第一晶圆进行边缘研磨修剪之前即对所述介质层进行平坦化，可以进一步有效避免在晶圆键合后斜坡平面与第二晶圆之间的夹缝容易产生空洞和灰边的问题，从而进一步提高键合晶圆的品质。
进一步地，在本发明实施例中，所述第一晶圆为器件晶圆，所述第二晶圆为承载晶圆，有助于在将器件晶圆与承载晶圆进行键合时，提高器件晶圆与承载晶圆的键合质量，从而提高BSI CIS的器件品质。
附图说明
图1至图5是现有技术中一种晶圆键合方法中各步骤对应的器件剖面结构示意图；
图6是本发明实施例中一种晶圆键合方法的流程图；
图7至图11是本发明实施例中一种晶圆键合方法中各步骤对应的器件剖面结构示意图。
具体实施方式
在现有BSI CIS工艺中，需要将承载晶圆的正面与所述器件晶圆的正面键合，为了减少晶圆边缘的空洞和灰边，通常会沉积很厚的氧化膜，然后通过化学机械研磨来优化晶圆边缘的状况。然而在现有技术中，容易存在空洞和灰边，导致CIS的器件品质下降。
图1至图5是现有技术中一种晶圆键合方法中各步骤对应的器件剖面结构示意图。
参照图1，提供器件晶圆100，所述器件晶圆100内可以形成有半导体器件，所述半导体器件例如可以包括逻辑器件、像素器件以及金属互连结构等。
其中，所述器件晶圆100可以包括中心区域A以及边缘区域B，所述边缘区域B环绕所述中心区域A。
参照图2，对所述器件晶圆100进行边缘研磨修剪，以去除所述边缘区域B表面的器件晶圆100的一部分。
在具体实施中，通过对器件晶圆100进行边缘研磨修剪，可以去除晶圆边缘的不规则区域，防止边缘发生开裂问题，并且降低器件晶圆100的应力，提高形成的半导体器件的品质。
参照图3，在所述器件晶圆100的表面形成介质层101。
其中，所述介质层101形成于器件晶圆100被研磨修剪后的一面，因此介质层101呈台阶状。
参照图4，对所述介质层101进行平坦化。
在具体实施中，可以采用化学机械抛光(Chemical Mechanical Polishing，CMP)工艺对所述介质层101进行平坦化，以提高介质层101在器件晶圆100的表面厚度的一致性。
参照图5，提供承载晶圆110，将所述器件晶圆100与所述承载晶圆110键合，其中，所述介质层101朝向所述承载晶圆110。
其中，所述介质层101的材料可以为氧化硅。
具体地，所述介质层101有助于在承载晶圆110界面处促使生成硅羟基键(Si-O-H)的结构，进而在后续退火工艺中，两片晶圆之间形成Si-O-Si键，并通过Si-O-Si键固定在一起。
本发明的发明人经过研究发现，在现有技术中，先对器件晶圆100进行边缘研磨修剪，再形成介质层101，容易在对介质层101进行平坦化的过程中，导致介质层101在边缘区域出现斜坡(Slope)，如图4以及图5中圈出的部分。
进一步地，在将所述器件晶圆100与所述承载晶圆110键合之后，斜坡平面与第二晶圆之间容易产生夹缝(Seam)，进而容易导致空洞和灰边。其中，所述空洞所在的区域中难以实现键合，所述灰边会导致键合强度不足的问题。
在本发明实施例中，提供第一晶圆，所述第一晶圆内形成有半导体器件，所述第一晶圆包括中心区域以及环绕所述中心区域的边缘区域；在所述第一晶圆的表面形成介质层；对所述第一晶圆进行边缘研磨修剪，以去除所述边缘区域表面的介质层，以及所述介质层覆盖的所述第一晶圆的一部分；提供第二晶圆；将所述第一晶圆与所述第二晶圆键合，其中，所述介质层朝向所述第二晶圆。采用上述方案，通过先在所述第一晶圆的表面形成介质层，然后再对所述第一晶圆进行边缘研磨修剪，可以在研磨修剪时去除边缘区域表面的介质层，也就去除了介质层在边缘区域的斜坡，相比于现有技术中先对第一晶圆进行边缘研磨修剪，再形成介质层，进而导致介质层在边缘区域存在斜坡，进而在晶圆键合后斜坡平面与第二晶圆之间的夹缝容易产生空洞和灰边，采用本发明实施例的方案，由于去除了所述介质层在边缘区域的斜坡，可以有效地避免在晶圆键合后斜坡平面与第二晶圆之间的夹缝容易产生空洞和灰边的问题，提高键合晶圆的品质。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图6，图6是本发明实施例中一种晶圆键合方法的流程图。所述晶圆键合方法可以包括步骤S21至步骤S25：
步骤S21：提供第一晶圆，所述第一晶圆内形成有半导体器件，所述第一晶圆包括中心区域以及环绕所述中心区域的边缘区域；
步骤S22：在所述第一晶圆的表面形成介质层；
步骤S23：对所述第一晶圆进行边缘研磨修剪，以去除所述边缘区域表面的介质层，以及所述介质层覆盖的所述第一晶圆的一部分；
步骤S24：提供第二晶圆；
步骤S25：将所述第一晶圆与所述第二晶圆键合，其中，所述介质层朝向所述第二晶圆。
下面结合图7至图11对上述各个步骤进行说明。
图7至图11是本发明实施例中一种晶圆键合方法中各步骤对应的器件剖面结构示意图。
参照图7，提供第一晶圆200，所述第一晶圆200可以包括中心区域A以及环绕所述中心区域的边缘区域B。
其中，所述第一晶圆200内可以形成有半导体器件。
在本发明实施例的一种具体实施方式中，所述第一晶圆200可以为器件晶圆(Device Wafer)，第二晶圆可以为承载晶圆(Carrier Wafer)，则所述半导体器件例如可以包括逻辑器件、像素器件以及金属互连结构等。
所述逻辑器件可以包括栅极结构以及源漏掺杂区等晶体管的器件。需要指出的是，在本发明实施例中，对于具体的逻辑器件的组成不作限制。
所述像素器件可以包括光电二极管(Photo Diode，PD)以及像素电路，其中，所述像素电路可以包括形成选择晶体管(Select Transistor)、重置晶体管(ResetTransistor)以及源随晶体管(Source Follower Transistor)等各种适当的晶体管的器件，例如可以包括传输栅极(Transfer Gate，TG)以及浮置扩散区(Floating Diffusion，FD)。需要指出的是，在本发明实施例中，对于具体的像素电路的组成不作限制。
在本发明实施例的另一种具体实施方式中，所述第一晶圆200可以为逻辑晶圆(Logic Wafer)，第二晶圆可以为像素晶圆(Pixel Wafer)，则所述第一晶圆200内可以包括逻辑器件，所述第二晶圆内可以包括像素器件。
参照图8，在所述第一晶圆200的表面形成介质层201。
其中，所述介质层201的材料可以选自氧化硅以及氮化硅。
进一步地，所述氧化硅例如可以为SiO2，所述氮化硅例如可以为Si3N4。
优选地，所述氧化硅可以采用正硅酸乙酯(TEOS)进行制备，以提高所述介质层201的品质和致密性。
更进一步地，所述介质层201的厚度可以为500nm至3000nm。
需要指出的是，所述介质层201的厚度不应当过厚，否则会增加平坦化工艺的时长；所述介质层201的厚度不应当过薄，否则会降低键合效果。
在本发明实施例中，通过设置所述介质层201的厚度为500nm至3000nm，可以在平坦化工艺之后，得到介质层201的厚度为300nm至1200nm，以满足键合需求。
进一步地，在所述边缘区域B，所述第一晶圆200可以包括环绕所述中心区域A的第一表面B1，以及环绕所述第一表面B1的第二表面B2，其中，所述第一表面B1为平面，所述第二表面B2为曲面。
在本发明实施例中，通过设置第一表面B1呈现出平面，且对第一晶圆200进行研磨修剪的区域包含第一表面B1，可以确保在对第一晶圆200进行修剪的区域边缘位于第一晶圆200的平面上，从而在后续键合工艺后，提高第一晶圆200与第二晶圆的键合效果。
参照图9，对所述第一晶圆200进行边缘研磨修剪，以去除所述边缘区域B表面的介质层201，以及所述介质层201覆盖的所述第一晶圆200的一部分。
在具体实施中，通过对第一晶圆200进行边缘研磨修剪，可以去除晶圆边缘的不规则区域，防止边缘发生开裂问题，并且降低器件晶圆200的应力，提高形成的半导体器件的品质。
在本发明实施例中，由于先形成介质层201，再对第一晶圆200进行边缘研磨修剪，可以在去除第一晶圆200的边缘的一部分时，去除一部分介质层201。
进一步地，可以采用研磨设备对所述第一晶圆进行边缘研磨修剪；其中，所述研磨设备为圆筒状的金刚石刀片。
在具体实施中，所述研磨设备可以为圆筒状的金刚石刀片。具体地，可以对第一晶圆200进行中心旋转，并且采用旋转的圆筒状的金刚石刀片对所述第一晶圆200进行边缘研磨修剪，以降低第一晶圆200的边缘区域B的厚度。其中，所述可以为一个或多个。
需要指出的是，还可以采用其他适当的研磨设备进行修剪，在本发明实施例中，对于研磨设备的具体结构以及实现方式不作限制。
参照图10，在形成所述介质层201之后，还可以对所述介质层201进行平坦化。
在具体实施中，可以采用CMP工艺对所述介质层201进行平坦化，以提高介质层201在第一晶圆200的表面厚度的一致性。
在本发明实施例中，通过在对所述第一晶圆200进行边缘研磨修剪之前，先形成所述介质层201并对所述介质层201进行平坦化，相比于在现有技术中，对第一晶圆进行边缘研磨修剪之后再对介质层进行平坦化，容易加重介质层在边缘区域存在斜坡的情况，采用本发明实施例的方案，可以进一步有效避免在晶圆键合后斜坡平面与第二晶圆之间的夹缝容易产生空洞和灰边的问题，从而进一步提高键合晶圆的品质。
参照图11，提供第二晶圆210，将所述第一晶圆201与所述第二晶圆210键合，其中，所述介质层201朝向所述第二晶圆210。
在具体实施中，对第一晶圆201与所述第二晶圆210进行键合时，通过在第一晶圆201与所述第二晶圆210的键合面沉积介质层201，然后通过对介质层201进行激活，在界面处生成硅羟基键(Si-O-H)的结构，在后续进行退火的过程中，两片晶圆之间形成Si-O-Si键，并通过Si-O-Si键固定在一起。
在本发明实施例中，通过先在所述第一晶圆200的表面形成介质层，然后再对所述第一晶圆200进行边缘研磨修剪，可以在研磨修剪时去除边缘区域表面的介质层201，也就去除了介质层201在边缘区域的斜坡，相比于现有技术中先对第一晶圆进行边缘研磨修剪，再形成介质层，进而导致介质层在边缘区域存在斜坡，进而在晶圆键合后斜坡平面与第二晶圆之间的夹缝容易产生空洞和灰边，采用本发明实施例的方案，由于去除了所述介质层201在边缘区域的斜坡，可以有效地避免在晶圆键合后斜坡平面与第二晶圆210之间的夹缝容易产生空洞和灰边的问题，提高键合晶圆的品质。
在本发明实施例中，还可以提供一种键合晶圆，如图11所示，可以包括：第一晶圆200，所述第一晶圆200内形成有半导体器件，所述第一晶圆200包括中心区域以及边缘区域，所述边缘区域的第一晶圆的一部分被去除以形成凹槽；介质层201，覆盖所述第一晶圆200的中心区域的表面，且未覆盖所述凹槽；第二晶圆210，与所述第一晶圆201键合，其中，所述介质层201朝向所述第二晶圆210。
进一步地，所述介质层201的材料可以选自氧化硅以及氮化硅。
进一步地，所述第一晶圆200可以为器件晶圆，所述第二晶圆210可以为承载晶圆。
关于该键合晶圆的原理、具体实现和有益效果请参照前文及图6至图10示出的关于键合晶圆的形成方法的相关描述，此处不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种晶圆键合方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆内形成有半导体器件，所述第一晶圆包括中心区域以及环绕所述中心区域的边缘区域；
在所述第一晶圆的表面形成介质层；
对所述第一晶圆进行边缘研磨修剪，以去除所述边缘区域表面的介质层，以及所述介质层覆盖的所述第一晶圆的一部分；
提供第二晶圆；
将所述第一晶圆与所述第二晶圆键合，其中，所述介质层朝向所述第二晶圆。
2.根据权利要求1所述的晶圆键合方法，其特征在于，所述介质层的材料选自氧化硅以及氮化硅。
3.根据权利要求1所述的晶圆键合方法，其特征在于，在形成所述介质层之后，还包括：对所述介质层进行平坦化。
4.根据权利要求1所述的晶圆键合方法，其特征在于，所述介质层的厚度为500nm至3000nm。
5.根据权利要求1所述的晶圆键合方法，其特征在于，采用研磨设备对所述第一晶圆进行边缘研磨修剪；
其中，所述研磨设备为圆筒状的金刚石刀片。
6.根据权利要求1所述的晶圆键合方法，其特征在于，在所述边缘区域，所述第一晶圆包括环绕所述中心区域的第一表面，以及环绕所述第一表面的第二表面，其中，所述第一表面为平面，所述第二表面为曲面。
7.根据权利要求1所述的晶圆键合方法，其特征在于，所述第一晶圆为器件晶圆，所述第二晶圆为承载晶圆。
8.一种键合晶圆，其特征在于，包括：
第一晶圆，所述第一晶圆内形成有半导体器件，所述第一晶圆包括中心区域以及边缘区域，所述边缘区域的第一晶圆的一部分被去除以形成凹槽；
介质层，覆盖所述第一晶圆的中心区域的表面，且未覆盖所述凹槽；
第二晶圆，与所述第一晶圆键合，其中，所述介质层朝向所述第二晶圆。
9.根据权利要求8所述的键合晶圆，其特征在于，所述介质层的材料选自氧化硅以及氮化硅。
10.根据权利要求8所述的键合晶圆，其特征在于，所述第一晶圆为器件晶圆，所述第二晶圆为承载晶圆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811391856.0A CN109545672A (zh) | 2018-11-21 | 2018-11-21 | 晶圆键合方法以及键合晶圆 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811391856.0A CN109545672A (zh) | 2018-11-21 | 2018-11-21 | 晶圆键合方法以及键合晶圆 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109545672A true CN109545672A (zh) | 2019-03-29 |
Family
ID=65848757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811391856.0A Pending CN109545672A (zh) | 2018-11-21 | 2018-11-21 | 晶圆键合方法以及键合晶圆 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109545672A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534423A (zh) * | 2019-09-19 | 2019-12-03 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN112289694A (zh) * | 2020-10-30 | 2021-01-29 | 长江存储科技有限责任公司 | 晶圆键合方法 |
| CN114420549A (zh) * | 2022-03-31 | 2022-04-29 | 深圳新声半导体有限公司 | 一种二氧化硅表面与硅表面低温键合的方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1868054A (zh) * | 2003-10-14 | 2006-11-22 | 特拉希特技术公司 | 制备和组装基材的方法 |
| CN101127311A (zh) * | 2006-08-16 | 2008-02-20 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN101853864A (zh) * | 2009-03-31 | 2010-10-06 | 台湾积体电路制造股份有限公司 | 晶片键合方法 |
| US20120329369A1 (en) * | 2011-06-27 | 2012-12-27 | Kabushiki Kaisha Toshiba | Substrate processing method and substrate processing apparatus |
| JP2013149877A (ja) * | 2012-01-23 | 2013-08-01 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| CN105826161A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶圆减薄方法 |
| CN108389793A (zh) * | 2017-02-03 | 2018-08-10 | 三星电子株式会社 | 制造基板结构的方法 |
-
2018
- 2018-11-21 CN CN201811391856.0A patent/CN109545672A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1868054A (zh) * | 2003-10-14 | 2006-11-22 | 特拉希特技术公司 | 制备和组装基材的方法 |
| CN101127311A (zh) * | 2006-08-16 | 2008-02-20 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN101853864A (zh) * | 2009-03-31 | 2010-10-06 | 台湾积体电路制造股份有限公司 | 晶片键合方法 |
| US20120329369A1 (en) * | 2011-06-27 | 2012-12-27 | Kabushiki Kaisha Toshiba | Substrate processing method and substrate processing apparatus |
| JP2013149877A (ja) * | 2012-01-23 | 2013-08-01 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
| CN105826161A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶圆减薄方法 |
| CN108389793A (zh) * | 2017-02-03 | 2018-08-10 | 三星电子株式会社 | 制造基板结构的方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534423A (zh) * | 2019-09-19 | 2019-12-03 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN110534423B (zh) * | 2019-09-19 | 2021-10-26 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN112289694A (zh) * | 2020-10-30 | 2021-01-29 | 长江存储科技有限责任公司 | 晶圆键合方法 |
| CN114420549A (zh) * | 2022-03-31 | 2022-04-29 | 深圳新声半导体有限公司 | 一种二氧化硅表面与硅表面低温键合的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109545672A (zh) | 晶圆键合方法以及键合晶圆 | |
| US9543355B2 (en) | Dark current reduction for back side illuminated image sensor | |
| JP5009368B2 (ja) | 背面照射型フォトダイオードを用いたイメージセンサの製造方法 | |
| CN102683359B (zh) | 固体摄像装置、其制造方法、电子设备和半导体装置 | |
| KR101155873B1 (ko) | 고체 촬상 소자용 반도체 웨이퍼의 박막화 제어 방법 | |
| CN101335237A (zh) | 用于加工垂直cmos图像传感器的方法 | |
| CN115881622A (zh) | 一种晶圆键合的方法 | |
| JP2009099875A (ja) | 半導体装置の製造方法 | |
| KR20160131863A (ko) | 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법 | |
| WO2010089832A1 (ja) | 多層膜付き半導体ウェーハ及びその製造方法並びに半導体デバイスの製造方法 | |
| JP6313251B2 (ja) | 半導体装置の製造方法 | |
| CN102693994B (zh) | 背照式cmos图像传感器的背面处理方法 | |
| CN107910339B (zh) | 一种背照式图形传感器的制造方法 | |
| USH1137H (en) | Wafer bonding technique for dielectric isolation processing | |
| KR20100076525A (ko) | 후면 수광 이미지센서의 제조방법 | |
| JP2014041854A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN108281442B (zh) | 图像传感器及其形成方法 | |
| CN105914143A (zh) | 一种化学机械抛光的平坦化方法 | |
| CN117690943B (zh) | 一种图像传感器的制作方法 | |
| KR100851755B1 (ko) | 이미지센서 및 그 제조방법 | |
| JP4239134B2 (ja) | 太陽電池用の誘電体分離ウェーハの製造方法 | |
| WO2011013290A1 (ja) | 半導体装置の製造方法 | |
| TWI493701B (zh) | 固體攝像元件用半導體基板及使用它之固體攝像元件之製造方法 | |
| KR101310742B1 (ko) | 배면 조사형 이미지 센서 및 그 제조방법 | |
| TWI450389B (zh) | 背照式照明影像感測器以及製造背照式照明影像感測器之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190329 |
|
| WD01 | Invention patent application deemed withdrawn after publication |