CN108281442B - 图像传感器及其形成方法 - Google Patents
图像传感器及其形成方法 Download PDFInfo
- Publication number
- CN108281442B CN108281442B CN201810069702.3A CN201810069702A CN108281442B CN 108281442 B CN108281442 B CN 108281442B CN 201810069702 A CN201810069702 A CN 201810069702A CN 108281442 B CN108281442 B CN 108281442B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- groove
- logic
- isolation structure
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 238000002955 isolation Methods 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000003989 dielectric material Substances 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 230000000694 effects Effects 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- -1 SiO Chemical compound 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种图像传感器及其形成方法，所述方法包括：提供半导体衬底，所述半导体衬底包括并列的逻辑区域和像素区域，其中，在所述半导体衬底的正面，所述逻辑区域内形成有隔离结构；从所述半导体衬底的背面对所述逻辑区域进行刻蚀，以形成凹槽，其中，所述凹槽的底部暴露出所述隔离结构；在所述凹槽内填充介质层。本发明方案有助于降低漏电流以及寄生电容，避免闩锁效应的发生，从而提高器件品质。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种图像传感器及其形成方法。
背景技术
图像传感器是摄像设备的核心部件，通过将光信号转换成电信号实现图像拍摄功能。以CMOS图像传感器(CMOS Image Sensors，CIS)器件为例，由于其具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。
在现有的一种CIS的制造工艺中，可以先在半导体衬底的正面形成逻辑器件、像素器件以及金属互连结构，然后采用承载晶圆与所述半导体衬底的正面键合，进而对半导体衬底的背部进行减薄，进而在半导体衬底的背面形成CIS的后续工艺，例如在所述像素器件的半导体衬底背面形成滤镜等。
其中，所述逻辑器件可以包括栅极、源区和漏区，所述逻辑区域内可以形成有隔离结构，所述隔离结构用于隔离所述逻辑器件。
然而，在现有的CIS工艺中，隔离结构的深度通常较浅，降低了对逻辑器件的隔离效果，甚至有载流子从源区绕过隔离结构的底端移动至相邻逻辑器件的漏区，导致产生漏电流以及寄生电容，严重时甚至发生闩锁效应，损伤半导体器件。
发明内容
本发明解决的技术问题是提供一种图像传感器及其形成方法，有助于降低漏电流以及寄生电容，避免闩锁效应的发生，从而提高器件品质。
为解决上述技术问题，本发明实施例提供一种图像传感器的形成方法，包括：提供半导体衬底，所述半导体衬底包括并列的逻辑区域和像素区域，其中，在所述半导体衬底的正面，所述逻辑区域内形成有隔离结构；从所述半导体衬底的背面对所述逻辑区域进行刻蚀，以形成凹槽，其中，所述凹槽的底部暴露出所述隔离结构；在所述凹槽内填充介质层。
可选的，在所述凹槽内填充介质层包括：形成介质材料，所述介质材料填充所述凹槽并覆盖所述半导体衬底背面的像素区域；对所述介质材料进行平坦化，以暴露出所述像素区域的半导体衬底的背面。
可选的，所述介质材料为氧化硅和/或氮化硅。
可选的，从所述半导体衬底的背面对所述逻辑区域进行刻蚀，以形成凹槽之前，所述的图像传感器的形成方法还包括：自背面对所述半导体衬底进行减薄至预设厚度。
可选的，从所述半导体衬底的背面对所述逻辑区域进行刻蚀，以形成凹槽包括：在所述半导体衬底的背面形成图案化的掩膜层；以所述图案化的掩膜层为掩膜，对所述逻辑区域进行刻蚀，以形成所述凹槽。
可选的，所述逻辑区域的半导体衬底内形成有逻辑器件，所述隔离结构用于隔离所述逻辑器件。
为解决上述技术问题，本发明实施例提供一种图像传感器，包括：半导体衬底，所述半导体衬底包括并列的逻辑区域和像素区域；隔离结构，位于所述半导体衬底的正面的所述逻辑区域内；凹槽，位于所述半导体衬底的背面的所述逻辑区域内，其中，所述凹槽的底部暴露出所述隔离结构；介质层，填充于所述凹槽内。
可选的，所述介质层的表面与所述像素区域的半导体衬底的背面齐平。
可选的，所述介质层的材料为氧化硅和/或氮化硅。
可选的，所述逻辑区域的半导体衬底内形成有逻辑器件，所述隔离结构用于隔离所述逻辑器件。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
在本发明实施例中，提供半导体衬底，所述半导体衬底包括并列的逻辑区域和像素区域，其中，在所述半导体衬底的正面，所述逻辑区域内形成有隔离结构；从所述半导体衬底的背面对所述逻辑区域进行刻蚀，以形成凹槽，其中，所述凹槽的底部暴露出所述隔离结构；在所述凹槽内填充介质层。采用本发明实施例的方案，通过在半导体衬底的背面形成凹槽，且所述凹槽的底部暴露出所述隔离结构，并在凹槽内填充介质层，可以对载流子从源区绕过隔离结构的底端移动至相邻逻辑器件的漏区的通路进行有效地隔离，有助于降低漏电流以及寄生电容，避免闩锁效应的发生，从而提高器件品质。
进一步，对所述介质材料进行平坦化，以暴露出所述像素区域的半导体衬底的背面，可以使像素区域的半导体衬底背面不受到逻辑区域的影响，恢复至现有技术中的厚度，可以继续采用后续工艺的参数，减小对后续工艺的影响。
附图说明
图1是现有技术中一种图像传感器的剖面结构示意图；
图2是本发明实施例中一种图像传感器的形成方法的流程图；
图3至图7是本发明实施例中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
具体实施方式
在现有的一种CIS的制造工艺中，可以先在半导体衬底的正面形成逻辑器件、像素器件以及金属互连结构，然后采用承载晶圆与所述半导体衬底的正面键合，进而对半导体衬底的背部进行减薄，进而在半导体衬底的背面形成CIS的后续工艺，例如在所述像素器件的半导体衬底背面形成滤镜等。
参照图1，图1是现有技术中一种图像传感器的剖面结构示意图。所述图像传感器可以包括半导体衬底100、逻辑器件、金属互连结构150以及承载晶圆(Carrier Wafer)160。
其中，所述半导体衬底100包括并列的逻辑区域A和像素区域B，所述半导体衬底100具有正面和背面。
具体地，在所述逻辑区域A的半导体衬底100内形成有逻辑器件以及隔离结构110，所述隔离结构110用于隔离所述逻辑器件。其中，所述逻辑器件可以包括栅极130、源区120和漏区122。
然而在现有的CIS工艺中，如图1示出的虚线箭头方向，存在有载流子从源区120绕过隔离结构110的底端移动至相邻逻辑器件的漏区126的情况，容易产生漏电流以及寄生电容，严重时甚至发生闩锁效应，导致半导体器件受到损伤。
本发明的发明人经过研究发现，在现有技术中，隔离结构110的深度通常较浅，降低了对逻辑器件的隔离效果。具体而言，由于会自背面对半导体衬底100进行减薄，半导体衬底100的厚度往往较薄(例如为2.5μm左右)，因此隔离结构110也难以无限制地加深，导致厚度有限。
在本发明实施例中，提供半导体衬底，所述半导体衬底包括并列的逻辑区域和像素区域，其中，在所述半导体衬底的正面，所述逻辑区域内形成有隔离结构；从所述半导体衬底的背面对所述逻辑区域进行刻蚀，以形成凹槽，其中，所述凹槽的底部暴露出所述隔离结构；在所述凹槽内填充介质层。采用本发明实施例的方案，通过在半导体衬底的背面形成凹槽，且所述凹槽的底部暴露出所述隔离结构，并在凹槽内填充介质层，可以对载流子从源区绕过隔离结构的底端移动至相邻逻辑器件的漏区的通路进行有效地隔离，有助于降低漏电流以及寄生电容，避免闩锁效应的发生，从而提高器件品质。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图2，图2是本发明实施例中一种图像传感器的形成方法的流程图。所述图像传感器的形成方法可以包括步骤S21至步骤S23：
步骤S21：提供半导体衬底，所述半导体衬底包括并列的逻辑区域和像素区域，其中，在所述半导体衬底的正面，所述逻辑区域内形成有隔离结构；
步骤S22：从所述半导体衬底的背面对所述逻辑区域进行刻蚀，以形成凹槽，其中，所述凹槽的底部暴露出所述隔离结构；
步骤S23：在所述凹槽内填充介质层。
下面结合图3至图7对上述各个步骤进行说明。
图3至图7是本发明实施例中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。
参照图3，提供半导体衬底200，所述半导体衬底200包括并列的逻辑区域A和像素区域，所述半导体衬底200具有正面和背面。
其中，在所述逻辑区域A的半导体衬底200内形成有逻辑器件以及隔离结构210，所述逻辑器件可以为多个，所述隔离结构210用于隔离各个逻辑器件。其中，作为非限制性的例子，所述逻辑器件可以是MOS晶体管，包括栅极230、源区220和漏区222，或者，所述逻辑器件也可以是其他适当的器件类型。作为非限制性的例子，所述隔离结构210可以是浅槽隔离结构(STI)，或者，所述隔离结构210也可以是其他适当类型的隔离结构。
在具体实施中，所述半导体衬底200可以为硅衬底，或者所述半导体衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述半导体衬底200还可以为绝缘体表面的硅衬底或者绝缘体表面的锗衬底，或者是生长有外延层(Epitaxy layer，Epi layer)的衬底。
优选地，所述半导体衬底200为轻掺杂的半导体衬底，且掺杂类型与后续工艺中在所述半导体衬底200内形成的源区220和漏区222相反。具体地，可以通过向所述半导体衬底200进行离子注入，实现深阱掺杂(Deep WellImplant)。如果所述源区220和漏区222的掺杂离子的类型为N型，则所述半导体衬底200的掺杂离子为P型离子，例如包括B、Ga或In；反之，如果所述源区220和漏区222的掺杂离子的类型为P型，则所述半导体衬底200的掺杂离子为N型离子，例如包括P、As或Sb。
需要指出的是，虽然在图3所示的图像传感器中并未示出像素区域B，然而在具体实施中，像素区域B可以具有像素器件以及隔离结构，该隔离结构用于隔离多个像素器件，所述像素器件可以包括光电二极管、传输栅极以及浮置扩散区。在本发明实施例中，对像素区域B的具体器件结构以及形成步骤不做限制。
参照图4，在所述半导体衬底200的正面形成金属互连结构250，并且与承载晶圆260进行键合。
需要指出的是，在所述半导体衬底200的正面进行的处理工艺可以是现有的图像传感器的任何常规的处理工艺，本发明实施例对此不作限制。
进一步地，自背面对所述半导体衬底200进行减薄至预设厚度。
具体地，所述预设厚度可以为1μm至4μm。
可以理解的是，所述半导体衬底200的厚度不能过薄，否则会提高减薄工艺的复杂度以及晶圆破片率；所述半导体衬底200的厚度不能过厚，否则难以在后续形成背面沟槽时，实现背面沟槽与正面沟槽的对应连通。优选地，所述半导体衬底200的厚度为2.5μm。
参照图5，从所述半导体衬底200的背面对所述逻辑区域A进行刻蚀，以形成凹槽240，其中，所述凹槽240的底部暴露出所述隔离结构210。
具体地，从所述半导体衬底200的背面对所述逻辑区域A进行刻蚀，以形成凹槽240的步骤可以包括：在所述半导体衬底200的背面形成图案化的掩膜层270；以所述图案化的掩膜层270为掩膜，对所述逻辑区域A进行刻蚀，以形成所述凹槽240。
更具体而言，所述半导体衬底200的正面具有对准标记，在所述半导体衬底200的背面形成图案化的掩膜层270，所述掩膜层270的图案根据所述对准标记进行对准。
其中，所述半导体衬底200的正面的对准标记(Alignment Mark)可以复用主动区(Active Area，AA)层的对准标记，还可以采用其他可以在半导体衬底200的背面确定的对准标记。
进一步地，对所述逻辑区域A进行刻蚀的工艺可以为干法刻蚀(DryEtch)。
参照图6，在所述凹槽240内填充介质层242。
具体地，形成介质材料，所述介质材料填充所述凹槽240并覆盖所述半导体衬底200背面的像素区域B。由于凹槽240底部暴露出隔离结构210，因此，填充的介质材料与隔离结构210相接。
具体地，所述介质层242的介质材料可以为氧化硅和/或氮化硅。
在本发明实施例的一种具体实施方式中，可以采用氧化硅和氮化硅的叠层结构作为介质层242，例如为SiO2和Si3N4，由于氧化硅和氮化硅两种材料的应力相反，可以避免对半导体衬底200形成过高的应力，影响器件性能，并且所述氮化硅可以作为后续化学机械抛光(Chemical Mechanical Polishing，CMP)工艺中的停止层(Stop Layer)。
在本发明实施例的另一种具体实施方式中，可以采用氧化硅或氮化硅作为介质层242，例如为SiO2或者Si3N4。其中，由于氧化硅的应力低于氮化硅的应力。
优选地，可以采用氧化硅作为介质层242，相比于氮化硅，可以提高器件品质。
进一步地，所述介质层242的厚度可以大于等于凹槽240的深度。作为一个非限制性的例子，所述介质层242的厚度可以为0.7μm至5μm。
可以理解的是，所述介质层242的厚度不能过薄，否则难以在凹槽240内填充足够厚度的介质材料，导致对逻辑区域A内的逻辑器件的隔离作用较弱；所述介质层242的厚度不能过厚，否则增加后续平坦化工艺的工艺时间，且导致资源浪费。
参照图7，对所述介质材料进行平坦化，以暴露出所述像素区域B的半导体衬底200的背面。
其中，所述平坦化处理的工艺包括化学机械研磨工艺。
可以理解的是，在具体实施中，可以采用对半导体衬底200和介质材料的刻蚀比较高的研磨液，从而在平坦化的过程中，降低对半导体衬底200的损伤。
需要指出的是，在本发明实施例的另一种具体实施方式中，在接下来的后续工艺中，需要在半导体衬底200的背面沉积氧化层，例如为氧化硅。因此，当所述介质材料为氧化硅时，可以在平坦化工艺中，使所述像素区域B保留一部分氧化硅，从而减少后续沉积工艺的耗时以及氧化硅的消耗。
接下来，可以在所述半导体衬底200的背面形成穿通层(Through Silicon Via)、铝垫层(Pad)、滤镜结构(Filter、)钝化层(Passivation Layer)等后期工艺步骤。
需要指出的是，在本发明实施例中，对所述介质材料进行平坦化之后，在所述半导体衬底200的背面进行的处理工艺可以是现有的图像传感器的任何常规的处理工艺，本发明实施例对此不作限制。
在本发明实施例中，通过在半导体衬底200的背面形成凹槽240，且所述凹槽200的底部暴露出所述隔离结构210，并在凹槽240内填充介质层242，可以对载流子从源区220绕过隔离结构210的底端移动至相邻逻辑器件的漏区226的通路进行有效地隔离，有助于降低漏电流以及寄生电容，避免闩锁效应的发生，从而提高器件品质。
在本发明实施例中，还提供了一种图像传感器，参照图7，所述图像传感器可以包括：
半导体衬底200，所述半导体衬底200包括并列的逻辑区域A和像素区域B；
隔离结构210，位于所述半导体衬底200的正面的所述逻辑区域A内；
凹槽240，位于所述半导体衬底200的背面的所述逻辑区域A内，其中，所述凹槽240的底部暴露出所述隔离结构210；
介质层242，填充于所述凹槽240内。
进一步地，所述介质层240的表面可以与所述像素区域A的半导体衬底200的背面齐平。
所述介质层的材料可以为氧化硅和/或氮化硅。
所述逻辑区域A的半导体衬底200内形成有逻辑器件，所述隔离结构210用于隔离所述逻辑器件。
所述半导体衬底200的厚度可以为预设厚度，作为一个非限制性的例子，所述预设厚度可以为1μm至4μm。
所述介质层242的厚度可以大于等于凹槽240的深度。作为一个非限制性的例子，所述介质层242的厚度可以为0.7μm至5μm。
此外，CIS可以包括前照式(Front-side Illumination，简称FSI)CIS和后照式(Back-side Illumination，简称BSI)CIS，所述后照式CIS也可以称为背照式CIS。在背照式CIS中，光线从背面照射到光电二极管上产生光生载流子，进而形成电信号。
在本发明实施例中，所述图像传感器可以是背照式CIS。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种图像传感器的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括并列的逻辑区域和像素区域，其中，在所述半导体衬底的正面，所述逻辑区域内形成有隔离结构；
从所述半导体衬底的背面对所述逻辑区域进行刻蚀，以形成凹槽，其中，所述凹槽的底部暴露出所述隔离结构；
在所述凹槽内填充介质层；
其中，在所述凹槽内填充介质层包括：
形成介质材料，所述介质材料填充所述凹槽并覆盖所述半导体衬底背面的像素区域；
对所述介质材料进行平坦化，以暴露出所述像素区域的半导体衬底的背面。
2.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述介质材料为氧化硅和/或氮化硅。
3.根据权利要求1所述的图像传感器的形成方法，其特征在于，从所述半导体衬底的背面对所述逻辑区域进行刻蚀，以形成凹槽之前，还包括：
自背面对所述半导体衬底进行减薄至预设厚度。
4.根据权利要求1所述的图像传感器的形成方法，其特征在于，从所述半导体衬底的背面对所述逻辑区域进行刻蚀，以形成凹槽包括：
在所述半导体衬底的背面形成图案化的掩膜层；
以所述图案化的掩膜层为掩膜，对所述逻辑区域进行刻蚀，以形成所述凹槽。
5.根据权利要求1所述的图像传感器的形成方法，其特征在于，所述逻辑区域的半导体衬底内形成有逻辑器件，所述隔离结构用于隔离所述逻辑器件。
6.一种图像传感器，其特征在于，包括：
半导体衬底，所述半导体衬底包括并列的逻辑区域和像素区域；
隔离结构，位于所述半导体衬底的正面的所述逻辑区域内；
凹槽，位于所述半导体衬底的背面的所述逻辑区域内，其中，所述凹槽的底部暴露出所述隔离结构；
介质层，填充于所述凹槽内；
其中，所述介质层是在形成填充所述凹槽并覆盖所述半导体衬底背面的像素区域的介质材料后，对所述介质材料进行平坦化以暴露出所述像素区域的半导体衬底的背面后形成的。
7.根据权利要求6所述的图像传感器，其特征在于，所述介质层的表面与所述像素区域的半导体衬底的背面齐平。
8.根据权利要求6所述的图像传感器，其特征在于，所述介质层的材料为氧化硅和/或氮化硅。
9.根据权利要求6所述的图像传感器，其特征在于，所述逻辑区域的半导体衬底内形成有逻辑器件，所述隔离结构用于隔离所述逻辑器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810069702.3A CN108281442B (zh) | 2018-01-24 | 2018-01-24 | 图像传感器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810069702.3A CN108281442B (zh) | 2018-01-24 | 2018-01-24 | 图像传感器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108281442A CN108281442A (zh) | 2018-07-13 |
| CN108281442B true CN108281442B (zh) | 2021-01-22 |
Family
ID=62804898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810069702.3A Active CN108281442B (zh) | 2018-01-24 | 2018-01-24 | 图像传感器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108281442B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109348118A (zh) * | 2018-12-04 | 2019-02-15 | 德淮半导体有限公司 | 图像传感器、制作方法以及成像装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157661A (zh) * | 2014-08-15 | 2014-11-19 | 北京思比科微电子技术股份有限公司 | 一种cmos图像传感器的制造方法 |
| CN104882460A (zh) * | 2014-02-27 | 2015-09-02 | 三星电子株式会社 | 具有包括负电荷材料的深沟槽的图像传感器及其制造方法 |
| US20150372031A1 (en) * | 2014-06-23 | 2015-12-24 | Junho YOON | Image sensor and method of fabricating the same |
| US20170047373A1 (en) * | 2014-05-04 | 2017-02-16 | Semiconductor Manufacturing International (Shanghai) Corporation | Method for reducing crosstalk in cmos image sensor |
-
2018
- 2018-01-24 CN CN201810069702.3A patent/CN108281442B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882460A (zh) * | 2014-02-27 | 2015-09-02 | 三星电子株式会社 | 具有包括负电荷材料的深沟槽的图像传感器及其制造方法 |
| US20170047373A1 (en) * | 2014-05-04 | 2017-02-16 | Semiconductor Manufacturing International (Shanghai) Corporation | Method for reducing crosstalk in cmos image sensor |
| US20150372031A1 (en) * | 2014-06-23 | 2015-12-24 | Junho YOON | Image sensor and method of fabricating the same |
| CN104157661A (zh) * | 2014-08-15 | 2014-11-19 | 北京思比科微电子技术股份有限公司 | 一种cmos图像传感器的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108281442A (zh) | 2018-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9786707B2 (en) | Image sensor isolation region and method of forming the same | |
| US8278130B2 (en) | Back side illumination image sensor and method for manufacturing the same | |
| US10276622B2 (en) | Mechanisms for forming image-sensor device with expitaxial isolation feature | |
| KR20190037186A (ko) | 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물 | |
| KR100694470B1 (ko) | 이미지 센서 제조 방법 | |
| US8440540B2 (en) | Method for doping a selected portion of a device | |
| US10998360B2 (en) | Image sensor with shallow trench edge doping | |
| US20090236643A1 (en) | Cmos image sensor and method of manufacturing | |
| US20230089511A1 (en) | Deep trench isolation structure for image sensor | |
| KR20220114649A (ko) | 광전자 디바이스 신호 대 잡음비 향상을 위한 구조 및 재료 공학 방법들 | |
| US8524522B2 (en) | Microelectronic device, in particular back side illuminated image sensor, and production process | |
| CN108281439A (zh) | 图像传感器及其形成方法 | |
| CN108281442B (zh) | 图像传感器及其形成方法 | |
| US9379275B2 (en) | Apparatus and method for reducing dark current in image sensors | |
| US7985613B2 (en) | Method for manufacturing back side illumination image sensor | |
| US20150206789A1 (en) | Method of modifying polysilicon layer through nitrogen incorporation for isolation structure | |
| CN112259624B (zh) | 图像传感器及其形成方法 | |
| CN101211832A (zh) | Cmos图像传感器的制造方法 | |
| CN114975490A (zh) | 一种图像传感器形成方法及图像传感器 | |
| TW202238975A (zh) | 像素感測件 | |
| KR102009931B1 (ko) | 씨모스 이미지센서 및 그 제조 방법 | |
| CN108807437B (zh) | 图像传感器及其形成方法 | |
| CN109560097A (zh) | 图像传感器及其形成方法 | |
| WO2022133642A1 (zh) | 半导体结构的形成方法 | |
| CN109860215B (zh) | 图像传感器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221228 Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee after: Huaian Xide Industrial Design Co.,Ltd. Address before: No. 599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp. |