CN101853854B - 一种改进型终端结构的沟槽功率mos器件 - Google Patents

Abstract

本发明采用一个大的深沟槽，在不用光刻版的前提下先进行整个第二导电类型杂质离子的注入，然后通过大的深沟槽刻蚀将器件***一圈的第二导电类型阱区刻蚀掉，间接性的实现第二导电类型杂质离子的选择性注入，并利用该大的深沟槽靠近元胞区一侧的侧壁残留的导电多晶硅来作为分压保护区的耐压结构，同时将截止保护区的接触孔也做在该大的深沟槽内，再通过一圈浮置的金属连接线通过第一导电类型区和漏电极相连通来形成高电位，从而实现表面电荷截止的功能。本发明的电势线更为集中的在大的深沟槽右侧收敛，且收敛性非常好，可以通过减少截止保护区到分压保护区的距离来节省整个终端保护结构的面积，同时又不会影响到器件的性能。

Description

一种改进型终端结构的沟槽功率MOS器件

技术领域

本发明涉及功率MOS器件，特别涉及用4块光刻版来实现的深沟槽功率MOS器件及其制造方法，主要应用在20V～70V低压功率MOS器件中。 

背景技术

深沟槽功率MOS器件是在平面式功率MOS器件的基础上发展起来的。与平面式功率MOS器件相比，其具有导通电阻低、饱和压降低、开关速度快、沟道密度高、芯片尺寸小等优点；采用沟槽式结构，消除了平面式功率MOS器件存在的寄生JFET(结型场效应管)效应。目前深沟槽功率MOS器件已经发展成为中低压大功率MOS器件的主流。随着深沟槽大功率MOS器件工艺技术的日渐成熟，市场竞争日趋激烈，一颗芯片的制造成本和利润都已经是按照多少分钱人民币来计算。所以对于如何更进一步降低制造成本提高利润率已成为本领域技术人员最为关注的问题之一。提高集成度和减少光刻次数是最为有效的降低成本的方法。但是集成度的提高受限制于半导体制造企业的设备能力以及工艺能力而难于实现，或会对器件开关电性能带来诸多负面问题。因此，优化器件结构，优化工艺制造流程，在提高沟槽功率MOS性价比同时，提高器件的电性能是本领域研究的方向。 

现有的工艺过程中，制造一种深沟槽功率MOS器件，一般需要使用到5～7块光刻版。以6块版为例，通常按照如下工艺流程制造完成： 

第一步，提供第一导电类型的具有两个相对主面的半导体外延层硅片； 

第二步，于第一主面上形成第一氧化硅层，即场氧化硅层； 

第三步，选择性的掩蔽和刻蚀第一氧化硅层，定义有源区和终端保护区；(光刻版1) 

第四步，于第一主面上形成第二氧化硅层，选择性的掩蔽和刻蚀第二氧化硅层，剩下的区域作为深沟槽刻蚀的硬掩膜；(光刻版2)

第五步，利用硬掩膜层进行第一主面的深沟槽刻蚀，刻蚀完后把第二氧化硅层去除； 

第六步，于第一主面及深沟槽壁生长形成第三氧化层，即栅氧化硅层； 

第七步，于第三氧化硅层表面形成导电多晶硅层； 

第八步，对导电多晶硅进行普遍刻蚀，形成在沟槽内的导电多晶硅； 

第九步，于具有场氧化硅层阻挡的第一主面中进行第二导电类型杂质离子注入，并通过炉管推结形成元胞阵列和截止环两者各自的第二导电类型掺杂区； 

第十步，利用掩蔽，进行第一导电类型杂质离子选择性注入，并通过退火工艺形成元胞阵列和截止环两者各自的第一导电类型掺杂区；(光刻版3)

第十一步，介质层淀积并选择性的掩蔽和刻蚀，形成元胞阵列的接触孔、保护环的接触孔和截止环接触孔。并在接触孔刻蚀完以后，进行接触孔的第二导电类型杂质离子注入以及RTA(快速热退火)，形成第二导电类型掺杂区；(光刻版4)

第十二步，于介质层表面形成金属层，并选择性的掩蔽和刻蚀金属层；(光刻版5) 

第十三步，钝化层淀积，并选择性的掩蔽和刻蚀钝化层；(光刻版6，可选) 

第十四步，背面减薄以及背面金属层淀积形成漏电极。 

不计第十三步可选的制造过程，整个制造过程共涉及到5次光刻。一般而言，制造费用是和其昂贵的光刻机在整个制造工艺中被使用到的次数密切相关的。如果能在现有5次光刻的基础上减少1次光刻，而不增加其他太多步骤，就可以将制造成本降低10％～15％，这个数值对于半导体芯片行业将是一个很可观的利润增长点。 

公开号为CN101211981A的中国专利《一种深沟槽大功率MOS器件及其制造方法》公开了一种4块光刻版的器件结构。所用到的4块光刻板分别是：沟槽层光刻板1，源区层光刻板2，接触孔层光刻板3，金属层光刻板4。如图1所示(以采用两个分压沟槽为例)，其特征是：P-阱6存在于整个器件区域，分压保护区C和截止保护区D均采用浮置的沟槽型导电多晶硅结构，即不与任何具有确定电位的电极相连。其存在的问题是：该器件的分压保护区C，采用的是沟槽型导电多晶硅结构，两个沟槽3a及3b之间的P-阱6a为浮置状态，浮置的P-阱6a电位容易受到外界环境的影响。MOS器件在栅源端接地时，漏极12加正向偏置电压，MOS器件的电压主要由元胞区A最外缘的一个元胞结构的沟槽外侧的P-阱和分压保护区C靠近元胞区A的沟槽3a进行分担，而分压保护区C其他的沟槽以及P-阱能起到的分压能力很小，这样就会导致电场 强度分布极不均匀，真正起到分压作用的范围很小，大部分分压保护区C分压结构面积得不到充分利用。而且当提高漏极正向偏置电压时，MOS器件容易在局部区域过早击穿，降低了器件的耐压能力。且该结构由于分压保护区和截止保护区分别采用相互独立的沟槽结构，需要占用较大的芯片面积。 

发明的内容 

针对现有利用4块光刻版来实现的深沟槽功率MOS器件及其制造方法的上述缺点，申请人进行了改进研究，提出一种改进型终端结构的沟槽功率MOS器件及其制造方法，通过4块光刻版的工艺制造流程实现深沟槽功率MOS器件结构，其有较好的导通特征电阻、击穿耐压、寄生电容等性能，同时节省了终端保护结构所用的面积。 

本发明的技术方案如下： 

一种改进型终端结构的沟槽功率MOS器件，包括位于半导体基板中心由元胞组成的元胞区，以及元胞区***的终端保护结构，所述元胞区内的元胞通过位于沟槽内的导电多晶硅并联成整体；所述终端保护结构包括内侧的分压保护区和外侧的截止保护区； 

所述分压保护区和截止保护区使用同一个深沟槽； 

所述分压保护区采用侧壁保护结构，所述侧壁保护结构由所述深沟槽及其侧壁残留的导电多晶硅所形成；所述深沟槽位于第二导电类型层，其深度伸入到第二导电类型层下方的第一导电类型外延层；所述深沟槽壁表面生长有绝缘栅氧化层，所述深沟槽靠元胞区一侧的侧壁上有导电多晶硅；所述深沟槽由绝缘介质覆盖，绝缘介质上覆盖有金属连线； 

所述截止保护区采用接触孔结构，所述接触孔位于所述深沟槽内，其深度穿过深沟槽下方的第一导电类型掺杂区，伸入到第一导电类型掺杂区下方的第一导电类型外延层；所述接触孔内填充有浮置的金属连线； 

所述深沟槽从器件最***一圈的区域一直延伸到器件外的划片道区域。 

所述深沟槽的深度大于元胞区内沟槽的深度。 

所述分压保护区的金属连线和截止保护区的金属连线为同一金属连线。 

所述元胞区沟槽内的导电多晶硅向分压保护区和元胞区之间的区域延伸，延伸终止端为一封闭环状沟槽，其宽度大于元胞区内沟槽的宽度；栅电极引线孔开设在所述环状沟槽内，金属连线与沟槽内的导电多晶硅相连。 

上述技术方案中，对于N型深沟槽功率MOS器件，所述第一导电类型是 N型，第二导电类型是P型；对于P型深沟槽功率MOS器件，所述第一导电类型是P型，第二导电类型是N型。 

一种改进型终端结构的沟槽功率MOS器件的制造方法，包括以下工艺步骤： 

第一步，提供第一导电类型的具有两个相对主面的半导体外延层硅片； 

第二步，于第一主面上形成第一氧化硅层，即垫氧化层； 

第三步，于第一主面进行普遍的第二导电类型杂质离子注入，并通过炉管推结形成第二导电类型掺杂区，即阱区； 

第四步，于第一主面上形成第二氧化硅层，选择性的掩蔽和刻蚀第二氧化硅层，剩下的区域作为深沟槽刻蚀的硬掩膜； 

第五步，利用硬掩膜层进行第一主面的深沟槽刻蚀，刻蚀完后把第二氧化硅层去除； 

第六步，于第一主面及深沟槽壁生长形成第三氧化层，即栅氧化硅层； 

第七步，于第三氧化硅层表面形成导电多晶硅层； 

第八步，对导电多晶硅进行普遍刻蚀，形成在沟槽内的导电多晶硅； 

第九步，利用光刻版选择性的掩蔽，进行第一主面的第一导电类型杂质离子注入，再通过退火工艺形成第一导电类型掺杂区，即源极区； 

第十步，介质层淀积并选择性的掩蔽和刻蚀，形成元胞阵列的接触孔和截止环接触孔； 

第十一步，于介质层表面以及接触孔内填充金属层，并选择性的掩蔽和刻蚀金属层； 

第十二步，背面减薄以及背面金属层淀积形成漏电极； 

在所述第十一步和第十二步之间还包括以下步骤：钝化层淀积，选择性的掩蔽和刻蚀钝化层。 

上述技术方案中，对于N型深沟槽功率MOS器件的制造方法，所述第一导电类型是N型，第二导电类型是P型；对于P型深沟槽功率MOS器件的制造方法，所述第一导电类型是P型，第二导电类型是N型。 

本发明的有益技术效果是： 

本发明与公开号为CN101211981A的中国专利相比，不同之处是分压保护区和截止环保护区使用了同一个大的深沟槽，其宽度从器件***一圈到器件外的划片道区域。分压保护区是利用在深沟槽的侧壁生长绝缘栅氧化层以及多晶 硅刻蚀过程中会残留在沟槽侧壁的导电多晶硅来实现分压沟槽的效果。截止环保护区同样是利用该大的深沟槽，直接在沟槽内开接触孔。从结构上看，分压保护区和截止环保护区上的金属连线为同一金属连线，沟槽为同一沟槽，这样将分压保护区和截止环保护区做得很紧凑，通过减少截止保护区与分压保护区的距离可以一定程度的减少整个终端保护结构的面积，同时对器件耐压，导通电阻都不会有影响。 

附图说明

图1是CN101211981A公开的深沟槽功率MOS器件的截面图。 

图2是本发明的深沟槽功率MOS器件的俯视图。 

图3是本发明的深沟槽功率MOS器件的截面图，沿图3中X-X线剖开。 

图4～8是本发明的深沟槽功率MOS器件在制造流程中各个工步的示意图。 

图9是CN101211981A公开的深沟槽功率MOS器件的仿真结果示意图。 

图10是本发明的深沟槽功率MOS器件的仿真结果示意图。 

图11是本发明的深沟槽功率MOS器件缩短截止保护区和分压保护区距离后的仿真结果示意图。 

图12是CN101211981A公开的深沟槽功率MOS器件的BV模拟曲线图。 

图13是本发明的深沟槽功率MOS器件的BV模拟曲线图。 

图14是本发明的深沟槽功率MOS器件缩短截止保护区和分压保护区距离后的BV模拟曲线图。 

以上附图中：A、元胞区；B、栅电极引线终端区域；C、分压保护区；D、截止保护区；E、主结；1、N+衬底；2、N-外延层；3、3a、3b、3′、3″沟槽；4、绝缘栅氧化层；5、5′、导电多晶硅；6、6a、P-阱区；7、N+源极区；8、垫氧化层；9、第一介质层；10、第二介质层；11、电势线(实线)、12、漏端金属(漏电极)；13、接触孔；14、金属连线；15、电流线(实线)；16、耗尽层边界(虚线)。 

具体实施方式

下面结合附图对本发明的具体实施方式做进一步说明。 

图2、图3分别是本发明深沟槽大功率MOS器件俯视平面和剖面的示意图。如图2所示，本发明深沟槽大功率MOS器件半导体基板的中心区域为元胞区A；如图3所示，元胞区A内的元胞通过位于沟槽内的导电多晶硅5并联成整体。元胞区A顶部由完整的金属连线14层覆盖，金属连线14层将各个元 胞在水平方向和垂直方向并联，形成元胞区，作为源极；第一介质层9和第二介质层10下面是沟槽内的导电多晶硅5连接成的一个整体，并在元胞区A的边缘通过条状的沟槽内的导电多晶硅5引出(见图2)，和元胞区A外一圈的栅电极引线终端区域B相连接，形成栅电极。(注：图3中B区域下面的沟槽结构不连续，故并不是所有截面都存在B区域。)元胞区A的***设有终端保护结构，本实施例的终端保护结构由位于内圈的分压保护区C和位于外圈的截止保护区D组成。 

如图3所示，分压保护区C和截止保护区D使用同一个深沟槽3′，深沟槽3′的宽度从器件最***一圈的区域一直延伸到器件外的划片道区域(所述划片道区域为晶圆切割时需要切开的区域，图中未示出)。深沟槽3′的深度略大于元胞区A内沟槽3的深度。 

如图3所示，分压保护区C采用侧壁保护结构，该侧壁保护结构由深沟槽3′及其侧壁残留的导电多晶硅5′所形成；深沟槽3′位于P-阱6层，其深度伸入到P-阱6层下方的N-外延层2；深沟槽3′壁表面生长有绝缘栅氧化层4，深沟槽3′靠元胞区A一侧的侧壁上有导电多晶硅5′；所述深沟槽3′由第一介质层9和第二介质层10覆盖，第一介质层9和第二介质层10均为绝缘介质，绝缘介质上覆盖有金属连线14。 

如图3所示，截止保护区D采用接触孔结构，接触孔13位于所述深沟槽3′内，其深度穿过深沟槽3′下方的N+源极区7，伸入到N-外延层2；接触孔13内填充有浮置的金属连线14；分压保护区C的金属连线14和截止保护区D的金属连线14为同一金属连线。 

如图3所示，元胞区A沟槽内的导电多晶硅5向分压保护区C和元胞区S之间的区域延伸，延伸终止端为一封闭环状沟槽3″，其宽度大于元胞区A内沟槽3的宽度；栅电极引线孔开设在环状沟槽3″内，金属连线14与环状沟槽3″内的导电多晶硅相连。 

在相同条件下，对现有结构的MOS器件(专利CN101211981A)和本发明的MOS器件的沟槽内导电多晶硅5、N+源极7短接接地，漏端金属(漏电极)12加正向电压，得到MOS器件上电势线的分布示意图(图9～图11)和BV(击穿电压)模拟曲线图(图12～图14)。 

如图9～图11所示，位于P-阱6与N-外延层2上的耗尽层边界(虚线)16间构成了反向偏置PN结的耗尽层，耗尽层内的密集簇状实线为电势线11，电 势线11的密集程度反应了此处的电场强度，垂直于电势线11的实线为电流线15。从图9的电势线分布看，现有结构的MOS器件存在的问题是：a)耗尽层内的大多数的电势线11在分压保护区C(图1)对应的靠近元胞区的分压沟槽3a的右侧外壁及上方的绝缘介质层集中收敛，而分压保护区C内对应于相邻两个分压沟槽3a、3b间的浮置P阱6a及所述浮置P阱层左侧的分压沟槽3b的外壁只分布有少数电势线11，因此会导致整个分压保护区电场分布极不均匀，容易出现过早的局部击穿。b)现有结构P阱是贯穿于整个器件的，因为P阱贯穿于整个器件区域，导致截止保护区的N+源极被包裹在P阱区里面，这样就实现不了正常的截止保护区与漏电极通过N+衬底，N-外延层实现直接相连接的功能，从而就无法很好的体现截止保护区利和漏电极等电位来实现器件表面电荷截止的功能，即现有结构的截止保护区并非真正意义上的电荷截止区。从图10的电势线分布看，本发明MOS器件的电势线11更为集中的在大的深沟槽右侧收敛，且收敛性非常好，能够有效均匀的分散主结E处的电场强度，提高耐压能力。 

图10是与现有MOS器件的芯片面积相同的情况下，本发明的仿真结果示意图。图11是在图10的基础上缩短截止保护区和分压保护区距离后的仿真结果示意图。对比图10和图11可知，由于本发明的分压保护区和截止保护区使用同一个深沟槽，因此包含有较大的闲置面积，从而通过减少截止保护区到分压保护区的距离，可以节省整个终端保护结构的面积。 

如图12～图14所示，现有结构的MOS器件(专利CN101211981A)和本发明的MOS器件的击穿电压都在20V以上。同时对比图13和图14可知，缩短截止保护区和分压保护区距离后，不会影响到器件的性能。 

上述实施例是以N型深沟槽功率MOS器件来加以描述的。本发明也可以用于P型深沟槽功率MOS器件，仅需要将其中的掺杂类型或导电类型由P型改为N型、N型改为P型即可。 

下面对本发明的终端保护结构的原理进行说明： 

保护环结构的作用机理是，当器件处于正向偏置电压下时(漏极加正向电压，源极和栅极接地)，将存在一个纵向的电场，电场强度最大点(即电力线最密集区)将存在于主结E(元胞阵列中，由中心指向边缘的最外的一个元胞，其沟槽外侧指向保护环区方向的P阱与N-外延层所形成的PN结为主结E)。除了漏极到源极之间的纵向电场外，同时还存在从芯片***到中心元胞阵列区 的横向电场。当主结E反偏电压的值逐渐增大到使主结E的耗尽层延伸到终端保护环下面，保护环沟槽靠近元胞区方向的会存在一个很薄的耗尽层，其自建电场和主结E外侧耗尽层自建电场方向相反，因此可以将主结E处的电力线拉伸使其平坦。这样经过主结E区域电场强度会减弱，达到提高击穿电压的效果。 

截止环结构的作用机理是，截止环采用接触孔结构，接触孔内填充有金属连线，金属连线通过接触孔和下面的第一导电类型外延层形成等电势，即当漏端加一个高电势时，该截止环区域的金属连线也是处于高电位，即器件内部存在的微小漏电流(表面电子、电荷)都会被截止区悬置的金属连线吸收并截止掉。 

如图4～8所示，本发明制造上述深沟槽功率MOS器件的方法步骤如下： 

第一步，提供在N+衬底1上生长有N-外延层2的硅片；(见图4) 

第二步，于N-外延层2上形成第一氧化硅层，即垫氧化层8，厚度从50埃到500埃；(见图4) 

第三步，于N-外延层2进行普遍的第二导电类型杂质离子注入，并通过炉管推结形成第二导电类型掺杂区，即P-阱区6；(见图4)

第四步，于N-外延层2上形成第二氧化硅层，选择性的掩蔽和刻蚀第二氧化硅层，剩下的区域作为深沟槽刻蚀的硬掩膜； 

第五步，利用硬掩膜层进行深沟槽3刻蚀，刻蚀完后把第二氧化硅层去除；(见图5) 

第六步，于N-外延层2及深沟槽3壁生长形成第三氧化层，即栅氧化硅层4；(见图5)

第七步，于栅氧化硅层4表面形成导电多晶硅层； 

第八步，对导电多晶硅进行普遍刻蚀，形成在沟槽内的导电多晶硅6；(见图5) 

第九步，利用光刻版选择性的掩蔽，进行N-外延层2中的N+杂质离子注入，再通过退火工艺形成第一导电类型掺杂区，即N+源极区7；(见图6) 

第十步，第一介质层9和第二介质层10淀积并选择性的掩蔽和刻蚀，形成元胞阵列和截止环的接触孔13；(见图7) 

第十一步，于第二介质层10表面以及接触孔13内形成金属层14，并选择性的掩蔽和刻蚀金属层14；(见图8)

第十二步，背面减薄以及背面金属层淀积形成漏电极12；(见图8) 

在第十一步和第十二步之间还包括钝化层淀积，选择性的掩蔽和刻蚀钝化层的步骤。 

同样，上述实施例是以N型深沟槽功率MOS器件的制造方法来加以描述的。本发明也可以用于P型深沟槽功率MOS器件的制造方法，仅需要将其中的掺杂类型或导电类型由P型改为N型、N型改为P型即可。 

以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下，可以做出其他改进和变化。 

Claims (5)

1.一种改进型终端结构的沟槽功率MOS器件，包括位于半导体基板中心由元胞组成的元胞区，以及元胞区***的终端保护结构，所述元胞区内的元胞通过位于沟槽内的导电多晶硅并联成整体；所述终端保护结构包括内侧的分压保护区和外侧的截止保护区，其特征在于：

所述分压保护区和截止保护区使用同一个深沟槽；

所述分压保护区采用侧壁保护结构，所述侧壁保护结构由所述深沟槽及其侧壁残留的导电多晶硅所形成；所述深沟槽位于第二导电类型层，其深度伸入到第二导电类型层下方的第一导电类型外延层；所述深沟槽壁表面生长有绝缘栅氧化层，所述深沟槽靠元胞区一侧的侧壁上的绝缘栅氧化层表面有导电多晶硅；所述深沟槽由绝缘介质覆盖，绝缘介质上覆盖有金属连线；

所述截止保护区采用接触孔结构，所述接触孔位于所述深沟槽内，其深度穿过深沟槽下方的第一导电类型掺杂区，伸入到第一导电类型掺杂区下方的第一导电类型外延层；所述接触孔内填充有浮置的金属连线；

对于N型深沟槽功率MOS器件，所述第一导电类型是N型，第二导电类型是P型；对于P型深沟槽功率MOS器件，所述第一导电类型是P型，第二导电类型是N型。

2.根据权利要求1所述改进型终端结构的沟槽功率MOS器件，其特征在于：所述深沟槽从器件最***一圈的区域一直延伸到器件外的划片道区域。

3.根据权利要求1所述改进型终端结构的沟槽功率MOS器件，其特征在于：所述深沟槽的深度大于元胞区内沟槽的深度。

4.根据权利要求1所述改进型终端结构的沟槽功率MOS器件，其特征在于：所述分压保护区的金属连线和截止保护区的金属连线为同一金属连线。

5.根据权利要求1所述改进型终端结构的沟槽功率MOS器件，其特征在于：所述元胞区沟槽内的导电多晶硅向分压保护区和元胞区之间的区域延伸，延伸终止端为一封闭环状沟槽，其宽度大于元胞区内沟槽的宽度；栅电极引线孔开设在所述环状沟槽内，另一金属连线与所述环状沟槽内的导电多晶硅相连。

Images