CN109509737A - 电子封装构件以及电路布局结构 - Google Patents
电子封装构件以及电路布局结构 Download PDFInfo
- Publication number
- CN109509737A CN109509737A CN201710833412.7A CN201710833412A CN109509737A CN 109509737 A CN109509737 A CN 109509737A CN 201710833412 A CN201710833412 A CN 201710833412A CN 109509737 A CN109509737 A CN 109509737A
- Authority
- CN
- China
- Prior art keywords
- pad
- signal
- collocation
- row
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开一种电子封装构件以及电路布局结构。电子封装构件具有对应一配置点阵列设置的多个接地焊球以及多个信号焊球。配置点阵列包括用以承载接地焊球的多个接地配置点、用以承载信号焊球的多个信号配置点以及多个空位配置点。配置点阵列由多个所述接地配置点、多个所述信号配置点以及多个所述空位配置点排列成沿着一第一方向的m列以及沿着一第二方向的n行,位于配置点阵列的最外侧的第1行或者第1列中的多个接地配置点与多个空位配置点交替设置。
Description
技术领域
本发明涉及一种电子封装构件以及电路布局结构,特别是涉及一种应用球栅阵列封装技术的电子封装构件以及电路布局结构。
背景技术
通过球栅阵列封装技术而形成的集成电路封装构件在底表面设有焊球垫阵列。另外,电路板通常会包括多个对应焊球垫阵列的焊盘以及分别连接于焊盘的多条走线。当集成电路封装构件装设到电路板上时,集成电路封装构件通过焊球垫贴焊在对应的焊盘上,并通过连接焊盘的多条走线,和设置在电路板上的其他元件建立信号连结。
一般而言,多个焊球垫中会有部分焊球垫通过走线接地,以对其他用以传输信号的走线及焊球垫提供接地屏蔽,从而使集成电路封装构件与其他元件之间具有优选的信号传输品质。随着集成电路封装构件的尺寸越来越小,电路板在单位面积内设置的焊盘的数量也越来越密集。
尽管焊盘与走线都位于电路板的同一层时,较能减少信号传输损耗或者是信号耦合,但是,因为设置在电路板上的多个焊盘彼此之间的间距越来越小,从而只允许位于焊盘阵列最***第一圈或第二圈的焊盘,可以直接通过同层的走线连接到另一个元件。其他位于焊盘阵列内部的焊盘必须通过导电孔(conductive via)以及设置在电路板内层或底层的走线来连接另一个元件。
当集成电路封装构件通过下层走线来传输信号时,位于下层并用于传输信号的走线较难被达到完整的接地屏蔽,从而满足高频信号传输的需求。
发明内容
本发明所要解决的技术问题在于,针对现有技术的不足提供一种电子封装构件以及电路布局结构,可增加电路板的线路空间使用率并兼顾信号传输品质。
为了解决上述的技术问题,本发明所采用的其中一技术方案是,提供一种电子封装构件,其具有对应一配置点阵列设置的多个接地焊球以及多个信号焊球。配置点阵列包括用以承载接地焊球的多个接地配置点、用以承载信号焊球的多个信号配置点以及多个空位配置点,配置点阵列由多个接地配置点、多个信号配置点以及多个空位配置点排列成沿着一第一方向的m列以及沿着一第二方向的n行,位于所述配置点阵列的最外侧的第1行或者第1列中的多个所述接地配置点与多个所述空位配置点交替设置。
本发明所采用的另外一技术方案是,提供一种电路布局结构,形成于一电路板中,以配合所述的电子封装构件。电路布局结构包括一焊垫阵列,焊垫阵列设置于电路板的其中一表面上的一焊垫配置区,焊垫阵列包括多个接地焊垫、多个信号焊垫以及多个无焊垫区。焊垫阵列由多个接地焊垫、多个信号焊垫以及多个无焊垫区排列成沿着一第一方向的m列以及沿着一第二方向的n行,且位于所述焊垫阵列的最外侧第1行或者第1列中的多个所述接地焊垫以及多个所述无焊垫区交替设置。
本发明的其中一有益效果在于,本发明所提供的电子封装构件以及电路布局结构,其能通过“在电子封装构件的球栅阵列的至少最外侧一行或者最外侧一列的中的多个接地配置点与多个空位配置点交替设置”的技术方案,使得电路板上对应球栅阵列的焊垫阵列以及每条信号线路都可以被接地线路完整屏蔽。
为使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图,然而所提供的附图仅用于提供参考与说明,并非用来对本发明加以限制。
附图说明
图1为本发明一实施例电子封装构件的局部底视示意图。
图2为本发明一实施例的电路布局结构的俯视示意图。
附图标记说明:
电子封装构件 1
焊球配置区 10
配置点阵列 100
信号配置点 100S
接地配置点 100G
空位配置点 100R
接地焊球 110G
信号焊球 110S
第一行配置点群组 N1
第二行配置点群组 N2
下层布线配置点群组 M1
下层布线配置点群组 M2
电路板 2
焊垫配置区 20
周边区域 20A
内部区域 20B
电路布局结构 200
焊垫阵列 210
顶层布线焊垫群组 A1
下层布线焊垫群组 A2
接地焊垫 210G
信号焊垫 210S
无焊垫区 210R
顶层线路层 L1
下层线路层 L2
第一信号线路 S1
第一接地线路 G1
第二信号线路 S2
第二接地线路 G2
第一方向 D1
第二方向 D2
具体实施方式
请参照图1,图1为本发明一实施例的电子封装构件的局部俯视示意图。本实施例的电子封装构件1是由一半导体芯片通过球栅阵列封装技术后所形成,其中,半导体芯片可以是集成电路芯片、动态随机存储器芯片或者是其他半导体元件。
电子封装构件1的底部具有一焊球配置区10,焊球配置区10内有一配置点阵列100。另外,电子封装构件1具有一球栅阵列(未标号),球栅阵列包括对应配置点阵列100设置的多个接地焊球110G以及多个信号焊球110S。当电子封装构件1设置在电路板上之后,电子封装构件1的接地焊球110G会电性接地。
在本实施例中,配置点阵列100包括多个用以承载信号焊球110S的信号配置点100S、多个用以承载接地焊球110G的接地配置点100G以及多个空位配置点100R。须说明的是,在本发明实施例中,在空位配置点100R上,并没有设置焊球。
另外,如图1所示,配置点阵列100为矩阵阵列,且由多个接地配置点100G、多个信号配置点100S以及空位配置点100R排列成沿着一第一方向D1的m列以及沿着一第二方向D2的n行。换言之,配置点阵列100中包括m×n个配置点。
在本实施例中,位于配置点阵列100的最外侧的第1行或者第1列中的多个接地配置点100G与多个空位配置点100R交替设置。在图1的实施例中,是显示位于配置点阵列100的最外侧的第1列(m=1)中的多个接地配置点100G与多个空位配置点100R的设置方式来进行说明。换句话说,在本实施例的配置点阵列100中,在最外侧第1列中,有一部分位置并不会设置任何焊球。进一步而言,在配置点阵列100的最外侧的第1列(m=1)中,每两个相邻的接地配置点100G之间设有一个空位配置点100R。
因此,本实施例的球栅阵列(不包括空位配置点100R)之***轮廓会具有一波形结构。值得一提的是,位于配置点阵列100的最外侧的第2列(m=2)中的多个信号配置点100S与多个空位配置点100R也会交替设置。如图1所示,位于配置点阵列100的最外侧的第2列(m=2)中的每两个相邻的信号配置点100S之间设有一个空位配置点100R。
此外,位于配置点阵列100的最外侧的第1列(m=1)中的一个空位配置点100R与位于配置点阵列100的最外侧的第2列(m=2)中的一个空位配置点100R位在同一行。换句话说,在本实施例中,最外侧的第1列中的多个空位配置点100R会分别与位于第2列中的多个空位配置点100R在第二方向D2上相互对齐。
如图1所示,配置点阵列100包括一第一行配置点群组N1。第一行配置点群组N1包括交替设置的多个接地配置点100G与多个信号配置点100S,且每两个相邻的接地配置点100G之间设有两个信号配置点100S。换句话说,位在配置点阵列100的其中一行(如图1中的第1行)中的多个接地配置点100G与多个信号配置点100S会在第二方向D2上交替地排列。如此,每两个相邻的信号焊球110S之前与之后都分别会设置一个接地焊球110G。
另外,配置点阵列100包括一第二行配置点群组N2。如图1所示,第二行配置点群组N2包括多个相邻的空位配置点100R、多个彼此相邻的信号配置点100S以及至少一接地配置点100G,且多个彼此相邻的信号配置点100S是位于其中一个空位配置点100R与至少一个接地配置点100G之间。
在本实施例中,位在配置点阵列100的其中另一行(如图1中的第2行)中,按序设有两个空位配置点100R、四个信号配置点100S以及一接地配置点100G。另外,第二行配置点群组N2中的其中一个信号配置点100S和第一行配置点群组N1中的其中一个接地配置点100G位在同一列。另外,第二行配置点群组N2中的至少一接地配置点100G与第一行配置点群组N1中的其中一个接地配置点100G位在同一列。
举例而言,配置点阵列100的第1行第4列以及配置点阵列100的第2行第4列分别是设置接地焊球110G以及信号焊球110S。配置点阵列100的第1行第7列以及配置点阵列的第2行第7列都设置接地焊球110G。
更进一步而言,本实施例的配置点阵列100是由在第一方向上重复交替排列的多个第一行配置点群组N1与多个第二行配置点群组N2所构成,且每一个第二行配置点群组N2设置于每两个相邻的第一行配置点群组N1之间。
配置点阵列100包括一下层布线配置点群组M1,且下层布线配置点群组M1包括多个接地配置点100G、多个信号配置点100S以及多个空位配置点100R。在下层布线配置点群组M1中,信号配置点100S的数量与接地配置点100G的数量的比例是2:1,且信号配置点100S的数量与空位配置点100R的数量比例也是2:1。
对应于前述第一行配置点群组N1的排列方式,下层布线配置点群组M1中的两个接地配置点100G以及两个信号配置点会位于同一行(例如配置点阵列的第1行),且这两个信号配置点100S都是位于两个相邻的接地配置点100G之间。
另外,对应于前述第二行配置点群组N2的排列方式,两个信号配置点100S以及两个空位配置点100R会位在同一行(例如配置点阵列的第2行),且两个空位配置点100R彼此紧邻。
须说明的是,由于在配置点阵列100的最外侧的第1行与第2行都有设置空位配置点100R,当电子封装构件1设置在电路板上时,位在下层布线配置点群组M1的多个接地配置点100G以及多个信号配置点100S上的接地焊球110G与信号焊球110S,都可以通过电路板表层的线路连接到对应的接点,另外信号焊球110S及其所连接的线路可被接地焊球110G及其所连接的线路完整屏蔽。
在图1的实施例中,下层布线配置点群组M1包括位于配置点阵列100最外侧的第1至4列中的多个接地配置点100G、多个信号配置点100S以及多个空位配置点100R。也就是说,位于球栅阵列最外侧的第1至4列(m=1~4)的接地焊球110G以及信号焊球110S可以连接位于电路板表层的线路。如此,相较于现有技术而言,本发明实施例的电子封装构件1的球栅阵列,可提高电路板表面的线路空间使用率。
本发明实施例的配置点阵列100还包括一下层布线配置点群组M2。下层布线配置点群组M2包括多个接地配置点100G以及多个信号配置点100S。信号配置点100S的数量与接地配置点100G的数量的比例为2:1,且下层布线配置点群组M2中的多个接地配置点100G位在同一列,如图1所述的第7列。
当电子封装构件1设置在电路板上时,位在下层布线配置点群组M2的接地配置点100G以及信号配置点100S上的接地焊球110G与信号焊球110S,是通过电路板的导电孔以及电路板下层的线路连接到对应的接点。前述的导电孔可以是导电盲孔或者是导电通孔。电路板下层的线路可以是埋设在电路板内部的线路,或者是位于电路板最底层的线路。
须说明的是,当电子封装构件1装设在电路板上时,位于顶层布线配置点群组M1中的接地焊球110G及其所连接的线路,可屏蔽信号配置点100S上的信号焊球110S及其所连接的线路。
另外,位在下层布线配置点群组M2的接地配置点100G上的接地焊球110G及其所连接的线路,也可屏蔽信号配置点100S上的信号焊球110S及其所连接的线路,以避免线路之间相互耦合。如此,可以在不增加电路板的线路复杂度的情况下,满足高频信号传输的要求。
请进一步参照图2,显示本发明实施例的电路布局结构的局部俯视示意图。电路布局结构200形成于一电路板2中,以配合如前述的电子封装构件1。先说明的是,本实施例中,电路板2的其中一表面设有一焊垫配置区20,且焊垫配置区20可被区分为一周边区域20A以及一内部区域20B。
电路布局结构200包括一焊垫阵列210、连接于焊垫阵列210的顶层线路层L1以及连接于焊垫阵列210的下层线路层L2。顶层线路层L1和焊垫阵列210是位于电路板2的相同侧,而下层线路层L2和焊垫阵列210是分别位于电路板2的两相反侧。因此,电路布局结构200还包括多个导电孔(未图示),以使焊垫阵列210和下层线路层L2可通过导电孔连接。
如图2所示,焊垫阵列210设置于焊垫配置区20内,并包括多个接地焊垫210G、多个信号焊垫210S以及多个无焊垫区210R。进一步而言,焊垫阵列210是对应于电子封装构件1的配置点阵列100以及球栅阵列。和配置点阵列100相似,焊垫阵列210是由多个接地焊垫210G、多个信号焊垫210S以及多个无焊垫区210R排列成沿着一第一方向D1的m列以及沿着一第二方向D2的n行。
本实施例的焊垫阵列210包括一位于周边区域20A内的顶层布线焊垫群组A1。本实施例的顶层布线焊垫群组A1包括位于焊垫阵列210的最外侧的第1列(m=1)至第4列(m=4)中的多个接地焊垫210G、多个信号焊垫210S以及多个无焊垫区210R。前述的无焊垫区210R是对应于电子封装构件1的空位配置点100R,且并未设置任何焊垫。在顶层布线焊垫群组A1中,信号接垫210S的数量与接地接垫210G的数量的比例是2:1,且信号接垫210S的数量与无焊垫区210R的数量的比例是2:1。
更进一步而言,本实施例中,位于焊垫阵列210的最外侧第1列(m=1)中的多个接地焊垫210G以及多个无焊垫区210R交替设置。如图2所示,在焊垫阵列210的最外侧的第1列中,每两个相邻的接地焊垫210G之间设置一个无焊垫区210R。
另外,在本实施例中,位于焊垫阵列210的最外侧第2列(m=2)中的多个信号焊垫210S与多个无焊垫区210R交替设置,且每两个相邻的信号焊垫210S之间设有一个无焊垫区210R。详细而言,位于焊垫阵列210的最外侧的第1列中的无焊垫区210R与位于焊垫阵列210的最外侧的第2列中的一个无焊垫区210R是位在同一行,例如图2所示出的第2行及第4行。
顶层布线焊垫群组A1还包括位于焊垫阵列210最外侧第3列的多个信号焊垫210S,以及位于焊垫阵列210最外侧第4列且交替设置的多个信号焊垫210S及多个接地焊垫210G。
相较于位于第3列的焊垫数量而言,在焊垫阵列210的最外侧第1行的焊垫数量较少,从而使得位在第1列中的每两个相邻的接地焊垫210G以及位在第2列中的每两个相邻的信号焊垫210S之间具有较宽的间距。
另外,本实施例中,顶层布线焊垫群组A1中的多个接地焊垫210G以及多个信号焊垫210S都是连接于顶层线路层L1。进一步而言,位在焊垫阵列210的最外侧的第1行中的无焊垫区210R可做为线路布设区,以设置顶层线路层L1。
如图2所示,顶层线路层L1包括多条第一信号线路S1以及多条第一接地线路G1。多条第一信号线路S1分别连接顶层布线焊垫群组A1中的多个信号焊垫210S,而多条第一接地线路G1分别连接顶层布线焊垫群组A1中的多个接地焊垫210G。每两条相邻的第一信号线路S1以及第一接地线路G1之间定义出一无布线区。
换言之,每两条最相邻的第一信号线路S1以及第一接地线路G1之间的区域不会有另一条第一信号线路S1通过。因此,每条第一信号线路S1旁都有一条第一接地线路G1,进而对每一条第一信号线路S1提供完整的接地屏蔽。
由图2中可看出,和位于第1行第3列的信号焊垫210S连接的第一信号线路S1以及和位于第1行第4列的接地焊垫210G连接的第一接地线路G1会通过无焊垫区210R。
据此,位于焊垫阵列210的第1至4列中的信号焊垫210S与接地焊垫210G都可通过顶层线路层L1电性连接至电路板2上的另一个元件。因此,在本发明实施例的焊垫阵列210中,通过无焊垫区210R的设置,可有效提高电路板2的表面的线路空间使用率。
另外,焊垫阵列210还包括一位于焊垫配置区20的一内部区域20B内的下层布线焊垫群组A2。下层布线焊垫群组A2包括多个信号焊垫210S以及多个接地焊垫210G。本实施例中,信号焊垫210S的数量与接地焊垫210G的数量之间的比例为2:1,且下层布线焊垫群组A2中的多个接地焊垫210G在第一方向D1上排成同一列。
下层布线焊垫群组A2中的信号焊垫210S以及接地焊垫210G是分别通过多个导电孔和下层线路层L2连接。
下层线路层L2包括多条第二信号线路S2以及多条第二接地线路G2。多条第二信号线路S2分别连接下层布线焊垫群组A2中的多个信号焊垫210S。另外,多条第二接地线路G2分别连接下层布线焊垫群组A2中的多个接地焊垫210G。和顶层线路层L1相似,每两条相邻的第二信号线路S2以及第二接地线路G2之间定义出一无布线区,以使每条第二接地线路G2可屏蔽与其紧邻的第二信号线路S2。
整体而言,在本发明实施例的电路布局结构200中,对每一个信号焊垫210S而言,在和信号焊垫210S紧邻的多个焊垫中至少会有一个接地焊垫210G,或者是紧邻于一条接地线路G1(或G2)。
详细而言,对位于周边区域20A内的多个接地焊垫210G以及信号焊垫210S而言,若以信号焊垫210S(位置坐标m=3,n=3)为中心,位于信号焊垫210S(位置坐标m=3,n=3)下一列的焊垫即为接地焊垫210G(位置坐标m=4,n=3)。
另外,对于位在第3列第2行(位置坐标m=3,n=2)的信号焊垫210S而言,虽然信号焊垫210S(位置坐标m=3,n=2)的上下左右的焊垫都不是接地焊垫210G,但是信号焊垫210S(位置坐标m=3,n=2)旁边会布设一条连接于接地焊垫210G(位置坐标m=4,n=1)的第一接地线路G1。
相似地,在内部区域20B内的多个接地焊垫210G以及信号焊垫210S中,也有相同的情况。以下以信号焊垫210S(位置坐标m=5,n=2),以及另一信号焊垫210S(位置坐标m=6,n=2)为例来进行详细说明。对于信号焊垫210S(位置坐标m=6,n=2)而言,位在信号焊垫210S(位置坐标m=6,n=2)的上下左右的四个焊垫中,至少有一个接地焊垫210G(位于第7列第2行(位置坐标m=7,n=2))。
对另一信号焊垫210S(位置坐标m=5,n=2)而言,虽然在信号焊垫210S(位置坐标m=5,n=2)的上下左右的四个焊垫中都不是接地焊垫210G,但是在信号焊垫210S(位置坐标m=5,n=2)旁边会布设一条连接于接地焊垫210G(位置坐标m=7,n=1)的第二接地线路G2。
据此,本发明实施例的电路布局结构200可以对每一个信号焊垫210S、第一信号线路S1以及第二信号线路S2提供完整的接地屏蔽。
具体而言,本发明实施例所提供的电路布局结构200,可以确保电子封装构件1的各信号通过对应的第一信号线路S1(或第二信号线路S2)传输到另一个元件之后,信号会从和传输其的第一信号线路S1(或第二信号线路S2)或紧邻的第一接地线路G1(或第二接地线路G2)回返。也就是说,分别和各个第一信号线路S1(或第二信号线路S2)紧邻的第一接地线路G1(或第二信号线路S2)即为信号的回返路径(return path)。
综合上述,本发明的其中一有益效果在于,本发明所提供的电子封装构件1以及对应其的电路布局结构200,其能通过“分别在电子封装构件1的配置点阵列100以及电路布局结构200的焊垫阵列的至少最外侧一行或者最外侧一列中设置空位配置点以及无焊垫区”的技术方案,使焊垫阵列210有更多行或更多列的焊垫可直接连接于顶层线路层L1,从而增加电路板2的线路空间的使用率。
另外,在电路板2上的电路布局结构200中,顶层布线焊垫群组A1中,多个接地焊垫210G及其分别连接的多条第一接地线路G1接地,而多条第一接地线路G1可完整屏蔽位于顶层布线焊垫群组A1中的所有信号焊垫210S及其所连接的第一信号线路S1。相似地,下层布线焊垫群组A2中的多个接地焊垫210G及其分别连接的多条第二接地线路G2接地,而可屏蔽位于下层布线焊垫群组A2中的所有信号焊垫210S及其所分别连接的第二信号线路S2,从而可避免高频信号传输时受到干扰。
也就是说,通过本发明实施例所提供的电路布局结构200,即便接地焊垫210G的数量较信号焊垫210S的数量少,也可以对信号焊垫210S提供良好的接地屏蔽。
以上所公开的内容仅为本发明的优选可行实施例,并非因此局限本发明的权利要求,所以凡是运用本发明说明书及附图内容所做的等效技术变化,均包含于本发明的权利要求内。
Claims (10)
1.一种电子封装构件,其具有对应一配置点阵列设置的多个接地焊球以及多个信号焊球,其中,所述配置点阵列包括用以承载所述接地焊球的多个接地配置点、用以承载所述信号焊球的多个信号配置点以及多个空位配置点,所述配置点阵列由多个所述接地配置点、多个所述信号配置点以及多个所述空位配置点排列成沿着一第一方向的m列以及沿着一第二方向的n行,位于所述配置点阵列的最外侧的第1行或者第1列中的多个所述接地配置点与多个所述空位配置点交替设置。
2.如权利要求1所述的电子封装构件,其中,位于所述配置点阵列的最外侧的第1列中的多个所述接地配置点与多个所述空位配置点交替设置,且每两个相邻的所述接地配置点之间设有一个所述空位配置点。
3.如权利要求2所述的电子封装构件,其中,位于所述配置点阵列的最外侧的第2列中的多个所述信号配置点与多个所述空位配置点交替设置,且位于所述配置点阵列的最外侧的第1列中的一个所述空位配置点与位于所述配置点阵列的最外侧的第2列中的一个所述空位配置点位在同一行。
4.如权利要求1所述的电子封装构件,其中,所述配置点阵列包括:
一第一行配置点群组,所述第一行配置点群组包括交替设置的多个所述接地配置点与多个所述信号配置点,且每两个相邻的所述接地配置点之间设有两个所述信号配置点;以及
一第二行配置点群组,所述第二行配置点群组包括多个相邻的所述空位配置点、多个彼此相邻的信号配置点以及至少一接地配置点,且多个彼此相邻的所述信号配置点是位于其中一个所述空位配置点与至少一个所述接地配置点之间;
其中,所述配置点阵列由在所述第一方向上重复交替排列的多个所述第一行配置点群组与多个所述第二行配置点群组所构成,且每一个所述第二行配置点群组设置于每两个相邻的所述第一行配置点群组之间。
5.如权利要求4所述的电子封装构件,其中,所述第二行配置点群组中的至少一所述接地配置点与所述第一行配置点群组中的其中一个所述接地配置点位在同一列。
6.一种电路布局结构,形成于一电路板中,以配合如权利要求1所述的电子封装构件,其中,所述电路布局结构包括一焊垫阵列,所述焊垫阵列设置于所述电路板的其中一表面上的一焊垫配置区,所述焊垫阵列包括多个接地焊垫、多个信号焊垫以及多个无焊垫区,所述焊垫阵列由多个所述接地焊垫、多个所述信号焊垫以及多个所述无焊垫区排列成沿着一第一方向的m列以及沿着一第二方向的n行,且位于所述焊垫阵列的最外侧第1行或者第1列中的多个所述接地焊垫以及多个所述无焊垫区交替设置。
7.如权利要求6所述的电路布局结构,其中,所述焊垫阵列包括一位于所述焊垫配置区的一周边区域内的顶层布线焊垫群组,所述顶层布线焊垫群组包括多个接地焊垫、多个信号焊垫以及多个无焊垫区,且在所述顶层布线焊垫群组中,所述信号接垫的数量与所述接地接垫的数量的比例是2:1,且所述信号接垫的数量与所述无焊垫区的数量的比例是2:1。
8.如权利要求6所述的电路布局结构,还包括一顶层线路层,所述顶层线路层与所述顶层布线焊垫群组位于所述电路板的相同侧,其中,所述顶层线路层包括:
多条第一信号线路,多条所述第一信号线路分别连接所述顶层布线焊垫群组中的多个所述信号焊垫;以及
多条第一接地线路,多条所述第一接地线路分别连接所述顶层布线焊垫群组中的多个所述接地焊垫,其中,每两条相邻的所述第一信号线路以及所述第一接地线路之间定义出一无布线区。
9.如权利要求8所述的电路布局结构,其中,所述焊垫阵列还包括一位于所述焊垫配置区的一内部区域内的下层布线焊垫群组,所述下层布线焊垫群组包括沿着所述第二方向排列成多行的多个所述信号焊垫以及多个接地焊垫,所述信号焊垫的数量与所述接地焊垫的数量之间的比例为2:1,且所述下层布线焊垫群组中的多个所述接地焊垫在所述第一方向上排成同一列。
10.如权利要求9所述的电路布局结构,还包括一下层线路层,所述下层线路层与所述下层布线焊垫群组分别位于所述电路板的两相反侧,其中,所述下层线路层包括:
多条第二信号线路,多条所述第二信号线路分别连接所述下层布线焊垫群组中的多个所述信号焊垫;以及
多条第二接地线路,多条所述第二接地线路分别连接所述下层布线焊垫群组中的多个所述接地焊垫,其中,每两条相邻的所述第二信号线路以及所述第二接地线路之间定义出一无布线区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710833412.7A CN109509737B (zh) | 2017-09-15 | 2017-09-15 | 电子封装构件以及电路布局结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710833412.7A CN109509737B (zh) | 2017-09-15 | 2017-09-15 | 电子封装构件以及电路布局结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109509737A true CN109509737A (zh) | 2019-03-22 |
CN109509737B CN109509737B (zh) | 2020-09-08 |
Family
ID=65744881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710833412.7A Active CN109509737B (zh) | 2017-09-15 | 2017-09-15 | 电子封装构件以及电路布局结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109509737B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112490219A (zh) * | 2020-11-27 | 2021-03-12 | 海宁利伊电子科技有限公司 | 一种抗辐射泄露的共形屏蔽sip封装结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1387256A (zh) * | 2002-06-05 | 2002-12-25 | 威盛电子股份有限公司 | 覆晶芯片及覆晶构装基板 |
CN1622315A (zh) * | 2003-11-25 | 2005-06-01 | 国际商业机器公司 | 高性能芯片载体基板 |
CN2879422Y (zh) * | 2005-10-11 | 2007-03-14 | 威盛电子股份有限公司 | 格栅阵列封装体上的导电垫配置 |
US20080224311A1 (en) * | 2005-03-30 | 2008-09-18 | Elpida Memory, Inc. | Semiconductor device |
-
2017
- 2017-09-15 CN CN201710833412.7A patent/CN109509737B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1387256A (zh) * | 2002-06-05 | 2002-12-25 | 威盛电子股份有限公司 | 覆晶芯片及覆晶构装基板 |
CN1622315A (zh) * | 2003-11-25 | 2005-06-01 | 国际商业机器公司 | 高性能芯片载体基板 |
US20080224311A1 (en) * | 2005-03-30 | 2008-09-18 | Elpida Memory, Inc. | Semiconductor device |
CN2879422Y (zh) * | 2005-10-11 | 2007-03-14 | 威盛电子股份有限公司 | 格栅阵列封装体上的导电垫配置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112490219A (zh) * | 2020-11-27 | 2021-03-12 | 海宁利伊电子科技有限公司 | 一种抗辐射泄露的共形屏蔽sip封装结构 |
CN112490219B (zh) * | 2020-11-27 | 2022-05-03 | 海宁利伊电子科技有限公司 | 一种抗辐射泄露的共形屏蔽sip封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN109509737B (zh) | 2020-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9570375B2 (en) | Semiconductor device having silicon interposer on which semiconductor chip is mounted | |
US6235997B1 (en) | LSI package with equal length transmission Lines | |
US9425149B1 (en) | Integrated circuit package routing with reduced crosstalk | |
US7095107B2 (en) | Ball assignment schemes for integrated circuit packages | |
US8232480B2 (en) | Interconnect pattern for high performance interfaces | |
US7569428B2 (en) | Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same | |
CN206961822U (zh) | 芯片的封装结构及印刷电路板 | |
JP2020520559A (ja) | 低クロストークの垂直接続インターフェース | |
CN1327519C (zh) | 器件封装件和印刷电路板及电子装置 | |
US20080251286A1 (en) | Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board | |
US8552301B2 (en) | Contact equipment and circuit package | |
US6452262B1 (en) | Layout of Vdd and Vss balls in a four layer PBGA | |
CN109509737A (zh) | 电子封装构件以及电路布局结构 | |
CN112366193B (zh) | 一种桥接芯片及半导体封装结构 | |
US8853553B2 (en) | Ball grid array (BGA) and printed circuit board (PCB) via pattern to reduce differential mode crosstalk between transmit and receive differential signal pairs | |
CN115101497B (zh) | 一种集成电路封装体、印制电路板、板卡和电子设备 | |
CN100539112C (zh) | 最佳化至高速度、高接脚数装置的电力传输 | |
US20130048364A1 (en) | Ball grid array formed on printed circuit board | |
CN103943585A (zh) | 主板及其芯片封装模块和母板 | |
CN114496971A (zh) | 封装基板、芯片封装体及集成电路芯片 | |
JP6535788B2 (ja) | 半導体装置 | |
TWI622150B (zh) | 電子封裝構件以及電路佈局結構 | |
CN117222105A (zh) | 一种高可靠性flip-chip工艺基板 | |
TWI757129B (zh) | 電路板及應用其的電子裝置 | |
CN112366194B (zh) | 一种桥接芯片及半导体封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |