CN109494259A - 半导体装置、启动电路以及开关电源电路 - Google Patents

半导体装置、启动电路以及开关电源电路 Download PDF

Info

Publication number
CN109494259A
CN109494259A CN201810863013.XA CN201810863013A CN109494259A CN 109494259 A CN109494259 A CN 109494259A CN 201810863013 A CN201810863013 A CN 201810863013A CN 109494259 A CN109494259 A CN 109494259A
Authority
CN
China
Prior art keywords
slot
semiconductor device
opening portion
boot section
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810863013.XA
Other languages
English (en)
Other versions
CN109494259B (zh
Inventor
狩野太
狩野太一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN109494259A publication Critical patent/CN109494259A/zh
Application granted granted Critical
Publication of CN109494259B publication Critical patent/CN109494259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种抑制器件尺寸并强化ESD浪涌耐受量的半导体装置、启动电路以及开关电源电路。半导体装置具备：p型的半导体衬底；n型的漏极区，其设置于半导体衬底的上部；n型的漂移层，其以与漏极区相接且在横向上包围漏极区的方式设置在半导体衬底的上部；栅极区，其设置在半导体衬底的上部且漂移层的成为与漏极区相反的一侧的外侧，具有第一槽和第二槽，该第一槽和第二槽各自的开口部位于与漏极区相隔等距离的位置，该第一槽和第二槽向外侧凹陷，且沿着厚度方向延伸；n型的源极区，其以与漂移层及栅极区相接的方式设置于第一槽的内侧；以及n型的浪涌电流引导区，其以与漂移层及栅极区相接的方式设置于第二槽的内侧。

Description

半导体装置、启动电路以及开关电源电路
技术领域
本发明涉及一种半导体装置，特别涉及一种结型晶体管。
背景技术
专利文献1中公开了一种在圆形的平面图案的中心设置有漏极区以及与漏极区连接的输入焊盘、在周边设置有多个源极区的横向的高耐压的结型场效应晶体管(JFET)。另外，专利文献2中公开了一种在具有与专利文献1的情况相同的构造的JFET中与输入焊盘并联连接且设置在漂移层上的氧化膜之上的多晶硅膜等的电阻元件。电阻元件被用于输入电压检测功能(欠压(brownout)功能)。
在此，半导体装置的静电释放(ESD)浪涌耐受量的评价大致存在机器模型(MM±)和人体模型(HBM±)这两种。在MM+中，电压为200V左右的比较低的值，因此在专利文献1和2的JFET器件的情况下，器件本身具有充分的耐压，对于ESD浪涌能够实现保护。
另一方面，在HBM+中电压比较高，为1000V～2000V左右以上，在JFET中源极电位与所输入的浪涌电压相应地上升。在专利文献1的情况下，在浪涌电压达到源极耐压或者与源极区连接的构成启动电路的电路元件的耐压之前，对于ESD浪涌能够实现保护。另外，在专利文献2的情况下，在HBM+中，相对于所输入的ESD浪涌而言，欠压功能用的电阻元件中传导的电位与因硅的耗尽化引起的电位的传导方法有差异，电阻元件之下的氧化膜中产生电位差。在达到氧化膜的绝缘耐压的大小之前对于ESD浪涌能够实现保护，但是当电位差变大时氧化膜被破坏。
在专利文献1和2的情况下，形成启动元件的JFET本身设置有输入焊盘，因此难以形成与JFET并联地设置ESD浪涌保护用的元件的区域。在此，为了强化ESD浪涌耐受量，例如能够想到以下方法：通过使从输入焊盘到源极区的距离变长来使器件尺寸变大从而使电阻变大，由此，抑制源极电位的上升和氧化膜中产生的电位差。但是存在以下问题：由于器件尺寸变大，整体的成本上升。
专利文献1：日本特开2015-135844号公报
专利文献2：日本特开2008-153636号公报
发明内容
发明要解决的问题
本发明是着眼于上述问题而完成的，其目的在于提供一种抑制器件尺寸并强化ESD浪涌耐受量的半导体装置、具备该半导体装置的启动电路以及具备该启动电路的开关电源电路。
用于解决问题的方案
为了解决上述问题，本发明所涉及的半导体装置的某个方式的特征在于，具备：第一导电型的半导体衬底；第二导电型的漏极区，其设置于半导体衬底的上部；第二导电型的漂移层，其以与漏极区相接且在横向上包围漏极区的方式设置在半导体衬底的上部；栅极区，其设置在半导体衬底的上部且漂移区的成为与漏极区相反的一侧的外侧，具有第一槽和第二槽，所述第一槽和第二槽以各自的开口部位于与漏极区相隔等距离的位置的方式朝向外侧凹陷，所述第一槽和第二槽沿着半导体衬底的厚度方向延伸；第二导电型的源极区，其以与漂移层及栅极区相接的方式设置于第一槽的内侧；以及第二导电型的浪涌电流引导区，其以与漂移层及栅极区相接的方式设置于第二槽的内侧。
另外，本发明所涉及的启动电路的某个方式的特征在于具备上述的某个方式所涉及的半导体装置来作为启动元件。另外，本发明所涉及的开关电源电路的某个方式的特征在于具备上述的某个方式所涉及的启动电路。
发明的效果
根据本发明所涉及的半导体装置、启动电路以及开关电源电路，能够抑制器件尺寸并强化ESD浪涌耐受量。
附图说明
图1是从上面侧观察来示意性地说明本发明的第一实施方式所涉及的半导体装置的结构的一部分的概要的图。
图2是从图1中的A-A方向观察到的截面图。
图3是从图1中的B-B方向观察到的截面图。
图4是示意性地说明使用第一实施方式所涉及的半导体装置的开关电源电路的概要的电路图。
图5是示意性地说明使用第一实施方式所涉及的半导体装置的开关电源电路所包括的启动电路的概要的电路图。
图6是示意性地说明在第一实施方式所涉及的半导体装置的通常动作中在浪涌电流引导区电流先被截断的状态的俯视图。
图7是示意性地说明在第一实施方式所涉及的半导体装置的通常动作中在图6所示的状态之后在浪涌电流引导区和源极区这两方电流被截断的状态的俯视图。
图8是示意性地说明浪涌电流流过第一实施方式所涉及的半导体装置时的动作的俯视图。
图9是示意性地说明在比较例所涉及的半导体装置的通常动作中电流被截断的状态的俯视图。
图10是示意性地说明浪涌电流流过比较例所涉及的半导体装置时的动作的俯视图。
图11是示意性地说明在第一实施方式所涉及的半导体装置的变形例(第一变形例)的通常动作中浪涌电流引导区侧的电流先被截断的状态的俯视图。
图12是示意性地说明在第二实施方式所涉及的半导体装置的通常动作中浪涌电流引导区侧的电流先被截断的状态的俯视图。
图13是示意性地说明在第二实施方式所涉及的半导体装置的变形例(第二变形例)的通常动作中浪涌电流引导区侧的电流先被截断的状态的俯视图。
图14是示意性地说明在第二实施方式所涉及的半导体装置的变形例(第三变形例)的通常动作中浪涌电流引导区侧的电流先被截断的状态的俯视图。
图15是示意性地说明在第二实施方式所涉及的半导体装置的变形例(第四变形例)的通常动作中浪涌电流引导区的沟道夹断的状态的俯视图。
附图标记说明
1：半导体衬底；2：漏极区；3：漏极接触区；4：漏极漂移层(漂移层)；4a：第一n型区；5a、5b：浪涌电流引导区；5a1～5a4：浪涌电流引导区；6a、6b：浪涌电流引导接触区；6a1～6a4：浪涌电流引导接触区；7a、7b：源极区；8a、8b：源极接触区；9：栅极区；9a1、9a2、9a3：第一槽；9b、9b1：第二槽；9c：第二槽；10：栅极接触区；11a～11c：元件分离膜；12：栅极电极；13：第一层间绝缘膜；14：电阻元件；15：漏极电极；16a、16b：源极电极；17：栅极电极布线；18：第二层间绝缘膜；19：输入焊盘；20a、20b：源极布线；21a、21b：浪涌电流引导电极；22a、22b：浪涌电流引导布线；23：第二n型区；24：第一p型区；25a、25b：第二p型区；31a、31b：输入端子；32：整流器；33：平滑电容器；34：变压器；35：初级主线圈；36：初级辅助线圈；37：次级线圈；38：整流二极管；39：输出电容器；40：电阻；41a、41b：输出端子；42：光电二极管；43：分路调节器；44、45：电阻；46：整流二极管；47：电源电容器；48：MOSFET；49：电阻；50：电容器；51：光电晶体管；52：二极管；60：控制IC；61：高电压输入端子；62：反馈端子；63：电流感测端子；64：电源端子；65：栅极输出端子；66：接地端子；70：启动电路；71：低电压停止电路；72：调节器；73：欠压比较器；74：振荡器；75：驱动电路；76：输出放大器；77：锁存电路；78：脉宽调制比较器；79：基准电源；81：高电压输入端子；82：欠压端子；83：接通/断开信号输入端子；84：电源端子；85：高耐压JFET；85a：第一JFET部；85b：第二JFET部；85c：第三JFET部；86：电阻电路；86a、86b：电阻；87：启动辅助电路；88：电阻；89：第一P-MOSFET；90：第一N-MOSFET；91：第二P-MOSFET；92：负载；93：第二N-MOSFET；94：电阻；J：耗尽层。
具体实施方式
下面说明本发明的第一及第二实施方式。在下面的附图的记载中，对相同或类似的部分标注相同或类似的标记。其中，应该注意的是，附图是示意性的，厚度与平面尺寸的关系、各装置或各构件的厚度的比例等与现实的不同。因而，应该参酌下面的说明来判定具体的厚度、尺寸。另外，在附图相互之间也包括彼此的尺寸的关系、比例不同的部分，这是理所当然的。
另外，下面的说明中的“左右”、“上下”的方向只是为了便于说明的定义，并不对本发明的技术思想进行限定。因此，例如，如果将纸面旋转90度则“左右”与“上下”的叫法互换，如果将纸面旋转180度则“左”变为“右”、“右”变为“左”，这是理所当然的。另外，附记于n或p的+和-分别表示是与未附记+和-的半导体区域相比杂质浓度相对高或相对低的半导体区域。但是，即使是附记了如n和n那样相同标记的半导体区域，也并不表示各自的杂质浓度严格相同。
―第一实施方式―
第一实施方式所涉及的半导体装置是高耐压JFET，作为形成启动元件的半导体器件而为开关电源电路中包括的启动电路所具备。第一实施方式所涉及的半导体装置如图1所示那样具备在平面图案中呈圆形地设置于中央的n型的漏极区2。在漏极区2之上设置有杂质浓度比漏极区2的杂质浓度高的n型(n+)的漏极接触区3，在漏极接触区3之上以与漏极接触区3连接的方式设置有圆形的输入焊盘19。输入焊盘19在图1中以点线例示。
在漏极区2的外侧，以与漏极区2相接的方式设置有环状的杂质浓度比漏极区2的杂质浓度低的n型(n-)的漏极漂移层(下面称为“漂移层4”。)。在漂移层4之上，以与输入焊盘19并联连接的方式设置有为了实现用于检测输入电压的欠压(BO)功能而使用的螺旋状的电阻元件14。电阻元件14被配置成包围漏极区2和漏极接触区3。
在漂移层4的成为与漏极区2相反的一侧的外侧，设置有p型的栅极区9。在栅极区9的内缘，呈圆形地以等间隔并排设置有朝向外侧凹陷的多个第一槽9a1、9a2和第二槽9b。第一槽9a1、9a2和第二槽9b沿着半导体装置的厚度方向延伸。第一槽9a1、9a2和第二槽9b的平面图案为U字状。在栅极区9的内缘，构成被第一槽9a1、9a2和第二槽9b夹在中间且向内侧的漂移层4侧突出的区域，内缘整体呈梳齿状。
在栅极区9的上表面上，以与栅极区9相接的方式设置有杂质浓度比栅极区9的杂质浓度高的p型(p+)的高杂质浓度的环状的栅极接触区10。栅极接触区10的外缘呈圆形。栅极接触区10的内缘与栅极区9的内缘相隔固定距离，与栅极区9的内缘相应地呈梳齿状。
此外，在图1中为了便于说明，除了电阻元件14以外，与漏极接触区3、源极接触区8a、8b、8c以及栅极接触区10等相比配置于更上侧的元件分离膜、层间绝缘膜等构成半导体装置的其它元件的图示均被省略。对于这些其它元件，使用图2在后面进行说明。
在图1所示的半导体装置中，例示了在栅极区9的内缘构成的10个第一槽9a1、9a2以及10个第二槽9b。第一槽9a1、9a2与第二槽9b以等间隔交替地重复配置。换言之，各个第二槽9b被夹在相邻的一对第一槽9a1、9a2之间，每隔1个第一槽配置1个第二槽。
第一槽9a1、9a2的开口部(U字状平面图案的开口部)和第二槽9b的开口部(U字状平面图案的开口部)沿着如下的圆的圆弧并排设置：该圆具有位于与漏极区2的圆同心的位置的中心。即，包括第一槽9a1、9a2的开口部和第二槽9b的开口部的全部开口部配置于与漏极区2相隔等距离的位置。
另外，第一槽9a1、9a2的底部(U字状平面图案的底部)和第二槽9b的底部(U字状平面图案的底部)也沿着如下的圆的圆弧并排设置：该圆具有位于与漏极区2的圆同心的位置的中心。第一槽9a1、9a2的深度与第二槽9b的深度大致相等。该第一槽9a1、9a2和第二槽9b的深度相当于沿半导体装置的径向测出的长度。另一方面，第一槽9a1、9a2的开口部具有固定的宽度w1，第二槽9b的开口部的宽度w2比第一槽9a1、9a2的开口部的宽度w1窄。
在图1中，以双点划线例示出沿着漂移层4的外周部设置的环状的栅极电极12。在第一槽9a1、9a2的内侧，以与漂移层4及栅极区9相接的方式分别设置有平面形状为矩形的n型的源极区7a、7b、7c。漂移层4以稍微进入第一槽9a1、9a2的比开口部靠槽的内侧的位置的方式延伸。源极区7a、7b、7c的除与漂移层4相接的矩形的一边侧以外的其它三边侧被栅极区9包围。在源极区7a、7b、7c的上表面的中央，以与源极区7a、7b、7c相接的方式设置有杂质浓度比源极区7a、7b、7c的杂质浓度高的n型(n+)的矩形的源极接触区8a、8b、8c。
在第二槽9b的内侧，以与漂移层4及栅极区9相接的方式分别设置有平面形状为矩形的n型的浪涌电流引导区5a。漂移层4以稍微进入第二槽9b的比开口部靠槽的内侧的位置的方式延伸。浪涌电流引导区5a、5b与源极区7a、7b、7c同样地，除与漂移层4相接的矩形的一边侧以外的其它三边侧被栅极区9包围。在浪涌电流引导区5a、5b的上表面的中央，以与浪涌电流引导区5a、5b相接的方式设置有杂质浓度比浪涌电流引导区5a、5b的杂质浓度高的n型(n+)的矩形的浪涌电流引导接触区6a、6b。
在图1中示出的高耐压JFET的情况下，漏极区2的外缘的圆、漏极接触区3的外缘的圆、输入焊盘19的外缘的圆以及栅极接触区10的外缘的圆被配置成彼此之间圆的中心为同心。另外，浪涌电流引导区5a、5b的矩形的漂移层4侧的一边的中心与源极区7a、7b、7c的矩形的漂移层4侧的一边的中心以位于如下的圆的圆弧上的方式并排设置：该圆具有位于与漏极区2的圆同心的位置的中心。即，浪涌电流引导区5a、5b和源极区7a、7b、7c配置于与漏极区2相隔等距离的位置。因此，从漏极区2经由漂移层4到源极区7a、7b、7c的径向上的电流路径与从漏极区2经由漂移层4到浪涌电流引导区5a、5b的径向上的电流路径为相同长度。
如图2所示，漏极区2、漂移层4、源极区7a、7b以及栅极区9分别以与半导体衬底1相接的方式设置于p型的半导体衬底1的上部。关于漏极区2、漂移层4、源极区7a、7b，能够通过以下方式来实现：通过使用磷(P)等n型的杂质离子的离子注入法和注入后的活性化退火等，来在p型的半导体衬底1的上部以规定的杂质浓度设置n型的扩散层。关于漏极接触区3和源极接触区8a、8b也同样地，能够通过以下方式来实现：通过使用n型的杂质离子的离子注入法和活性化退火等，来在漏极区2和源极区7a、7b的上部设置高杂质浓度的n型的扩散层。
另外，关于栅极区9，能够通过以下方式来实现：通过使用硼(B)等p型的杂质离子的离子注入法和注入后的活性化退火等，来在p型的半导体衬底1的上部以规定的杂质浓度设置p型的扩散层。关于栅极接触区10也同样地，能够通过以下方式来实现：通过使用p型的杂质离子的离子注入法和活性化退火等，来在栅极区9的上部设置高杂质浓度的p型的扩散层。
漂移层4被设置成在横向(图2中的左右方向)上包围漏极区2。在漏极区2和漂移层4之上设置有环状的LOCOS氧化膜来作为元件分离膜11a、11b、11c。在内侧的元件分离膜11a的上表面上的外侧端部，设置有由多晶硅膜等形成的栅极电极12。
在漏极接触区3、元件分离膜11a、11b、11c、源极接触区8a、8b以及栅极接触区10之上设置有由氧化膜等形成的第一层间绝缘膜13。在漂移层4之上的第一层间绝缘膜13的内部嵌入有电阻元件14。
在漏极接触区3之上的第一层间绝缘膜13的上表面上设置有圆板状的漏极电极15。漏极电极15与漏极接触区3经由布线而电连接，该布线在贯通漏极电极15与漏极接触区3之间的第一层间绝缘膜13地形成的通孔内延伸。另外，漏极电极15与电阻元件14的漏极区侧端部经由布线而电连接，该布线在形成于第一层间绝缘膜13的通孔内延伸。
在源极接触区8a、8b之上的第一层间绝缘膜13的上表面上设置有源极电极16a、16b。源极电极16a、16b与源极接触区8a、8b经由布线而电连接，该布线在贯通源极电极16a、16b与源极接触区8a、8b之间的第一层间绝缘膜13地形成的通孔内延伸。
在栅极接触区10之上的第一层间绝缘膜13的上表面上设置有环状的栅极电极布线17。栅极电极布线17与栅极电极12连接。栅极电极布线17与栅极接触区10经由布线而电连接，该布线在贯通栅极电极布线17与栅极区9之间的第一层间绝缘膜13地形成的通孔内延伸。在图2中省略了布线构造，但是元件分离膜11a上的栅极电极12也与栅极电极布线17电连接。栅极电极布线17与用于连接地电位的布线(未图示)电连接。另外，该地电位连接用的布线未图示，但是该地电位连接用的布线与电阻元件14的源极区侧端部经由布线而电连接，该布线在形成于第一层间绝缘膜13的通孔内延伸。
在漏极电极15、第一层间绝缘膜13、源极电极16a、16b以及栅极电极12之上设置有由氧化膜等形成的第二层间绝缘膜18。在漏极电极15之上的第二层间绝缘膜18的上表面上设置有输入焊盘19。输入焊盘19与漏极电极15经由布线而电连接，该布线在贯通输入焊盘19与漏极电极15之间的第二层间绝缘膜18地形成的通孔内延伸。漏极区2经由形成漏极电极布线的输入焊盘19来与开关电源电路的高电压输入端子电连接。
在源极电极16a、16b之上的第二层间绝缘膜18的上表面上设置有源极布线20a、20b。源极电极16a、16b与源极布线20a、20b经由布线而电连接，该布线在贯通源极电极16a、16b与源极布线20a、20b之间的第二层间绝缘膜18地形成的通孔内延伸。源极区7a、7b经由源极电极16a、16b来与外部的启动电路电连接。
如图3所示，在浪涌电流引导区5a、5b之上的第一层间绝缘膜13的上表面上设置有浪涌电流引导电极21a、21b。浪涌电流引导电极21a、21b与浪涌电流引导接触区6a、6b经由布线而电连接，该布线在贯通浪涌电流引导电极21a、21b与浪涌电流引导接触区6a、6b之间的第一层间绝缘膜13地形成的通孔内延伸。
在浪涌电流引导电极21a、21b之上的第二层间绝缘膜18的上表面上设置有浪涌电流引导布线22a、22b。浪涌电流引导布线22a、22b与浪涌电流引导电极21a、21b经由布线而电连接，该布线在贯通浪涌电流引导布线22a、22b与浪涌电流引导电极21a、21b之间的第二层间绝缘膜18地形成的通孔内延伸。浪涌电流引导布线22a、22b与用于连接地电位的布线(未图示)连接。另外，浪涌电流引导电极21a、21b与栅极电极布线17也可以连在一起。在该情况下，栅极电极布线17也可以不与用于连接地电位的布线连接。
此外，如之后说明的那样，宽度w2被设定得比宽度w1窄，其目的在于，使浪涌电流引导区5a、5b与漏极区2之间的第二槽9b的开口部的漂移层4的夹断比源极区7a、7b与漏极区2之间的第一槽9a1、9a2的开口部的漂移层4的夹断先发生。期望的是，可靠地使第二槽9b的开口部的夹断比第一槽9a1、9a2的开口部的夹断先发生。从该观点出发，宽度w2更优选为宽度w1的3分之1以下。
接着，说明搭载有构成第一实施方式所涉及的半导体装置的高耐压JFET来作为启动元件的启动电路以及与启动电路连接的开关电源电路。如图4所示，开关电源电路具备：整流器32，其包括与一对输入端子31a、31b连接的桥电路等；以及平滑电容器33，其与整流器32连接，使从整流器32输出的全波整流后的电流平滑。从一对输入端子31a、31b例如输入AC100V或AC200V等的交流信号。
在整流器32和平滑电容器33上连接有变压器34的初级主线圈35。在一对输入端子31a、31b中的图4中的下侧的输入端子31b和整流器32上连接有反向电流防止用的二极管52的阴极端子。在二极管52的阳极端子上连接有对开关电源电路进行控制和保护的控制IC60。
开关电源电路具备：电源电容器47，其为控制IC 60的直流电源；以及作为开关元件的MOSFET 48，其对流过变压器34的初级辅助线圈36的电流进行控制。电源电容器47经由控制IC 60的电源端子64来与控制IC 60连接。MOSFET 48的栅极经由控制IC 60的栅极输出端子65来与控制IC 60连接。MOSFET 48的漏极端子与变压器34的初级主线圈35的一端连接，源极端子与控制IC 60的电流感测端子63及电阻49的一端连接。电阻49的另一端接地。流过MOSFET 48的电流信号被电阻49转换为电压信号，转换后的电压信号的电压被施加于电流感测端子63。
变压器34的初级辅助线圈36的一端与整流二极管46的阳极端子并联连接，另一端接地。通过MOSFET 48的开关动作而感应出的电流流过初级辅助线圈36。整流二极管46的阴极端子连接于电源电容器47与控制IC 60的电源端子64之间。整流二极管46对流过初级辅助线圈36的电流进行整流，对电源电容器47进行充电。电源电容器47形成用于使MOSFET 48的开关动作持续的直流电源。
通过MOSFET 48的开关动作，在变压器34的次级线圈37中感应出基于电源电容器47的电压的电压。次级线圈37的一端与整流二极管38的阳极端子连接。整流二极管38的阴极端子及次级线圈37的另一端与一对输出端子41a、41b连接。在整流二极管38的阴极端子与次级线圈37的另一端之间连接有输出电容器39。
在整流二极管38的阳极端子与一对输出端子41a、41b中的图4中的上侧的输出端子41a之间的连接节点，串联连接出形成串联电阻电路的2个电阻44、45。另外，在该连接节点，电阻40的一端与串联电阻电路并联连接。电阻40的另一端与光电二极管42的阳极端子连接，光电二极管42的阴极端子与分路调节器(shunt regulator)43的阴极端子连接。分路调节器43的阳极端子接地。
从光电二极管42输出光信号，所输出的光信号被在图4中的左下侧与控制IC 60连接的光电晶体管51所接收。光电晶体管51与光电二极管42一起构成光电耦合器。被光电晶体管51所接收的光信号形成向控制IC 60反馈的反馈信号。光电晶体管51与控制IC 60的反馈端子62连接，反馈信号经由反馈端子62被输入到控制IC 60。在光电晶体管51上连接有作为针对反馈信号的噪音滤波器发挥功能的电容器50。
控制IC 60在内部具备启动电路70、与启动电路70连接的低电压停止电路71及调节器72、以及与启动电路70连接的欠压比较器73。另外，控制IC 60具备与欠压比较器73连接的驱动电路75以及分别与驱动电路75连接的振荡器74、输出放大器76、锁存电路77及脉宽调制比较器78。在欠压比较器73的反相输入端子上连接有基准电源79。
启动电路70在开关电源电路启动时向控制IC 60的电源电容器47提供电流来对电源电容器47进行充电。低电压停止电路71在电源电容器47的电压下降为规定的电压以下时停止启动电路70。欠压比较器73实现以下的欠压功能：对经由二极管52输入到高电压输入端子61的输入电压的水平进行检测和监视，来保护高耐压JFET。
输出放大器76的输出端子与控制IC 60的栅极输出端子65连接。驱动电路75借助输出放大器76来对MOSFET 48的接通/断开进行控制。通过MOSFET48的接通/断开动作，变压器34的次级线圈37的电压被控制，从次级侧的输出电容器39经由一对输出端子41a、41b输出规定的直流电压。
如图5所示，启动电路70具备高电压输入端子81、欠压端子82、接通/断开信号输入端子83、电源端子84以及与接地端子(地端子)66连接的端子(未图示)，在图5中以接地符号示出的位置表示与该端子(未图示)连接。启动电路70的高电压输入端子81与图4所示的开关电源电路的控制IC 60的高电压输入端子61连接。启动电路70的欠压端子82与控制IC 60的欠压比较器73连接。启动电路70的接通/断开信号输入端子83与控制IC 60的低电压停止电路71连接，从低电压停止电路71被输入接通/断开信号。启动电路70的电源端子84与控制IC 60的低电压停止电路71、调节器72以及电源端子64连接。
启动电路70在内部具备高耐压JFET 85、作为内部电路的启动辅助电路87以及由输入电压检测电阻构成的电阻电路86。高耐压JFET 85具备第一JFET部85a、第二JFET部85b、第三JFET部85c。第一JFET部85a、第二JFET部85b以及第三JFET部85c各自的漏极与高电压输入端子81连接。
在此，在图1所示的半导体装置的高耐压JFET的情况下，分别设置有10组源极区和浪涌电流引导区。10组源极区中的例如包括源极区7a、7b在内的连续7组源极区与源极布线20a连接，剩余的包含源极区7c在内的连续3组源极区与源极布线20b连接。将7组源极区侧作为第一JFET部85a，将3组源极区侧作为第二JFET部85b。通过将源极布线分割为2个，能够在图1所示的半导体装置的内部同时实现第一JFET部85a和第二JFET部85b。10组浪涌电流引导区全部与地布线连接，成为第三JFET部85c。
电阻电路86具有串联连接的电阻86a和电阻86b，对输出到启动电路70的输入电压进行检测。电阻电路86的在图5中位于上侧的电阻86a的上端与高电压输入端子81连接，位于下侧的电阻86b的下端接地。从高电压输入端子81输入的电压被电阻电路86分压后，被输入到连接于电阻86a与电阻86b的中间的欠压端子82。电阻电路86与图1～图3所示的半导体装置的高耐压JFET中的电阻元件14对应。在图1～图3中虽未进行图示，但是第一层间绝缘膜13之上的布线经由在如下的通孔内形成的布线来与电阻元件14电连接：该通孔形成于第一层间绝缘膜13。该电阻元件14与布线的连接位置为电阻元件14的漏极区侧端部与源极区侧端部的中间位置同源极区侧端部之间的位置。该布线与欠压端子82电连接。
启动辅助电路87具备第一P-MOSFET 89、第一N-MOSFET 90、第二P-MOSFET 91以及第二N-MOSFET 93。在第一N-MOSFET 90的栅极与高耐压JFET 85的第一JFET部85a的源极之间连接有电阻88，从第一JFET部85a的源极经由电阻88向第一N-MOSFET 90提供电流。第一N-MOSFET 90的源极与电源端子84连接。
第一P-MOSFET 89的源极和第二P-MOSFET 91的源极分别与高耐压JFET 85的第二JFET部85b的源极连接。第一P-MOSFET 89的漏极与第一N-MOSFET 90的漏极连接。第一P-MOSFET 89的栅极、第二P-MOSFET 91的栅极以及第二P-MOSFET 91的漏极被连接，在该连接点处连接负载92的一端。负载92的另一端接地。
第二N-MOSFET 93的栅极与接通/断开信号输入端子83连接。在第二N-MOSFET 93的栅极与接通/断开信号输入端子83之间连接电阻94的一端，电阻94的另一端接地。第二N-MOSFET 93的漏极连接于电阻88与第一N-MOSFET 90之间，第二N-MOSFET 93的源极接地。
当从启动电路70的高电压输入端子81输入高电压时，所输入的高电压被施加于高耐压JFET 85的第一JFET部85a和第二JFET部85b各自的漏极。通过所施加的高电压，电流从高耐压JFET 85的源极向启动辅助电路87流动。电流经由启动辅助电路87的第一N-MOSFET90流向电源端子84。电流从电源端子84经由图4所示的开关电源电路的控制IC 60的电源端子64流向电源电容器47。被提供电流的电源电容器47作为控制IC 60的电源发挥功能，并且使所电连接的高耐压JFET 85的源极电位上升。
通过包括高耐压JFET 85的启动电路70的一系列动作，开关电源电路被启动。构成开关电源电路和启动电路的其它元件的结构及功能例如与在日本特开2015-135844号公报的图8和图9中公开的电路中分别对应的元件的结构及功能等效。
接着，使用图1中示出的2个源极区7a、7b和被源极区7a、7b夹在中间的1个浪涌电流引导区5a来具体说明第一实施方式所涉及的半导体装置的动作。此外，在图6～图14中，省略了栅极接触区10的图示以易于观察耗尽层J的状态。
首先，作为高耐压JFET的通常动作，输入电压经由输入焊盘被施加于中央的漏极区，电流从漏极区流向源极区7a、7b。电流经由与源极区7a、7b连接的启动辅助电路87被提供到电源电容器47，电源端子64的电位上升。通过电位上升，源极区7a、7b的电位也上升，因此源极区7a、7b与p型的栅极区9之间的反向偏压变大。
通过该反向偏置，耗尽层J从由包括漂移层4及源极区7a、7b的n型的区域和包括栅极区9的p型的区域形成的pn结扩展。浪涌电流引导区5a经由接地端子66来与地连接，因此不发生如源极区7a、7b那样的电位上升。但是，在第一实施方式所涉及的半导体装置中，设置浪涌电流引导区5a的第二槽9b的开口部的宽度w2比设置源极区7a、7b的第一槽9a1、9a2的开口部的宽度w1窄。
因此，如图6所示，当在第一槽9a1、9a2的开口部处耗尽层J扩展时，在夹在2个第一槽9a1、9a2中间且位于中央的第二槽9b的开口部处，从两侧的第一槽9a1、9a2侧分别扩展出的耗尽层J之间接触。因此，虽然浪涌电流引导区5a与栅极区9均为地电位，但是在第二槽9b的开口部处漂移层4夹断。
如图7所示，当电源电容器47被充电而开关电源电路的电源端子64的电位变为规定电位时，在第一槽9a1、9a2的开口部处耗尽层J之间也接触，漂移层4夹断。然后，电流不再流向作为启动元件的半导体装置。
期望的是，与在第一槽9a的开口部处夹断相比，先进行第二槽9b的开口部处的夹断。当这样时，在从漏极区2去向源极区7a、7b的电流路径被切断时，从漏极区2去向浪涌电流引导区5a的电流路径被切断。由此，在控制IC 60的通常动作时经由浪涌电流引导区5a流向地的电流被截断。
接着，如图8所示，在如ESD浪涌那样的急剧的电压施加于半导体装置的情况下，非常大的电流经由中央的输入焊盘从漏极区流向外侧。由于电压的施加是急剧的，因此在大电流想要流动的时间点，无论是在第一槽9a1、9a2还是在第二槽9b，耗尽层J都不像通常动作时那样以一定形状扩展。因此，不发生夹断，电流路径不被切断。
在此，在第一实施方式所涉及的半导体装置中，浪涌电流引导区5a经由接地端子66来与地连接。因此，因ESD浪涌引起的大电流会从漏极区经由漂移层4优先地流向浪涌电流引导区5a并被释放到外部。其结果，防止启动辅助电路87和开关电源电路中的过大的电位上升，因此能够可靠地保护半导体装置。
<比较例>
如图9所示，作为比较例所涉及的半导体装置，准备了以下的高耐压JFET：不设置第二槽和浪涌电流引导区，在均为相同形状的第一槽9a1、9a2、9a3的内侧配置源极区7a、7b、7c。在比较例所涉及的半导体装置中也是，当启动电路开始动作、源极区7a、7b、7c的电位上升为固定值时，在第一槽9a1、9a2、9a3各自的开口部处，耗尽层J之间同时接触，漂移层4夹断。然后，从漏极区2向源极区7a、7b、7c的电流被截断。
另一方面，如图10所示，在如ESD浪涌那样对输入焊盘19急剧地施加大的电压的情况下，大电流会从漏极区2经由漂移层4输入到全部源极区7a、7b、7c。在所输入的大电流超过高耐压JFET 85的ESD浪涌耐受量的情况下，半导体装置被破坏。另外，在所输入的大电流超过ESD浪涌耐受量的情况下，连接于高耐压JFET 85的后级的启动辅助电路87及其它电路元件也被破坏。
根据第一实施方式所涉及的半导体装置，在内部设置与电源端子64连接的源极区7a、7b以及与接地端子66连接的浪涌电流引导区5a，由此即使输入ESD浪涌也能够迅速将大电流释放到外部来保护半导体装置。因此，能够实现抑制器件尺寸并强化ESD浪涌耐受量的半导体装置。
并且，在第一实施方式所涉及的半导体装置中，配置浪涌电流引导区5a的第二槽9b的开口部的宽度被设定得比配置源极区7a、7b的第一槽9a1、9a2的开口部的宽度窄。因此，即使浪涌电流引导区5a与栅极区9之间不被施加反向偏压，当高耐压JFET 85通常动作时由栅极区9和源极区7a、7b形成的pn结上施加的反向偏压变大时，从第一槽9a1、9a2分别相向地扩展的耗尽层J之间在浪涌电流引导区5a侧的开口部处也会接触，从而流过浪涌电流引导区5a的电流被截断。因此，能够抑制无用地消耗的电流。
<第一变形例>
图6所示的半导体装置的配置浪涌电流引导区5a的第二槽9b具有与开口部的宽度w2大致相同的宽度的U字的底部。但是，在第一实施方式所涉及的半导体装置中，如图11所示，也可以是，第二槽9b1的与U字的底部对应的部分的宽度w1比开口部的宽度w2宽。在第一变形例所涉及的半导体装置中，第二槽9b1的平面图案呈倒T字状或壶型，第二槽9b1的T字的横杠或壶的底部的宽度w1与第一槽9a1、9a2的开口部的宽度w1相同。
在第二槽9b1的内侧设置有倒T字状或壶型的浪涌电流引导区5a1。在浪涌电流引导区5a1的上表面上设置有浪涌电流引导接触区6a1，浪涌电流引导接触区6a1与地电位连接。第一变形例所涉及的半导体装置的其它结构与使用图1～图10说明的第一实施方式所涉及的半导体装置相同，因此省略重复说明。
根据第一变形例所涉及的半导体装置，与图6所示的半导体装置同样地具备与地电位连接的浪涌电流引导区5a1，由此能够实现抑制器件尺寸并强化ESD浪涌耐受量的半导体装置。另外，第二槽9b1的开口部的宽度被设定得比第一槽9a1、9a2的开口部的宽度窄，因此能够使浪涌电流引导区5a1侧的开口部比源极区侧的开口部先夹断。因此，在第一槽9a1、9a2的开口部夹断时，流向浪涌电流引导区5a1的电流也能够被截断，因此能够抑制经由浪涌电流引导区5a1流向地的、无用地消耗的电流。
并且，根据第一变形例所涉及的半导体装置，能够使浪涌电流引导区5a1的宽度比第二槽9b1的开口部的宽度宽来适当变更浪涌电流引导区5a1的形状，因此半导体装置的制造上的布局的自由度提高。另外，与图6所示的半导体装置的浪涌电流引导区5a1的情况相比，能够确保更宽的浪涌电流引导区5a1的上表面。因此，能够使浪涌电流引导接触区6a1及在浪涌电流引导接触区6a1开口的通孔与源极接触区8a、8b及在源极接触区8a、8b开口的通孔一致为相同形状。
―第二实施方式―
第二实施方式所涉及的半导体装置与第一实施方式所涉及的半导体装置同样地为开关电源电路中包括的启动电路所具备，是形成启动元件的高耐压JFET 85。在第一实施方式所涉及的半导体装置中，通过将在栅极区9设置的第二槽9b的开口部的宽度调整得比第一槽9a1、9a2的开口部的宽度窄，来使得与源极区7a侧的开口部的夹断相比浪涌电流引导区5a2侧的开口部先夹断。但是，第二实施方式所涉及的半导体装置在以下方面与第一实施方式的情况不同：不对在栅极区9设置的第二槽9c的开口部的宽度进行调整，而是在第二槽9c的开口部的周围设置“夹断引导区”，来使得比第一槽9a1、9a2的开口部先引导夹断。
虽然省略了图示，但是第二实施方式所涉及的半导体装置与第一实施方式的情况同样地具备p型的半导体衬底1、设置于半导体衬底的上部的n型的漏极区2以及以与漏极区2相接的方式设置于半导体衬底1的上部的n-型的漂移层4。在半导体衬底1的上部且与漏极区2相反的一侧设置有栅极区，该栅极区具有多个第一槽9a1、9a2以及第二槽9c，该多个第一槽9a1、9a2以及第二槽9c以各自的开口部位于与漏极区2相隔等距离的位置的方式，沿着半导体装置的厚度方向延伸到外侧。
如图12所示，在栅极区9的第一槽9a1、9a2的内侧，以与漂移层4及栅极区9相接的方式设置有n型的源极区7a、7b。在第二槽9c的内侧，以与漂移层4及栅极区9相接的方式设置有n型的浪涌电流引导区5a2。在浪涌电流引导区5a2的上表面上设置有浪涌电流引导接触区6a2，浪涌电流引导区5a2经由浪涌电流引导接触区6a2来与地电位连接。
源极区7a、7b以距离d1与第一槽9a1、9a2的开口部相分离。另一方面，浪涌电流引导区5a2以比源极区7a、7b侧的距离d1长的距离d2与第二槽9c的开口部相分离。即，第二槽9c的开口部与浪涌电流引导区5a2之间的漂移层4的区域大于第一槽9a1、9a2的开口部与源极区7a、7b之间的漂移层4的区域。第二槽9c的开口部与浪涌电流引导区5a2之间的漂移层4的区域形成第一n型区4a。
利用第一n型区4a，第二槽9c的开口部与浪涌电流引导区5a2之间的n型的杂质浓度被控制得比第一槽9a1、9a2的开口部与源极区7a、7b之间的区域的杂质浓度低。因此，在反向偏置时第二槽9c的开口部处的耗尽层J之间的接触比第一槽9a1、9a2的开口部处的耗尽层J之间的接触先进行。第一n型区4a与设置于第二槽9c的周围的本发明的“夹断引导区”相当。第二实施方式所涉及的半导体装置的其它结构与使用图1～图11说明的第一实施方式所涉及的半导体装置相同，因此省略重复说明。
根据第二实施方式所涉及的半导体装置，与第一实施方式所涉及的半导体装置的情况同样地，通过在内部设置接地的浪涌电流引导区5a2来使因ESD浪涌引起的大电流能够释放到外部。因此，能够实现抑制器件尺寸并强化ESD浪涌耐受量的半导体装置。
另外，根据第二实施方式所涉及的半导体装置，利用第一n型区4a，第二槽9c的开口部的周围的n型区的杂质浓度被控制得比第一槽的内侧的杂质浓度低，由此使浪涌电流引导区5a2侧的开口部比源极区7a、7b侧的开口部先夹断。因此，能够抑制在第一槽9a1、9a2的开口部夹断时经由浪涌电流引导区5a2流向地从而被无用地消耗的电流。
另外，根据第二实施方式所涉及的半导体装置，能够将栅极区的多个槽全部制作为相同的图案，因此能够减轻制造工序的负担。第二实施方式所涉及的半导体装置的其它效果与第一实施方式所涉及的半导体装置的情况相同。
<第二变形例>
如图13所示，作为第二实施方式所涉及的半导体装置中的夹断引导区，也可以设置杂质浓度比漂移层4及浪涌电流引导区5a3的杂质浓度低的n--型的第二n型区23。
在第二槽9c的内侧，以与漂移层4及栅极区9相接的方式设置有n型的浪涌电流引导区5a3。在浪涌电流引导区5a3的上表面上设置有浪涌电流引导接触区6a3，浪涌电流引导区5a3经由浪涌电流引导接触区6a3来与地电位连接。
第二n型区23设置于n-型的漂移层4与n型的浪涌电流引导区5a3之间。第二n型区23被设置成包含从第二槽9c的两侧的2个第一槽9a1、9a2扩展的耗尽层J相接触的位置即夹断点。利用第二n型区23，第二槽9c的开口部的周围的n型的杂质浓度被控制得比第一槽9a1、9a2的开口部的周围的杂质浓度低。因此，在反向偏置时第二槽9c的开口部比第一槽9a1、9a2的开口部先夹断。第二n型区23与设置于第二槽9c的周围的本发明的“夹断引导区”相当。第二变形例所涉及的半导体装置的其它结构与使用图1～图12说明的半导体装置相同，因此省略重复说明。
根据第二变形例所涉及的半导体装置，与第一实施方式所涉及的半导体装置的情况同样地，通过在内部设置接地的浪涌电流引导区来使因ESD浪涌引起的大电流能够释放到外部。因此，能够实现抑制器件尺寸并强化ESD浪涌耐受量的半导体装置。
另外，根据第二变形例所涉及的半导体装置，利用第二n型区23，第二槽9c的开口部的周围的n型区的杂质浓度被控制得比第一槽9a1、9a2的开口部的周围的杂质浓度低，由此能够使浪涌电流引导区5a3侧的开口部比源极区7a、7b侧的开口部先夹断。因此，能够抑制在第一槽9a1、9a2的开口部夹断时经由浪涌电流引导区5a3流向地从而被无用地消耗的电流。第二变形例所涉及的半导体装置的其它效果与使用图1～图12说明的半导体装置的情况相同。
此外，配置于第二槽9c的低杂质浓度的n型区23也可以构成为：如图12所示，开口部与浪涌电流引导区5a2之间的面积比第一槽9a1、9a2的内侧的漂移层的区域的面积大。另外，n型区23也可以被配置成：如图12所示，从第二槽9c的开口部到浪涌电流引导区5a2的距离d2比从第一槽9a1、9a2的开口部到源极区7a、7b的距离d1长。此时，第二槽9c的开口部与浪涌电流引导区5a2之间的n型区23的面积也可以不比第一槽9a1、9a2的内侧的漂移层4的区域的面积大。通过使距离d2长并且将n型区23的杂质浓度控制得低，能够与区域的大小无关地使第二槽9c的开口部比第一槽9a1、9a2的开口部先夹断。
<第三变形例>
如图14所示，第二实施方式所涉及的半导体装置中的夹断引导区也可以是杂质浓度比栅极区9的杂质浓度高的p+型的第一p型区24。在第二槽9c的内侧，以与漂移层4及栅极区9相接的方式设置有n型的浪涌电流引导区5a4。在浪涌电流引导区5a4的上表面上设置有浪涌电流引导接触区6a4，浪涌电流引导区5a4经由浪涌电流引导接触区6a4来与地电位连接。
第一p型区24以包围浪涌电流引导区5a4的方式设置在浪涌电流引导区5a4与栅极区9之间。第一p型区24的平面图案为U字状。利用第一p型区24，第二槽9c的周围的p型的杂质浓度被控制得比第一槽9a1、9a2的周围的杂质浓度高。因此，在反向偏置时，来自第一槽9a1、9a2侧的耗尽层J更大幅地伸出来扩展到第二槽9c的开口部和内侧。然后，与第一槽9a1、9a2的开口部的夹断相比，第二槽9c的开口部先夹断。第一p型区24与设置于第二槽9c的周围的本发明的“夹断引导区”相当。第三变形例所涉及的半导体装置的其它结构与使用图1～图13说明的半导体装置相同，因此省略重复说明。
根据第三变形例所涉及的半导体装置，与第一实施方式所涉及的半导体装置的情况同样地，通过在内部设置接地的浪涌电流引导区5a4来使因ESD浪涌引起的大电流能够释放到外部。因此，能够实现抑制器件尺寸并强化ESD浪涌耐受量的半导体装置。
另外，根据第三变形例所涉及的半导体装置，利用第一p型区24，第二槽9c的周围的p型区的杂质浓度被控制得比第一槽9a1、9a2的周围的杂质浓度高，由此使浪涌电流引导区5a4侧的第二槽9c的开口部比源极区侧的第一槽9a1、9a2的开口部先夹断。因此，在第一槽9a1、9a2的开口部夹断时，流向浪涌电流引导区5a4的电流能够被截断，因此能够抑制经由浪涌电流引导区5a4流向地从而被无用地消耗的电流。第三变形例所涉及的半导体装置的其它效果与使用图1～图13来说明的半导体装置的情况相同。
<第四变形例>
如图15所示，第二实施方式所涉及的半导体装置中的夹断引导区也可以是设置于漂移层4的上部的浪涌电流引导区5a、5b的附近的、杂质浓度比栅极区9的杂质浓度高的p+型的第二p型区25a、25b。虽然省略图示，但是栅极区9具有如图1所示的第一槽和第二槽，在第二槽的内侧以与漂移层4及栅极区9相接的方式设置有n型的浪涌电流引导区5a、5b。在浪涌电流引导区5a、5b的上表面上设置有浪涌电流引导接触区6a、6b，浪涌电流引导区5a、5b经由浪涌电流引导接触区6a、6b来与地电位连接。
仅在第二槽与漏极区2之间设置第二p型区25a、25b，不在第一槽与漏极区2之间设置第二p型区25a、25b。利用第二p型区25a、25b，第二槽的周围的p型的杂质浓度被控制得比第一槽的周围的杂质浓度高。在反向偏置时从第二p型区25a、25b同漂移层4之间扩展出的耗尽层J与从半导体衬底1同漂移层4之间扩展出的耗尽层J上下接触，漂移层4夹断。另外，虽然省略了图示，但是在第二槽的开口部处漂移层4也夹断。
利用第二p型区25a、25b，第二槽的开口部处的漂移层4比第一槽的开口部处的漂移层4先夹断。第二p型区25a、25b与设置于第二槽的周围的本发明的“夹断引导区”相当。第五变形例所涉及的半导体装置的其它结构与使用图1～图14来说明的半导体装置相同，因此省略重复说明。
根据第四变形例所涉及的半导体装置，与第一实施方式所涉及的半导体装置的情况同样地，通过在内部设置接地的浪涌电流引导区来使因ESD浪涌引起的大电流能够释放到外部。因此，能够实现抑制器件尺寸并强化ESD浪涌耐受量的半导体装置。
另外，根据第四变形例所涉及的半导体装置，利用第二p型区25a、25b，第二槽的周围的p型区的杂质浓度被控制得比第一槽的周围的杂质浓度高。因此，浪涌电流引导区侧比源极区侧先夹断。因此，在源极区侧夹断时，流向浪涌电流引导区的电流能够被截断，因此能够抑制经由浪涌电流引导区流向地从而被无用地消耗的电流。第四变形例所涉及的半导体装置的其它效果与使用图1～图14说明的半导体装置的情况相同。
在以上的第二实施方式中，第一槽9a1、9a2和第二槽9c的开口部的宽度均为相同的宽度w1，但是也可以如第一实施方式那样使第二槽9b的开口部的宽度为比第一槽9a1、9a2窄的宽度w2，以可靠地使浪涌电流引导区侧比源极区侧先夹断。
―其它实施方式―
通过上述的第一及第二实施方式对本发明进行了说明，但是不应理解为形成本公开的一部分的论述和附图对本发明进行限定。应该认为，本领域技术人员根据本公开会明确各种代替实施方式、实施例以及应用技术。
例如源极区和浪涌电流引导区被配置成平面图案为圆形，但是配置图案不限定于此，能够适当进行变更，例如为2条彼此平行的直线部以及分别用圆弧部将这2条直线部的两端连在一起而成的赛道状等。另外，源极区和浪涌电流引导区的个数不限定于例示的个数，能够在确保作为半导体装置而需要的向启动电路的通电量的范围内适当变更。
另外，在第一及第二实施方式中，说明了以下情况：配置浪涌电流引导区的第二槽的开口部比配置源极区的第一槽的开口部先夹断。但是，本发明不限定于此，只要至少使第二槽的开口部与第一槽的开口部同时夹断，从而能够在作为启动元件而需要的时机截断电流即可。
另外，例如在本发明的实施方式所涉及的半导体装置中，作为启动元件，例示地说明了作为JFET的半导体装置。但是，作为半导体装置，不限定于JFET，对于结型静电感应晶体管(JSIT)等其它结型晶体管也能够应用本发明。
另外，也能够将图1～图15所示的各个半导体装置中包括的结构部分地组合来实现本发明所涉及的半导体装置。如上所述，本发明包括上述没有记载的各种实施方式等，并且本发明的技术范围仅由根据上述的说明来看适当的权利要求书所涉及的发明技术特征来决定。

Claims (16)

1.一种半导体装置，其特征在于，具备：
第一导电型的半导体衬底；
第二导电型的漏极区，其设置于所述半导体衬底的上部；
第二导电型的漂移层，其以与所述漏极区相接且在横向上包围所述漏极区的方式设置在所述半导体衬底的上部；
栅极区，其设置在所述半导体衬底的上部且所述漂移层的成为与所述漏极区相反的一侧的外侧，具有第一槽和第二槽，所述第一槽和所述第二槽以各自的开口部位于与所述漏极区相隔等距离的位置的方式朝向所述外侧凹陷，所述第一槽和所述第二槽沿着所述半导体衬底的厚度方向延伸；
第二导电型的源极区，其以与所述漂移层及所述栅极区相接的方式设置于所述第一槽的内侧；以及
第二导电型的浪涌电流引导区，其以与所述漂移层及所述栅极区相接的方式设置于所述第二槽的内侧。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第二槽设置成被夹在一对所述第一槽之间，
在由所述栅极区与所述源极区形成的pn结被施加反向偏压时，相邻的所述第一槽之间的所述第二槽的开口部夹断。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第二槽的开口部的宽度比所述第一槽的开口部的宽度窄，
在施加了所述反向偏压时，所述第二槽的开口部比所述第一槽的开口部先夹断。
4.根据权利要求3所述的半导体装置，其特征在于，
所述浪涌电流引导区的与朝向所述外侧的方向垂直的方向上的宽度比所述第二槽的开口部的宽度宽。
5.根据权利要求2～4中的任一项所述的半导体装置，其特征在于，
在所述第二槽的周围还具备夹断引导区，该夹断引导区的杂质浓度被控制为在处于反向偏置时所述第二槽的开口部比所述第一槽的开口部先夹断。
6.根据权利要求5所述的半导体装置，其特征在于，
所述漂移层在所述第一槽的内侧延伸，所述漂移层的杂质浓度比所述源极区及所述浪涌电流引导区的杂质浓度低，
在所述第二槽的开口部与所述浪涌电流引导区之间具有作为所述夹断引导区的第二导电型区，该第二导电型区比所述第一槽的内侧的所述漂移层的区域大，该第二导电型区的杂质浓度为所述漂移层的杂质浓度以下。
7.根据权利要求5所述的半导体装置，其特征在于，
所述漂移层在所述第一槽的内侧延伸，所述漂移层的杂质浓度比所述源极区及所述浪涌电流引导区的杂质浓度低，
在所述第二槽的开口部与所述浪涌电流引导区之间具有作为所述夹断引导区的第二导电型区，该第二导电型区的从所述第二槽的开口部到所述浪涌电流引导区的距离比从所述第一槽的开口部到所述源极区的距离长，该第二导电型区的杂质浓度为所述漂移层的杂质浓度以下。
8.根据权利要求6或7所述的半导体装置，其特征在于，
所述第二导电型区是所述漂移层。
9.根据权利要求6或7所述的半导体装置，其特征在于，
所述第二导电型区是杂质浓度比所述漂移层的杂质浓度低的区域。
10.根据权利要求5～9中的任一项所述的半导体装置，其特征在于，
具有作为所述夹断引导区的第一第一导电型区，所述第一第一导电型区设置于所述漂移层与所述栅极区之间且所述第二槽的内壁的位置，所述第一第一导电型区的杂质浓度比所述栅极区的杂质浓度高。
11.根据权利要求5～10中的任一项所述的半导体装置，其特征在于，
具有作为所述夹断引导区的第二第一导电型区，所述第二第一导电型区设置在所述漂移层的上部且所述浪涌电流引导区的附近。
12.根据权利要求1～11中的任一项所述的半导体装置，其特征在于，
具备与所述栅极区电连接的栅极布线、与所述源极区电连接的源极布线、与所述漏极区电连接的漏极布线以及与所述浪涌电流引导区电连接的浪涌电流引导电极。
13.根据权利要求12所述的半导体装置，其特征在于，
所述栅极布线与所述浪涌电流引导电极连在一起。
14.根据权利要求12或13所述的半导体装置，其特征在于，
所述栅极布线及所述浪涌电流引导电极与地电位电连接。
15.一种启动电路，其特征在于，具备根据权利要求1～14中的任一项所述的半导体装置来作为启动元件。
16.一种开关电源电路，其特征在于，具备根据权利要求15所述的启动电路。
CN201810863013.XA 2017-09-11 2018-08-01 半导体装置、启动电路以及开关电源电路 Active CN109494259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017173841A JP7009854B2 (ja) 2017-09-11 2017-09-11 起動素子、スイッチング電源回路の制御ｉｃ及びスイッチング電源回路
JP2017-173841 2017-09-11

Publications (2)

Publication Number Publication Date
CN109494259A true CN109494259A (zh) 2019-03-19
CN109494259B CN109494259B (zh) 2023-05-12

Family

ID=65631587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810863013.XA Active CN109494259B (zh) 2017-09-11 2018-08-01 半导体装置、启动电路以及开关电源电路

Country Status (3)

Country Link
US (1) US10483347B2 (zh)
JP (1) JP7009854B2 (zh)
CN (1) CN109494259B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7180359B2 (ja) * 2018-12-19 2022-11-30 富士電機株式会社 抵抗素子
JP7034119B2 (ja) * 2019-05-20 2022-03-11 三菱電機株式会社 半導体装置及びその駆動方法
US11557662B2 (en) * 2020-11-02 2023-01-17 Texas Instruments Incorporated Junction field effect transistor on silicon-on-insulator substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080117653A1 (en) * 2006-11-20 2008-05-22 Fuji Electric Device Technology Co., Ltd. Semiconductor Device, Integrated Circuit Including the Semiconductor Device, Control IC for Switching Power Supply and the Switching Power Supply
CN101853798A (zh) * 2005-01-25 2010-10-06 半导体元件工业有限责任公司 高压传感器装置及其方法
US20150200309A1 (en) * 2014-01-16 2015-07-16 Fuji Electric Co., Ltd. Junction field effect transistor
CN104835820A (zh) * 2014-02-10 2015-08-12 富士电机株式会社 半导体装置、开关电源用控制ic以及开关电源装置
US20150311197A1 (en) * 2013-06-20 2015-10-29 Fuji Electric Co., Ltd. Semiconductor device, switching power supply control ic, and switching power supply device
US20150333158A1 (en) * 2010-12-02 2015-11-19 Alpha And Omega Semiconductor Incorporated Cascoded high voltage junction field effect transistor
CN105226058A (zh) * 2014-06-30 2016-01-06 万国半导体股份有限公司 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管
WO2016098391A1 (ja) * 2014-12-18 2016-06-23 シャープ株式会社 電界効果トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235612A (ja) * 2007-03-21 2008-10-02 Denso Corp 保護素子
JP5719167B2 (ja) * 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
JP6148070B2 (ja) * 2013-05-27 2017-06-14 ルネサスエレクトロニクス株式会社 縦チャネル型ジャンクションＳｉＣパワーＦＥＴおよびその製造方法
EP2876686B1 (en) * 2013-11-22 2019-03-20 ams AG High-voltage semiconductor device and method of producing the same
JP6459416B2 (ja) * 2014-11-12 2019-01-30 富士電機株式会社 半導体装置
US10446695B2 (en) * 2015-10-21 2019-10-15 United Silicone Carbide, Inc. Planar multi-implanted JFET
JP6693805B2 (ja) * 2016-05-17 2020-05-13 ローム株式会社 半導体装置
US9966462B2 (en) * 2016-07-12 2018-05-08 Semiconductor Components Industries Llc Guard rings for cascode gallium nitride devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853798A (zh) * 2005-01-25 2010-10-06 半导体元件工业有限责任公司 高压传感器装置及其方法
US20080117653A1 (en) * 2006-11-20 2008-05-22 Fuji Electric Device Technology Co., Ltd. Semiconductor Device, Integrated Circuit Including the Semiconductor Device, Control IC for Switching Power Supply and the Switching Power Supply
US20150333158A1 (en) * 2010-12-02 2015-11-19 Alpha And Omega Semiconductor Incorporated Cascoded high voltage junction field effect transistor
US20150311197A1 (en) * 2013-06-20 2015-10-29 Fuji Electric Co., Ltd. Semiconductor device, switching power supply control ic, and switching power supply device
US20150200309A1 (en) * 2014-01-16 2015-07-16 Fuji Electric Co., Ltd. Junction field effect transistor
CN104835820A (zh) * 2014-02-10 2015-08-12 富士电机株式会社 半导体装置、开关电源用控制ic以及开关电源装置
CN105226058A (zh) * 2014-06-30 2016-01-06 万国半导体股份有限公司 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管
WO2016098391A1 (ja) * 2014-12-18 2016-06-23 シャープ株式会社 電界効果トランジスタ

Also Published As

Publication number Publication date
JP7009854B2 (ja) 2022-01-26
JP2019050293A (ja) 2019-03-28
CN109494259B (zh) 2023-05-12
US20190081135A1 (en) 2019-03-14
US10483347B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
JP4955078B2 (ja) 半導体装置
CN105590922B (zh) 半导体装置
US20140159225A1 (en) Semiconductor module
US9660014B2 (en) Semiconductor device
US8384154B2 (en) Bidirectional power switch controllable to be turned on and off
KR20000029578A (ko) 고 전압용 반도체 부품
CN109494259A (zh) 半导体装置、启动电路以及开关电源电路
TW201924174A (zh) 低電容瞬變電壓抑制器
CN104900699B (zh) 半导体装置
TWI658568B (zh) 高壓半導體元件以及同步整流控制器
KR101418396B1 (ko) 전력 반도체 소자
US10217861B2 (en) High voltage integrated circuit with high voltage junction termination region
JP2009206284A (ja) 半導体装置
JP2019071395A (ja) 半導体装置
JP3654872B2 (ja) 高耐圧半導体装置
US6940126B2 (en) Field-effect-controllable semiconductor component and method for producing the semiconductor component
JPH03180074A (ja) 半導体装置
JP2019057557A (ja) 半導体装置
CN103839925B (zh) 半导体装置
TWI773254B (zh) 高壓元件及其製造方法
US10062686B2 (en) Reverse bipolar junction transistor integrated circuit
CN113630011A (zh) 高压半导体装置以及相关的电源供应器
US10148263B2 (en) Combined isolator and power switch
CN106206565B (zh) 二极管与二极管串电路
US20230361212A1 (en) Dynamic performance of on-chip current sensors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant